JPH08321682A - Ceramic board and manufacture thereof - Google Patents
Ceramic board and manufacture thereofInfo
- Publication number
- JPH08321682A JPH08321682A JP12518195A JP12518195A JPH08321682A JP H08321682 A JPH08321682 A JP H08321682A JP 12518195 A JP12518195 A JP 12518195A JP 12518195 A JP12518195 A JP 12518195A JP H08321682 A JPH08321682 A JP H08321682A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- insulating layer
- board
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は導体配線層と有機樹脂の
絶縁層とが交互に積層された多層配線基板の土台として
用いられ、表裏面を貫通するスルーホールを有するセラ
ミック基板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used as a base of a multilayer wiring board in which conductor wiring layers and organic resin insulating layers are alternately laminated, and a ceramic substrate having through holes penetrating the front and back surfaces and a method of manufacturing the same. Regarding
【０００２】[0002]
【従来の技術】グリーンシートを積層して形成する基板
のスルーホール形成技術の一例が特開平６２−６９６４
８号公報に開示されている。この公報記載の第１図であ
る図２を参照して、公報第２頁右上欄第８行目−左下欄
第９行目の記載を示す。「まず、・・・無機組成物から
なるグリーンシート５，８および１０のそれぞれにスル
ーホール配線４，７および１１のための穴をパンチし、
次に、それぞれのシートのパンチされたスルーホールに
金を主成分とする厚膜導体ペーストを印刷により充填
し、さらにグリーンシート５の表面に第一の電源配線層
６として金を主成分とする厚膜導体ペーストを用いて印
刷により形成し、裏面に端子３形成用パッドを同様に形
成する。またグリーンシート８の表面に第２の電源配線
層９を同様に印刷形成する。次にグリーンシート５，
８，１０のそれぞれを目合わせした後積層し、プレスに
よって各層を貼り合わせる。しかる後にこのグリーンシ
ート積層体を７００℃〜９００℃空気中で焼成する。こ
の工程によって各グリーンシート５，８，１０は一体化
されてガラス・セラミック基板１となり、各導体ペース
トは焼成されて電源配線層６，９およびスルーホール配
線４，７および１１となり、端子３のうちの電源端子の
それぞれと各電源配線層との相互電気的接続および端子
３のそれぞれとスルーホール配線の表面露出部との電気
的接続が行われる。」 この従来の技術では、スルーホールを形成するための穴
はすべて同じ位置にあるので、セラミック基板の表裏面
を貫通するスルーホールの形状は、一直線状になってい
た。2. Description of the Related Art An example of a through-hole forming technique for a substrate formed by stacking green sheets is disclosed in JP-A-62-6964.
No. 8 publication. With reference to FIG. 2 which is FIG. 1 of this publication, the description on page 2, upper right column, eighth line-lower left column, ninth line of the publication is shown. "First, ... Punch holes for through-hole wirings 4, 7 and 11 in green sheets 5, 8 and 10 made of an inorganic composition,
Next, the punched through holes of each sheet are filled with a thick-film conductor paste containing gold as a main component by printing, and the surface of the green sheet 5 is further provided with gold as a main component as the first power supply wiring layer 6. It is formed by printing using a thick film conductor paste, and the pads for forming the terminals 3 are similarly formed on the back surface. Further, the second power supply wiring layer 9 is similarly formed by printing on the surface of the green sheet 8. Next, the green sheet 5,
8 and 10 are aligned and then laminated, and the layers are attached by pressing. Thereafter, this green sheet laminate is fired in the air at 700 ° C to 900 ° C. By this step, the green sheets 5, 8 and 10 are integrated into the glass-ceramic substrate 1, and the conductor pastes are fired to form the power supply wiring layers 6 and 9 and the through-hole wirings 4, 7 and 11, and the terminal 3 Mutual electrical connection between each of the power supply terminals and each power supply wiring layer and electrical connection between each of the terminals 3 and the exposed surface portion of the through hole wiring are performed. In this conventional technique, since the holes for forming the through holes are all located at the same position, the through holes penetrating the front and back surfaces of the ceramic substrate had a straight line shape.
【０００３】[0003]
【発明が解決しようとする課題】セラミック基板の貫通
スルーホールに使用する導体金属の熱膨張係数は、通常
セラミックの熱膨張係数よりはるかに大きい。従って、
従来の製造方法によるセラミック基板の一直線状のスル
ーホールでは、セラミック基板上に導体配線層と有機樹
脂による絶縁層を交互に積層する多層配線基板を製造す
る時、有機樹脂の絶縁層形成時の熱処理時に、スルーホ
ールが垂直方向に膨張し、スルーホール表面がセラミッ
ク基板表面より高くなり、有機樹脂絶縁層にストレスが
加わる。また、絶縁層形成工程が繰り返して行われるの
で、その度にスルーホールの熱ストレスが有機樹脂の絶
縁層に加わるため、スルーホールの形状に沿って、有機
樹脂絶縁層にクラックや膨れ等の不良が発生しやすいと
いう問題点があった。The coefficient of thermal expansion of the conductor metal used in the through-holes of the ceramic substrate is usually much higher than that of ceramics. Therefore,
In the straight through hole of a ceramic substrate manufactured by the conventional manufacturing method, when manufacturing a multilayer wiring board in which conductor wiring layers and insulating layers made of organic resin are alternately laminated on the ceramic substrate, heat treatment is performed when the insulating layer of organic resin is formed. At times, the through hole expands vertically, the surface of the through hole becomes higher than the surface of the ceramic substrate, and stress is applied to the organic resin insulating layer. In addition, since the insulating layer forming process is repeated, the thermal stress of the through hole is applied to the organic resin insulating layer each time, so that the organic resin insulating layer has defects such as cracks and bulges along the shape of the through hole. However, there is a problem that is likely to occur.
【０００４】本発明の目的は、有機樹脂絶縁層形成の際
行う熱処理によりスルーホール表面が基板表面より高く
なる量を減少するようにしたセラミック基板を提供する
ことにある。An object of the present invention is to provide a ceramic substrate in which the amount of the surface of the through hole that is higher than the surface of the substrate is reduced by the heat treatment performed when forming the organic resin insulating layer.
【０００５】本発明の他の目的は、スルーホール周辺の
絶縁層に応力がかかるのを防止して、クラックの発生を
予防するようにしたセラミック基板を提供することにあ
る。Another object of the present invention is to provide a ceramic substrate in which stress is prevented from being applied to the insulating layer around the through hole and cracks are prevented from occurring.
【０００６】本発明の他の目的は、膨れを発生しにくく
したセラミック基板を提供することにある。Another object of the present invention is to provide a ceramic substrate which is less likely to bulge.
【０００７】本発明の他の目的は、有機樹脂絶縁層形成
の際行う熱処理によりスルーホール表面が基板表面より
高くなる量を減少するようにしたセラミック基板の製造
方法を提供することにある。Another object of the present invention is to provide a method of manufacturing a ceramic substrate in which the amount of the surface of the through hole that is higher than the surface of the substrate is reduced by the heat treatment for forming the organic resin insulating layer.
【０００８】本発明の他の目的は、スルーホール周辺の
絶縁層に応力がかかるのを防止してクラックの発生を予
防するようにしたセラミック基板の製造方法を提供する
ことにある。Another object of the present invention is to provide a method of manufacturing a ceramic substrate which prevents stress from being applied to an insulating layer around a through hole and prevents cracks from occurring.
【０００９】本発明の他の目的は、膨れの発生を予防す
るようにしたセラミック基板の製造方法を提供すること
にある。Another object of the present invention is to provide a method of manufacturing a ceramic substrate which prevents the occurrence of swelling.
【００１０】[0010]
【課題を解決するための手段】本発明の第１のセラミッ
ク基板は、導体配線層と有機樹脂の絶縁層とが交互に積
層された配線基板において、この配線基板の表面と裏面
とを貫通するスルーホールの形状が該配線基板内で数回
折れ曲がっていることを特徴とする。A first ceramic substrate of the present invention is a wiring board in which conductor wiring layers and organic resin insulating layers are alternately laminated, and penetrates the front surface and the back surface of the wiring board. It is characterized in that the shape of the through hole is bent several times in the wiring board.
【００１１】本発明の第２のセラミック基板は、スルー
ホールを形成するための穴に導体を有する第１の絶縁層
と、この第１の絶縁層の穴の位置とは異なる位置の穴に
導体を有する第２の絶縁層と、前記第１の絶縁層の穴に
ある導体と前記第２の絶縁層の穴にある導体とを電気的
に接続する接続パターンとを含む。The second ceramic substrate of the present invention has a first insulating layer having a conductor in a hole for forming a through hole, and a conductor in a hole at a position different from the position of the hole in the first insulating layer. And a connection pattern for electrically connecting the conductor in the hole of the first insulating layer and the conductor in the hole of the second insulating layer.
【００１２】本発明のセラミック基板の第１の製造方法
は、複数枚のグリーンシートのそれぞれにスルーホール
形成用の穴を位置をずらして形成する穴形成工程と、こ
の穴形成工程で形成された穴に印刷により導体ペースト
を充填する導体ペースト充填工程と、この導体ペースト
充填工程で充填された導体ペーストの間を電気的に接続
するために、前記グリーンシート上に印刷で導体ペース
トにより接続パターンを形成する接続パターン形成工程
とを含む。The first method of manufacturing a ceramic substrate according to the present invention includes a hole forming step of forming holes for forming through holes in each of a plurality of green sheets at different positions, and a hole forming step. In order to electrically connect between the conductor paste filling step of filling the conductor paste by printing in the holes and the conductor paste filled in this conductor paste filling step, a connection pattern is formed by printing the conductor paste on the green sheet. And a connecting pattern forming step.
【００１３】本発明のセラミック基板の第２の製造方法
は、前記第１の製造方法における接続パターン形成工程
のあとに前記グリーンシートを積層しプレスし焼成する
工程を含むことを特徴とする。A second method for manufacturing a ceramic substrate according to the present invention is characterized by including a step of laminating, pressing and firing the green sheets after the connection pattern forming step in the first manufacturing method.
【００１４】[0014]
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。An embodiment of the present invention will now be described in detail with reference to the drawings.
【００１５】図１（Ｄ）を参照すると、本発明の一実施
例は特徴の１つである低温焼結多層セラミック基板３
５、およびこのセラミック基板３５上に形成された金ま
たは白金−鉛系の金属を材料とする導体配線層３９，４
０および４１を有する有機樹脂絶縁層３７および４２を
備えた多層配線層４２を含む。Referring to FIG. 1D, a low temperature sintered multi-layer ceramic substrate 3 which is one of the features of the embodiment of the present invention.
5 and conductor wiring layers 39 and 4 formed on the ceramic substrate 35 and made of gold or platinum-lead metal
It includes a multilayer wiring layer 42 with organic resin insulation layers 37 and 42 having 0 and 41.
【００１６】図１（Ｃ）を参照すると、本発明の一実施
例の特徴の１つは、セラミック基板３５に、この基板３
５内の電源配線層３４に接続するように貫通スルーホー
ル３６が折れ曲がるようにして形成されていることにあ
る。このセラミック基板３５は、特開昭６１−１０８１
９２号公報に示された低温焼結多層セラミック基板が望
ましい。この基板は「８００℃〜１０５０℃の温度範囲
で焼結できる低温焼結材料のセラミック層」を含むもの
である。低温焼結材料の第１の例としては、酸化物換算
表記に従ったとき 酸化アルミニウム ５５．０重量％ 二酸化硅素 ２９．２重量％ 酸化鉛 ７．５重量％ 酸化ホウ素 ３．１重量％ ２族元素酸化物 ２．６重量％ ４族元素酸化物 ０．５重量％ １族元素酸化物 ２．１重量％ の組成である。ここで２族元素酸化物としては、酸化マ
グネシウム、酸化カルシウム、酸化バリウム、酸化スト
ロンチウムおよび酸化亜鉛から選ばれる。４族元素酸化
物としては酸化チタンジルコニウムから選ばれ、また１
族元素酸化物としては酸化ナトリウム、酸化カリウムか
ら選ばれる。このセラミック基板３５で導体層の材料と
しては、「金又は銀パラジウム又は銀又は銅又はニッケ
ル」であり、第１の例としては「銀パラジウム」が望ま
しい。「銀パラジウムの組成は銀が８５ｗｔ％およびパ
ラジウムが１５ｗｔ％であり、この組成のペーストを用
いて９００℃焼成した際のシート抵抗値は１０〜１２ｍ
Ω／□で」ある。Referring to FIG. 1C, one of the features of one embodiment of the present invention is that a ceramic substrate 35 is provided on the ceramic substrate 35.
5, the through-hole 36 is formed so as to be bent so as to be connected to the power supply wiring layer 34 in 5. This ceramic substrate 35 is disclosed in Japanese Patent Laid-Open No. 61-1081.
The low temperature sintered multilayer ceramic substrate disclosed in Japanese Patent Publication No. 92 is desirable. This substrate contains "a ceramic layer of a low temperature sintering material that can be sintered in a temperature range of 800 ° C to 1050 ° C". As a first example of the low-temperature sintering material, aluminum oxide 55.0% by weight, silicon dioxide 29.2% by weight, lead oxide 7.5% by weight, boron oxide 3.1% by weight, according to the oxide conversion notation Elemental oxide 2.6% by weight Group 4 elemental oxide 0.5% by weight Group 1 elemental oxide 2.1% by weight. Here, the Group 2 element oxide is selected from magnesium oxide, calcium oxide, barium oxide, strontium oxide and zinc oxide. The group 4 element oxide is selected from titanium zirconium oxide, and 1
The group element oxide is selected from sodium oxide and potassium oxide. The material of the conductor layer in the ceramic substrate 35 is “gold or silver palladium or silver or copper or nickel”, and the first example is preferably “silver palladium”. “The composition of silver-palladium is 85 wt% of silver and 15 wt% of palladium, and the sheet resistance value when the paste of this composition is fired at 900 ° C. is 10 to 12 m.
Ω / □ ”.
【００１７】第２の例では「セラミック材料としては酸
化物換算表記に従ったとき、 酸化アルミニウム ６０．０重量％ 二酸化硅素 ２３．２重量％ 酸化鉛 ３．０重量％ 酸化ホウ素 ７．２重量％ ２族元素酸化物 ３．８重量％ ４族元素酸化物 １．２重量％ １族元素酸化物 １．６重量％ の組成である。一方、導電材料としては銀７０重量％と
パラジウム３０重量％の組成」である。In the second example, "when the ceramic material is in oxide conversion notation, aluminum oxide 60.0% by weight silicon dioxide 23.2% by weight lead oxide 3.0% by weight boron oxide 7.2% by weight. Group 2 element oxide 3.8% by weight Group 4 element oxide 1.2% by weight Group 1 element oxide 1.6% by weight On the other hand, conductive material 70% by weight silver and palladium 30% by weight The composition of.
【００１８】第３の例では、「セラミック材料としては
酸化物換算表記に従ったとき、 酸化アルミニウム ４５．０重量％ 二酸化硅素 １０．２重量％ 酸化鉛 １８．４重量％ 酸化ホウ素 １０．２重量％ ２族元素酸化物 ８．８重量％ ４族元素酸化物 ５．１重量％ １族元素酸化物 ２．３重量％ の組成である。In the third example, "when the ceramic material is represented by oxide conversion, aluminum oxide 45.0% by weight silicon dioxide 10.2% by weight lead oxide 18.4% by weight boron oxide 10.2% by weight. % Group 2 element oxide 8.8% by weight Group 4 element oxide 5.1% by weight Group 1 element oxide 2.3% by weight.
【００１９】導電体材料としては金」が用いられてい
る。Gold is used as the conductor material.
【００２０】第４の例では、「セラミック材料の組成
は、次に示す。In the fourth example, "The composition of the ceramic material is shown below.
【００２１】 酸化アルミニウム ４０．０重量％ 二酸化硅素 １８．３重量％ 酸化鉛 １１．０重量％ 酸化ホウ素 １４．５重量％ ２族元素酸化物 １０．０重量％ ４族元素酸化物 ２．１重量％ １族元素酸化物 ４．１重量％ 導電材料としては銅を用い窒素ガスによる中性雰囲気中
で８００℃の温度で焼成」された。Aluminum oxide 40.0% by weight Silicon dioxide 18.3% by weight Lead oxide 11.0% by weight Boron oxide 14.5% by weight Group 2 element oxide 10.0% by weight Group 4 element oxide 2.1% by weight % Group 1 element oxide 4.1 wt% Copper was used as the conductive material and was fired at a temperature of 800 ° C. in a neutral atmosphere of nitrogen gas.
【００２２】第５の例では、「セラミック材料は次の組
成である。In the fifth example, "the ceramic material has the following composition.
【００２３】 酸化アルミニウム ５０．０重量％ 二酸化硅素 ２２．１重量％ 酸化鉛 ８．２重量％ 酸化ホウ素 １３．７重量％ ２族元素酸化物 １．０重量％ ４族元素酸化物 ２．３重量％ １族元素酸化物 ２．７重量％ 導電材料にはニッケル金属を用い焼成雰囲気は中性雰囲
気で１０００℃程度の焼成温度で緻密な多層セラミック
基板の焼結体」が構成される。このセラミック基板３５
の焼成後の厚さは５．５ミリ（ｍｍ）であり、スルーホ
ール３６の直径は約２００ミクロン（μｍ）である。Aluminum oxide 50.0% by weight Silicon dioxide 22.1% by weight Lead oxide 8.2% by weight Boron oxide 13.7% by weight Group 2 element oxide 1.0% by weight Group 4 element oxide 2.3% by weight % Group 1 element oxide 2.7 wt% Nickel metal is used as the conductive material, the firing atmosphere is a neutral atmosphere, and a dense sintered body of a multilayer ceramic substrate is formed at a firing temperature of about 1000 ° C. This ceramic substrate 35
The thickness after firing is 5.5 mm (mm), and the diameter of the through hole 36 is about 200 μm (μm).
【００２４】本発明の一実施例は、スルーホール３６に
充填された金属とセラミック基板の熱膨張の差により生
ずるスルーホールの突出を避けようとするものである。
このためスルーホールの折り曲がり回数を多くして充填
される導体配線長を短くすることが特徴である。One embodiment of the present invention is intended to avoid the protrusion of the through hole caused by the difference in thermal expansion between the metal filled in the through hole 36 and the ceramic substrate.
Therefore, the characteristic feature is that the number of times the through hole is bent is increased to shorten the length of the conductor wiring to be filled.
【００２５】次に本発明の一実施例の製造方法について
図面を参照して詳細に説明する。Next, a manufacturing method according to an embodiment of the present invention will be described in detail with reference to the drawings.
【００２６】図１（Ａ）を参照すると、本発明の一実施
例では、セラミック基板３５を形成するためにグリーン
シート２１−３０を用意する。セラミック基板３５の貫
通スルーホール３６を形成するため、これらグリーンシ
ート２１−３０にパンチングが施される。この結果、２
００ミクロン（μｍ）の径のスルーホール３１が形成さ
れる。グリーンシート２３および２４，２７および２８
に対しては、スルーホール３１の位置をずらして形成さ
れる。Referring to FIG. 1A, in one embodiment of the present invention, a green sheet 21-30 is prepared to form a ceramic substrate 35. These green sheets 21-30 are punched to form the through holes 36 of the ceramic substrate 35. As a result, 2
A through hole 31 having a diameter of 00 microns (μm) is formed. Green sheets 23 and 24, 27 and 28
In contrast, the through hole 31 is formed by shifting the position.
【００２７】図１（Ｂ）を参照すると、図１（Ａ）に示
される工程で形成されたグリーンシート２１−３０のス
ルーホール３１に印刷により導体ペーストが埋め込まれ
スルーホール３２が形成される。Referring to FIG. 1B, a conductive paste is embedded in the through holes 31 of the green sheet 21-30 formed in the step shown in FIG. 1A by printing to form the through holes 32.
【００２８】グリーンシート２２と２３、２４と２５，
２６と２７，２８と２９において、位置をずらしたスル
ーホール３２を接続するため、グリーンシート２３，２
５，２７および２９上に、導体ペーストを用いて印刷に
より接続パターン３３が形成される。Green sheets 22 and 23, 24 and 25,
26 and 27, 28 and 29 are connected to the through holes 32 which are displaced from each other, so that the green sheets 23 and 2 are connected.
A connection pattern 33 is formed on 5, 27 and 29 by printing using a conductor paste.
【００２９】グリーンシート２４および２８には電源配
線層３４が導体ペーストを用いて印刷により形成され
る。A power supply wiring layer 34 is formed on the green sheets 24 and 28 by printing using a conductive paste.
【００３０】このあと、グリーンシート２１−３０が積
層されプレスされ、グリーンシート積層体が形成され
る。Thereafter, the green sheets 21-30 are laminated and pressed to form a green sheet laminate.
【００３１】図１（Ｃ）を参照すると形成されたグリー
ンシート積層体が焼成される。この焼成工程によりグリ
ーンシート積層体が一体化されセラミック基板３５にな
る。Referring to FIG. 1C, the formed green sheet laminate is fired. By this firing step, the green sheet laminated body is integrated to form the ceramic substrate 35.
【００３２】各導体ペーストも焼成されて電源配線層２
４および貫通スルーホール３６が形成される。Each conductor paste is also fired to obtain the power supply wiring layer 2
4 and through-holes 36 are formed.
【００３３】図１（Ｃ）には、上述の工程で完成された
セラミック基板が示されている。FIG. 1C shows a ceramic substrate completed by the above steps.
【００３４】図１（Ｄ）を参照すると、セラミック基板
３５上にスパッタリングで薄膜が形成され、フォトレジ
ストが塗布される。露光、現像によりフォトレジストに
配線パターンが形成される。次に、めっきにより導体配
線層３９が形成される。それから、フォトレジストおよ
びスパッタにより薄膜が除去される。薄膜の除去された
ものの上に、ポリイミド前駆体ワニスが塗布され、乾燥
される。このあと、この塗布膜にビアホールが露光、現
像により形成される。さらにこれが望ましくは４００℃
まで上昇した温度で熱硬化（キュア）されてポリイミド
樹脂絶縁層３７が形成される。Referring to FIG. 1D, a thin film is formed on the ceramic substrate 35 by sputtering and a photoresist is applied. A wiring pattern is formed on the photoresist by exposure and development. Next, the conductor wiring layer 39 is formed by plating. The thin film is then removed by photoresist and sputtering. A polyimide precursor varnish is applied onto the removed thin film and dried. Then, a via hole is formed in this coating film by exposure and development. Furthermore, this is preferably 400 ° C
The polyimide resin insulation layer 37 is formed by being thermally cured (cured) at a temperature raised up to.
【００３５】これらの工程が繰り返されて多層配線層４
２が形成される。By repeating these steps, the multilayer wiring layer 4 is formed.
2 is formed.
【００３６】図１（Ｄ）には、このような工程により形
成された多層配線基板の断面が示されている。FIG. 1D shows a cross section of the multilayer wiring board formed by such a process.
【００３７】[0037]
【発明の効果】本発明の特徴の１つは、セラミック基板
の貫通スルーホールを基板内部で数回折り曲げ、短いス
ルーホールを数個接続して形状にある。この特徴によ
り、本発明は有機樹脂絶縁層形成の際に行う熱処理時に
スルーホール表面が基板表面より高くなる量を減らすと
いう効果をもたらす。この効果を、上述の実施例で用い
られ特開昭６１−１０８１９２号公報で示された低温焼
結多層セラミック基板３５で説明する。焼成後の基板の
厚さは５．５ミリ（ｍｍ）であり、スルーホールの直径
は約２００ミクロン（μｍ）である。スルーホールに
は、銀Ａｇ−パラジウムＰｄの合金が充填されている。
このセラミック基板の熱膨張係数は４．２×１０-6［１
／℃］であり、スルーホールの合金を銀の熱膨張係数を
近似値として使用すると１９．１×１０-6〔１／℃〕で
ある。One of the features of the present invention is that the through-holes of the ceramic substrate are bent several times inside the substrate and several short through-holes are connected. Due to this feature, the present invention brings about an effect of reducing the amount of the surface of the through hole higher than the surface of the substrate during the heat treatment performed when forming the organic resin insulating layer. This effect will be described with reference to the low-temperature sintered multilayer ceramic substrate 35 used in the above-described embodiment and shown in Japanese Patent Laid-Open No. 61-108192. The thickness of the substrate after baking is 5.5 mm (mm), and the diameter of the through hole is about 200 μm (μm). The through hole is filled with an alloy of silver Ag-palladium Pd.
The coefficient of thermal expansion of this ceramic substrate is 4.2 × 10 −6 [1
/ ° C.], which is 19.1 × 10 −6 [1 / ° C.] when the through-hole alloy is used as an approximate value for the thermal expansion coefficient of silver.
【００３８】実施例では、有機樹脂絶縁層はポリイミド
樹脂を使用し、熱硬化時の温度は４００℃まで上昇させ
た。４００℃まで温度上昇させた時のスルーホール内合
金とセラミック基板の熱膨張の差は、以下の計算とな
る。In the examples, a polyimide resin was used for the organic resin insulating layer, and the temperature during thermosetting was raised to 400.degree. The difference in thermal expansion between the alloy in the through hole and the ceramic substrate when the temperature is raised to 400 ° C. is calculated as follows.
【００３９】すなわち、（１９．１−４．２）×１０-6
〔１／℃〕×（４００−２０）〔℃〕×５．５〔ｍｍ〕
＝３１．１×１０-3〔ｍｍ〕 基板の両側にスルーホールが同じだけ突出すると仮定す
ると、基板表面に突出する量は約１５．５ミクロン（μ
ｍ）となる。That is, (19.1-4.2) × 10 -6
[1 / ° C] x (400-20) [° C] x 5.5 [mm]
= 31.1 × 10 −3 [mm] Assuming that the through holes are the same amount on both sides of the substrate, the amount of protrusion on the substrate surface is about 15.5 microns (μ
m).
【００４０】現実には、基板表面と裏面とで配線ピッチ
が異なっているため、基板の裏面約１ミリ（ｍｍ）のと
ころで１回折り曲げられている。In reality, since the wiring pitch is different between the front surface and the back surface of the substrate, the wiring is bent once at the back surface of the substrate at about 1 mm (mm).
【００４１】この状態では約２５ミクロン突出すること
になる。In this state, the protrusion is about 25 microns.
【００４２】基板内部でスルーホールを折り曲げる回数
が多いほど、スルーホールが短くなる。従って、熱によ
り膨張する長さが短くなり、突出する量が小さくなる。
従って、熱により膨張する長さが短くなり、突出する量
が小さくなる。しかし、折り曲げる回数が多くなると導
体配線長が長くなる。これらを考慮して基板内部で５回
折り曲げるとスルーホールの長さは１／６になり、突出
する量は約５ミクロン（μｍ）となりうる。The more the number of times the through hole is bent inside the substrate, the shorter the through hole becomes. Therefore, the length of expansion due to heat becomes shorter, and the amount of protrusion becomes smaller.
Therefore, the length of expansion due to heat becomes shorter, and the amount of protrusion becomes smaller. However, the conductor wiring length increases as the number of times of bending increases. If these are taken into consideration and bent five times inside the substrate, the length of the through hole can be reduced to ⅙, and the protruding amount can be about 5 μm.
【００４３】本発明の第２の効果は以下の通りである。The second effect of the present invention is as follows.
【００４４】すなわち、有機樹脂絶縁層の熱硬化時、ス
ルーホールの突出量が多いとスルーホール周辺の絶縁層
に応力がかかり、クラックが発生しやすくなる。本発明
はスルーホールの突出量を少なくしたため、このような
クラックの発生不良を防止できる。That is, when the organic resin insulating layer is thermally cured, if the amount of protrusion of the through hole is large, stress is applied to the insulating layer around the through hole, and cracks are likely to occur. According to the present invention, since the protruding amount of the through hole is reduced, it is possible to prevent such a defective occurrence of cracks.
【００４５】本発明の第３の効果は以下の通りである。The third effect of the present invention is as follows.
【００４６】温度が下がり、導体金属が収縮したとき、
膨張の収縮の差が大きいほど、一度持ち上げられた絶縁
層がもとに戻らずに膨れが発生しやすい。本発明は膨張
と収縮との差を少なくしたため、このような膨れの発生
を防止することができる。When the temperature drops and the conductive metal shrinks,
The greater the difference in expansion and contraction, the more easily the insulating layer that has been lifted will not return to its original state, resulting in swelling. Since the present invention reduces the difference between expansion and contraction, the occurrence of such swelling can be prevented.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.
【図２】従来のセラミック基板を使用した多層配線基板
の断面を示す図である。FIG. 2 is a view showing a cross section of a multilayer wiring board using a conventional ceramic substrate.
１〜１０ グリーンシート １１ スルーホール（穴） １２ スルーホール（導体ペースト充填後） １３ 接続パターン １４ 電源配線層 １５ セラミック基板 １６ 貫通スルーホール １７，１８ 有機樹脂絶縁層 １９〜２１ 導体配線層 ２２ 多層配線層 1-10 Green Sheet 11 Through Hole (Hole) 12 Through Hole (After Filling with Conductor Paste) 13 Connection Pattern 14 Power Wiring Layer 15 Ceramic Substrate 16 Penetrating Through Hole 17,18 Organic Resin Insulation Layer 19-21 Conductor Wiring Layer 22 Multilayer Wiring layer
Claims (3)
に積層された配線基板において、 この配線基板の表面と裏面とを貫通するスルーホールの
形状が該配線基板内で数回折れ曲がっていることを特徴
とするセラミック基板。1. In a wiring board in which conductor wiring layers and insulating layers of organic resin are alternately laminated, the shape of a through hole penetrating the front surface and the back surface of the wiring board is bent several times in the wiring board. Ceramic substrate characterized by having
を有する第１の絶縁層と、 この第１の絶縁層の穴の位置とは異なる位置の穴に導体
を有する第２の絶縁層と、 前記第１の絶縁層の穴にある導体と前記第２の絶縁層の
穴にある導体とを電気的に接続する接続パターンとを含
むことを特徴とするセラミック基板。2. A first insulating layer having a conductor in a hole for forming a through hole, and a second insulating layer having a conductor in a hole at a position different from the position of the hole of the first insulating layer. A ceramic substrate, comprising: a connection pattern for electrically connecting a conductor in the hole of the first insulating layer and a conductor in the hole of the second insulating layer.
ルーホール形成用の穴を位置をずらして形成する穴形成
工程と、 この穴形成工程で形成された穴に導体ペーストを充填す
る導体ペースト充填工程と、 この導体ペースト充填工程で充填された導体ペーストの
間を電気的に接続するために、前記グリーンシート上に
導体ペーストにより接続パターンを形成する接続パター
ン形成工程とを含むことを特徴とするセラミック基板の
製造方法。3. A hole forming step of forming holes for forming through holes in each of a plurality of green sheets at different positions, and a conductor paste filling step of filling a conductor paste into the holes formed in the hole forming step. And a connection pattern forming step of forming a connection pattern on the green sheet with the conductor paste in order to electrically connect between the conductor pastes filled in the conductor paste filling step. Substrate manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125181A JP2734404B2 (en) | 1995-05-24 | 1995-05-24 | Ceramic wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7125181A JP2734404B2 (en) | 1995-05-24 | 1995-05-24 | Ceramic wiring board and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321682A true JPH08321682A (en) | 1996-12-03 |
| JP2734404B2 JP2734404B2 (en) | 1998-03-30 |
Family
ID=14903910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125181A Expired - Lifetime JP2734404B2 (en) | 1995-05-24 | 1995-05-24 | Ceramic wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734404B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025145A (en) * | 2004-07-07 | 2006-01-26 | Tdk Corp | Laminated type lc composite component |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271596A (en) * | 1989-04-12 | 1990-11-06 | Tdk Corp | Manufacture of multilayered hybrid circuit |
-
1995
- 1995-05-24 JP JP7125181A patent/JP2734404B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271596A (en) * | 1989-04-12 | 1990-11-06 | Tdk Corp | Manufacture of multilayered hybrid circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025145A (en) * | 2004-07-07 | 2006-01-26 | Tdk Corp | Laminated type lc composite component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2734404B2 (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07176864A (en) | Manufacture of multilayered ceramic board | |
| WO2000060613A1 (en) | Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JP2000281450A (en) | Green sheet and its production, and multilayer wiring board and production of double-sided wiring board | |
| JP3003413B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JP3351043B2 (en) | Method for manufacturing multilayer ceramic substrate | |
| JPS6342879B2 (en) | ||
| JP2734404B2 (en) | Ceramic wiring board and method of manufacturing the same | |
| US7417318B2 (en) | Thick film circuit board, method of producing the same and integrated circuit device | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JP2699980B2 (en) | Wiring board with a film element inside | |
| JPS63122295A (en) | Multilayer ceramic board with built-in electronic component | |
| JP2506281B2 (en) | Low temperature sintering multilayer substrate | |
| JP3176258B2 (en) | Multilayer wiring board | |
| JPH05347484A (en) | Via formation paste and via formation method | |
| JP2000030971A (en) | Chip type electronic component and its manufacture | |
| JP3241945B2 (en) | Glass ceramic multilayer circuit board and method of manufacturing the same | |
| JP2842707B2 (en) | Circuit board | |
| JP2874685B2 (en) | Method for manufacturing multilayer substrate | |
| JPH10341067A (en) | Inorganic multilayered substrate and conductor paste for via holes | |
| JPH0151075B2 (en) | ||
| JPH0964541A (en) | Production of multilayered ceramic wiring board | |
| JPH06232528A (en) | Hybrid integrated circuit board and manufacture thereof | |
| JPH0677665A (en) | Multilayered circuit board and manufacture thereof | |
| JPS6077187A (en) | Ceramic electronic part and manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971125 |