JPH0831499B2 - Film carrier for semiconductor device and manufacturing method thereof - Google Patents

Film carrier for semiconductor device and manufacturing method thereof

Info

Publication number
JPH0831499B2
JPH0831499B2 JP63024653A JP2465388A JPH0831499B2 JP H0831499 B2 JPH0831499 B2 JP H0831499B2 JP 63024653 A JP63024653 A JP 63024653A JP 2465388 A JP2465388 A JP 2465388A JP H0831499 B2 JPH0831499 B2 JP H0831499B2
Authority
JP
Japan
Prior art keywords
film
film carrier
manufacturing
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63024653A
Other languages
Japanese (ja)
Other versions
JPH01200642A (en
Inventor
護 御田
富雄 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63024653A priority Critical patent/JPH0831499B2/en
Publication of JPH01200642A publication Critical patent/JPH01200642A/en
Publication of JPH0831499B2 publication Critical patent/JPH0831499B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置用フィルムキャリア、より詳しく
はフィルムキャリアにワイヤレスボンディングにより半
導体素子を連続的に組み込んでいくフィルムキャリア方
式(Tape Automated Bonding(以下TABと略する))に
用いられるフィルムキャリアおよびその製造方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a film carrier for a semiconductor device, more specifically, a film carrier system (Tape Automated Bonding (hereinafter referred to as “Tape Automated Bonding”) in which semiconductor elements are continuously incorporated into the film carrier by wireless bonding. (Hereinafter abbreviated as TAB)) and a manufacturing method thereof.

<従来の技術> 半導体素子の実装技術においては、一定水準以上の性
能を持つ製品を高速で量産するために、自動化が図られ
ている。
<Prior Art> In the mounting technology of semiconductor elements, automation has been attempted in order to mass-produce products having performances above a certain level at high speed.

この自動化を目的として開発されたものの一つに、長
尺フィルムキャリアにワイヤレスボンディングにより半
導体素子を連続的に組み込んでゆくTABがある。
One of those developed for the purpose of this automation is the TAB that continuously incorporates semiconductor elements into a long film carrier by wireless bonding.

このTABでは、半導体素子5の各電極端子にバンプを
介してフィルムキャリアの対応するインナーリードがボ
ンディングツールにより熱圧着された後、絶縁性の流動
レジンによりボッティング封止され、さらに表面保護コ
ートが施されるという操作が連続的に行われる。
In this TAB, the corresponding inner leads of the film carrier are thermocompression-bonded by the bonding tool to each electrode terminal of the semiconductor element 5 via the bumps, and then the insulating fluid resin is botted and sealed. The operation of being applied is continuously performed.

そして、半導体素子がポッティング封止されたフィル
ムキャリアは所定の位置で切断され、そのアウターリー
ドがプリント基板に半田付けされて半導体装置となる。
Then, the film carrier in which the semiconductor element is potted and sealed is cut at a predetermined position, and the outer leads thereof are soldered to the printed board to form a semiconductor device.

このようなTABに用いられるフィルムキャリアは、通
常ポリイミド樹脂、ポリエステル樹脂等の可撓性の絶縁
フィルムにデバイスホールやスプロケットホール等の必
要な貫通孔を打ち抜きにより形成し、そのフィルムに銅
箔を貼着し、次いで該銅箔をフォトエッチングにより、
所望の銅箔パターンのリードに形成したものである。第
11図に示すように、この銅箔は所望の半導体素子のボン
ディング特性を得るためあるいは防錆等のために、その
両面に0.5〜1.0μm厚の半田、錫等のめっき層を被覆形
成する。また必要に応じて、該銅箔のインナーリード31
には半田、錫等のめっきが施され、アウターリード32に
は金、銀、白金等貴金属めっきが施されていることもあ
る。
The film carrier used for such TAB is usually formed by punching out necessary through holes such as device holes and sprocket holes in a flexible insulating film such as polyimide resin or polyester resin, and pasting copper foil on the film. And then photoetching the copper foil,
It is formed on a lead of a desired copper foil pattern. First
As shown in FIG. 11, this copper foil is coated with a plating layer of 0.5 to 1.0 .mu.m thick solder, tin or the like on both surfaces thereof in order to obtain desired bonding characteristics of a semiconductor element or to prevent rust. If necessary, the inner lead 31 of the copper foil
The outer lead 32 may be plated with solder, tin or the like, and the outer lead 32 may be plated with precious metal such as gold, silver or platinum.

ところで、近年、半導体装置の集積度の向上によりフ
ィルムキャリアのリード3の数が増加する傾向となっ
た。そのため、従来と同一形状、寸法の半導体装置を作
るには、インナーリード31のピッチをより小さくしたい
わゆるファインピッチTAB用フィルムキャリアの開発が
望まれている。
By the way, in recent years, the number of leads 3 of the film carrier has tended to increase due to the improvement in the degree of integration of semiconductor devices. Therefore, in order to manufacture a semiconductor device having the same shape and size as the conventional one, it is desired to develop a so-called fine pitch TAB film carrier in which the pitch of the inner leads 31 is made smaller.

ところが、ファインピッチTAB用フィルムキャリアの
製造、特にインナーリードのピッチを100μm以下とす
るフィルムキャリアの製造には、次のような問題があっ
た。
However, the following problems have been encountered in the production of a fine pitch TAB film carrier, particularly in the production of a film carrier having an inner lead pitch of 100 μm or less.

リードを構成する銅箔の厚さが35μmと厚い為に、イ
ンナーリードの幅およびその間隙をそれぞれ50μm以下
にするとインナーリードのパターンエッチングの際パタ
ーン欠損や短絡のおそれが生じる。
Since the thickness of the copper foil forming the leads is as thick as 35 μm, if the width of the inner leads and the gap between them are set to 50 μm or less, pattern loss or short circuit may occur during pattern etching of the inner leads.

つまり、リードの幅とリードの間隔を銅箔の厚さを約
130%以下とすると、エッチングが深さ(厚さ)方向に
進行し終了するまでにレジストインクが部分的に剥離
し、リードのパターン欠損が生じ、また、これを避ける
ためにエッチングの終了前にエッチングを中止すると、
エッチングが不完全でリード間に短絡が生じるのであ
る。
In other words, the width of the lead and the space between the leads are about
If it is 130% or less, the resist ink is partially peeled off by the time the etching progresses in the depth (thickness) direction, and lead pattern defects occur. When etching is stopped,
Incomplete etching causes shorts between the leads.

従って、スプロケットホールおよびデバイスホールが
形成されたフィルムに銅箔を貼着し、この銅箔を酸洗に
より薄くするか、あるいは予め厚さが15〜25μmの薄い
銅箔を用いて厚さの薄いリードを形成する方法が試みら
れている。
Therefore, a copper foil is adhered to the film in which the sprocket holes and device holes are formed, and the copper foil is thinned by pickling, or a thin copper foil having a thickness of 15 to 25 μm is used in advance to reduce the thickness. Attempts have been made to form leads.

しかるに、このような方法では銅箔の厚さが薄くなる
ため、機械的強度が低下し、デバイスホール内へ銅箔の
落ち込みが生じ、銅箔にエッチングを施す際のフォトレ
ジストの形成において、落ち込み部分の上部に装着され
たフォトマスクにより露光された部分は焦点がボケ、正
確なフォトレジスト形成されず、結局、微細なエッチン
グによるファインリードパターンの形成が不可能とな
る。
However, since the thickness of the copper foil is reduced by such a method, the mechanical strength is lowered, and the copper foil is dropped into the device hole. The portion exposed by the photomask mounted on the portion is out of focus, and an accurate photoresist is not formed. Consequently, it is impossible to form a fine lead pattern by fine etching.

また、銅箔のエッチングにおいては、エッチング液を
高圧でスプレーするが、フィルムキャリア裏側のデバイ
スホール内には銅箔を支持するものがないため前述のよ
うに銅箔の厚さが薄いと強度不足によりインナーリード
の変形が生じ、半導体装置の信頼性を低下させる。
In etching copper foil, an etching solution is sprayed at a high pressure, but there is nothing to support the copper foil in the device hole on the back side of the film carrier. As a result, the inner leads are deformed, and the reliability of the semiconductor device is reduced.

以上のように、従来のフィルムキャリアの製造方法で
は、ファインピッチTAB用フィルムキャリアを製造する
にあたり、多くの障害があった。
As described above, the conventional method of manufacturing a film carrier has many obstacles in manufacturing a film carrier for fine pitch TAB.

<発明が解決しようとする問題点> 本発明の目的は、上述した従来技術の欠点を解消し、
リードの微細加工が可能であり、特にファインピッチTA
B用フィルムキャリアの製造に適する半導体装置用フィ
ルムキャリアの製造方法およびこれにより得られた半導
体装置用フィルムキャリアを提供することにある。
<Problems to be Solved by the Invention> An object of the present invention is to solve the above-mentioned drawbacks of the prior art,
Fine processing of leads is possible, especially fine pitch TA
It is to provide a method for manufacturing a film carrier for a semiconductor device suitable for manufacturing a film carrier for B and a film carrier for a semiconductor device obtained thereby.

<問題点を解決するための手段> このような目的は、以下の本発明により達成される。<Means for Solving Problems> Such an object is achieved by the present invention described below.

即ち、本発明は、可撓性絶縁フィルム上に導体膜によ
るリードを形成してなる半導体装置用フィルムキャリア
を製造するに際し、 前記可撓性絶縁フィルム上に所望パターンのリードを
形成した後、前記可撓性絶縁フィルムにデバイスホール
および/またはアウターリードボンデイングホールを形
成することを特徴とする半導体装置用フィルムキャリア
の製造方法を提供するものである。
That is, the present invention, when manufacturing a film carrier for a semiconductor device formed by forming a lead by a conductive film on a flexible insulating film, after forming a lead of a desired pattern on the flexible insulating film, A method for manufacturing a film carrier for a semiconductor device, which comprises forming a device hole and / or an outer lead bonding hole in a flexible insulating film.

前記リードの形成は、銅箔の貼着またはめっきにより
前記可撓性絶縁フィルム上に導体膜を形成した後、該導
体膜をエッチングすることにより行うのがよい。
The lead is preferably formed by attaching a copper foil or forming a conductor film on the flexible insulating film by plating and then etching the conductor film.

また、前記リードの形成は、前記可撓性絶縁フィルム
上に所望パターンのマスクを形成し、該マスクに覆われ
ていない部分をめっきすることにより行うのがよい。
Further, it is preferable that the lead is formed by forming a mask having a desired pattern on the flexible insulating film and plating a portion not covered with the mask.

前記デバイスホールおよび/またはアウターリードボ
ンディングホールの形成は、イオンミリング法により行
うのがよい。
The device hole and / or the outer lead bonding hole is preferably formed by an ion milling method.

また、前記デバイスホールおよび/またはアウターリ
ードボンディングホールの形成は、ケミカルエッチング
法により行うのがよい。
Further, the formation of the device hole and / or the outer lead bonding hole is preferably performed by a chemical etching method.

また、本発明は、上記いずれかの製造方法により製造
された半導体装置用フィルムキャリアであって、 前記導体膜の厚さが30μm以下である半導体装置用フ
ィルムキャリアを提供するものである。
Further, the present invention provides a film carrier for a semiconductor device manufactured by any one of the above manufacturing methods, wherein the conductor film has a thickness of 30 μm or less.

各インナーリードの平均幅が20〜50μmであるのがよ
い。
The average width of each inner lead is preferably 20 to 50 μm.

そして隣接するインナーリードの平均ピッチが100μ
m以下であるであるのがよい。
And the average pitch of adjacent inner leads is 100μ
It is preferably m or less.

本発明の半導体装置用フィルムキャリアの製造方法
は、従来のフィルムキャリアの製造方法のように、ベー
スフィルムにデバイスホール等の貫通孔を開口形成した
後、リードを形成する方法とは根本的に異なるもので、
デバイスホール等が形成されていないベースフィルム上
に所望パターンのリードを形成し、その後、デバイスホ
ール等を形成するものである。
The method of manufacturing a film carrier for a semiconductor device of the present invention is fundamentally different from a method of forming a lead after forming a through hole such as a device hole in a base film like the conventional method of manufacturing a film carrier. Things
A lead having a desired pattern is formed on a base film on which device holes and the like are not formed, and then device holes and the like are formed.

リードは、フィルムキャリアのベースフィルムに開口
されたデバイスホールの周囲に形成され、そのインナー
リードはデバイスホール内に突出するため、リードに一
定の機械的強度を必要とすることから、上記従来法では
リードを構成する導体膜の厚さを薄く(厚さ30μm以
下)することができないが、本発明では、デバイスホー
ルを有さないベースフィルム上にリードを形成するた
め、リードを構成する導電膜に厚さの制限を受けること
がなく、即ち導体膜の厚さを薄く(厚さ30μm以下)す
ることができ、よってエッチングによるリードの微細加
工が可能となる。
The lead is formed around the device hole opened in the base film of the film carrier, and since the inner lead thereof projects into the device hole, the lead needs a certain mechanical strength. Although it is not possible to reduce the thickness of the conductor film forming the leads (thickness of 30 μm or less), in the present invention, since the leads are formed on the base film having no device hole, the conductive film forming the leads is The thickness of the conductor film can be reduced (thickness of 30 μm or less) without being restricted by the thickness, and thus fine processing of leads by etching becomes possible.

以下、本発明の半導体装置用フィルムキャリアおよび
その製造方法を添付図面に示す好適実施例について詳細
に説明する。
Hereinafter, a film carrier for a semiconductor device and a method for manufacturing the same of the present invention will be described in detail with reference to preferred embodiments shown in the accompanying drawings.

第1図〜第5図は、本発明のフィルムキャリアの製造
方法の工程を示す横断面図である。以下、各工程をこれ
らの図面に基づいて説明する。
1 to 5 are cross-sectional views showing the steps of the method for producing a film carrier of the present invention. Hereinafter, each step will be described with reference to these drawings.

<1−a> フィルムキャリア1のベースフィルム(可
撓性絶縁フィルム)2の両側部に例えばプレス打抜き加
工によりスプロッケトホール6、6形成し、次いで第1
図に示すように、ベースフィルム2上の両サイドのスプ
ロケットホール6、6間の位置に導体膜8を積層する。
<1-a> Sprocket holes 6, 6 are formed on both sides of the base film (flexible insulating film) 2 of the film carrier 1 by, for example, press punching, and then the first
As shown in the figure, the conductor film 8 is laminated on the base film 2 at a position between the sprocket holes 6 on both sides.

この導体膜8の積層は、ベースフィルム2上に接着剤
を塗布し、銅箔のような金属箔を貼着する方法、あるい
はベースフィルム2上に所望の金属をめっき(好ましく
は、蒸着)し、金属層を形成する方法等が挙げられる。
ここで、めっきとは、通常の電解めっき、無電解めっ
き、浸漬めっき、スプレーめっきのような湿式めっき、
または蒸着、スパッタリング、イオンプレーティング、
CVDのような乾式めっきをいう。本明細書では、これら
を総称して「めっき」という。
The conductor film 8 is laminated by applying an adhesive on the base film 2 and attaching a metal foil such as a copper foil, or by plating (preferably vapor deposition) a desired metal on the base film 2. , A method of forming a metal layer, and the like.
Here, the plating means normal electrolytic plating, electroless plating, immersion plating, wet plating such as spray plating,
Or evaporation, sputtering, ion plating,
It means dry plating such as CVD. In this specification, these are collectively referred to as “plating”.

導体膜8の構成材料としては、銅、鉄、ニッケル、ク
ロム、アルミニウム等またはこれらを含む合金(例え
ば、Cu−Ni合金、Cu−Zn合金、Cu−Ni−Zn合金、Cu−Sn
合金、Cu−Zr合金、42%Ni−Fe合金、SUS430)等を挙げ
ることができる。
As the constituent material of the conductor film 8, copper, iron, nickel, chromium, aluminum or the like or an alloy containing these (for example, Cu—Ni alloy, Cu—Zn alloy, Cu—Ni—Zn alloy, Cu—Sn) is used.
Alloy, Cu-Zr alloy, 42% Ni-Fe alloy, SUS430) and the like.

導体膜8の厚さは、その構成材料にもよるが、通常、
30μm以下、特に、5〜25μm程度とするのが好まし
い。厚さが5μm未満ではリードに加工したとき強度不
足となり、また25μm、特に30μmを超えるとリードの
微細加工が困難となるからである。
Although the thickness of the conductor film 8 depends on its constituent material, it is usually
It is preferably 30 μm or less, particularly about 5 to 25 μm. This is because if the thickness is less than 5 μm, the strength becomes insufficient when processed into leads, and if it exceeds 25 μm, particularly 30 μm, fine processing of the leads becomes difficult.

なお、導体膜8の厚さが最終的なリードの厚さに等し
い場合には、導体膜の厚さは上記範囲内が好ましいが、
例えばベースフィルム2上に厚さ25μm超の銅箔を貼着
し、後に該銅箔に酸洗を施しこして厚さを上記範囲内ま
で薄くすることも可能である。
When the thickness of the conductor film 8 is equal to the thickness of the final lead, the thickness of the conductor film is preferably within the above range,
For example, it is possible to adhere a copper foil having a thickness of more than 25 μm onto the base film 2 and then subject the copper foil to pickling to reduce the thickness to the above range.

また、ベースフィルム2を構成する可撓性フィルムの
構成材料は、例えばポリイミド、ポリアミドイミド等の
高耐熱性樹脂であるのが好ましい。その理由は、半導体
素子との半田接合や、樹脂封止の際に温度が400〜500℃
となるため、そのような高温に対してもベースフィルム
の溶融や熱変形が生じないことが要求されるからであ
る。
Further, the constituent material of the flexible film forming the base film 2 is preferably a high heat resistant resin such as polyimide or polyamide imide. The reason is that the temperature is 400 to 500 ° C when soldering with semiconductor elements or resin sealing.
Therefore, it is required that the base film is not melted or thermally deformed even at such a high temperature.

<2−a> 第2図に示すように、導体膜8上に所定の
パターン(ポジ型)のレジスト層7を形成する。
<2-a> As shown in FIG. 2, a resist layer 7 having a predetermined pattern (positive type) is formed on the conductor film 8.

レジスト層7の形成方法は、特に限定されず、一般に
行われているフォトレジスト法あるいはスクリーン印刷
法を用いればよい。
The method of forming the resist layer 7 is not particularly limited, and a generally used photoresist method or screen printing method may be used.

<3−a> 第3図に示すように、レジスト層7をマス
クとして導体膜8にエッチングを施し、その後レジスト
層7を剥離、除去して第4図に示すように所望パターン
のリード3を得る。得られた各リード3の厚さは、上述
した理由から5〜25μm程度とするのがよい。
<3-a> As shown in FIG. 3, the conductor film 8 is etched using the resist layer 7 as a mask, and then the resist layer 7 is peeled and removed to form the leads 3 having a desired pattern as shown in FIG. obtain. The thickness of each lead 3 thus obtained is preferably about 5 to 25 μm for the reason described above.

本発明においては、未だデバイスホール4およびアウ
ターリードボンディングホール5が開口形成されていな
いベースフィルム上でリード3を形成するため、リード
の強度の確保を考慮することなくリードへの加工を行う
ことができる。その結果、リード3を構成する導体膜8
の厚さを薄くすることができ、リードの微細加工が容易
に可能となる。例えば、厚さ5〜25μm程度の銅箔リー
ドにおいて、各インナーリードの平均幅を20〜50mm以下
とすること、および/または隣接するインナーリードの
平均ピッチを100μm以下とすることが可能となる。
In the present invention, since the leads 3 are formed on the base film in which the device holes 4 and the outer lead bonding holes 5 have not been formed yet, it is possible to process the leads without consideration of securing the strength of the leads. it can. As a result, the conductor film 8 forming the lead 3
Can be thinned, and fine processing of leads can be easily performed. For example, in a copper foil lead having a thickness of about 5 to 25 μm, the average width of each inner lead can be set to 20 to 50 mm or less, and / or the average pitch of adjacent inner leads can be set to 100 μm or less.

<4−a> 第5図に示すように、リード3が形成され
たベースフィルム2の所定位置にデバイスホール4およ
びアウターリードボンディングホール5を形成し、本発
明のフィルムキャリア1を得る。
<4-a> As shown in FIG. 5, a device hole 4 and an outer lead bonding hole 5 are formed at predetermined positions of the base film 2 on which the leads 3 are formed to obtain the film carrier 1 of the present invention.

このデバイスホール4およびアウターリードボンディ
ングホール5の形成は、イオンミリング法またはケミカ
ルエッチング法により行われる。以下これらについて説
明する。
The device hole 4 and the outer lead bonding hole 5 are formed by an ion milling method or a chemical etching method. These will be described below.

イオンミリング法とは、イオンビームの運動エネルギ
ーにより、被処理物を物理的に加工する方法であり、そ
の原理は、イオン源より被処理物(ベースフィルム)に
向けて直進するイオンビームが被処理物のレジストによ
り覆われた以外の部分(デバイスホール4およびアウタ
ーリードボンディングホール5を形成する部分)に衝突
し、その部分を切削するというものである。
The ion milling method is a method of physically processing an object to be processed by the kinetic energy of the ion beam. The principle is that the ion beam traveling straight from the ion source toward the object (base film) is to be processed. This is to collide with the portion other than the portion covered with the resist (the portion forming the device hole 4 and the outer lead bonding hole 5) and cut the portion.

このイオンミリング法は、高精度な加工が可能である
という特徴を有する。
This ion milling method has a feature that high-precision processing is possible.

なお、イオンミリング法に関しては、日立評論VOL.68
No.6(1986−6)のp49〜52「大口径イオンビームミ
リング装置の開発」に詳述されている。
Regarding the ion milling method, Hitachi Review VOL.68
No. 6 (1986-6), p49-52, "Development of large-diameter ion beam milling apparatus".

ケミカルエッチング法とは、ポリイミド(ベースフイ
ルム)がヒドラジンの水溶液に溶解することを利用した
エッチング法であり、ベースフィルムのエッチングを薬
品処理にて手軽に行うことが出来るという利点を有す
る。
The chemical etching method is an etching method that utilizes that polyimide (base film) is dissolved in an aqueous solution of hydrazine, and has an advantage that the base film can be easily etched by chemical treatment.

次に、リードの形成方法が前述のものと異なるフィル
ムキャリアの製造方法を第6図〜第10図に基づいて説明
する。
Next, a method of manufacturing a film carrier having a lead forming method different from that described above will be described with reference to FIGS.

<1−b> フィルムキャリア1のベースフィルム(可
撓性絶縁フイルム)2の両側部に例えばプレス打抜き加
工によりスプロケットホール6、6を形成し、次いで第
6図に示すようにベースフィルム2上にフォトレジスト
9を塗布する。
<1-b> Sprocket holes 6 are formed on both sides of the base film (flexible insulating film) 2 of the film carrier 1 by, for example, press punching, and then on the base film 2 as shown in FIG. Photoresist 9 is applied.

<2−b> 前記フォトレジスト9を露光、現像し、第
7図に示すように所定パターン(ネガ型)のレジスト層
9を形成する。
<2-b> The photoresist 9 is exposed and developed to form a resist layer 9 having a predetermined pattern (negative type) as shown in FIG.

<3−b> 第8図に示すように、レジスト層9をマス
クとして部分的なめっき(好ましくは、蒸着)を行い、
導体膜8を形成する。導体膜8の構成材料、厚さ等につ
いては前記と同様である。
<3-b> As shown in FIG. 8, partial plating (preferably vapor deposition) is performed using the resist layer 9 as a mask,
The conductor film 8 is formed. The constituent material and thickness of the conductor film 8 are the same as described above.

このような、めっきによりリードを形成する方法は、
前述の金属箔の貼着およびそのエッチングによる方法に
比べ、より微細なパターンが得やすいという利点があ
る。
Such a method of forming leads by plating is
There is an advantage that a finer pattern can be easily obtained as compared with the method of attaching the metal foil and etching the same.

また、めっき金属、即ちリードの構成金属の組成や膜
厚を容易に選択することができ、特に、二元または三元
以上の合金とする場合には有利である。
Further, the composition and film thickness of the plating metal, that is, the constituent metal of the lead can be easily selected, and it is particularly advantageous in the case of a binary or ternary or higher alloy.

<4−b> レジスト層9を剥離、除去して第9図に示
すように所望パターンのリード3を得る。
<4-b> The resist layer 9 is peeled off and removed to obtain leads 3 having a desired pattern as shown in FIG.

<5−b> 第10図に示すように、前記<4−a>と同
様にしてベースフィルム2の所定位置にデバイスホール
4およびアウターリードボンディングホール5を形成
し、本発明のフィルムキャリア1を得る。
<5-b> As shown in FIG. 10, device holes 4 and outer lead bonding holes 5 are formed at predetermined positions of the base film 2 in the same manner as in <4-a>, and the film carrier 1 of the present invention is obtained. obtain.

<実施例> 以下、本発明の具体的実施例について説明する。<Examples> Specific examples of the present invention will be described below.

〔実施例1〕 (1−1)ベースフィルムとして、厚さ75μm、幅35mm
のポリイミド製長尺フィルムの両サイドにプレス打付き
加工により所定ピッチのスプロケットホールを連続的に
形成した。
Example 1 (1-1) As a base film, thickness 75 μm, width 35 mm
The sprocket holes having a predetermined pitch were continuously formed on both sides of the polyimide long film of No. 1 by press punching.

(1−2)このベースフィルムのリード形成面にエポキ
シ系接着剤を20μm厚塗布し、厚さ18μm、幅26.4mm圧
延銅箔を貼着した。
(1-2) An epoxy adhesive was applied to the lead forming surface of this base film in a thickness of 20 μm, and a rolled copper foil having a thickness of 18 μm and a width of 26.4 mm was attached.

(1−3)次に銅箔の表面にロールコーター法によりフ
ォトレジストインクを均一に塗布し、これを露光(焼
付)、現像して所望のポジ型フォトレジストパターンで
形成した。
(1-3) Next, a photoresist ink was uniformly applied to the surface of the copper foil by a roll coater method, and this was exposed (baked) and developed to form a desired positive photoresist pattern.

(1−4)次に、エッチング液(塩化第二銅溶液)によ
り銅箔をエッチングし、剥離液(10%NaOH液)によりフ
ォトレジストの除去を行って所望パターンのリードを形
成した。リードパターンは、インナーリードの幅が30μ
m、隣接するインナーリードの間隙が30μm、即ち、ピ
ッチ60μmとした。
(1-4) Next, the copper foil was etched with an etching solution (cupric chloride solution), and the photoresist was removed with a stripping solution (10% NaOH solution) to form leads of a desired pattern. The lead pattern has an inner lead width of 30μ.
m, the gap between adjacent inner leads was 30 μm, that is, the pitch was 60 μm.

(1−5)次に、イオンミリング法により、ベースフィ
ルムの幅方向中央部に5.7×6.3mmの角形デバイスホール
と、このデバイスホールの各辺外周部に幅3.0mm、長さ1
8.0mmのアウターリードボンディングホールを開口形成
し、第11図に示すフィルムキャリアを得た。
(1-5) Next, by a ion milling method, a 5.7 × 6.3 mm square device hole was formed in the center of the base film in the width direction, and a width of 3.0 mm and a length of 1 were formed on the periphery of each side of the device hole.
An outer lead bonding hole of 8.0 mm was formed to obtain a film carrier shown in FIG.

イオンミリングは、(株)日立製作所製のイオンミン
グ装置を用い、下記条件にて行った。
The ion milling was performed using the ion milling device manufactured by Hitachi, Ltd. under the following conditions.

イオン源にはArイオン源を用い、ビーム電流密度0.5m
A/Cm2で切削部以外の部分をステンレス製のマスクによ
りマスキングして加工した。ミリング速度は1μm/min
であり、金属のミリングに比べその速度は非常に速いも
のであった。
An Ar ion source is used as the ion source, and the beam current density is 0.5 m.
A / Cm 2 was used to mask and process parts other than the cut part with a stainless steel mask. Milling speed is 1 μm / min
That is, the speed was much higher than that of metal milling.

〔実施例2〕 (2−1)上記(1−1)と同様 (2−2)ベースフィルムのリード形成面に99.99%銅
を蒸着し、厚さ10μmの銅層を形成した。
[Example 2] (2-1) Same as (1-1) above (2-2) 99.99% copper was vapor-deposited on the lead formation surface of the base film to form a copper layer having a thickness of 10 µm.

(2−3)上記(1−3)、(1−4)および(1−
5)と同様 〔実施例3〕 (3−1)ベースフィルムとしてガラスエポキシ製長尺
フィルムを用いた以外は、上記(1−1)と同様とし
た。
(2-3) Above (1-3), (1-4) and (1-
Same as 5) [Example 3] (3-1) Same as (1-1) above except that a long glass epoxy film was used as the base film.

(3−2)上記(2−2)および(2−3)と同様 〔実施例4〕 (4−1)上記(1−1)と同様 (4−2)ベースフィルムのリード形成面にフォトレジ
ストインクを均一に塗布し、これを露光(焼付)、現像
して所望のネガ型フォトレジストパターンを形成した。
(3-2) Same as (2-2) and (2-3) above [Example 4] (4-1) Same as (1-1) above (4-2) Photo on lead formation surface of base film A resist ink was uniformly applied, and this was exposed (baked) and developed to form a desired negative photoresist pattern.

(4−3)このフォトレジストをマスクとして、99.99
%銅を部分蒸着し、厚さ5μmの銅層を形成した。
(4-3) With this photoresist as a mask, 99.99
% Copper was partially vapor-deposited to form a copper layer having a thickness of 5 μm.

(4−4)剥離液(10%NaOH液)によりフォトレジスト
の除去を行って所望パターンのリードを形成した。リー
ドパターンは上記(1−4)と同様である。
(4-4) The photoresist was removed with a stripping solution (10% NaOH solution) to form leads with a desired pattern. The lead pattern is the same as in (1-4) above.

(4−5)上記(1−5)と同様 (実施例5) (5−1)上記(1−1)、(1−2)、(1−3)お
よび(1−4)と同様 (5−2)ケミカルエッチング法により上記(1−5)
と同様のデバイスホールおよびアウターリードボンディ
ングホールを開口形成した。
(4-5) Same as (1-5) above (Example 5) (5-1) Same as (1-1), (1-2), (1-3) and (1-4) above ( 5-2) The above (1-5) according to the chemical etching method.
Device holes and outer lead bonding holes similar to those described above were formed.

ケミカルエッチングに際しては、スクリーン印刷法に
よりエポキシ系ソルダーレジストインクを印刷し、マス
キングを行った。
At the time of chemical etching, an epoxy-based solder resist ink was printed by a screen printing method for masking.

また、用いたエッチング液は、10%ヒドラジン水溶
液、pH10.5、液温80℃であった。
The etching liquid used was a 10% hydrazine aqueous solution, pH 10.5, and a liquid temperature of 80 ° C.

上記実施例1〜5で得られたフィルムキャリアのリー
ド部を調べたところ、パターン欠損、短絡およびリード
の変形もなく、高い精度でファインピッチリードパター
ンの形成が可能であることが確認された。
When the lead portions of the film carriers obtained in Examples 1 to 5 above were examined, it was confirmed that fine pitch lead patterns could be formed with high accuracy without pattern defects, short circuits and lead deformation.

<発明の効果> 本発明の半導体装置用フィルムキャリアおよびその製
造方法によれば、可撓性絶縁フィルム上に所望パターン
のリードを形成した後、そのフィルムにデバイスホール
および/またはアウターリードボンディングホールを形
成することにより、リードを構成する導体膜の形成方法
や膜厚に制約を受けることなくリードを形成することが
でき、よって、微細パターンの加工が容易に可能となっ
た。
<Effects of the Invention> According to the film carrier for a semiconductor device and the method for manufacturing the same of the present invention, after forming leads of a desired pattern on the flexible insulating film, device holes and / or outer lead bonding holes are formed in the film. By forming the leads, the leads can be formed without being restricted by the forming method and the film thickness of the conductor film forming the leads, and therefore, the fine pattern can be easily processed.

その結果、例えばリード間のピッチが100μm以下の
ファインピッチTAB用フィルムキャリアの製造が可能と
なった。
As a result, for example, it has become possible to manufacture a fine pitch TAB film carrier having a pitch between leads of 100 μm or less.

【図面の簡単な説明】[Brief description of drawings]

第1図〜第5図は、本発明の半導体装置用フィルムキャ
リアの製造方法の工程例を示す横断面図である。 第6図〜第10図は、本発明の半導体装置用フィルムキャ
リアの他の工程例を示す横断面図である。 第11図は、本発明の半導体装置用フィルムキャリアの平
面図である。 符号の説明 1……フィルムキャリア、 2……ベースフィルム、 3……リード、 31……インナーリード、 32……アウターリード、 4……デバイスホール、 5……アウターリードボンディングホール、 6……スプロケットホール、 7……レジスト層、 8……導体膜、 9……フォトレジスト(レジスト層)
1 to 5 are cross-sectional views showing an example of steps of a method for manufacturing a film carrier for a semiconductor device according to the present invention. 6 to 10 are cross-sectional views showing another example of steps of the film carrier for a semiconductor device of the present invention. FIG. 11 is a plan view of the film carrier for a semiconductor device of the present invention. DESCRIPTION OF SYMBOLS 1 ... Film carrier, 2 ... Base film, 3 ... Lead, 31 ... Inner lead, 32 ... Outer lead, 4 ... Device hole, 5 ... Outer lead bonding hole, 6 ... Sprocket Hole, 7 ... resist layer, 8 ... conductor film, 9 ... photoresist (resist layer)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】可撓性絶縁フィルム上に導体膜によるリー
ドを形成してなる半導体装置用フィルムキャリアを製造
するに際し、 前記可撓性絶縁フィルム上に所望パターンのリードを形
成した後、前記可撓性絶縁フィルムにデバイスホールお
よび/またはアウターリードボンデイングホールを形成
することを特徴とする半導体装置用フィルムキャリアの
製造方法。
1. When manufacturing a film carrier for a semiconductor device in which leads are formed of a conductive film on a flexible insulating film, the leads of a desired pattern are formed on the flexible insulating film, and then the flexible insulating film is formed. A method of manufacturing a film carrier for a semiconductor device, comprising forming a device hole and / or an outer lead bonding hole in a flexible insulating film.
【請求項2】前記リードの形成は、銅箔の貼着またはめ
っきにより前記可撓性絶縁フィルム上に導体膜を形成し
た後、該導体膜をエッチングすることにより行う請求項
1に記載の半導体装置用フィルムキャリアの製造方法。
2. The semiconductor according to claim 1, wherein the lead is formed by forming a conductor film on the flexible insulating film by pasting or plating a copper foil, and then etching the conductor film. Method of manufacturing film carrier for device.
【請求項3】前記リードの形成は、前記可撓性絶縁フィ
ルム上に所望パターンのマスクを形成し、該マスクに覆
われていない部分をめっきすることにより行う請求項1
に記載の半導体装置用フィルムキャリアの製造方法。
3. The lead is formed by forming a mask having a desired pattern on the flexible insulating film and plating a portion not covered with the mask.
A method for manufacturing a film carrier for a semiconductor device according to.
【請求項4】前記デバイスホールおよび/またはアウタ
ーリードボンディングホールの形成は、イオンミリング
法により行う請求項1〜3のいずれかに記載の半導体装
置用フィルムキャリアの製造方法。
4. The method of manufacturing a film carrier for a semiconductor device according to claim 1, wherein the device hole and / or the outer lead bonding hole is formed by an ion milling method.
【請求項5】前記デバイスホールおよび/またはアウタ
ーリードボンディングホールの形成は、ケミカルエッチ
ング法により行う請求項1〜3のいずれかに記載の半導
体装置用フィルムキャリアの製造方法。
5. The method of manufacturing a film carrier for a semiconductor device according to claim 1, wherein the device hole and / or the outer lead bonding hole is formed by a chemical etching method.
【請求項6】請求項1〜5のいずれかに記載の半導体装
置用フィルムキャリアの製造方法により製造された半導
体装置用フィルムキャリアであって、 前記導体膜の厚さが30μm以下である半導体装置用フィ
ルムキャリア。
6. A film carrier for a semiconductor device manufactured by the method for manufacturing a film carrier for a semiconductor device according to claim 1, wherein the conductor film has a thickness of 30 μm or less. Film carrier.
JP63024653A 1988-02-04 1988-02-04 Film carrier for semiconductor device and manufacturing method thereof Expired - Fee Related JPH0831499B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63024653A JPH0831499B2 (en) 1988-02-04 1988-02-04 Film carrier for semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63024653A JPH0831499B2 (en) 1988-02-04 1988-02-04 Film carrier for semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH01200642A JPH01200642A (en) 1989-08-11
JPH0831499B2 true JPH0831499B2 (en) 1996-03-27

Family

ID=12144100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63024653A Expired - Fee Related JPH0831499B2 (en) 1988-02-04 1988-02-04 Film carrier for semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0831499B2 (en)

Also Published As

Publication number Publication date
JPH01200642A (en) 1989-08-11

Similar Documents

Publication Publication Date Title
EP0452506B1 (en) METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC&#39;s
US3809625A (en) Method of making contact bumps on flip-chips
US5217597A (en) Solder bump transfer method
US4054484A (en) Method of forming crossover connections
US3528090A (en) Method of providing an electric connection on a surface of an electronic device and device obtained by using said method
JP2006093575A (en) Semiconductor device and its manufacturing method
JP2002343931A (en) Wiring board, manufacturing method thereof, multi-chip module, manufacturing method thereof, and multi-chip module mounting structure body
KR100764386B1 (en) Insulation structure for high thermal condition and its manufacturing method
US4986880A (en) Process for etching polyimide substrate in formation of unsupported electrically conductive leads
JPH06152105A (en) Manufacture of printed wiring board
US5922517A (en) Method of preparing a substrate surface for conformal plating
US5074969A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
JPH0831499B2 (en) Film carrier for semiconductor device and manufacturing method thereof
CA1051559A (en) Process for the production of printed circuits with solder rejecting sub-zones
JPH04356937A (en) Composition and coating for preventing current induction electrochemical dendrite between conductor on dielectric substrate
JPH0219992B2 (en)
KR20020026849A (en) Wiring circuit board having bumps and method of producing same
JPH0481877B2 (en)
JP2781247B2 (en) Method for manufacturing connection substrate with micro-projection electrode
JP2000353726A (en) Manufacture of film carrier
JP2705263B2 (en) Method for manufacturing TAB tape carrier
JPH1117331A (en) Manufacture of flexible circuit board
JPH07161773A (en) Manufacture of tape carrier for tab plated with tin electrolessly
JP2005243723A (en) Mask for settling conductive ball
JPH01144645A (en) Manufacture of film carrier for semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees