JPH08314807A - Ｅｅｐｒｏｍの制御方法 - Google Patents
Ｅｅｐｒｏｍの制御方法Info
- Publication number
- JPH08314807A JPH08314807A JP14558695A JP14558695A JPH08314807A JP H08314807 A JPH08314807 A JP H08314807A JP 14558695 A JP14558695 A JP 14558695A JP 14558695 A JP14558695 A JP 14558695A JP H08314807 A JPH08314807 A JP H08314807A
- Authority
- JP
- Japan
- Prior art keywords
- address
- eeprom
- control method
- block
- check code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 ＥＥＰＲＯＭの書き換え回数を増大させて寿
命を延ばすとともに、ＥＥＰＲＯＭの初期化の状態の自
動的判別を可能にすること。 【構成】 ＣＰＵ２に接続されるＥＥＰＲＯＭ１のアド
レス０にオフセットアドレスおよび補助情報を記憶する
とともに、アドレス１にブロック・チェック・コードを
記憶し、アドレス２以降にあってはアドレス２に記録内
容を書き込むとともにアドレス３に書き込み回数をペア
で書き込み、そのカウントが寿命回数に達したら一つ下
のアドレスにシフトし、かつ前記オフセットアドレスお
よびブロック・チェック・コードを更新するとともに、
内容読み込み時において、ブロック・チェック・コード
が一致するかどうかをチェックすることにより初期化を
自動判別するＥＥＰＲＯＭの制御方法。
命を延ばすとともに、ＥＥＰＲＯＭの初期化の状態の自
動的判別を可能にすること。 【構成】 ＣＰＵ２に接続されるＥＥＰＲＯＭ１のアド
レス０にオフセットアドレスおよび補助情報を記憶する
とともに、アドレス１にブロック・チェック・コードを
記憶し、アドレス２以降にあってはアドレス２に記録内
容を書き込むとともにアドレス３に書き込み回数をペア
で書き込み、そのカウントが寿命回数に達したら一つ下
のアドレスにシフトし、かつ前記オフセットアドレスお
よびブロック・チェック・コードを更新するとともに、
内容読み込み時において、ブロック・チェック・コード
が一致するかどうかをチェックすることにより初期化を
自動判別するＥＥＰＲＯＭの制御方法。
Description
【０００１】
【産業上の利用分野】本発明は、電気的に消去可能なプ
ログラマブルＲＯＭであるＥＥＰＲＯＭの書き換え回数
を増大させるとともに、ＥＥＰＲＯＭの初期化の状態を
自動的に判別を可能にするＥＥＰＲＯＭの制御方法に関
する。
ログラマブルＲＯＭであるＥＥＰＲＯＭの書き換え回数
を増大させるとともに、ＥＥＰＲＯＭの初期化の状態を
自動的に判別を可能にするＥＥＰＲＯＭの制御方法に関
する。
【０００２】
【従来の技術】従来のＥＥＰＲＯＭの制御方法は、図９
に示すようにアドレス０に例えばモータ速度、アドレス
１に１ＢＩＮロック情報、アドレス２に２ＢＩＮロック
情報のように各記録内容をそれぞれ単独のアドレスに記
憶するものであった。
に示すようにアドレス０に例えばモータ速度、アドレス
１に１ＢＩＮロック情報、アドレス２に２ＢＩＮロック
情報のように各記録内容をそれぞれ単独のアドレスに記
憶するものであった。
【０００３】また従来のＥＥＰＲＯＭの制御方法におけ
る読み込み処理は、図１０に示すようにアドレス０を読
み込み、次にモータ速度変数に記録し、次にアドレス１
ないしアドレス１０を読み込み、ＢＩＮロックＩＮＦＯ
変数に記録するものであった。書き込み処理において
は、図１１に示すようにモータ速度をアドレス０に、１
ＢＩＮロック情報ないし１０ＢＩＮロック情報をそれぞ
れアドレス１ないしアドレス１０に必要に応じて個別に
書き込むものであった。
る読み込み処理は、図１０に示すようにアドレス０を読
み込み、次にモータ速度変数に記録し、次にアドレス１
ないしアドレス１０を読み込み、ＢＩＮロックＩＮＦＯ
変数に記録するものであった。書き込み処理において
は、図１１に示すようにモータ速度をアドレス０に、１
ＢＩＮロック情報ないし１０ＢＩＮロック情報をそれぞ
れアドレス１ないしアドレス１０に必要に応じて個別に
書き込むものであった。
【０００４】
【発明が解決しようとする課題】上記従来のＥＥＰＲＯ
Ｍの制御方法は、各情報毎にＥＥＰＲＯＭを寿命回数分
だけ書き込んだら、ＥＥＰＲＯＭが破壊されてしまい、
それ以降の動作が保証されなくなるという問題があっ
た。
Ｍの制御方法は、各情報毎にＥＥＰＲＯＭを寿命回数分
だけ書き込んだら、ＥＥＰＲＯＭが破壊されてしまい、
それ以降の動作が保証されなくなるという問題があっ
た。
【０００５】すなわち、例えば１００００回で寿命にな
るＥＥＰＲＯＭを使用した場合において、２ＢＩＮロッ
ク情報が割り当てられたアドレス２について１００００
回書き込むことにより破壊に至った場合は、その他のＢ
ＩＮロック情報に割り当てられたアドレスが破壊されて
いなくても、全体の動作としては保証出来なくなるとい
う問題があった。
るＥＥＰＲＯＭを使用した場合において、２ＢＩＮロッ
ク情報が割り当てられたアドレス２について１００００
回書き込むことにより破壊に至った場合は、その他のＢ
ＩＮロック情報に割り当てられたアドレスが破壊されて
いなくても、全体の動作としては保証出来なくなるとい
う問題があった。
【０００６】また、製品の出荷時に当たり、例えば図１
２に示すようにオペレータが何らかの方法で操作してＥ
ＥＰＲＯＭの初期化を行う必要があるという問題があっ
た。
２に示すようにオペレータが何らかの方法で操作してＥ
ＥＰＲＯＭの初期化を行う必要があるという問題があっ
た。
【０００７】そこで本発明者は、アドレス０にオフセッ
トアドレスおよび補助情報を記憶するとともに、アドレ
ス１にブロック・チェック・コードを記憶し、アドレス
２以降に記録内容と書き込み回数をペアで書き込み、そ
のカウントが寿命回数に達したら一つ下のアドレスにシ
フトするとともに、前記オフセットアドレスおよびブロ
ック・チェック・コードを更新するという本発明の第１
の技術的思想に着眼するとともに、さらに内容読み込み
時において、ブロック・チェック・コードが一致するか
どうかをチェックすることにより初期化を自動判別する
という本発明の第２の技術的思想に着眼し、さらに研究
開発を重ねた結果、ＥＥＰＲＯＭの書き換え回数を増大
させて寿命を延ばすとともに、ＥＥＰＲＯＭの初期化の
状態の自動的判別を可能にするという目的を達成する本
発明に到達した。
トアドレスおよび補助情報を記憶するとともに、アドレ
ス１にブロック・チェック・コードを記憶し、アドレス
２以降に記録内容と書き込み回数をペアで書き込み、そ
のカウントが寿命回数に達したら一つ下のアドレスにシ
フトするとともに、前記オフセットアドレスおよびブロ
ック・チェック・コードを更新するという本発明の第１
の技術的思想に着眼するとともに、さらに内容読み込み
時において、ブロック・チェック・コードが一致するか
どうかをチェックすることにより初期化を自動判別する
という本発明の第２の技術的思想に着眼し、さらに研究
開発を重ねた結果、ＥＥＰＲＯＭの書き換え回数を増大
させて寿命を延ばすとともに、ＥＥＰＲＯＭの初期化の
状態の自動的判別を可能にするという目的を達成する本
発明に到達した。
【０００８】
【課題を解決するための手段】本発明（請求項１に記載
の第１発明）のＥＥＰＲＯＭの制御方法は、アドレス０
にオフセットアドレスおよび補助情報を記憶するととも
に、アドレス１にブロック・チェック・コードを記憶
し、アドレス２以降に記録内容と書き込み回数をペアで
書き込み、そのカウントが寿命回数に達したら一つ下の
アドレスにシフトするとともに、前記オフセットアドレ
スおよびブロック・チェック・コードを更新するもので
ある。
の第１発明）のＥＥＰＲＯＭの制御方法は、アドレス０
にオフセットアドレスおよび補助情報を記憶するととも
に、アドレス１にブロック・チェック・コードを記憶
し、アドレス２以降に記録内容と書き込み回数をペアで
書き込み、そのカウントが寿命回数に達したら一つ下の
アドレスにシフトするとともに、前記オフセットアドレ
スおよびブロック・チェック・コードを更新するもので
ある。
【０００９】本発明（請求項２に記載の第２発明）のＥ
ＥＰＲＯＭの制御方法は、第１発明において、内容読み
込み時において、ブロック・チェック・コードが一致す
るかどうかをチェックすることにより初期化を自動判別
するものである。
ＥＰＲＯＭの制御方法は、第１発明において、内容読み
込み時において、ブロック・チェック・コードが一致す
るかどうかをチェックすることにより初期化を自動判別
するものである。
【００１０】本発明（請求項３に記載の第３発明）のＥ
ＥＰＲＯＭの制御方法は、前記第２発明において、現在
の情報記録に使用している領域の前記オフセットアドレ
スを下位バイトに記憶し、前記書換え頻度の低い前記補
助情報を上位バイトに記録するものである。
ＥＰＲＯＭの制御方法は、前記第２発明において、現在
の情報記録に使用している領域の前記オフセットアドレ
スを下位バイトに記憶し、前記書換え頻度の低い前記補
助情報を上位バイトに記録するものである。
【００１１】本発明（請求項４に記載の第４発明）のＥ
ＥＰＲＯＭの制御方法は、前記第３発明において、前記
オフセットアドレスと補助情報との排他的論理和を求
め、得られた８ビットデータの２の補数を演算して、上
位バイトに連結し、連結後の１６ビットデータをブロッ
ク・チェック・コードとして記憶するものである。
ＥＰＲＯＭの制御方法は、前記第３発明において、前記
オフセットアドレスと補助情報との排他的論理和を求
め、得られた８ビットデータの２の補数を演算して、上
位バイトに連結し、連結後の１６ビットデータをブロッ
ク・チェック・コードとして記憶するものである。
【００１２】
【作用】上記構成より成る第１発明のＥＥＰＲＯＭの制
御方法は、アドレス０にオフセットアドレスおよび補助
情報を記憶するとともに、アドレス１にブロック・チェ
ック・コードを記憶し、アドレス２以降に記録内容と書
き込み回数をペアで書き込み、そのカウントが寿命回数
に達したら一つ下のアドレスにシフトするとともに、前
記オフセットアドレスおよびブロック・チェック・コー
ドを更新するものである。
御方法は、アドレス０にオフセットアドレスおよび補助
情報を記憶するとともに、アドレス１にブロック・チェ
ック・コードを記憶し、アドレス２以降に記録内容と書
き込み回数をペアで書き込み、そのカウントが寿命回数
に達したら一つ下のアドレスにシフトするとともに、前
記オフセットアドレスおよびブロック・チェック・コー
ドを更新するものである。
【００１３】上記構成より成る第２発明のＥＥＰＲＯＭ
の制御方法は、内容読み込み時において、ブロック・チ
ェック・コードが一致するかどうかをチェックすること
により初期化を自動判別するものである。
の制御方法は、内容読み込み時において、ブロック・チ
ェック・コードが一致するかどうかをチェックすること
により初期化を自動判別するものである。
【００１４】上記構成より成る第３発明のＥＥＰＲＯＭ
の制御方法は、現在の情報記録に使用している領域の前
記オフセットアドレスを下位バイトに記憶し、前記書換
え頻度の低い前記補助情報を上位バイトに記録するもの
である。
の制御方法は、現在の情報記録に使用している領域の前
記オフセットアドレスを下位バイトに記憶し、前記書換
え頻度の低い前記補助情報を上位バイトに記録するもの
である。
【００１５】上記構成より成る第４発明のＥＥＰＲＯＭ
の制御方法は、前記オフセットアドレスと補助情報との
排他的論理和を求め、得られた８ビットデータの２の補
数を演算して、上位バイトに連結し、連結後の１６ビッ
トデータをブロック・チェック・コードとして記憶する
ものである。
の制御方法は、前記オフセットアドレスと補助情報との
排他的論理和を求め、得られた８ビットデータの２の補
数を演算して、上位バイトに連結し、連結後の１６ビッ
トデータをブロック・チェック・コードとして記憶する
ものである。
【００１６】
【発明の効果】上記作用を奏する第１発明のＥＥＰＲＯ
Ｍの制御方法は、記録内容と書き込み回数をペアで書き
込み、そのカウントが寿命回数に達したら一つ下のアド
レスにシフトするとともに、前記オフセットアドレスお
よびブロック・チェック・コードを更新して、ＥＥＰＲ
ＯＭ全体を有効に活用するので、ＥＥＰＲＯＭの書き換
え回数を増大させて寿命を延ばすという効果を奏する。
Ｍの制御方法は、記録内容と書き込み回数をペアで書き
込み、そのカウントが寿命回数に達したら一つ下のアド
レスにシフトするとともに、前記オフセットアドレスお
よびブロック・チェック・コードを更新して、ＥＥＰＲ
ＯＭ全体を有効に活用するので、ＥＥＰＲＯＭの書き換
え回数を増大させて寿命を延ばすという効果を奏する。
【００１７】上記作用を奏する第２発明のＥＥＰＲＯＭ
の制御方法は、内容読み込み時において、ブロック・チ
ェック・コードが一致するかどうかをチェックすること
により初期化を自動判別するので、ＥＥＰＲＯＭの初期
化の状態の自動判別を可能にするという効果を奏する。
の制御方法は、内容読み込み時において、ブロック・チ
ェック・コードが一致するかどうかをチェックすること
により初期化を自動判別するので、ＥＥＰＲＯＭの初期
化の状態の自動判別を可能にするという効果を奏する。
【００１８】上記作用を奏する第３発明のＥＥＰＲＯＭ
の制御方法は、現在の情報記録に使用している領域の前
記オフセットアドレスを下位バイトに記憶し、前記書換
え頻度の低い前記補助情報を上位バイトに記録され、あ
るアドレスにおいてそのカウントが寿命回数に達した
ら、前記オフセットアドレスが更新されるので、ＥＥＰ
ＲＯＭ全体を有効に活用するので、ＥＥＰＲＯＭの書き
換え回数を増大させて寿命を飛躍的に延ばすという効果
を奏する。
の制御方法は、現在の情報記録に使用している領域の前
記オフセットアドレスを下位バイトに記憶し、前記書換
え頻度の低い前記補助情報を上位バイトに記録され、あ
るアドレスにおいてそのカウントが寿命回数に達した
ら、前記オフセットアドレスが更新されるので、ＥＥＰ
ＲＯＭ全体を有効に活用するので、ＥＥＰＲＯＭの書き
換え回数を増大させて寿命を飛躍的に延ばすという効果
を奏する。
【００１９】上記作用を奏する第４発明のＥＥＰＲＯＭ
の制御方法は、前記オフセットアドレスと補助情報との
排他的論理和を求め、得られた８ビットデータの２の補
数を演算して、上位バイトに連結し、連結後の１６ビッ
トデータをブロック・チェック・コードとして記憶し
て、ブロック・チェック・コードが一致するかどうかを
チェックするので、ＥＥＰＲＯＭの初期化の状態の確実
な自動判別を可能にするという効果を奏する。
の制御方法は、前記オフセットアドレスと補助情報との
排他的論理和を求め、得られた８ビットデータの２の補
数を演算して、上位バイトに連結し、連結後の１６ビッ
トデータをブロック・チェック・コードとして記憶し
て、ブロック・チェック・コードが一致するかどうかを
チェックするので、ＥＥＰＲＯＭの初期化の状態の確実
な自動判別を可能にするという効果を奏する。
【００２０】
【実施例】以下本発明の実施例につき、図面を用いて説
明する。
明する。
【００２１】（第１実施例）本第１実施例のＥＥＰＲＯ
Ｍの制御方法は、図１ないし図７に示すようにＣＰＵ２
に接続されるＥＥＰＲＯＭ１のアドレス０にオフセット
アドレスおよび補助情報を記憶するとともに、アドレス
１にブロック・チェック・コードを記憶し、アドレス２
以降にあってはアドレス２に記録内容を書き込むととも
にアドレス３に書き込み回数をペアで書き込み、そのカ
ウントが寿命回数に達したら一つ下のアドレスにシフト
し、かつ前記オフセットアドレスおよびブロック・チェ
ック・コードを更新するとともに、内容読み込み時にお
いて、ブロック・チェック・コードが一致するかどうか
をチェックすることにより初期化を自動判別するもので
ある。
Ｍの制御方法は、図１ないし図７に示すようにＣＰＵ２
に接続されるＥＥＰＲＯＭ１のアドレス０にオフセット
アドレスおよび補助情報を記憶するとともに、アドレス
１にブロック・チェック・コードを記憶し、アドレス２
以降にあってはアドレス２に記録内容を書き込むととも
にアドレス３に書き込み回数をペアで書き込み、そのカ
ウントが寿命回数に達したら一つ下のアドレスにシフト
し、かつ前記オフセットアドレスおよびブロック・チェ
ック・コードを更新するとともに、内容読み込み時にお
いて、ブロック・チェック・コードが一致するかどうか
をチェックすることにより初期化を自動判別するもので
ある。
【００２２】本第１実施例のＥＥＰＲＯＭの制御方法を
適用する装置は、キーロック機構付きのメールボックス
であり、１０段の用紙排出トレイを有し、各ＢＩＮ（ビ
ン）のキーロック情報（ＬＯＣＫ／ＵＮＬＯＣＫ）をパ
ワーオフ時も記憶しておくためにＥＥＰＲＯＭが使用さ
れ、補助情報としてモータの動作速度（高速と低速の２
種類）も記憶する。
適用する装置は、キーロック機構付きのメールボックス
であり、１０段の用紙排出トレイを有し、各ＢＩＮ（ビ
ン）のキーロック情報（ＬＯＣＫ／ＵＮＬＯＣＫ）をパ
ワーオフ時も記憶しておくためにＥＥＰＲＯＭが使用さ
れ、補助情報としてモータの動作速度（高速と低速の２
種類）も記憶する。
【００２３】使用する前記ＥＥＰＲＯＭ１は、図２に示
すような旭化成製のＡＫ９３Ｃ５７によって構成され、
１６ｂｉｔデータによって特定のアドレスに独立してリ
ード／ライト可能であり、２０４８ｂｉｔで、２Ｂｙｔ
ｅ読み出し、２Ｂｙｔｅ書き込み、書換え保証１０００
０回、データ保持１０年という仕様のもので、データの
書き込みおよび読み出しは基本的に表１に示すようなシ
リアルによるコマンドで行うものである。
すような旭化成製のＡＫ９３Ｃ５７によって構成され、
１６ｂｉｔデータによって特定のアドレスに独立してリ
ード／ライト可能であり、２０４８ｂｉｔで、２Ｂｙｔ
ｅ読み出し、２Ｂｙｔｅ書き込み、書換え保証１０００
０回、データ保持１０年という仕様のもので、データの
書き込みおよび読み出しは基本的に表１に示すようなシ
リアルによるコマンドで行うものである。
【表１】
【００２４】上記キーロック機構付きのメールボックス
に使用するＣＰＵ２は、三菱電気製ワンチップマイコン
Ｍ３８００２によって構成され、図３に示すようにその
Ｉ／Ｏポートを前記ＥＥＰＲＯＭ１であるＡＫ９３Ｃ５
７のコントロール端子に接続するものである。
に使用するＣＰＵ２は、三菱電気製ワンチップマイコン
Ｍ３８００２によって構成され、図３に示すようにその
Ｉ／Ｏポートを前記ＥＥＰＲＯＭ１であるＡＫ９３Ｃ５
７のコントロール端子に接続するものである。
【００２５】本第１実施例のＥＥＰＲＯＭの制御方法に
おいては、図１および図２に示すようにＥＥＰＲＯＭの
全ワード（アドレス）中の先頭２ワードを特別な領域と
して取り扱うもので、第１ワード目（アドレス０）は、
下位バイトに現在の情報記録に使用しているオフセット
アドレス、上位バイトに書換え頻度の低い補助情報を記
録する。
おいては、図１および図２に示すようにＥＥＰＲＯＭの
全ワード（アドレス）中の先頭２ワードを特別な領域と
して取り扱うもので、第１ワード目（アドレス０）は、
下位バイトに現在の情報記録に使用しているオフセット
アドレス、上位バイトに書換え頻度の低い補助情報を記
録する。
【００２６】すなわち、図１に示すように下位バイトに
現在のＬＯＣＫ／ＵＮＬＯＣＫ情報記録に使用している
領域のオフセットアドレス、上位バイトにモータの動作
速度設定を記録する。モータの動作速度設定は、後述す
るＢＣＣコードの演算結果により変化を与えるため、低
速は５５Ｈ、高速はＡＡＨの数値をセットしている。
現在のＬＯＣＫ／ＵＮＬＯＣＫ情報記録に使用している
領域のオフセットアドレス、上位バイトにモータの動作
速度設定を記録する。モータの動作速度設定は、後述す
るＢＣＣコードの演算結果により変化を与えるため、低
速は５５Ｈ、高速はＡＡＨの数値をセットしている。
【００２７】第２ワード目（アドレス１）にブロック・
チェック・コード（ＢＣＣコード）を記録する。ＢＣＣ
コードは、ＥＥＰＲＯＭにまだ情報が一度も書き込まれ
ていないことを判別する場合に有効なチェックコード
で、アドレス０の内容をもとに後述する手順で演算を行
う。
チェック・コード（ＢＣＣコード）を記録する。ＢＣＣ
コードは、ＥＥＰＲＯＭにまだ情報が一度も書き込まれ
ていないことを判別する場合に有効なチェックコード
で、アドレス０の内容をもとに後述する手順で演算を行
う。
【００２８】図４に示すようにまずアドレス０の内容を
上述したようにオフセットアドレスと補助情報に分割し
て排他的論理和を求める。得られた８ｂｉｔデータの２
の補数を演算し、上位バイトに連結する。連結後の１６
ｂｉｔデータをＢＣＣコードとして記憶する。
上述したようにオフセットアドレスと補助情報に分割し
て排他的論理和を求める。得られた８ｂｉｔデータの２
の補数を演算し、上位バイトに連結する。連結後の１６
ｂｉｔデータをＢＣＣコードとして記憶する。
【００２９】補助情報が２種類の数値を取り、ＥＥＰＲ
ＯＭの最終アドレスが１２７の場合、アドレス０の内容
は全パターンを考慮しても１２６通り、さらにこの数値
にＢＣＣコードが１対１に対応することになる。このＢ
ＣＣコードは、表２に示す通りである。
ＯＭの最終アドレスが１２７の場合、アドレス０の内容
は全パターンを考慮しても１２６通り、さらにこの数値
にＢＣＣコードが１対１に対応することになる。このＢ
ＣＣコードは、表２に示す通りである。
【表２】
【００３０】第３ワード以降（アドレス２以降）にはそ
のシステム独自の記録内容とそのブロックの書き込み回
数がペアで書き込まれる。すなわちアドレス２には記録
内容が、アドレス３には書き込み回数が書き込まれる。
ロック情報は、図５に示すようにビット形式で１ないし
１０ＢＩＮ全てのＬＯＣＫ／ＵＮＬＯＣＫ情報が記録さ
れ、ユーザーの指示によりリアルタイムに更新される。
のシステム独自の記録内容とそのブロックの書き込み回
数がペアで書き込まれる。すなわちアドレス２には記録
内容が、アドレス３には書き込み回数が書き込まれる。
ロック情報は、図５に示すようにビット形式で１ないし
１０ＢＩＮ全てのＬＯＣＫ／ＵＮＬＯＣＫ情報が記録さ
れ、ユーザーの指示によりリアルタイムに更新される。
【００３１】書き込み回数は記録内容更新とともにカウ
ントアップされ、そのブロックの書き込み回数を記録す
る。カウント回数がそのＥＥＰＲＯＭの寿命回数に達し
た時点で記録内容と書き込み回数のブロックは１つ下の
ブロックにシフトされ、前記アドレス０のオフセットア
ドレスとＢＣＣコードが更新される。
ントアップされ、そのブロックの書き込み回数を記録す
る。カウント回数がそのＥＥＰＲＯＭの寿命回数に達し
た時点で記録内容と書き込み回数のブロックは１つ下の
ブロックにシフトされ、前記アドレス０のオフセットア
ドレスとＢＣＣコードが更新される。
【００３２】記録内容と書き込み回数のブロックが最終
ブロックを越える場合は、再び先頭ブロックにポインタ
を戻し、本当のＥＥＰＲＯＭの寿命まで処理を続ける。
ブロックを越える場合は、再び先頭ブロックにポインタ
を戻し、本当のＥＥＰＲＯＭの寿命まで処理を続ける。
【００３３】上記構成より成る第１実施例のＥＥＰＲＯ
Ｍの制御方法の作用について、図６および図７に示すＥ
ＥＰＲＯＭの読み込み処理および書き込み処理のフロー
に基づき説明する。
Ｍの制御方法の作用について、図６および図７に示すＥ
ＥＰＲＯＭの読み込み処理および書き込み処理のフロー
に基づき説明する。
【００３４】ＥＥＰＲＯＭの読み込み処理においては、
ステップ１０１においてＥＥＰＲＯＭのアドレス０の内
容を読み込み、ステップ１０２においてＢＣＣコードを
演算する。
ステップ１０１においてＥＥＰＲＯＭのアドレス０の内
容を読み込み、ステップ１０２においてＢＣＣコードを
演算する。
【００３５】ステップ１０３においてＥＥＰＲＯＭのア
ドレス１の内容を読み込み、ＢＣＣコードのチェックを
行い、ＢＣＣコードが不一致の場合は新しいＥＥＰＲＯ
Ｍであると判断し、初期値を書き込む。
ドレス１の内容を読み込み、ＢＣＣコードのチェックを
行い、ＢＣＣコードが不一致の場合は新しいＥＥＰＲＯ
Ｍであると判断し、初期値を書き込む。
【００３６】すなわちアドレス０の１２６通りのチェッ
クのみでは偶然に一致する確率は、１２６／６５５３６
通りであるが、加えてＢＣＣコードもチェックすること
により、２ワードとも偶然に一致する確率は１２６／
（６５５３６）65536 通りまで減少し、実際の使用上偶
然の一致は殆どあり得ない。
クのみでは偶然に一致する確率は、１２６／６５５３６
通りであるが、加えてＢＣＣコードもチェックすること
により、２ワードとも偶然に一致する確率は１２６／
（６５５３６）65536 通りまで減少し、実際の使用上偶
然の一致は殆どあり得ない。
【００３７】また、未初期化のＲＯＭがそのようなラン
ダムなパターンを持つことは少なく、特定の数値で埋ま
っている場合が多いこともあり、上記のチェックで一致
しない場合は、新品のＥＥＰＲＯＭであるとみなすこと
ができる。
ダムなパターンを持つことは少なく、特定の数値で埋ま
っている場合が多いこともあり、上記のチェックで一致
しない場合は、新品のＥＥＰＲＯＭであるとみなすこと
ができる。
【００３８】ステップ１０４において、アドレス０にＡ
Ａ０２ｈを書き込み、ステップ１０５において、アドレ
ス１に５８Ａ８ｈを書き込み、ステップ１０６におい
て、アドレス２に００００ｈを書き込み、ステップ１０
７において、アドレス３に０００１ｈを書き込む。
Ａ０２ｈを書き込み、ステップ１０５において、アドレ
ス１に５８Ａ８ｈを書き込み、ステップ１０６におい
て、アドレス２に００００ｈを書き込み、ステップ１０
７において、アドレス３に０００１ｈを書き込む。
【００３９】ＢＣＣコードが一致する場合は、使用中の
ＥＥＰＲＯＭであると判断し、オフセットアドレスに従
いステップ１０８以降の正規のデータを読み込む処理に
移行し、ステップ１１０において実際にはオフセットア
ドレスの内容を読み込んでｂｉｎ−ｌｏｃｋ−ｉｎｆｏ
変数に格納する。
ＥＥＰＲＯＭであると判断し、オフセットアドレスに従
いステップ１０８以降の正規のデータを読み込む処理に
移行し、ステップ１１０において実際にはオフセットア
ドレスの内容を読み込んでｂｉｎ−ｌｏｃｋ−ｉｎｆｏ
変数に格納する。
【００４０】ＥＥＰＲＯＭの書き込み処理においては、
受信割り込み不許可で書き込みフラッグがオフの状態で
あって、ステップ２０１においてアドレスを０以外にセ
ットして、ステップ２０２において、アドレス１の内容
である書き込み回数を読み込む。
受信割り込み不許可で書き込みフラッグがオフの状態で
あって、ステップ２０１においてアドレスを０以外にセ
ットして、ステップ２０２において、アドレス１の内容
である書き込み回数を読み込む。
【００４１】ステップ２０３において、読み込んだ書き
込み回数が１００００回を越えた時には、ステップ２０
４ないしステップ２１１のルーチン（Ａ）において、書
き込み内容と書き込み回数のブロックを１つ下のブロッ
クにずらし、新たなオフセットアドレスをもとにして、
アドレス０と１の内容を更新して、ステップ２１におい
て受信割り込みを許可にする。
込み回数が１００００回を越えた時には、ステップ２０
４ないしステップ２１１のルーチン（Ａ）において、書
き込み内容と書き込み回数のブロックを１つ下のブロッ
クにずらし、新たなオフセットアドレスをもとにして、
アドレス０と１の内容を更新して、ステップ２１におい
て受信割り込みを許可にする。
【００４２】上記書き込み回数が１００００回を越えて
いない時は、ステップ２１２ないしステップ２１４のル
ーチン（Ｂ）において、書き込み内容を書き込んだ後、
書き込み回数をインクリメントする。
いない時は、ステップ２１２ないしステップ２１４のル
ーチン（Ｂ）において、書き込み内容を書き込んだ後、
書き込み回数をインクリメントする。
【００４３】本第１実施例においては、補助情報にモー
タの動作速度を持っているので、その情報を更新する際
には、ステップ２０１において強制的にアドレスを０に
セットして、ルーチン（Ｃ）を通す。補助情報を更新す
るとＢＣＣコードの内容も変化するので、再び演算して
アドレス１に書き込む。
タの動作速度を持っているので、その情報を更新する際
には、ステップ２０１において強制的にアドレスを０に
セットして、ルーチン（Ｃ）を通す。補助情報を更新す
るとＢＣＣコードの内容も変化するので、再び演算して
アドレス１に書き込む。
【００４４】上記作用を奏する第１実施例のＥＥＰＲＯ
Ｍの制御方法は、記録内容と書き込み回数をペアで書き
込み、そのカウントが寿命回数に達したら一つ下のペア
のアドレスに夫々シフトするとともに、アドレス０の前
記オフセットアドレスおよびアドレス１のブロック・チ
ェック・コードを更新して、ＥＥＰＲＯＭ全体を有効に
活用するので、ＥＥＰＲＯＭの書き換え回数を増大させ
て寿命を延ばすという効果を奏する。
Ｍの制御方法は、記録内容と書き込み回数をペアで書き
込み、そのカウントが寿命回数に達したら一つ下のペア
のアドレスに夫々シフトするとともに、アドレス０の前
記オフセットアドレスおよびアドレス１のブロック・チ
ェック・コードを更新して、ＥＥＰＲＯＭ全体を有効に
活用するので、ＥＥＰＲＯＭの書き換え回数を増大させ
て寿命を延ばすという効果を奏する。
【００４５】また第１実施例のＥＥＰＲＯＭの制御方法
は、内容読み込み時において、前記アドレス１のブロッ
ク・チェック・コードが一致するかどうかをチェックす
ることにより初期化を自動判別するので、ＥＥＰＲＯＭ
の初期化の状態の自動判別を可能にするという効果を奏
する。
は、内容読み込み時において、前記アドレス１のブロッ
ク・チェック・コードが一致するかどうかをチェックす
ることにより初期化を自動判別するので、ＥＥＰＲＯＭ
の初期化の状態の自動判別を可能にするという効果を奏
する。
【００４６】さらに第１実施例のＥＥＰＲＯＭの制御方
法は、現在の情報記録に使用している領域の前記オフセ
ットアドレスをアドレス０の下位バイトに記憶し、前記
書換え頻度の低い前記補助情報をアドレス０の上位バイ
トに記録され、あるアドレスにおいてそのカウントが寿
命回数に達したら、前記オフセットアドレスが更新され
るので、ＥＥＰＲＯＭ全体を有効に活用して、ＥＥＰＲ
ＯＭの書き換え回数を増大させて寿命を飛躍的に延ばす
という効果を奏する。
法は、現在の情報記録に使用している領域の前記オフセ
ットアドレスをアドレス０の下位バイトに記憶し、前記
書換え頻度の低い前記補助情報をアドレス０の上位バイ
トに記録され、あるアドレスにおいてそのカウントが寿
命回数に達したら、前記オフセットアドレスが更新され
るので、ＥＥＰＲＯＭ全体を有効に活用して、ＥＥＰＲ
ＯＭの書き換え回数を増大させて寿命を飛躍的に延ばす
という効果を奏する。
【００４７】また第１実施例のＥＥＰＲＯＭの制御方法
は、アドレス０の前記オフセットアドレスと補助情報と
の排他的論理和を求め、得られた８ビットデータの２の
補数を演算して、上位バイトに連結し、連結後の１６ビ
ットデータをブロック・チェック・コードとしてアドレ
ス１に記憶して、ブロック・チェック・コードが一致す
るかどうかをチェックするので、ＥＥＰＲＯＭの初期化
の状態の確実な自動判別を可能にして、製品出荷時にお
ける作業者によるオペレーションによる強制的な初期化
を不要にするという効果を奏する。
は、アドレス０の前記オフセットアドレスと補助情報と
の排他的論理和を求め、得られた８ビットデータの２の
補数を演算して、上位バイトに連結し、連結後の１６ビ
ットデータをブロック・チェック・コードとしてアドレ
ス１に記憶して、ブロック・チェック・コードが一致す
るかどうかをチェックするので、ＥＥＰＲＯＭの初期化
の状態の確実な自動判別を可能にして、製品出荷時にお
ける作業者によるオペレーションによる強制的な初期化
を不要にするという効果を奏する。
【００４８】さらに第１実施例のＥＥＰＲＯＭの制御方
法は、記録内容へのアクセスをオフセットアドレスを介
して行うため、ＥＥＰＲＯＭの容量に関係無く対応する
ことが出来るという効果を奏する。
法は、記録内容へのアクセスをオフセットアドレスを介
して行うため、ＥＥＰＲＯＭの容量に関係無く対応する
ことが出来るという効果を奏する。
【００４９】（第２実施例）第２実施例のＥＥＰＲＯＭ
の制御方法は、図８に示すように各ＢＩＮに収容してい
る用紙枚数等のように記録内容が１つのアドレスに収ま
りきらない場合に対応するため、例えばアドレス２ない
しアドレス４の複数のアドレスに記録内容を割り当てて
記録ブロックを形成するとともに、記録ブロックの最後
尾（例えばアドレス５）に書き込み回数を記録し、カウ
ント値が寿命回数に達したら前記第１実施例と同様に下
の記録ブロック（アドレス６ないしアドレス９）にシフ
トするものである。
の制御方法は、図８に示すように各ＢＩＮに収容してい
る用紙枚数等のように記録内容が１つのアドレスに収ま
りきらない場合に対応するため、例えばアドレス２ない
しアドレス４の複数のアドレスに記録内容を割り当てて
記録ブロックを形成するとともに、記録ブロックの最後
尾（例えばアドレス５）に書き込み回数を記録し、カウ
ント値が寿命回数に達したら前記第１実施例と同様に下
の記録ブロック（アドレス６ないしアドレス９）にシフ
トするものである。
【００５０】上記構成より成る第２実施例のＥＥＰＲＯ
Ｍの制御方法は、ある記録ブロックにおいてカウント値
が寿命回数に達したら下の記録ブロックにシフトするの
で、前記第１実施例と同様にＥＥＰＲＯＭ全体を有効に
活用するため、ＥＥＰＲＯＭの書き換え回数を増大させ
て寿命を延ばすという効果を奏する。
Ｍの制御方法は、ある記録ブロックにおいてカウント値
が寿命回数に達したら下の記録ブロックにシフトするの
で、前記第１実施例と同様にＥＥＰＲＯＭ全体を有効に
活用するため、ＥＥＰＲＯＭの書き換え回数を増大させ
て寿命を延ばすという効果を奏する。
【００５１】上述の実施例は、説明のために例示したも
ので、本発明としてはそれらに限定されるものでは無
く、特許請求の範囲、発明の詳細な説明および図面の記
載から当業者が認識することができる本発明の技術的思
想に反しない限り、変更および付加が可能である。
ので、本発明としてはそれらに限定されるものでは無
く、特許請求の範囲、発明の詳細な説明および図面の記
載から当業者が認識することができる本発明の技術的思
想に反しない限り、変更および付加が可能である。
【００５２】また本発明は、ＥＥＰＲＯＭのデータ幅が
８ｂｉｔであっても、前記第１実施例の補助情報を無く
し、オフセットアドレスを上位・下位４ｂｉｔづつに分
解してＢＣＣコードの演算を行うようにすることで対応
することが出来る。
８ｂｉｔであっても、前記第１実施例の補助情報を無く
し、オフセットアドレスを上位・下位４ｂｉｔづつに分
解してＢＣＣコードの演算を行うようにすることで対応
することが出来る。
【図１】本発明の第１実施例におけるＥＥＰＲＯＭのア
ドレスの割り当てを示す説明図である。
ドレスの割り当てを示す説明図である。
【図２】本第１実施例で用いるＥＥＰＲＯＭを示すブロ
ック図である。
ック図である。
【図３】本第１実施例で用いるＣＰＵとＥＥＰＲＯＭを
示すブロック図である。
示すブロック図である。
【図４】本第１実施例におけるＢＣＣコードの演算手順
を示す説明図である。
を示す説明図である。
【図５】本第１実施例におけるロック情報の記録形態を
示す説明図である。
示す説明図である。
【図６】本第１実施例における読み込み処理のフローを
示すチャート図である。
示すチャート図である。
【図７】本第１実施例における書き込み処理のフローを
示すチャート図である。
示すチャート図である。
【図８】本発明の第２実施例におけるＥＥＰＲＯＭのア
ドレスの割り当てを示す説明図である。
ドレスの割り当てを示す説明図である。
【図９】従来方法におけるＥＥＰＲＯＭのアドレスの割
り当てを示す説明図である。
り当てを示す説明図である。
【図１０】従来方法における読み込み処理のフローを示
すチャート図である。
すチャート図である。
【図１１】従来方法における書き込み処理のフローを示
すチャート図である。
すチャート図である。
【図１２】従来方法における初期化のフローを示すチャ
ート図である。
ート図である。
【符号の説明】 １ ＥＥＰＲＯＭ ２ ＣＰＵ
Claims (4)
- 【請求項１】 アドレス０にオフセットアドレスおよび
補助情報を記憶するとともに、アドレス１にブロック・
チェック・コードを記憶し、 アドレス２以降に記録内容と書き込み回数をペアで書き
込み、 そのカウントが寿命回数に達したら一つ下のアドレスに
シフトするとともに、前記オフセットアドレスおよびブ
ロック・チェック・コードを更新することを特徴とする
ＥＥＰＲＯＭの制御方法。 - 【請求項２】 請求項１において、 内容読み込み時において、ブロック・チェック・コード
が一致するかどうかをチェックすることにより初期化を
自動判別することを特徴とするＥＥＰＲＯＭの制御方
法。 - 【請求項３】 請求項２において、 現在の情報記録に使用している領域の前記オフセットア
ドレスを下位バイトに記憶し、前記書換え頻度の低い前
記補助情報を上位バイトに記録することを特徴とするＥ
ＥＰＲＯＭの制御方法。 - 【請求項４】 請求項２において、 前記オフセットアドレスと補助情報との排他的論理和を
求め、 得られた８ビットデータの２の補数を演算して、上位バ
イトに連結し、 連結後の１６ビットデータをブロック・チェック・コー
ドとして記憶することを特徴とするＥＥＰＲＯＭの制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14558695A JP3446397B2 (ja) | 1995-05-19 | 1995-05-19 | Ｅｅｐｒｏｍの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14558695A JP3446397B2 (ja) | 1995-05-19 | 1995-05-19 | Ｅｅｐｒｏｍの制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08314807A true JPH08314807A (ja) | 1996-11-29 |
| JP3446397B2 JP3446397B2 (ja) | 2003-09-16 |
Family
ID=15388521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14558695A Expired - Fee Related JP3446397B2 (ja) | 1995-05-19 | 1995-05-19 | Ｅｅｐｒｏｍの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3446397B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533810A (ja) * | 1998-12-22 | 2002-10-08 | ジェムプリュス | 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの摩耗防止制御法 |
| US8418256B2 (en) | 2008-06-17 | 2013-04-09 | Panasonic Corporation | Memory control apparatus, content playback apparatus, control method and recording medium |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPH0636579A (ja) * | 1992-07-17 | 1994-02-10 | Omron Corp | メモリアクセス制御方法およびその装置 |
| JPH0745084A (ja) * | 1993-07-29 | 1995-02-14 | Sanyo Electric Co Ltd | 不揮発性メモリの書込み制御方法 |
-
1995
- 1995-05-19 JP JP14558695A patent/JP3446397B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215794A (ja) * | 1982-06-08 | 1983-12-15 | Toshiba Corp | 不揮発性メモリ装置 |
| JPH0636579A (ja) * | 1992-07-17 | 1994-02-10 | Omron Corp | メモリアクセス制御方法およびその装置 |
| JPH0745084A (ja) * | 1993-07-29 | 1995-02-14 | Sanyo Electric Co Ltd | 不揮発性メモリの書込み制御方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002533810A (ja) * | 1998-12-22 | 2002-10-08 | ジェムプリュス | 摩耗防止を備えたメモリ制御手段を有する記憶システムとメモリの摩耗防止制御法 |
| US8418256B2 (en) | 2008-06-17 | 2013-04-09 | Panasonic Corporation | Memory control apparatus, content playback apparatus, control method and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3446397B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
| JP2685173B2 (ja) | メモリ書き込み制御方法 | |
| KR100531192B1 (ko) | 비휘발성 메모리의 제어방법 | |
| US5933846A (en) | Rewritable ROM file device having read/write buffer access control via copy of rewritable area | |
| US6578127B1 (en) | Memory devices | |
| JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
| US7240178B2 (en) | Non-volatile memory and non-volatile memory data rewriting method | |
| EP1533703A2 (en) | Method for controlling non-volatile semiconductor memory system | |
| EP1843358A1 (en) | Control method of a non-voaltile memory apparatus | |
| KR20030043691A (ko) | 플래시 디바이스에서 부분적으로 소거된 유닛을 검출하는방법 | |
| US5023813A (en) | Non-volatile memory usage | |
| WO2003056433A1 (fr) | Dispositif a memoire et appareil d'enregistrement/reproduction utilisant ledit dispositif | |
| EP1864223A1 (en) | Storage device, memory managing apparatus, memory managing method, and program | |
| JP3576625B2 (ja) | フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置 | |
| JP3472008B2 (ja) | フラッシュメモリ管理方法 | |
| CN113568579B (zh) | 一种存储器、数据存储方法以及数据读取方法 | |
| EP0525308A1 (en) | Memory map for processor cache macro | |
| JPH08314807A (ja) | Ｅｅｐｒｏｍの制御方法 | |
| US20070022222A1 (en) | Memory device and associated method | |
| JP2651217B2 (ja) | Ｉｃカード | |
| EP1079340A2 (en) | Integrated circuit card protected from unauthorized access | |
| US11669392B2 (en) | Non-volatile memory | |
| JP3826115B2 (ja) | 記憶装置、メモリ管理方法及びプログラム | |
| JPH07507138A (ja) | 高い防護性を有するカウンタ | |
| JP3651886B2 (ja) | 電子システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |