JPH0831202B2

JPH0831202B2 - 磁気媒体データ記憶装置におけるパルス検出の判定装置

Info

Publication number: JPH0831202B2
Application number: JP2313803A
Authority: JP
Inventors: ダグラスクロンクロバート; ジョセフコウデレラリィ
Original assignee: シーゲイトテクノロジーインターナショナル
Priority date: 1989-11-20
Filing date: 1990-11-19
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: SG47691A1; EP0729148A3; HK117097A; CN1096664C; EP0430457A3; JPH03207004A; EP0430457B1; DE69029646D1; CN1051997A; DE69029646T2; US5105316A; EP0729148A2; KR100217146B1; EP0430457A2; KR910010474A

Description

【発明の詳細な説明】本発明は磁気テープまたはディスク装置から読み出さ
れた正しいデータの判定に関する。特に、本発明は磁気
テープまたはディスク駆動記憶装置に使用される磁気ヘ
ッドによって作られる形の生出力信号に発生する正しい
データ・ピークの判定に関する。

コンピュータ・ディスク駆動機構のような磁気記憶装
置では、ディジタル情報はディスクの表面に磁気記憶さ
れる。ディジタル情報は回転磁気ディスクの表面を横切
る連続区域を選択分極することによつて表わされる。こ
の情報が記憶ディスクから読み戻されると、媒体の磁極
化が感知されて電気出力信号、すなわち生データ信号に
変換される。生データ信号は磁気ディスクにある磁束密
度の相対強度を表わす。この読み書き動作は磁気読み／
書きヘッドにより達成される。

磁気ディスク上に高レベルの情報記憶密度を与えるこ
とが極めて望ましい。

記録装置における１つの設計基準は、装置の動作を損
わずに記録表面の区域密度をできるだけ高くすることで
ある。残念ながら、記憶密度の増加は粗データ出力信号
の増大な雑音レベルにつながる。この雑音信号源はディ
スク表面の不規則および隣接した電気装置に関連する電
磁雑音を含むことがある。その上、1,7コードのような
高密度データ・コーディング機構は、不要の雑音に対す
る生データ出力信号の感受性をさらに増す。1,7コード
は、任意な２個の隣接磁束セルと６個以内の隣接磁束セ
ルとの間のただ１個のゼロ磁束セルを使用する。ディス
ク容量を増すように幅広い「窓」を使用するコードは、
より大きな帯域幅と雑音および漏話を受けやすいより長
い基線を招く。この雑音の問題は、磁気読出しヘッドが
トラックから少し移動する場合にさらに大きくなること
がある。

ディスク容量を増加しようとしかつ最小のパルス分離
を有するデータ・コーディング機構は、符号間干渉によ
る間隔の密なパルスで減少した振幅レベルを与える。こ
れはS/N比を減少し、それによってパルス判定レベルが
低下するとともにオフ・トラック雑音問題をさらに大き
くする。

しきい値を越える第１ピークがデータ「パルス」の位
置となるようにする簡単なパルス判定はもはや適切では
ない。

標準的に言えば、生データ出力信号にある雑音に起因
する同数の「ドロップアウト」と同数の「余分の」パル
スとが存在するようにセットされる。しかし、データ密
度を増加させようとするコーディング機構は、低下した
判定しきい値を越えて生じる多重ピークまた広く分離し
たパルス間の長い基線に置かれたピークもしくはその両
方のピークが存在する無視できない場合が多くあると思
われる。規定のレベルを越えない振幅を持つデータ・ピ
ークを規定レベルに達っしないと判定するのに用いられ
るしきい値検出器は、信号レベルと雑音レベルとの間の
比が小さいときに擬似データ・ピークを規定値に達しな
いと判定するには適していない。「第１ピーク」判定
は、適当な窓の外側に多くのパルスを置いてしまうと予
想される。これはデータ・コーディング問題を招くだけ
ではなく、読み戻し回路に用いられる位相固定ループに
「ジッタ」をも生じさせる。

本発明は、読出し操作中に磁気読出し／書込みヘッド
によって作られるデータ・ピーク信号の判定を改良する
のに用いられる。本発明は、高密度コーディング機構の
場合のような、大きな帯域幅と長い基線を持つコーディ
ング機構と共に特に使用される。本発明は雑音に対する
感受性および磁気ヘッドが少しトラックはずれとなる場
合に特に問題となる漏話に対する感受性を減少すること
によって、データ信号の判定を改良する。

本発明は、データ信号が一定の最小判定しきい値をパ
スしてから、生データ信号の第１最高ピークを使用する
段階を含む。最小判定しきい値は、（1,7コードのよう
な高密度コード機構に供給される振幅を減少された信号
に起因する）大部分のドロップアウトを回避するように
引き下げられる。「余分の」パルスの数の増加に伴う問
題は、最高ピークのみを認識することによって除去され
る。最高ピークは一般に適当な窓の内部に生じる。

生データ出力信号の最高ピークは、ピーク検出器を用
いて配置される。例えば、ピーク検出器は比較器を伴う
コンデンサを充電するトランジスタを含むことがある。
コンデンサ電圧はトランジスタを通して最高ピーク・レ
ベルまで充電し、次の窓の初めにリセットされる。次
に、最高ピークが発見される時を決定するとともに対応
するデータ・パルスを出力する論理が供給される。この
論理は回路に遅延を導入し、かつ位相固定ループを同期
状態に保ち、より高いしきい値レベルにわたって生じる
パルスのみが位相固定ループ位相検出器に送られる。こ
の結果、位相固定ループに関して多くのドロップアウト
が生じる。しかし、位相固定ループは、配置を誤ったパ
ルスよりも先天的にドロップアウトを受けにくい。しき
い値レベルの減少は、データ・パルス判定回路に使用さ
れる。

生データ出力信号の第１最高ピークの位置は、３つの
基準レベルを用いて判定する３レベル判定機構を用いて
決定することもできる。粗データ信号の各ピークは、お
のおの３つのしきい値の合計を作る対応する判定レベル
を持つ１組の比較器に結合される入力を持つ１組のフリ
ップ・フロップをトリガする。フリップ・フロップのセ
ッティングのパターンにより、論理はデータ・ピークの
生じた場所、それらの相対レベル、および第１最高ピー
クの位置に基づく生データ信号の真のピーク位置を決定
することができる。

以下において、本発明の実施例を付図に関して詳しく
説明する。

第１図はエンコーディング・パルス・データ信号10、
対応する生データ信号12、およびパルスであると判定さ
れた出力信号14のグラフ表示であり、この場合判定は判
定レベルを越える与えられた極性の第１ピークの検出に
基づく。グラフ12の16および18で示されるダッシュ線
は、生データ信号12を判定するのに用いられる正および
負電圧しきい値レベルを表わす。

第１図は先行技術の第１ピークしきい値判定法に伴う
問題点を示す。第１図のグラフ14には、おのおのグラフ
14に沿う異なる時点と組み合わされる、ａ〜１で表され
る12個の点が示されている。点e,iおよびｊが特に注目
される。点ｅは、磁気記憶媒体に記憶された情報から作
られる粗データ信号が弱すぎてしきい値レベル（16およ
び18）ならにびトリガ出力信号14に達しない「ドロップ
アウト」と呼ばれる点を示す。こうして、第１図のグラ
フ14の点ｅで生じなければならないデータ・パルスは失
われる。例えば、このドロップアウトは記憶媒体の表面
の不規則性に起因することがある。

第１図のグラフ12のｉで表わされた点は、余分のパル
スの発生を示す。この余分のパルスは、グラフ12のしき
い値上限を越えていることが示されている。第１図に示
された第１ピーク判定機構は、この第１パルスを真のデ
ータ・パルスの位置と誤まって識別する。データ・パル
スの正しい位置は第１図の点ｊで示されている。

本発明を使用する、生データ信号を判定するのに用い
られる判定レベルは、ドロップアウト（第１図の点ｅ参
照）が起こりそうに思われないように引き下げることが
できる。その上、本発明は第１図の点ｉのような余分の
パルスによって誤まってトリガされない。

第２図は、しきい値回路22、分離器24、フリップ・フ
ロップ26および論理28を含む本発明の１つの実施例のブ
ロック図20を示す。しきい値回路22はパルス検出器、低
レベル・ゲートおよび極性検出回路（図示されていな
い）を含むことが望ましい。分離器24は回路タイミング
用の位相固定ループ（図示されていない）を含む。論理
28は以下に詳しく説明される通り、最高ピークの位置を
識別するシフト、レジスタ（図示されていない）を含
む。フリップ・フロップ26はＤ形フリップ・フロップで
あることが望ましい。

しきい値検出器22は、磁気変換器33によって作られた
信号により作動する自動利得制御段31からの線30により
生データ信号を受信する。しきい値検出器22は、電圧し
きい値基準線32のしきい値電圧基準をも受信する。しき
い値回路22は、おのおの分離器24によって受信される３
個の出力、すなわち線34のコード化されたパルス・デー
タ、線36の極性出力（高レベル）および線38の極性出力
（低レベル）を供給する。フリップ・フロップ26はその
クロック入力40でコード化されたパルス・データ線34に
接続され、かつそのＤ入力42で極性出力（高レベル）線
38に接続される。フリップ・フロップ26はクロック極性
線46に接続されるＱ出力44を供給する。分離器24は、論
理28に接続される同期パルス線48および読出しクロック
線50を供給する。論理28はフリップ・フロップ26のＱ出
力44からのクロックされた極性線46をも受ける。

第３図は動作中のブロック図20の論理タイミング図を
示す。グラフ56は第２図の線30により運ばれる生データ
信号を示す。正および負の低電圧しきい値レベルは、第
３図のグラフ56にそれぞれダッシュ線58および60で示さ
れる。正の高電圧しきい値および負の高電圧しきい値
は、グラフ56においてそれぞれダッシュ線62および64で
示されている。これらのしきい値電圧レベルは、第２図
の電圧しきい値基準線32により供給される電圧から発生
される。第３図のグラフ66に於いて、極性出力（低レベ
ル）のグラフは実線により示され、また極性出力（高レ
ベル）のグラフはダッシュ線によって示されている。２
つの極性出力信号はそれぞれ，極性出力（高レベル）線
36および極性出力（低レベル）線38から取られている。
グラフ68は第２図の線34により運ばれるコード化された
パルス・データのプロットを示す。グラフ70はフリップ
・フロップ26によって供給されたクロック極性線46から
のクロックされた極性信号を示す。同期パルス線48から
取られる同期パルス・データはグラフ72に示されてい
る。ゲーテッド同期パルス・データ線52から取られた論
理28により供給されるゲーテッド同期パルス・データは
グラフ74に示されている。

線30により供給される生データ信号は、生データ信号
がしきい値回路22をトリガするような自動利得回路を経
て増幅される。電圧しきい値レベルは、電圧しきい値基
準線32によってしきい値回路22に供給される電圧を調節
することによってセットされる。基準線32の電圧が変わ
ると、それに応じてプロット56で示されるしきい値レベ
ル58〜64が変わる。２つの極性信号がグラフ66に示さ
れ、実線は正および負の低電圧しきい値58ならびに60を
用いて作られ、かつダッシュ線は正および負の高電圧し
きい値62および64を用いて作られる。プロット68に示さ
れるコード化されたデータ信号は、ゼロ交差検出の正し
い極性を持つ信号のみがコード化されたデータ・パルス
を線34に生じさせるように、標準のdV/dtおよびゼロ交
差検出を用いるしきい値回路22によって作られる。その
上、単調に増加する振幅のピークのみがグラフ68のコー
ド化されたパルス・データを発生させるピーク検出の方
法が使用される。この単調に増加するピーク検出は、任
意の与えられた一定極性間隔内に生じる。

コード化されたパルス・データおよび極性情報は、分
離器24にあって論理28のシフト・レジスタならびにゲー
ティング論理を伴う標準の位相固定ループおよびデータ
分離器に送られる。この回路は任意な一定の極性間隔に
ある最終同期パルスを除くすべてのパルスを除去する。

データ窓の中の単調に増加するパルスのみがコード化
されたパルス・データ線34に表わされるので、パルス極
性窓（データ窓）内のコード化されたパルス・データ線
34の最終パルスに同期したゲーテッド同期パルスをゲー
デッド同期パルス・データ線52に供給することで、ゲー
デッド同期パルス・データ線52上に現れる出力はそのデ
ータ窓内で生じる最も高いレベルの信号だけになる。

極性出力（高レベル）線36および極性出力（低レベ
ル）線38の両方が同じ高または低状態にあるコード化パ
ルス・データのみが、位相検出器情報として位相固定ル
ープを駆動するために使用される。これは、コード化さ
れたパルス・データをトリガするより低いデータ・ピー
クに起因する悪い位相情報を除去する。しかし、すべて
のコード化されたパルス・データはデータ分離器によっ
て使用され、かつ同期パルス・データに時間を合わせ直
される。シフト・レジスタ28は、グラフ74に示されるゲ
ーテッド同期パルス・レートにおいて第３図の時間遅延
76によって示される遅延を導く。

第４図は、第２図のしきい値回路22に用いられたトラ
ンジスタ78を含むピーク検出回路76の概略図を示す。ト
ランジスタ78のコレクタは抵抗器82を経て供給電圧80に
接続する。トランジスタ78のエミッタは、コンデンサ86
を経て電気接地84に接続する。トランジスタ78のベース
は、入力88からの自動利得制御された粗データ信号を受
信する。ピーク検出器90はトランジスタ78のコレクタお
よび電圧基準92に接続されて、出力94を供給する。ピー
ク検出器90およびトランジスタ回路78は入力88からのデ
ータ信号にある単調に増加するピークを検出するのに用
いられる。

第３図のグラフ56に示される生データ信号は多くのピ
ークを含んでいる。正の電圧しきい値58および高レベル
のしきい値62と、負の電圧しきい値60および低レベルの
しきい値64とが第３のグラフ56に示されている。トラン
ジスタ回路78およびピーク検出器90は組み合って作動
し、対応する正または負のしきい値電圧58または60以上
または以下の与えられた極性範囲内で単調に増加するグ
ラフ56に示されるデータ信号のデータ・ピークのみを表
わすパルスを有するデータ・パルス信号を作る。こうし
て、最小しきい値レベル58および60に達しないピーク
は、ピーク検出器90の出力に対応するデータ・パルスを
作らない。

ピーク検出回路76は、入力88に供給される最高信号値
を表わす電荷を保持するコンデンサ86を含む。信号入力
が増加するにつれて、トランジスタ78はコンデンサ86を
充電するように導通する。あるピークで、入力88により
供給される入力信号が生データ信号の与えられた極性窓
の範囲内で前の入力信号を越える大きさを有する場合に
かぎり、トランジスタ78は導通する。こうして、前のピ
ークと同じ程大きくはない第３図のグラフ56に示される
信号ピークは、第３図のグラフに示されるピーク検出器
90の出力94にパルスを作らない。ピーク検出回路76は、
生データ信号の極性窓の逆転によりリセットされる。

しきい値回路22は、線36および38のそれぞれ高レベル
ならびに低レベル信号と共に線34のコード化されたパル
ス・データを含む出力94を分離器24に提供する。

第５図は、第２図に示された論理28の一段と詳細な論
理図を示す。論理28は、シフト論理100に接続されるシ
フト・レジスタ96および98を含む。シフト・レジスタ96
はデータ・シフト・レジスタであり、シフト・レジスタ
98は極性シフト・レジスタである。ANDゲート102はデー
タ・シフト・レジスタ96のデータ出力104およびシフト
論理100のイネーブル出力106に接続する。データ・シフ
ト・レジスタ96および極性シフト・レジスタ98のクロッ
ク入力は、読出しクロック線50からクロック・パルスを
受信する。データは同期パルス・ライン48からデータ・
シフト・レジスタ96にロードされる。極性シフト・レジ
スタ98用のデータは、フリップ・フロップ108、排他的O
Rゲート110およびインバータ112を用いるフリップ・フ
ロップ26によって供給されるクロック極性線46の信号か
ら作られる。

極性シフト・レジスタ98は正極性用の２進の「１」お
よび負極性用の２進の「０」を受信する。同様に、24の
同期パルス線48のデータは、データ・シフト・レジスタ
96にロードされる。２個のシフト・レジスタ96および98
は読出しクロック・ライン50を用いて同じレートでクロ
ックされる。クロット・レートは分離器24の位相固定ル
ープから得られる。シフト論理100は、データ・シフト
・レジスタ96および極性シフト・レジスタ98の両方と共
に作動する。シフト論理100は、クロック極性ライン46
に供給される極性パルスの遷移前に生じる同期パルス・
データ線48に供給される読出しパルスの順に最終パルス
を置く。次にシフト論理100は、順になっている最終デ
ータ・パルスを除き、極性シフト・レジスタ98から得ら
れる極性周期と同じ周期内に生じるデータ・シフト・レ
ジスタ96のすべてのデータ・パルスをマスク・アウトす
る。これは読出しクロック線50によりデータ・シフト・
レジスタ96を通してパルス・データがクロックされるに
つれて、ANDゲート102に接続されるシフト論理100のイ
ネーブル出力106を選択作動させることによって行われ
る。この最終データ・パルスは、粗データ信号用の与え
られた極性サイクルの範囲内でしきい値回路22の粗デー
タ信号入力によって得られる第１最高ピークを表わす。

ANDゲート102の出力は、コード化されたパルス・デー
タ線34に供給される古い順に最終のデータ・パルスのみ
が論理28を経て、生データ信号の与えられた極性帯の範
囲内でゲート同期出力52に転送されることを示す第３図
のグラフ74に示されている。

データ・シフト・レジスタ96のゲーテッド同期出力52
は次に位相比較器（図示されていない）および位相固定
ループ（図示されていない）を経てデータおよびクロッ
ク信号を回復するために処理される。

データ・シフト・レジスタ96、シフト論理100および
位相シフト・レジスタ98を含む論理28は、回路に時間遅
延を導く。位相固定ループの同期を保つために、高しき
い値レベル（第３図の62および64）を越えて生じるパル
スのみが位相固定ループ位相検出器に送られる。この結
果、位相固定ループに関する多数の「ドロップアウト」
を生じるが、そのような回路は誤まって置かれたパルス
よりもドロップアウトを先天的に受けにくい。この問題
は、第３図に示される通り高および低しきい値レベルを
用いることによって改良される。データ線36および38
は、高および低レベルのしきい値情報を分離器24にある
位相固定ループ（図示されていない）に送る。高および
低レベルの両しきい値線36並びに38が同じ状態にあるコ
ード化されたパルス・データのみ（第３図のグラフ68に
示されている）が位相検出情報用の位相固定ループによ
って使用される。これは、線34によりコード化されたパ
ルス・データを送ることができる、一段と低いピークに
起因する誤まった位相情報を除去することである。しか
し、第３図のグラフ68にグラフで示されるすべてのパル
ス・データは単調ピーク検出回路によって使用される。

この回路は、長い基線および低い解像度が同時に起こ
ることがある1,7コードのような高密度コードと共に使
用されるとき、特にオフ・トラック動作を改良する。シ
フト・レジスタ96および98の使用は、シフト・レジスタ
の容量にのみ左右されることが望ましい多大の予測を与
える。この回路は次の隣接する極性ピークまでいろいろ
な予測を可能にする。この記憶特徴は、真のパルス・ツ
ー・パルス検出のみを使用する方法よりもはるかに優れ
ている。しかし、回路はシフト・レジスタ96および98に
より導かれる遅延を許容するだけしっかりしたものでな
ければならない。1,7コードでは、この遅延は最悪の場
合持続時間4.66データ・ビットを有する。

第６図において、第５図の論理回路28用の論理図が示
されている。同期パルス信号はグラフ114として示さ
れ、線54からのクロック信号はグラフ116として示さ
れ、また線46からのクロック極性信号はグラフ118とし
て示されている。クロック極性信号118は、同期パルス
信号114の同期パルスの前で状態を必ず変える。回路設
計により、これは必ずそのようになる。クロック信号11
6の立上り縁は、極情報とデータをいずれもシフト・レ
ジスタ96および98にそれぞれ移す。データ・シフト・レ
ジスタ96は、磁束の逆転が検出されるときに必ず「１」
レベル論理を含む。極性シフト・レジスタ98は「１」レ
ベル論理を常時含み、粗データ信号に極性変化が生じる
とき必ず「０」レベルとなる。シフト・レジスタ96およ
び98ならびに論理100の全動作は、生データ信号の与え
られた極性帯における最終磁束の逆転に関するデータ出
力のみを与えるべきである。時間的に早く生じるその同
じ極性の磁束逆転はすべて除去される。

シフト・レジスタ96および比較論理88を使用するこの
パルス除去は、下記の規則によって達成される：（１）極性シフト・レジスタ98の「０」は、データ・
シフト・レジスタ96の対応するデータが極性を変えたこ
とを示す。

（２）データ・シフト・レジスタ96の位置にある
「１」は、磁束逆転の位置を示す。対応する極性シフト
・レジスタ98の位置に「０」があるならば、実際の極性
はその磁束逆転の発生前に変わっている。したがって、
第７図に示されるデータから、データ・シフト・レジス
タ96の位置A1およびA4は極性を異にするが、データの位
置A4およびA6は同一極性である。

（３）データ・シフト・レジスタ96がA6位置に達する
と、シフト・レジスタ96にあるすべての後続の「１」
は、極性シフト・レジスタ98にあるそれら自身の極性位
置およびデータ・シフト・レジスタ96にある「１」の位
置を含むそれまでの極性位置と比較される。これらの
「１」のすべてが少なくともただ１つの極性変化（０に
より示される）を見るならば、位置A0にある「１」がデ
ータとして送り出される。データ・シフト・レジスタ86
にある後続の「１」のどれでもが先の「０」を見ないな
らば、位置A0のデータはもう１つの後の「１」と同じ極
性でなければならず、それはANDゲート102によって除去
される。

数学的に見ると、これは下記のブール式で示すことが
できる：ただしA₉₆1−A₉₆6はデータ・シフト・レジスタ96にある
データ位置１−６を表わし、A₉₈1−A₉₈6は位相シフト・
レジスタ98に記憶されたデータの位置を表わす。

生データ・サイクルの間の最高ピークの位置は、３レ
ベル判定機構を用いて検出することができる。各ピーク
は、おのおの１つの入力として判定電圧基準レベルを有
しかつ他の入力として粗信号を有する１組の比較器に結
合される入力を持つ１組のフリップ・フロップをトリガ
する。これらの比較器の出力はフリップ・フロップをト
リガする。生データ信号の形状はフリップ・フロップの
状態を決定するので、フリップ・フロップのセッティン
グのパターンを検出することによって、最高読出し信号
によりトリガが生じたかどうかを決定することができ
る。

この論理は回路に時間遅延を導く。位相固定ループを
同期の状態に保つには、３つのしきい値レベルの中程の
判定しきい値を越えて生じるパルスのみが位相固定ルー
プ検出器に送られる。この結果、さらに位相固定ループ
に関して多くの「ドロップ・アウト」が生じるが、位相
固定ループ回路は誤まって置かれたパルスよりもドロッ
プアウトを先天的に受けにくい。

第８図は３レベル検出回路120を示す。回路120は比較
器122−134およびＤフリップ・フロップ134−146を含
む。３レベル検出回路120はリセットおよび同期論理148
ならびにエンコーダ論理150をも含む。自動利得制御31
からの粗データ信号は、比較器122−134に非反転入力に
接続する入力152および154に加えられる。３レベルしき
い値電圧V_tH、V_tMおよびV_tLは比較器122−134の反転端
子に接続する。V_tHは高レベルしきい値電圧を表わし、
比較器126および134の反転端子に接続する。V_tMは中レ
ベルしきい値電圧を表わし、比較器124および132の反転
入力に接続する。V_tLは低レベルしきい値電圧を表わ
し、比較器122および130の反転入力に接続する。比較器
128の入力は、磁気センサ（図示されていない）から供
給される生データ信号の導関数のゼロ交差を表わす電圧
信号を受信する。比較器128の反転および非反転出力
は、フリップ・フロップ136−146によって使用されるク
ロック信号を供給する。フリップ・フロップ136−146の
Ｄ入力は比較器122−134の出力に接続する。フリップ・
フロップ136−146のＱ出力はリセットおよび同期論理14
8に接続する。リセットおよび同期論理148は、第９図の
線a0−a5の２進出力を、線b0−02にコード化された２進
出力を供給するエンコーダ論理150に供給する。

ゼロ交差比較器128の入力は、微分およびゼロ交差検
出の標準的な方法を用いて得られる電圧情報を運ぶの
で、正のしきい値には正のピークのみが時間調整し直さ
れ、また負のしきい値は負のピークのみが時間調整し直
される。この方法を用いて、粗データ信号にある各ピー
クは生データ信号の導関数のゼロ交差を感知することに
よって検出される。

第９図は自動利得制御31からの粗データ信号およびフ
リップ・フロップ134−146に現われる対応するＱ出力の
グラフである。生データ信号はV₁₅₂−V₁₅₄で表わされ、
かつ第８図に示されれる入力152と154との電圧差を表わ
す。第９図に正および負のV_tH、V_tMおよびV_tLを表わす
ダッシュ線は、３レベル適格化回路120によって使用さ
れる３つの電圧しきい値レベルを表わす。フリップ・フ
ロップ136−146の出力はQ₁₃₆−Q₁₄₆で表わされる。
Q₁₃₆、Q₁₃₈およびQ₁₄₀は粒データ信号が低電圧しきい
値、中電圧しきい値および高電圧しきい値をそれぞれ越
えた時を示す。Q₁₄₂、Q₁₄₄およびQ₁₄₆で表わされるプロ
ットは、V₁₅₂−V₁₅₄で取られる粗データ信号がそれぞれ
−V_tL、−V_tMならびに−V_tHより低い時を示す。フリッ
プ・フロップ136−146の出力は、入力152おび154に供給
される粗データ信号の各パルス・レベルの２進表示を与
えるリセットならびに同期論理148に接続される。リセ
ットおよび同期論理148は、生データ信号の極性サイク
ルが終ると同時にフリップ・フロップ138−144をもリセ
ットする。

エンコーダ論理150は、論理148からのデータ線a0−a5
により２進信号を受信する。次にコード化された出力b0
−b2は、粗データ信号の与えられた極性サイクル内にま
ず生じる３つのしきい値レベルの最大数を越える生デー
タ信号のピークを表わす出力を作るマイクロプロセッサ
（図示されていない）のような制御ユニットに向けられ
る。フリップ・フロップ136−146をクロックするのに用
いられる比較器128が比較器122−126によって生データ
信号のピークのみをディジタル化させ、かつフリップ・
フロップ136−146によってラッチさせるのは、比較器12
8の入力が粗データ信号の導関数に関する信号を受信し
かつフリップ・フロップ136−146がエッジ・トリガされ
たクロック入力を有するからである。この回路は正のピ
ークのみを正のしきい値に時間調整し直させかつ負のピ
ークのみを負のしきい値に時間調整し直させる。

３レベル・ピーク検出を使用する第８図の比較制御回
路は、ピーク検出アルゴリズムがコンピュータ・ソフト
ウエアに実行させるので特に役立つことがある。検出装
置は、ピークしきい値レベルと、それらが磁気ヘッドか
らの粗データ信号の極性サイクル内での古い順の発生と
のいろいろな組合せを優先させることによって、与えら
れた磁気読戻し装置用に容易に判定することができる。
この柔軟性は、ハードウエア部品の反復再設計を必要と
せずにシステムごとの判定基準を最適にする能力を与え
る。

中レベルの電圧しきい値を越えるパルスのみが位相固
定ループ（図示されていない）用の入力として用いられ
る。高および低レベル電圧しきい値を越えるパルスは位
相固定ループに同期されるが、他の場合は位相固定ルー
プ動作に影響を及ぼさない。

本発明は、磁気ディスクのような磁気記憶媒体からの
情報の読戻し中の精度を改善する。本発明は、ディスク
記憶容量を増加するのに用いられる高密度コーディング
機構と共に使用するのが特に有利である。これらのコー
ドは、特に磁気読出しヘッドが少しオフ・トラックであ
る場合に、それらが雑音および漏話を一段と受けやすく
するより大きな帯域幅ならびにより長い基線を有する傾
向がある。本発明は減少された電圧判定しきい値を与
え、最小パルス分離が少なくかつ振幅が符号間の干渉を
少なくするように減少されるような、低振幅粗データ信
号を検出するのに特に役立つ。読出し信号が最小判定し
きい値を通過してから第１最高ピークを検出することに
より、またそのピークをデータ・パルスの真の位置に指
定することによって、判定しきい値を下げるとともに、
さらにドロップアウトに関連する問題を回避することが
できる。

本発明は好適な実施例に関して説明されたが、当業者
は本発明の主旨および範囲から逸脱せずに形式および細
部を変化させることができることを認識すると思う。

【図面の簡単な説明】

第１図は第１ピークしきい値判定の方法を用いてシステ
ム内のエンコーディング・パルス・データ信号、生デー
タ出力信号および判定データ・パルス出力信号間の関係
を示すグラフ図、第２図は本発明に用いる判定回路のブ
ロック図、第３図は第２図の回路のいろいろな位置にお
ける電圧と時間との関係を示す図、第４図は第２図の回
路に用いられるピーク検出回路の概略図、第５図は第２
図の回路に用いられるシフト・レジスタ論理の一段と詳
細なブロック図、第６図は第５図の回路のタイミング
図、第７図は第５図のシフト・レジスタ内のビット・パ
ターンの一例を示す図、第８図は本発明に用いる３レベ
ル判定回路のブロック論理図、第９図は第８図の３レベ
ル判定回路用のタイミング図と共に粗データ信号を示す
図である。符号の説明： 20−実施例のブロック図;22−しきい値回路;24−分離
器;26−フリップ・フロップ;28−論理

Claims

【特許請求の範囲】

【請求項１】磁気記憶装置の磁気センサにより発生され
た振幅及び極性サイクルを有する生データ信号における
データ・ピークを復号する装置であって、各々が、異なる電圧閾値レベルに接続されるとともに前
記磁気トランスデューサに電気的に結合された複数の正
の比較器であって、前記生データ信号の振幅を複数の電
圧閾値レベルと比較して、前記生データ信号の振幅が前
記複数の電圧閾値レベルのいずれかを越えたことを示す
正の比較器出力を与える複数の正の比較器と、各々が、異なる電圧閾値レベルに接続されるとともに前
記磁気トランスデューサに電気的に結合された複数の負
の比較器であって、前記生データ信号の振幅を複数の電
圧閾値レベルと比較して、前記生データ信号の振幅が前
記複数の電圧閾値レベルのいずれかを越えたことを示す
負の比較器出力を与える複数の負の比較器と、前記生データ信号の１次導関数のゼロクロスに基づいて
非反転及び反転クロック出力を与えるクロック源比較器
と、前記クロック源比較器の前記反転クロック出力に応答し
て、前記正の比較器出力をラッチし、ラッチされたデー
タ出力を与える複数の正のデータラッチと、前記クロック源比較器の前記非反転クロック出力に応答
して、前記負の比較器出力をラッチし、ラッチされたデ
ータ出力を与える複数の負のデータラッチと、前記複数の正のデータラッチ及び前記複数の負のデータ
ラッチからの前記ラッチされたデータ出力をシステムク
ロックに同期させ、同期されたデータ出力を与え、前記
生データ信号の極性サイクルの検出に応答して前記複数
の正のデータラッチ及び前記複数の負のデータラッチを
リセットする手段と、を含むことを特徴とする装置。