JPH08306800A - 集積回路の保護装置 - Google Patents
集積回路の保護装置Info
- Publication number
- JPH08306800A JPH08306800A JP7109457A JP10945795A JPH08306800A JP H08306800 A JPH08306800 A JP H08306800A JP 7109457 A JP7109457 A JP 7109457A JP 10945795 A JP10945795 A JP 10945795A JP H08306800 A JPH08306800 A JP H08306800A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diode
- well region
- floating
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 レベル異なるドライビングステージと被ドラ
イビングステージを使用してレベル変換器なしで自動的
にレベル変換を行い、集積回路が使用中高圧静電の放電
によって破損するのを防ぎ、電気回路を保護できるよう
にする。 【構成】 フローティングＰ型基板(３１)と、Ｐ型基板
(３１)上に形成されるフローティングＮ型ウェル領域
(３２)と、Ｎ型ウェル領域(３２)に拡散形成し、その両
端をそれぞれドライビングステージと被ドライビングス
テージに連結するＰ+型拡散抵抗(Ｒs)と、Ｐ+型拡散抵
抗(Ｒs)と連接させずに参照地電位と連接するよう、Ｎ
型ウェル領域(３２)にＰ+型植設してなるＰ+型領域(３
３)とを備える。Ｐ+型拡散抵抗(Ｒs)とＮ型ウェル領域
(３２)との間及びＮ型ウェル(３２)とＰ+型領域(３３)
との間にそれぞれＰＮ接合を形成し、Ｎ極を互いに連接
する。
イビングステージを使用してレベル変換器なしで自動的
にレベル変換を行い、集積回路が使用中高圧静電の放電
によって破損するのを防ぎ、電気回路を保護できるよう
にする。 【構成】 フローティングＰ型基板(３１)と、Ｐ型基板
(３１)上に形成されるフローティングＮ型ウェル領域
(３２)と、Ｎ型ウェル領域(３２)に拡散形成し、その両
端をそれぞれドライビングステージと被ドライビングス
テージに連結するＰ+型拡散抵抗(Ｒs)と、Ｐ+型拡散抵
抗(Ｒs)と連接させずに参照地電位と連接するよう、Ｎ
型ウェル領域(３２)にＰ+型植設してなるＰ+型領域(３
３)とを備える。Ｐ+型拡散抵抗(Ｒs)とＮ型ウェル領域
(３２)との間及びＮ型ウェル(３２)とＰ+型領域(３３)
との間にそれぞれＰＮ接合を形成し、Ｎ極を互いに連接
する。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の保護装置に関
し、特に、集積回路のドライビングステージと被ドライ
ビングステージとの間に設けられるレベル変換可能な集
積回路の保護装置に関する。
し、特に、集積回路のドライビングステージと被ドライ
ビングステージとの間に設けられるレベル変換可能な集
積回路の保護装置に関する。
【０００２】
【従来の技術】従来より、集積回路では、ＭＯＳ（メタ
ル・オキシド・セミコンダクタ）がもっとも広く使われ
ているが、近時の比較的進歩した１.２μ−０.６μの製
造過程では、ＭＯＳＦＥＴ（メタル・オキシド・セミコ
ンダクタ・フィールド・エフェクト・トランジスタ）の
ゲート酸化膜（ゲート・オキシド）の厚さは僅か１２０
Å−２５０Å（１Å＝１０-10ｍ）である。よって、適
当な入力保護装置がない場合、不注意のため高圧静電に
触れるとゲート酸化膜がブレークダウンする可能性があ
り、この場合、集積回路全体の機能が破壊される。この
ため、従来の集積回路の入力保護装置は、入力信号の電
圧レベルが電源供給器の電位より高くならず参照電位よ
りも低くならないように制限しており、もしこの範囲を
超えると大電流の入力電流が流れ込んで、ドライビング
ステージのオーバーロードを引き起こしたり或いはラッ
チアップ反応を触発したりする。
ル・オキシド・セミコンダクタ）がもっとも広く使われ
ているが、近時の比較的進歩した１.２μ−０.６μの製
造過程では、ＭＯＳＦＥＴ（メタル・オキシド・セミコ
ンダクタ・フィールド・エフェクト・トランジスタ）の
ゲート酸化膜（ゲート・オキシド）の厚さは僅か１２０
Å−２５０Å（１Å＝１０-10ｍ）である。よって、適
当な入力保護装置がない場合、不注意のため高圧静電に
触れるとゲート酸化膜がブレークダウンする可能性があ
り、この場合、集積回路全体の機能が破壊される。この
ため、従来の集積回路の入力保護装置は、入力信号の電
圧レベルが電源供給器の電位より高くならず参照電位よ
りも低くならないように制限しており、もしこの範囲を
超えると大電流の入力電流が流れ込んで、ドライビング
ステージのオーバーロードを引き起こしたり或いはラッ
チアップ反応を触発したりする。
【０００３】図５は、従来の集積回路における保護装置
の一例を示す電気回路図である。保護装置１は、主とし
てダイオードの導通を利用して高圧静電の放電回路を形
成し、そして、入力端１１の入力電圧がＶＤＤ＋０.７
ボルトよりも高い時は、拡散抵抗ＲsとダイオードＤ２
が導通し、逆に入力電圧が参照地電位ＶＳＳ−０.７ボ
ルトよりも低い場合は、ダイオードＤ１が導通する。上
記抵抗器Ｒsは一般のＰ+抵抗であって、その主な機能は
電圧を降下させ並びに電流量を制限することにあり、大
電流が瞬間的に抵抗器Ｒsへ流れた時、極めて大きな電
位降下を生じるので、トランジスターＭ１及びＭ２のゲ
ート酸化膜と電源ＶＤＤ及び参照地電位ＶＳＳとの間の
電位を降下させて保護効果を得ることができる。また、
抵抗器Ｒsは電流を低減するのでジュール熱を低めて集
積回路の高温による破損を防ぐことができる。
の一例を示す電気回路図である。保護装置１は、主とし
てダイオードの導通を利用して高圧静電の放電回路を形
成し、そして、入力端１１の入力電圧がＶＤＤ＋０.７
ボルトよりも高い時は、拡散抵抗ＲsとダイオードＤ２
が導通し、逆に入力電圧が参照地電位ＶＳＳ−０.７ボ
ルトよりも低い場合は、ダイオードＤ１が導通する。上
記抵抗器Ｒsは一般のＰ+抵抗であって、その主な機能は
電圧を降下させ並びに電流量を制限することにあり、大
電流が瞬間的に抵抗器Ｒsへ流れた時、極めて大きな電
位降下を生じるので、トランジスターＭ１及びＭ２のゲ
ート酸化膜と電源ＶＤＤ及び参照地電位ＶＳＳとの間の
電位を降下させて保護効果を得ることができる。また、
抵抗器Ｒsは電流を低減するのでジュール熱を低めて集
積回路の高温による破損を防ぐことができる。
【０００４】しかし、入力電圧がＶＤＤ＋０.７ボルト
よりも高かったり或いはＶＳＳ−０.７ボルトよりも低
い時は、大電流が入力端１１から流通するので、この電
流が入力端と連結したドライビングステージ部材の過負
荷を招き或いはトリガ電流（トリガ・カレント）を超過
してラッチアップ反応を触発し兼ねない。よって、安全
を期するためには、入力端１１の入力シグナルレベルを
ＶＤＤ＋０.７ボルト及びＶＳＳ−０.７ボルトの間に規
制する必要がある。
よりも高かったり或いはＶＳＳ−０.７ボルトよりも低
い時は、大電流が入力端１１から流通するので、この電
流が入力端と連結したドライビングステージ部材の過負
荷を招き或いはトリガ電流（トリガ・カレント）を超過
してラッチアップ反応を触発し兼ねない。よって、安全
を期するためには、入力端１１の入力シグナルレベルを
ＶＤＤ＋０.７ボルト及びＶＳＳ−０.７ボルトの間に規
制する必要がある。
【０００５】図６に示すのは、従来の集積回路における
入力保護装置の他の一例を示す気回路図である。入力保
護装置２は主としてＮ型厚膜酸化物のＭＯＳＦＥＴ（Ｎ
タイプ・シック・フィールド・オキシド・ＭＯＳＦＥ
Ｔ）Ｍ３により第１ステージを保護し、且つ抵抗器Ｒ１
及びＲ２により第２ステージを保護している。このうち
一方の抵抗器Ｒ１は多結晶シリコン抵抗で、もう一方の
抵抗器Ｒ２はＮ+拡散抵抗である。
入力保護装置の他の一例を示す気回路図である。入力保
護装置２は主としてＮ型厚膜酸化物のＭＯＳＦＥＴ（Ｎ
タイプ・シック・フィールド・オキシド・ＭＯＳＦＥ
Ｔ）Ｍ３により第１ステージを保護し、且つ抵抗器Ｒ１
及びＲ２により第２ステージを保護している。このうち
一方の抵抗器Ｒ１は多結晶シリコン抵抗で、もう一方の
抵抗器Ｒ２はＮ+拡散抵抗である。
【０００６】入力端２１の入力電位が正の高電圧である
場合、トランジスターＭ３のＮ型チャンネルが導通して
放電回路を形成しする。この際通過できる電流量は限ら
れているが、トランジスターＭ３のドレン電圧は、該ト
ランジスターＭ３のドレンと基板（サブストレート）に
形成されたＮ＋Ｐ−ダイオードが逆向きバイアス電圧か
らアバランシェ降伏（アバランシェ・ブレークダウン）
するまで持続的に上昇して大量の基板電流を生じ、ソー
スと基板との間に電位差を形成して、該電位差が寄生バ
イポーラトランジスター（パラステック・バイポーラト
ランジスタ）を触発してトランジスターがターンオン
し、ドレンと基板が構成する保護作用を備えたダイオー
ドの動的抵抗（ダイナミックレジスタンス）び基板抵抗
（サブストレート・レジスタンス）の抵抗値が本来の数
ＫΩから大幅に低下して数十Ωになり、同時に該ダイオ
ードが逆向きバイアス電圧からアバランシェ降伏して負
のスナップバック（一種のＮＭＯＳで発生する電圧が上
げると、電流が急速に増加し、Ｉ−Ｖ特性曲線において
電圧、電流が急速にＵ字状の増加カーブを示す現象）を
生じ、アバランシェ降伏電圧が３〜１０ボルト低下す
る。また、入力電圧が参考地電位ＶＳＳからダイオード
のカットイン電圧を差し引いた値よりも低い場合は、ト
ランジスターＭ３のドレンと基板を１つのＮ＋Ｐ−ダイ
オードと見なすことができ、正向きのバイアス電圧から
導通して放電回路を形成する。
場合、トランジスターＭ３のＮ型チャンネルが導通して
放電回路を形成しする。この際通過できる電流量は限ら
れているが、トランジスターＭ３のドレン電圧は、該ト
ランジスターＭ３のドレンと基板（サブストレート）に
形成されたＮ＋Ｐ−ダイオードが逆向きバイアス電圧か
らアバランシェ降伏（アバランシェ・ブレークダウン）
するまで持続的に上昇して大量の基板電流を生じ、ソー
スと基板との間に電位差を形成して、該電位差が寄生バ
イポーラトランジスター（パラステック・バイポーラト
ランジスタ）を触発してトランジスターがターンオン
し、ドレンと基板が構成する保護作用を備えたダイオー
ドの動的抵抗（ダイナミックレジスタンス）び基板抵抗
（サブストレート・レジスタンス）の抵抗値が本来の数
ＫΩから大幅に低下して数十Ωになり、同時に該ダイオ
ードが逆向きバイアス電圧からアバランシェ降伏して負
のスナップバック（一種のＮＭＯＳで発生する電圧が上
げると、電流が急速に増加し、Ｉ−Ｖ特性曲線において
電圧、電流が急速にＵ字状の増加カーブを示す現象）を
生じ、アバランシェ降伏電圧が３〜１０ボルト低下す
る。また、入力電圧が参考地電位ＶＳＳからダイオード
のカットイン電圧を差し引いた値よりも低い場合は、ト
ランジスターＭ３のドレンと基板を１つのＮ＋Ｐ−ダイ
オードと見なすことができ、正向きのバイアス電圧から
導通して放電回路を形成する。
【０００７】このように入力シグナルのレベルはトラン
ジスターＭ３のドレンの逆向きアバランシェ降伏電圧よ
り高い場合も、また、参照地電位ＶＳＳからダイオード
のカットイン電圧を差し引いた値よりも低い場合のいず
れの場合にも問題があり、大量の電流が生じて入力端２
１と連結したドライビング部材が過負荷となるか、或い
は自身のラッチアップ反応を惹起する。従って、従来、
実用上は上記事態の発生を避けるため、ドライビングス
テージのレベルが高過ぎ、或いは低過ぎる時は、必ずレ
ベル変換器を設けていたが、これは問題を根本的に解決
する適切な方法とは言い難い。
ジスターＭ３のドレンの逆向きアバランシェ降伏電圧よ
り高い場合も、また、参照地電位ＶＳＳからダイオード
のカットイン電圧を差し引いた値よりも低い場合のいず
れの場合にも問題があり、大量の電流が生じて入力端２
１と連結したドライビング部材が過負荷となるか、或い
は自身のラッチアップ反応を惹起する。従って、従来、
実用上は上記事態の発生を避けるため、ドライビングス
テージのレベルが高過ぎ、或いは低過ぎる時は、必ずレ
ベル変換器を設けていたが、これは問題を根本的に解決
する適切な方法とは言い難い。
【０００８】
【発明が解決しようとする課題】上記従来の集積回路に
おける保護装置の問題点に鑑み、本発明は、異なるレベ
ルのドライビングステージと被ドライビングステージを
使用してレベル変換器なしで自動的にレベル変換を行
い、集積回路が使用中高圧静電の放電によって破損する
のを防止し、電気回路を保護できる集積回路の保護装置
を提供することを目的とする。
おける保護装置の問題点に鑑み、本発明は、異なるレベ
ルのドライビングステージと被ドライビングステージを
使用してレベル変換器なしで自動的にレベル変換を行
い、集積回路が使用中高圧静電の放電によって破損する
のを防止し、電気回路を保護できる集積回路の保護装置
を提供することを目的とする。
【０００９】
【課題を解決するための手段】従って、請求項１は、フ
ローティングＰ型基板と、上記フローティングＰ型基板
上に不純物を混入して形成したフローティングＮ型ウェ
ル領域と、上記フローティングＮ型ウェル領域にＰ+型
領域を拡散させて形成し、その両端をそれぞれドライビ
ングステージと被ドライビングステージに連結するＰ+
型拡散抵抗と、上記Ｐ+型拡散抵抗と接続せずに参照地
電位と連接するよう、上記Ｎ型ウェル領域に設けたＰ+
型領域とを備え、上記Ｐ+型拡散抵抗と上記フローティ
ングＮ型ウェル領域との間及び上記Ｎ型ウェル領域と上
記Ｐ+型領域との間にそれぞれＰＮ接合を形成し、Ｎ極
を互いに連接させて許容入力されたシグナルのレベルを
上昇させると共に、上記Ｐ+型拡散抵抗が電圧降下と電
流制限を行う集積回路の保護装置を提供するものであ
る。
ローティングＰ型基板と、上記フローティングＰ型基板
上に不純物を混入して形成したフローティングＮ型ウェ
ル領域と、上記フローティングＮ型ウェル領域にＰ+型
領域を拡散させて形成し、その両端をそれぞれドライビ
ングステージと被ドライビングステージに連結するＰ+
型拡散抵抗と、上記Ｐ+型拡散抵抗と接続せずに参照地
電位と連接するよう、上記Ｎ型ウェル領域に設けたＰ+
型領域とを備え、上記Ｐ+型拡散抵抗と上記フローティ
ングＮ型ウェル領域との間及び上記Ｎ型ウェル領域と上
記Ｐ+型領域との間にそれぞれＰＮ接合を形成し、Ｎ極
を互いに連接させて許容入力されたシグナルのレベルを
上昇させると共に、上記Ｐ+型拡散抵抗が電圧降下と電
流制限を行う集積回路の保護装置を提供するものであ
る。
【００１０】請求項２は、請求項1において上記Ｐ+型拡
散抵抗とドライビングステージとの間に多結晶シリコン
抵抗を形成してなる集積回路の保護装置を提供するもの
である。
散抵抗とドライビングステージとの間に多結晶シリコン
抵抗を形成してなる集積回路の保護装置を提供するもの
である。
【００１１】請求項３は、フローティングＮ型基板と、
雑質を混入して上記Ｎ型基板上に形成されるフローティ
ングＰ型ウェル領域と、該フローティングＰ型ウェル領
域に拡散形成し、その両端をそれぞれドライビングステ
ージと被ドライビングステージに連結するＮ型拡散抵抗
と、上記Ｎ型拡散抵抗と連接させずに参考地電位と連接
するよう、上記フローティングＰ型ウェル領域に設けた
Ｎ型領域とを備え、上記Ｎ型拡散抵抗と上記フローティ
ングＰ型ウェル領域との間及び上記フローティングＰ型
ウェル領域と上記Ｎ型領域との間にそれぞれＰＮ接合面
を形成し、且つＰ極を互いに連接させて許容入力された
シグナルのレベルを上昇させると共に、上記Ｎ型拡散抵
抗が電圧降下と電流制限を行う集積回路の保護装置を提
供するものである。
雑質を混入して上記Ｎ型基板上に形成されるフローティ
ングＰ型ウェル領域と、該フローティングＰ型ウェル領
域に拡散形成し、その両端をそれぞれドライビングステ
ージと被ドライビングステージに連結するＮ型拡散抵抗
と、上記Ｎ型拡散抵抗と連接させずに参考地電位と連接
するよう、上記フローティングＰ型ウェル領域に設けた
Ｎ型領域とを備え、上記Ｎ型拡散抵抗と上記フローティ
ングＰ型ウェル領域との間及び上記フローティングＰ型
ウェル領域と上記Ｎ型領域との間にそれぞれＰＮ接合面
を形成し、且つＰ極を互いに連接させて許容入力された
シグナルのレベルを上昇させると共に、上記Ｎ型拡散抵
抗が電圧降下と電流制限を行う集積回路の保護装置を提
供するものである。
【００１２】請求項４は、請求項３において、上記Ｎ型
拡散抵抗とドライビングステージとの間に多結晶シリコ
ン抵抗を形成してなる集積回路の保護装置を提供するも
のである。
拡散抵抗とドライビングステージとの間に多結晶シリコ
ン抵抗を形成してなる集積回路の保護装置を提供するも
のである。
【００１３】
【作用】上記のように構成された本発明は、Ｒs Ｐ+拡
散抵抗とＮ型ウェル領域のダイオード及びＮ型ウェル領
域とＰ型基板のダイオードを直列して保護回路を形成し
ているので、入力シグナルが正の高電位である時、一方
のダイオードが導通して他方のダイオードは逆向きバイ
アス電圧をなして導通しない。そして、もし、この正の
高電圧が他方ダイオードの逆向きブレークダウン電圧よ
りも大きい時は、該他方ダイオードはブレークダウンし
て放電回路を形成し、該放電回路に大量の電流が流通し
て保護作用を達成する。また、入力シグナルが負の高電
位である時、他方ダイオードは順向きバイアスして導通
し、該一方ダイオードは逆向きバイアスして導通できず
に、同様に負の高電位が一方ダイオードの逆向きブレー
クダウン電圧より高くなると放電回路を形成して、大量
の電流を流通させて保護作用を達成する。また、その多
結晶抵抗及び拡散抵抗は電圧降下と電流量の制限作用を
具えており、高過ぎる電圧が直接内部回路のゲート酸化
膜に印加するのを防止することができる。さらに、電気
回路の実際応用において二つのレベル異なるシグナルを
直接連結させることができるのでレベル変換器を付設す
る必要がない。
散抵抗とＮ型ウェル領域のダイオード及びＮ型ウェル領
域とＰ型基板のダイオードを直列して保護回路を形成し
ているので、入力シグナルが正の高電位である時、一方
のダイオードが導通して他方のダイオードは逆向きバイ
アス電圧をなして導通しない。そして、もし、この正の
高電圧が他方ダイオードの逆向きブレークダウン電圧よ
りも大きい時は、該他方ダイオードはブレークダウンし
て放電回路を形成し、該放電回路に大量の電流が流通し
て保護作用を達成する。また、入力シグナルが負の高電
位である時、他方ダイオードは順向きバイアスして導通
し、該一方ダイオードは逆向きバイアスして導通できず
に、同様に負の高電位が一方ダイオードの逆向きブレー
クダウン電圧より高くなると放電回路を形成して、大量
の電流を流通させて保護作用を達成する。また、その多
結晶抵抗及び拡散抵抗は電圧降下と電流量の制限作用を
具えており、高過ぎる電圧が直接内部回路のゲート酸化
膜に印加するのを防止することができる。さらに、電気
回路の実際応用において二つのレベル異なるシグナルを
直接連結させることができるのでレベル変換器を付設す
る必要がない。
【００１４】
【実施例】本発明の原理は、上記図５の従来の集積回路
における保護装置の電気回路図と似ているが、両者の違
いは本発明では、Ｒs Ｐ+拡散抵抗（ディヒュージョン
・レジスタ）とＮ型ウェル領域のダイオード及びＮ型ウ
ェル領域とＰ型基板（P-サブストレート）のダイオード
を直列して保護回路を形成した点にある。
における保護装置の電気回路図と似ているが、両者の違
いは本発明では、Ｒs Ｐ+拡散抵抗（ディヒュージョン
・レジスタ）とＮ型ウェル領域のダイオード及びＮ型ウ
ェル領域とＰ型基板（P-サブストレート）のダイオード
を直列して保護回路を形成した点にある。
【００１５】図１に示すのは、本発明のレベル変換可能
な集積回路の入力保護装置の電気回路図であり、該レベ
ル変換可能な集積回路の入力保護装置は入力保護回路３
を備え、該入力保護回路３には多結晶シリコン抵抗Ｒ
p、拡散抵抗Ｒs及び該拡散抵抗Ｒsが形成した１個以上
のダイオードセットＧ1,・・・Ｇnを含み、そのうち各
ダイオードセットはそれぞれ２つのＮ極が互いに連接し
たダイオードを備えている。
な集積回路の入力保護装置の電気回路図であり、該レベ
ル変換可能な集積回路の入力保護装置は入力保護回路３
を備え、該入力保護回路３には多結晶シリコン抵抗Ｒ
p、拡散抵抗Ｒs及び該拡散抵抗Ｒsが形成した１個以上
のダイオードセットＧ1,・・・Ｇnを含み、そのうち各
ダイオードセットはそれぞれ２つのＮ極が互いに連接し
たダイオードを備えている。
【００１６】図２は本発明のレベル変換可能な集積回路
の入力保護装置の構造を示す平面図で、図３は本発明の
レベル変換可能な集積回路の入力保護装置の構造を示す
側視断面図である。図２，３を併せて参照すれば、図示
の如く、本発明はＰ型基板３１の上に先ず雑質を混入し
てＮ型ウェル領域（Ｎウエル）３２を形成し、次に該Ｎ
型ウェル領域３２にＰ+領域３３を設けて拡散抵抗Ｒsに
拡散させると共に、該Ｎ型ウェル領域３２の範囲内にお
いて該Ｐ+領域３３を包囲する環状Ｐ+領域３４を設け、
さらに、該Ｐ+領域３３両端にそれぞれ金属導電片３５,
３６を設けている。一方の金属導電片３５を多結晶シリ
コン抵抗Ｒpに連結して、他方の金属導電片３６を内部
回路に連結し、さらに該環状Ｐ+領域３４を参考地電位
に連結して、該Ｐ型基板３１と該Ｎ型ウェル領域３２を
フローティング連結している。
の入力保護装置の構造を示す平面図で、図３は本発明の
レベル変換可能な集積回路の入力保護装置の構造を示す
側視断面図である。図２，３を併せて参照すれば、図示
の如く、本発明はＰ型基板３１の上に先ず雑質を混入し
てＮ型ウェル領域（Ｎウエル）３２を形成し、次に該Ｎ
型ウェル領域３２にＰ+領域３３を設けて拡散抵抗Ｒsに
拡散させると共に、該Ｎ型ウェル領域３２の範囲内にお
いて該Ｐ+領域３３を包囲する環状Ｐ+領域３４を設け、
さらに、該Ｐ+領域３３両端にそれぞれ金属導電片３５,
３６を設けている。一方の金属導電片３５を多結晶シリ
コン抵抗Ｒpに連結して、他方の金属導電片３６を内部
回路に連結し、さらに該環状Ｐ+領域３４を参考地電位
に連結して、該Ｐ型基板３１と該Ｎ型ウェル領域３２を
フローティング連結している。
【００１７】また、拡散抵抗ＲsのＰ+領域３３と環状Ｐ
+領域３４はともにＮ型ウェル領域３２内に設けられ
て、両領域は互いに連接していないため、拡散抵抗Ｒs
とＮ型ウェル領域３２との間及びＮ型ウェル領域３２と
環状Ｐ+領域３４との間はＰＮ接合（ｐ−ｎジャンクシ
ョン）を形成し、図１に示すような多数のＮ極が互いに
連接したダイオードセットＧ1,・・・Ｇnを形成する。
+領域３４はともにＮ型ウェル領域３２内に設けられ
て、両領域は互いに連接していないため、拡散抵抗Ｒs
とＮ型ウェル領域３２との間及びＮ型ウェル領域３２と
環状Ｐ+領域３４との間はＰＮ接合（ｐ−ｎジャンクシ
ョン）を形成し、図１に示すような多数のＮ極が互いに
連接したダイオードセットＧ1,・・・Ｇnを形成する。
【００１８】入力シグナルが正の高電位である時、ダイ
オードＤ１が導通してダイオードＤ２は逆向きバイアス
電圧をなして導通しないが、この正の高電圧がダイオー
ドＤ２の逆向きブレークダウン電圧よりも大きい時は、
該ダイオードＤ２がブレークダウンして放電回路を形成
し、該放電回路に大量の電流が流通して保護作用を達成
する。逆に、入力シグナルが負の高電位である時、ダイ
オードＤ２は順向きバイアスして導通し、該ダイオード
Ｄ１は逆向きバイアスして導通しないが、同様に負の高
電位がダイオードＤ１の逆向きブレークダウン電圧より
高くなると放電回路を形成して、大量の電流を流通させ
て保護作用を達成する。即ち、図４に示すように、本発
明の保護作用はＶ ＢＤＮ−Ｐ−及びＶ ＢＤＰ＋Ｎ−の
両逆向きブレークダウン電圧点上で生ずるのであり、且
つ多結晶シリコン抵抗Ｒp及び拡散抵抗Ｒsは電圧降下と
電流量を制限する作用を備え、高電圧が直接内部回路の
ゲート酸化膜Ｍ１,Ｍ２に流れるのを防止する補助機能
を果す。
オードＤ１が導通してダイオードＤ２は逆向きバイアス
電圧をなして導通しないが、この正の高電圧がダイオー
ドＤ２の逆向きブレークダウン電圧よりも大きい時は、
該ダイオードＤ２がブレークダウンして放電回路を形成
し、該放電回路に大量の電流が流通して保護作用を達成
する。逆に、入力シグナルが負の高電位である時、ダイ
オードＤ２は順向きバイアスして導通し、該ダイオード
Ｄ１は逆向きバイアスして導通しないが、同様に負の高
電位がダイオードＤ１の逆向きブレークダウン電圧より
高くなると放電回路を形成して、大量の電流を流通させ
て保護作用を達成する。即ち、図４に示すように、本発
明の保護作用はＶ ＢＤＮ−Ｐ−及びＶ ＢＤＰ＋Ｎ−の
両逆向きブレークダウン電圧点上で生ずるのであり、且
つ多結晶シリコン抵抗Ｒp及び拡散抵抗Ｒsは電圧降下と
電流量を制限する作用を備え、高電圧が直接内部回路の
ゲート酸化膜Ｍ１,Ｍ２に流れるのを防止する補助機能
を果す。
【００１９】上記から分かるように、入力シグナルの正
向きレベルがダイオードＤ１の逆向きブレークダウン電
圧より高くない、且つ負向きレベルがダイオードＤ２の
逆向きブレークダウン電圧より低くない時は、大電流が
なだれ込んでドライビングステージ過負荷が生じ或いは
ラッチアップ反応を触発するようなことが発生せず、さ
らに、電気回路の実際応用において二つのレベル異なる
シグナルを直接連結させることができ、レベル変換器を
付設する必要もなくなる。上記装置のＮ型およびＰ型の
構成極性は互いに入れ替えても良いことはいうまでもな
い。
向きレベルがダイオードＤ１の逆向きブレークダウン電
圧より高くない、且つ負向きレベルがダイオードＤ２の
逆向きブレークダウン電圧より低くない時は、大電流が
なだれ込んでドライビングステージ過負荷が生じ或いは
ラッチアップ反応を触発するようなことが発生せず、さ
らに、電気回路の実際応用において二つのレベル異なる
シグナルを直接連結させることができ、レベル変換器を
付設する必要もなくなる。上記装置のＮ型およびＰ型の
構成極性は互いに入れ替えても良いことはいうまでもな
い。
【００２０】
【発明の効果】上記のように本発明は、Ｒs Ｐ+拡散抵
抗とＮ型ウェル領域との間のダイオード及びＮ型ウェル
領域とＰ型基板との間のダイオードを直列しているの
で、入力シグナルが正の高電位である時、一方のダイオ
ードが導通して他方のダイオードは逆向きバイアス電圧
をなして導通しないと共に、もしこの正の高電圧が他方
ダイオードの逆向きブレークダウン電圧よりも大きい時
は、該他方ダイオードはブレークダウンして放電回路を
形成し、該放電回路に大量の電流を流通させて保護作用
を達成する。逆に、入力シグナルが負の高電位である
時、他方ダイオードは順向きバイアスして導通し、該一
方ダイオードは逆向きバイアスして導通できないで、同
様に負の高電位が一方ダイオードの逆向きブレークダウ
ン電圧より高くなると放電回路を形成して、大量の電流
を流通させて保護作用を達成する。且つその多結晶シリ
コン抵抗及び拡散抵抗は電圧降下と電流制限の作用を備
えており、高電圧が直接内部回路のゲート酸化膜に印加
するのを防止し、また、電気回路の実際応用において二
つのレベル異なるシグナルを直接連結させることができ
るのでレベル変換器を必要としない
抗とＮ型ウェル領域との間のダイオード及びＮ型ウェル
領域とＰ型基板との間のダイオードを直列しているの
で、入力シグナルが正の高電位である時、一方のダイオ
ードが導通して他方のダイオードは逆向きバイアス電圧
をなして導通しないと共に、もしこの正の高電圧が他方
ダイオードの逆向きブレークダウン電圧よりも大きい時
は、該他方ダイオードはブレークダウンして放電回路を
形成し、該放電回路に大量の電流を流通させて保護作用
を達成する。逆に、入力シグナルが負の高電位である
時、他方ダイオードは順向きバイアスして導通し、該一
方ダイオードは逆向きバイアスして導通できないで、同
様に負の高電位が一方ダイオードの逆向きブレークダウ
ン電圧より高くなると放電回路を形成して、大量の電流
を流通させて保護作用を達成する。且つその多結晶シリ
コン抵抗及び拡散抵抗は電圧降下と電流制限の作用を備
えており、高電圧が直接内部回路のゲート酸化膜に印加
するのを防止し、また、電気回路の実際応用において二
つのレベル異なるシグナルを直接連結させることができ
るのでレベル変換器を必要としない
【図１】 実施例に係る集積回路の保護装置を示す電気
回路図である。
回路図である。
【図２】 実施例に係る集積回路の保護装置の構造を示
す平面図である。
す平面図である。
【図３】 実施例に係る集積回路の保護装置の構造を示
す側面図である。
す側面図である。
【図４】 実施例似係る集積回路の保護装置のＩ−Ｖ特
性曲線図である。
性曲線図である。
【図５】 従来の集積回路の保護装置を示す電気回路図
である。
である。
【図６】 従来の集積回路の保護装置の他の例を示す電
気回路図である。
気回路図である。
３１ Ｐ型基板 ３２ Ｎ型ウェル領域 ３３ Ｐ+型領域 Ｒs Ｐ+型拡散抵抗 Ｒs 多結晶シリコン抵抗
Claims (4)
- 【請求項１】 フローティングＰ型基板(３１)と、上記
フローティングＰ型基板(３１)上に不純物を混入して形
成したフローティングＮ型ウェル領域(３２)と、上記フ
ローティングＮ型ウェル領域(３２)にＰ+型領域を拡散
させて形成し、その両端をそれぞれドライビングステー
ジと被ドライビングステージに連結するＰ+型拡散抵抗
(Ｒs)と、上記Ｐ+型拡散抵抗(Ｒs)と接続せずに参照地
電位と連接するよう、上記Ｎ型ウェル領域(３２)に設け
たＰ+型領域(３３)とを備え、 上記Ｐ+型拡散抵抗(Ｒs)と上記フローティングＮ型ウェ
ル領域(３２)との間及び上記Ｎ型ウェル領域(３２)と上
記Ｐ+型領域(３３)との間にそれぞれＰＮ接合を形成
し、Ｎ極を互いに連接させて許容入力されたシグナルの
レベルを上昇させると共に、上記Ｐ+型拡散抵抗(Ｒs)が
電圧降下と電流制限を行う集積回路の保護装置。 - 【請求項２】 上記Ｐ+型拡散抵抗(Ｒs)とドライビング
ステージとの間に多結晶シリコン抵抗(Ｒp)を形成して
なる請求項１に記載の集積回路の保護装置。 - 【請求項３】 フローティングＮ型基板と、雑質を混入
して上記Ｎ型基板上に形成されるフローティングＰ型ウ
ェル領域と、 該フローティングＰ型ウェル領域に拡散形成し、その両
端をそれぞれドライビングステージと被ドライビングス
テージに連結するＮ型拡散抵抗と、 上記Ｎ型拡散抵抗と連接させずに参考地電位と連接する
よう、上記フローティングＰ型ウェル領域に設けたＮ型
領域とを備え、 上記Ｎ型拡散抵抗と上記フローティングＰ型ウェル領域
との間及び上記フローティングＰ型ウェル領域と上記Ｎ
型領域との間にそれぞれＰＮ接合面を形成し、且つＰ極
を互いに連接させて許容入力されたシグナルのレベルを
上昇させると共に、上記Ｎ型拡散抵抗が電圧降下と電流
制限を行う集積回路の保護装置。 - 【請求項４】 上記Ｎ型拡散抵抗とドライビングステー
ジとの間に多結晶シリコン抵抗を形成してなる請求項３
に記載の集積回路の保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109457A JPH08306800A (ja) | 1995-05-08 | 1995-05-08 | 集積回路の保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7109457A JPH08306800A (ja) | 1995-05-08 | 1995-05-08 | 集積回路の保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306800A true JPH08306800A (ja) | 1996-11-22 |
Family
ID=14510725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7109457A Pending JPH08306800A (ja) | 1995-05-08 | 1995-05-08 | 集積回路の保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306800A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151715A (ja) * | 1992-10-30 | 1994-05-31 | Fujitsu Ltd | 半導体集積回路の静電保護回路素子 |
-
1995
- 1995-05-08 JP JP7109457A patent/JPH08306800A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151715A (ja) * | 1992-10-30 | 1994-05-31 | Fujitsu Ltd | 半導体集積回路の静電保護回路素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009614B2 (ja) | 集積回路のための静電放電保護回路、静電放電保護装置、及び静電放電に対して保護するための方法 | |
| US5615073A (en) | Electrostatic discharge protection apparatus | |
| US4100561A (en) | Protective circuit for MOS devices | |
| US7916439B2 (en) | Semiconductor switch arrangement and an electronic device | |
| US6479872B1 (en) | Dynamic substrate-coupled electrostatic discharging protection circuit | |
| JP3400215B2 (ja) | 半導体装置 | |
| JPH0855958A (ja) | 静電破壊保護回路 | |
| JP3164065B2 (ja) | 半導体装置 | |
| US5751042A (en) | Internal ESD protection circuit for semiconductor devices | |
| JPH0837284A (ja) | 半導体集積回路装置 | |
| US4821096A (en) | Excess energy protection device | |
| JPH06196634A (ja) | 空乏制御型分離ステージ | |
| US5734541A (en) | Low voltage silicon controlled rectifier structure for ESD input pad protection in CMOS IC's | |
| JP2822915B2 (ja) | 半導体装置 | |
| JP3320872B2 (ja) | Ｃｍｏｓ集積回路装置 | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| JPH0758331A (ja) | 半導体装置 | |
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JP2003092357A (ja) | 入力保護回路 | |
| US5565367A (en) | Protective device for an integrated circit and manufacturing method thereof | |
| JPH08306800A (ja) | 集積回路の保護装置 | |
| US5729420A (en) | High voltage recoverable input protection circuit and protection device | |
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| JP2919377B2 (ja) | 静電保護回路のレイアウト構造 | |
| JPS6360547B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |