JPH08298522A - 共有メモリ非同期転送モードスイッチ内において使用されるための空間優先度を維持するための選択的押出しシステム及び方法 - Google Patents

共有メモリ非同期転送モードスイッチ内において使用されるための空間優先度を維持するための選択的押出しシステム及び方法

Info

Publication number
JPH08298522A
JPH08298522A JP7313396A JP31339695A JPH08298522A JP H08298522 A JPH08298522 A JP H08298522A JP 7313396 A JP7313396 A JP 7313396A JP 31339695 A JP31339695 A JP 31339695A JP H08298522 A JPH08298522 A JP H08298522A
Authority
JP
Japan
Prior art keywords
queue
packet
packets
priority
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7313396A
Other languages
English (en)
Inventor
Abhijit K Choudhury
クマー チャウドハリー アビジット
Ellen L Hahne
ルイス ハーン エレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH08298522A publication Critical patent/JPH08298522A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Abstract

(57)【要約】 （修正有） 【課題】 共有メモリ非同期転送モード（ＡＴＭ）スイ
ッチ内において使用されるキューイング及び選択的押出
しのためのシステム及び方法を提供する。 【解決手段】 共有メモリは、待ち行列内に、それぞれ
一つのフィールドと最高２つのポインタを持つパケット
を格納する。各待ち行列内において、各々の空間優先度
を持つパケットが、対応する優先度を持つサブ待ち行列
内に格納される。これらパケットは、優先付サブ待ち行
列内に、同一の空間優先度で、その待ち行列内の次のパ
ケットを指す第一のポインタを使用して格納される。格
納されたパケットと関連する第二のポインタは、等しい
か或はそれより大きな空間優先度で、その待ち行列内の
ＦＩＦＯ順序において前のパケットを指す。パケットの
フィールドは待ち行列内のＦＩＦＯ順序において次のパ
ケットに対応する優先度の値を格納するために使用さ
れ、このフィールドは、プロセッサによって、次に処理
されるべき優先付サブ待ち行列を決定するために使用さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明はパケット交換通信システム、よ
り詳細には、パケット通信処理モジュール内で使用する
ためのキューイング及び選択的押出しのためのシステム
及び方法に関する。
【０００２】
【従来の技術】交換広帯域統合サービスデジタル網（sw
itched broadband integrated services digital netwo
rks 、ＢＩＳＤＮ）の分野においては、パケット処理、
例えば、非同期転送モード（ＡＴＭ）セルの交換は、共
有緩衝メモリに基づくアーキテクチュアを使用して実現
される。このアーキテクチュアにおいては、異なる出力
ポートに向けられた入りパケット、例えば、ＡＴＭセル
が複数の待ち行列内に格納され、それらポートに対応す
る複数の待ち行列は一つの共通なメモリを共有する。こ
のようなパケット処理は、極端に異なる帯域幅及びサー
ビス品質（ＱｏＳ）要件を持つ広い範囲の情報サービス
をサポートするために使用される。異なるサービス品質
（ＱｏＳ）を提供するための一つの柔軟な方法は、パケ
ット通信モジュール内部の優先機構を使用する方法であ
る。優先度には、二つの異なるタイプ：つまり、遅延
（或は時間）的優先と、損失（或は空間）的優先とがあ
る。遅延的優先は、幾つかのクラスのトラヒックに対し
てそれらの終端間遅延及び遅延の変動（ジッタ）を管理
するために優先的なサービスを提供する。一方、損失
（或は空間）的優先は、バッファ空間への優先的なアク
セスを提供する。
【０００３】押出しシステム及び方法は、バッファ空間
全体が、異なる待ち行列、並びに様々な空間優先度クラ
スによって柔軟に共有されることを許す。バッファが完
全に満たされてない限り、全ての優先度の到着パケット
が受け入れられる。バッファが満杯の場合は、押出しシ
ステムは、既にバッファ内に存在する別のパケットを押
出す（つまり、無効にする）ことによって、到着パケッ
トに対する空間を提供する。選択的押出しにおいては、
バッファが満杯であるときに到着したパケットは、より
低い優先度のパケットを押出すことによって入ることが
許される。先入先だし（ＦＩＦＯ）待ち行列を使用する
パケット通信モジュールにおいては、より低い優先度の
パケットの物理メモリ位置は強奪されるが、より高い優
先度のパケットは、その論理ＦＩＦＯ待ち行列内のその
位置を明け渡すことはない。つまり、押出すパケットと
押出されたパケットは、異なる出力に向けられ、従っ
て、異なる論理ＦＩＦＯに属する。到着したより高い優
先度のパケットは、それ自身の出力のための論理ＦＩＦ
Ｏ待ち行列の末尾に付加される。
【０００４】一般的に、到着パケットは、より低い優先
度の犠牲者間の選択を行なう。この場合、到着パケット
は、最も低い優先度のパケットを含む出力待ち行列のみ
を考慮し、これら待ち行列の中で、最も長い出力待ち行
列が選択される。この長い待ち行列に対して不利なバイ
アスは、より短い待ち行列が長くなることを許し、これ
によって、出力待ち行列の間でバッファ空間を共有する
際に公平さが保たれ；またこれは、より多くのメモリ出
力をビジーに保ち、システムの効率を向上させる傾向を
持つ。こうして、押出しは、待ち行列の長さを等化させ
るため、並びに、空間優先度（ここでは損失優先度とも
称される）を強制するために使用される。この最も長い
待ち行列が一つ以上の最も優先度の低いパケットを持つ
場合は、待ち行列の先頭に最も近い最も優先度の低いパ
ケットが押出しのために選択される。共有メモリ内に最
も低い優先度のパケットが存在しない状態で満杯のバッ
ファにパケットが到着した場合は、第二番目に低い優先
度のパケットが押出される。第二番目に低い優先度のパ
ケットが存在しない場合は、第三番目に低い優先度が考
慮され、以下同様にされる。そのバッファ内に到着パケ
ットよりも低い優先度のパケットが存在しない場合は、
到着パケットは、それらパケットを含む最も長い待ち行
列からそれ自身と同一の優先度のパケットを押出す。こ
れはその優先度クラスに対するパケット損失率を直ちに
向上させることはないが、ただし、待ち行列の長さの等
化には貢献する。バッファ内の全てのパケットが到着パ
ケットより高い優先度を持つ場合は、到着パケットが脱
落される。
【０００５】
【発明が解決しようとする課題】従来の技術による選択
的押出しの第一の実現においては、待ち行列内のパケッ
トは、ＦＩＦＯ連結リスト構成を持ち、ＦＩＦＯ待ち行
列の順序は、パケットポインタ、つまり、あるパケット
から別のパケットを指すポインタによって提供される。
QUEUE LENGTH(QL)カウンタ並びにFIRST PACKET(FP)及び
LAST PACKET(LP)ポインタに加えて、出力待ち行列は、
さらに、各優先度クラスｉの最初のパケットに対するFI
RST PACKET OF CLASS i(FP[i] ポインタを維持する。押
出し動作が必要となるたびに、これらポインタの一つが
押出されるべきパケットを示す。次に、これら待ち行列
がそのポインタを更新するために走査される。押出し後
のＦＩＦＯ連結リストを修正するために、出力待ち行列
は、さらに、各優先クラスｉの最初のパケット直前のパ
ケットに対する別のセットのポインタPACKET BEFORE FI
RST PACKET OF CLASS i を維持する。選択的押出しの
ためのこの実現は、単純であり、最小の状態情報を必要
とするが、ただし、最悪の状況においては、共有される
メモリ全体を、ＦＰ［ｉ］ポインタ更新のために、走査
することが要求される。この理由のために、この第一の
実現は大きなバッファサイズに対しては現実的でない。
【０００６】図１Ａ−１Ｂに示される従来の技術による
選択的押出しの第二の実現においては、各出力ポートが
自身のＦＩＦＯ待ち行列を二重連結リストとして維持
し、ＦＩＦＯ順序が待ち行列の中央からパケットが押出
される度に再確立される。加えて、各空間優先クラス
は、ＦＩＦＯ待ち行列を通じての自身の単一連結された
連鎖を持つ。これら優先付連鎖はＡＴＭスイッチが押出
しのための適当なパケットを迅速に見つけることを許
す。
【０００７】図１Ａに示されるように、個々のパケット
は、ＦＩＦＯ順序に関連する２つのポインタを必要とす
る。固定長ＡＴＭパケット（或はセル）を交換するため
の一例としての実施例においては、これら２つのポイン
タは：NEXT PACKET(NP)ポインタ及びPREVIOUS PACKET
IN FIFO ORDER(PP) ポインタである。各パケット
は、さらに、自身の優先付連鎖と関連する一つのポイン
タを必要とし、これは、上の一例においては、NEXT PA
CKET OF SAME CLASS(NS) ポインタである。前述のQU
EUE LENGTH(QL)カウンタ並びにFIRST PACKET(FP)及びLA
ST PACKET(LP)ポインタに加えて、各出力待ち行列も、
さらに、優先付連鎖を維持するために、各空間優先クラ
スｉ＝１、２、．．．、Ｐに対して２つの他のポイン
タ：つまり、FIRST PACKET OF CLASS i(FP[i] 及びLA
ST PACKET OF CLASS i(LP[i])ポインタを必要とす
る。図１Ｂに示されるように、位置Ｘ２を占拠するパケ
ットが新たに到着するパケットによって押出されると
き、この新たなパケットは待ち行列の末尾に結合され
る。次に、上の様々なポインタが、図１Ｂに示されるよ
うに押出し後のＦＩＦＯ順序を再確立するために更新さ
れる。選択的押出しのためのこの第二の実現は、従っ
て、第一の実施例よりも多くの状態情報を使用し、一般
的には、より高速の処理速度を提供するが、ただし、こ
の追加の状態情報は、共有メモリ内により多くの空間を
要求する。
【０００８】
【課題を解決するための手段】本発明においては、パケ
ット通信モジュール内において使用されるためのパケッ
ト、例えば、非同期転送モード（ＡＴＭ）セルをキュー
イング及び選択的に押出すためのシステムが開示され
る。一例としての実施例においては、パケット通信モジ
ュールは、格納されたプログラムを持つプロセッサ、共
有メモリ、及び複数の入力及び出力ポートを含むＡＴＭ
スイッチとされる。このＡＴＭスイッチは、その入力ポ
ート上に複数のパケットを受信し、これらを共有メモリ
内に一時的に格納し、各パケットを適当な出力ポート上
に送出する。このメモリはこれらパケットを複数の待ち
行列内に格納するように構成されるが、各待ち行列は、
出力ポートの対応する一つの所で受信されるパケットと
関連する。全ての出力ポート待ち行列が一つの共通のメ
モリ空間を共有する。このプロセッサは、必要とされる
場合既にキューイングされている（待ち行列内に順番に
配列されている）パケットに関しての選択的押出しによ
って空間を生成することによって、受信されたパケット
を共有メモリ内に受け入れるように構成される。
【０００９】各パケットは、第一及び第二のポインタ、
並びに一つのフィールドを使用してキューイングされ
る。各出力ポート待ち行列内において、各々の空間優先
度を持つこれらパケットは、各々の空間優先度と関連す
る複数のサブ待ち行列内に格納される。これらパケット
はこれら優先付サブ待ち行列内に、同一の空間優先度の
出力待ち行列において次のパケットを指す前記の第一の
ポインタを使用して格納される。ある格納されたパケッ
トと関連する前記の第二のポインタは、自身に等しいか
それよりも大きな空間優先度のその出力待ち行列のＦＩ
ＦＯ順序において前のパケットを指すために使用され
る。あるパケットと関連する前記のフィールドは、その
出力待ち行列のＦＩＦＯ順序において次のパケットに対
応する優先度の値を格納するために使用され、このフィ
ールドは、プロセッサによって次に処理されるべき優先
待ち行列を決定するために使用される。これらパケット
は、出力待ち行列内にＦＩＦＯの順序に、それらパケッ
トと関連する、これら第一及び第二のポインタ、並びに
一つのフィールドを使用して格納される。プロセッサ
は、選択的押出し動作を使用して第一のパケットの押出
し（押出しを制御し）、次に、残りのパケットと関連す
る第一及び第二のポインタ並びにフィールドを使用して
ＦＩＦＯ順序の再確立を遂行する。
【００１０】さらに、パケット通信モジュールの共有メ
モリ内で使用されるためのパケットをキューイングする
ため及び選択的に押出すための方法が開示される。この
方法は、少なくとも一つの待ち行列内にパケットを格納
するステップ、つまり、この少なくとも一つの待ち行列
内のそれらパケットの空間優先度に対応する複数の優先
付サブ待ち行列内にこれらパケットを格納するステップ
を含む。ここで、この少なくとも一つの待ち行列及びこ
れらサブ待ち行列はそれらと関連する幾つかのデータ構
造を持ち、これらパケットは、第一及び第二のポインタ
並びに一つのフィールドと関連する。この方法はさら
に、出力待ち行列を処理するステップ；出力待ち行列か
らパケットを押出すステップ；及び待ち行列長及び状態
情報テーブルを維持するステップを含む。この少なくと
も一つの待ち行列と関連するこれらデータ構造は、待ち
行列長カウンタ、及びＦＩＦＯ順序においてどの優先度
が最初であるかを示すフィールドであり；一方、各優先
付サブ待ち行列と関連するデータ構造は、各々サブ待ち
行列内の最初と最後のパケットを指す第一と第二のポイ
ンタと、その優先度が考慮中のサブ待ち行列のそれと等
しいかそれよりも大きなＦＩＦＯ順序において前のセル
の優先度を示すフィールドである。
【００１１】前記の少なくとも一つの出力待ち行列内に
パケットを格納するステップは、一つの関連する空間優
先度を持つ入りパケットを受信するステップ；必要であ
れば選択的押出しを使用して空間を生成するステップ；
第一のポインタを使用してそのパケットの空間優先度に
対応する優先付サブ待ち行列内にパケットを格納するス
テップ；各パケットと関連するフィールド内にＦＩＦＯ
順序において次のパケットに対応する優先度の値を格納
するステップ；出力待ち行列内にキューイングされた
（順番に配列された）パケット間で前記のフィールド及
び等しい或はそれより大きな優先度のＦＩＦＯ順序にお
いて前のパケットを指す前記の第二のポインタを使用し
てＦＩＦＯ順序を維持するステップ；及び待ち行列長カ
ウンタを増分し、前記の少なくとも一つの待ち行列及び
その中に含まれる優先付サブ待ち行列と関連する他のデ
ータ構造を更新するステップを含む。
【００１２】前記の少なくとも一つの待ち行列を処理す
るステップは、前記の少なくとも一つの待ち行列のＦＩ
ＦＯ順序において最初のパケットを送出するステップ；
第二のポインタを更新するステップ；及び待ち行列長カ
ウンタを増分し、前記の少なくとも一つの待ち行列及び
その中に含まれる優先付サブ待ち行列と関連する他のデ
ータ構造を更新するステップを含む。前記の第一のパケ
ットを押出すステップは、前記の少なくとも一つの出力
待ち行列の中の入りパケットのそれに等しい或はそれよ
り低い最低優先度のパケットを含む最も長い待ち行列を
決定するステップ；最も長い待ち行列の中の最低優先度
のサブ待ち行列から最初のパケットを押出すステップ；
待ち行列長カウンタを減分し、前記の少なくとも一つの
待ち行列及びこの中に含まれる優先付サブ待ち行列と関
連する他のデータ構造を更新するステップ；及び前記の
少なくとも一つの出力待ち行列のＦＩＦＯ順序をキュー
イングされているパケットの前記の第一及び第二のポイ
ンタ並びにフィールドを使用して回復するステップを含
む。この方法は、前記の少なくとも一つの出力待ち行列
の待ち行列長及び前記の少なくとも一つの待ち行列及び
その中に含まれるパケットの優先度に関する情報に対す
る識別情報を含む状態情報テーブルを維持するステッ
プ、及びこの状態情報テーブルから、入りパケットの優
先度に等しいかそれより低い最低優先度のパケットを含
む最も長い待ち行列を決定するステップを含む。開示さ
れる選択的押出しシステム及び方法の実施例の特徴は、
本発明の一例としての実施例の以下の詳細な説明を付録
の図面と共に参照することによって一層明白となり、よ
り良く理解できるものである。
【００１３】
【実施例】図面の詳細に移るが、図面中、類似の或は同
一の要素は、同一の参照番号によって示される。図２に
示されるように、本発明は、共有バッファメモリをベー
スとするパケット通信モジュール１０；例えば、ＡＴＭ
スイッチモジュールに関する。ここに開示される共有バ
ッファメモリをベースとするパケット通信モジュール１
０は、ルーティング情報にてアドレスされるデータのユ
ニットとして定義されるパケットを処理する。パケット
処理システムの背景においては、これらパケットは任意
の長さを持つことを許されることも、或はあらかじめ定
められた最大を超えない長さとされることもある。
【００１４】ここに開示される実施例においては、開示
されるキューイング及び選択的押出しのためのシステム
及び方法の実現は、固定された長さのパケットを使用す
る、複数の入力ポート及び複数の出力ポートを持つパケ
ットスイッチ、例えば、非同期転送モード（ＡＴＭ）ス
イッチに対して説明される。例えば、これらパケット
は、ちょうど５３バイト長に固定され、ここで、この固
定された５３バイト長のパケットは、“セル”と称され
る。別の方法として、これらパケットは、より高次のプ
ロトコル層においてはより長さ長さを持つこともでき、
これらは“メッセージ”と称されるが、これらメッセー
ジは、ＡＴＭ交換のための複数のセルを生成するために
さらに細かく分割することができる。
【００１５】可変長パケットも含めて、他のパケット長
も、開示される選択的押出しシステム及び方法によって
処理することができることに注意する。本開示はキュー
イング及び選択的押出しのためのシステム及び方法を具
備する共有メモリＡＴＭスイッチの一例としての実現に
関する。別の幾つかの実施例においては、本発明による
キューイング及び選択的押出しのためのシステム及び方
法が複数の入力と単一の出力を持つパケットシステム
（つまり、マルチプレクサ）、及び単一の入力と複数の
出力を持つパケットシステム（つまり、デマルチプレク
サ）との関連で使用される。マルチプレクサに対して
は、選択的押出しは、競合する入力ポートから受信され
る異なる空間優先度を持つパケットにメモリを割り当て
るために使用される。
【００１６】この一例としての実施例においては、本発
明による共有メモリＡＴＭスイッチとしてのパケット通
信モジュール１０は、一つ或は複数の入力ポート１２に
接続され、この入力ポート１２を通じて通信モジュール
１０は、入りパケットを受信する。ここで、個々のパケ
ットは、ある一つの優先レベルを持つ。パケット通信モ
ジュール１０は、交換されたパケットを送出するための
一つ或は複数の出力ポート１４にも接続される。入力ポ
ートは入／出力（Ｉ／Ｏ）回路１６に接続され、回路１
６は、入力ポートをプロセッサ１８及びメモリ２０に結
合する。ＡＴＭスイッチは当分野において周知である。
ＡＴＭスイッチとしてのパケット通信モジュール１０の
この一例としての実施例においては、Ｉ／Ｏ回路１６
は、位相整合回路、直列並列及び並列直列シフトレジス
タなどの機構を含む。入力ポートから受信された入りパ
ケットの見出し部分のコピーがＩ／Ｏ回路１６によって
プロセッサ１８に送られ、これらパケットはＩ／Ｏ回路
１６によって格納のためにメモリ２０に送られる。図２
に示される共有メモリ２０は、一つ或は複数のＲＡＭと
して具現される。
【００１７】一例としての実施例においては、好ましく
は、図２の関連するメモリ２２が連結されたリストの形
式にて論理待ち行列を実現するが、ただし、別の代替実
施例においては、これら待ち行列は、メモリ２０及び／
或は関連するメモリ２２内の物理アドレス或は他のデー
タ構造として実現することもできる。図２の説明に戻
り、プロセッサ１８は入りパケットのメモリ２０への格
納、及び出力ポートの所での格納されたパケットの送出
を制御する。ここに開示される一例としての実施例にお
いては、プロセッサ１８は、関連するメモリ２２、並び
に、入力ポートカウンタ２４、出力ポートカウンタ２
６、待ち行列長カウンタ２８、状態情報テーブル３０、
及び、待ち行列ポインタ３４、パケットポインタとフィ
ールドを持つ連結されたリスト３６、メモリ２０内の空
きの或は使用可能な位置のリスト３８を含む待ち行列３
２、を維持するための制御論理を含み、個々の出力ポー
トに対して、メモリバッファ内に、個々の優先度のパケ
ットに対する個別のサブ待ち行列が提供される。
【００１８】関連するメモリ２２は、待ち行列３２の中
にパケットに対する複数のポインタを格納する。待ち行
列３２は、本発明による、待ち行列内のパケット、例え
ば、最初のパケットをポイントする待ち行列ポインタ３
４、並びに、パケットポインタ（つまり、ここでの開示
においてあるパケットから別のパケットをポイントする
ためのポインタとして定義されるポインタ）と優先度の
値を示すフィールドを使用する連結リスト３６を含む。
ここに開示されるキューイング及び選択的押出しのため
のシステム及び方法においては、本発明による、二つの
パケットポインタＮＳ及びＰＧが使用される。さらに、
待ち行列３２内には、受信されたパケットを挿入するた
めの使用可能なメモリ内の空いた位置をポイントするフ
リーリストポインタを含フリーリスト３８が存在する。
さらに、状態情報テーブル３０が提供され、各出力待ち
行列内の、各優先レベルのパケットの存在を示すために
定期的に更新される。待ち行列長カウンタ２８によっ
て、個々の異なる出力待ち行列の長さが追跡される。
【００１９】入力ポートカウンタ２４はどの入力ポート
を読出すべきか、及び、その入力ポートから受信された
パケットをいつ読出すべきかを決定する。Ｉ／Ｏ回路１
６から受信される入りパケットの見出しに基づいて、プ
ロセッサ１８は、受信されたパケットの優先度及び宛先
出力ポートを決定する。次に、プロセッサ１８は、その
パケット内の情報をメモリ２０内のメモリ位置に格納さ
せ、関連するメモリ内の対応する待ち行列内のその位置
にポインタを置き、次に、待ち行列長カウンタ２８内の
待ち行列長及び状態情報テーブル３０を更新する。プロ
セッサ１８は、さらに、出力ポートカウンタの現在のカ
ウントによって識別される出力ポートにアクセスし、こ
れから待ち行列の先頭の所のパケットを取り出し、待ち
行列長カウント２８内の待ち行列長及び状態情報テーブ
ル３０を更新し、Ｉ／Ｏ回路１６に取り出されたパケッ
トを出力ポートの対応する一つに送出するように指令す
る。
【００２０】ここでの説明を通じて、数字ラベルが空間
優先クラスに対して使用されるが、一貫性を保つため
に、ここでの約束として、高い番号が高い優先を持つク
ラスに対して割り当てられる。例えば、二つのクラスが
存在する場合、クラス２のパケットは、損失に弱いクラ
スに属し、一方、クラス１のパケットは、より高い損失
レートに耐えるパケットに属する。上に説明された選択
的押出しの従来の幾つかの実現は、ここであるパケット
から別のパケットをポイントするパケットと関連するポ
インタとして定義されるパケットポインタをパケット当
り一つ或は３つ要求する。一方、ここに開示されるキュ
ーイング及び選択的押出しのためのシステム及び方法の
本発明による一例としての実現においては、パケット当
り二つのパケットポインタ及び一つのフィールドのみが
使用される。従来の実現、例えば、３つのポインタを持
つ実現は、ＮＰ及びＰＰポインタによって追跡されるＦ
ＩＦＯ連鎖とＮＳポインタによって追跡される優先付連
鎖の間に冗長情報を与えるが、ここに開示されるキュー
イング及び選択的押出しのためのシステム及び方法の本
発明による一例としての実現は、パケットポインタによ
って運ばれる情報の冗長を低減する。
【００２１】本発明による選択的押出しの実現の動作 図３に示されるように、本発明による方法は、パケット
通信モジュール１０の共有メモリ１０内での、パケット
のキューイング及び選択的押出しを遂行する。この方法
は、以下のステップを含む。つまり、ステップ４０にお
いて、パケット通信モジュール１０内でのパケット交換
が、バッファ空間内のパケットの選択的押出しを使用し
て開始される。ステップ４２において到着パケットが受
信され、ステップ４４において複数のパケットが、それ
ぞれ、第一と第二の優先度と関連する第一と第二のサブ
待ち行列を含む少なくとも一つの出力待ち行列内に格納
される。ここで、待ち行列におかれる各パケットには、
第一と第二のポインタ及び一つのフィールドが対応付け
られる。ステップ４６において送出のためにメモリから
格納されたパケットが読出され；ステップ４８において
待ち行列及びパケットと関連するデータ構造の維持及び
更新が行なわれ；ステップ５０において、パケットの受
信が継続される。
【００２２】図４に示されるように、前記の到着パケッ
トを格納するステップ４４は、到着するパケットの処理
を開始するステップ５２、到着パケットに対するメモリ
位置を得るステップ５４、もっと空間が必要であるか否
かを決定するステップ５６、追加の空間が要求されない
場合にフリーリストから空いたメモリ位置を得るステッ
プ５８、反対に、追加の空間が要求される場合にメモリ
位置を解放するために押出し動作を遂行するステップ６
０を含む。ステップ５６−６０の結果としてメモリ空間
が確保された後に、この方法は、到着パケットの内容を
空いたメモリ位置内に読み込むステップ６２、到着パケ
ットをその宛先待ち行列内の到着パケットの優先クラス
に対応するサブ待ち行列に加えるステップ６４、ＰＬＧ
配列を更新するステップ６６、及び待ち行列長カウント
を増分するステップ６８を含む。
【００２３】図５に示されるように、前記の選択的押出
しを遂行するステップ６０は、選択的押出しの遂行を開
始するステップ７０、パケットの押出しのための優先レ
ベル及び出力待ち行列を選択するステップ７２を含む。
ステップ７２は、押出しのために、前記の少なくとも一
つの待ち行列の中から、状態情報テーブル３０からの入
りパケットの優先度に等しいかそれよりも低い最低の優
先度のパケットを含む最も長い待ち行列を選択するステ
ップ７４を含む。次に、この選択的押出しを遂行するス
テップ６０は、選択的押出しによって解放されるべき特
定のバッファを見つけるステップ７６、それからパケッ
トが押出される待ち行列のＦＩＦＯ順序を維持するステ
ップ７８、押出されるパケットをポイントするパケット
のＰＧポインタを更新するステップ８０、サブ待ち行列
内の第一のパケットポインタを更新するステップ８２、
及び待ち行列長カウンタを減分するステップ８４を含
む。
【００２４】図６に示されるように、前記の図３の格納
されたパケットを読出すステップ４６は、送出のために
格納されたパケットの読出しを開始するステップ８６、
与えられた待ち行列が送出のためのパケットを持つこと
を確認するステップ８８、空間優先ＰＦに対応するサブ
待ち行列の先頭の所でパケットを処理するステップ９０
を含む。このステップ９０は、送出するパケットを決定
するステップ９２、及び出力ポートを通じてパケットを
伝送するステップ９４を含む。次に、送出のために格納
されたパケットを読出すステップ４６は、処理されたパ
ケットをポイントするパケットのＰＧポインタをゼロに
するステップ９６、待ち行列長カウンタ、ＦＰポイン
タ、及びＰＦフィールドを更新するステップ９８、及び
フリーリストの端に送出されたパケットの解放されたメ
モリ位置を加えるステップ１００を含む。
【００２５】図７−８に示されるように、本発明による
選択的押出しシステム及び方法の主データ構造は、一例
としての実施例において優先クラス１に対する待ち行列
１０２及び優先クラス２に対する待ち行列１０４として
示されるように、各空間優先クラスに対する別個の論理
待ち行列から構成される。副状態変数がパケット間のＦ
ＩＦＯ順序を確立するために使用される。ここにＡＴＭ
パケットに対して開示される実施例においては、各ＡＴ
Ｍパケットと関連するNEXT PACKET OF SAME CLASS(S
N) ポインタを使用して、各優先クラスに対して一重に
連結された鎖が維持される。上に説明されたNEXT PACK
ETポインタを使用する従来の技術による第二の実現とは
対象的に、本発明による選択的押出しシステム及び方法
は、次に処理すべき優先付待ち行列を示すためのPRIORI
TY OF NEXT PACKET IN FIFO(PN)フィールドを使用
して、全体としてのＦＩＦＯ順序付け動作を維持し、こ
れによって全体としてのＦＩＦＯ順序を確立する。図７
−８のこの一例としての実施例においては、ポインタが
実線の矢印によって示され、フィールドが点線の矢印に
よって示される。ここに開示されるキューイング及び選
択的押出しのためのシステム及び方法の実現は完全なポ
インタを使用する場合よりも少ないメモリを必要とす
る。押出し動作後のＦＩＦＯ順序を回復するために、本
発明の一例としての実施例の各ＡＴＭパケットは、それ
自身と同一或はそれ以上の優先度のＦＩＦＯ順序におい
て前のパケットをポイントするために、PREVIOUS PACK
ET OF GREATER OR EQUAL PRIORITY(PG)を使用する。
【００２６】本発明による選択的押出しシステム及び方
法の実現においてＰＧポイントが使用される理由は次の
通りである。つまり、ＦＩＦＯ順序において前のパケッ
トを指すためにＰＧポインタでなくＰＰポインタが使用
され、３つの空間優先クラスが存在し、高い優先のパケ
ット、続く低い優先のパケット、続く中間の優先のパケ
ットから成るシーケンスが、ある出力待ち行列の、ＦＩ
ＦＯ順序内の深い所に位置されるような状況を想定す
る。この場合、低い優先のパケットが押出されるとき
は、ＦＩＦＯ順序が順方向に確立され、単純である。つ
まり、最初に、高い優先のパケットが低い優先のパケッ
トのＰＰポインタを使用して見つけられ、次に、高い優
先度のパケットの以前“低い”値を持ったＰＮフィール
ドが、低い優先のパケットの“中間の”値を持つＰＮフ
ィールドと置換される。ただし、反対方向にＦＩＦＯ順
序を確立することは、中間の優先度のパケットを見つけ
ることができないために、低い優先度のパケットのＰＰ
ポインタを中間の優先度のパケットのＰＰポインタにコ
ピーすることができず、このためにより困難である。つ
まり、ＦＩＦＯ順序において低い優先度のパケットに続
くパケットは中間の優先度のパケットであることが知ら
れているが、それがどの中間の優先度のパケットである
かは必ずしも決定することができない。従って、ＰＰポ
インタのかわりにＰＧポインタを使用する方が有利であ
る。
【００２７】押出し動作の後は、逆のＦＩＦＯ順序を使
用することができるために、ＰＧポインタで充分であ
る。あるパケットＸが押出し動作に弱い場合（つまり、
パケットＸがその優先クラスの待ち行列の先頭に最も近
く、かつ、その出力待ち行列内に存在する最低の優先度
である優先クラスを持つ場合）は、パケットＸのＰＧポ
インタは、ＦＩＦＯ順序においてその前に来るパケット
をポイントするを保証され、順方向のＦＩＦＯ順序の確
立が可能になる。逆方向のＰＧポイントを確立したい場
合は、パケットＸが押出し動作に対して弱くなる時間ま
でには、そのＰＧポインタがパケットＸを指すことがで
きるパケットは、パケットＸの優先クラスの次のパケッ
トのみであることに注意する。このパケットは、パケッ
トＸのＮＳポインタを使用して見つけることが可能であ
る。さらに、ＰＧポインタは、それよりも大きな優先度
の前のパケットだけでなく、それと同一、または、それ
より大きな優先度の前のパケットを指すことに注意す
る。この理由は、それらポインタの目標パケットがＦＩ
ＦＯの先頭に到達し、処理されてときに、削除されなけ
ればならないＰＧポインタの数を制限するために行なわ
れる。
【００２８】本発明による選択的押出しシステム及び方
法に対して要求されるデータ構造が以下にカテゴリ
（Ａ）−（Ｅ）別に示される。つまり、 Ａ）各パケットに対して： ＮＳ＝同一優先度の次のパケットに対するパケットポイ
ンタ； ＰＧ＝それより高いか同一の優先度のＦＩＦＯ順序にお
いて前のパケットに対するパケットポインタ；及び ＰＮ＝ＦＩＦＯ順序に次のパケットの優先度を示すフィ
ールド 、が要求され、 Ｂ）各出力待ち行列に対して： ＱＬ＝出力待ち行列の長さを示すカウンタ；及び ＰＦ＝全体としてのＦＩＦＯ順序においてどの優先度が
最初であるかを示すフィールド 、が要求され、 Ｃ）各空間優先クラスｉ＝１、２、．．．、Ｐに対す
る、各出力待ち行列に対して： ＦＰ［ｉ］＝クラスｉの最初のパケットに対するポイン
タ； ＬＰ［ｉ］＝クラスｉの最後のパケットに対するポイン
タ； ＰＬＧ［ｉ］＝ｉに等しいかそれより大きな優先度の最
後のパケットの優先度を示すフィールド 、が要求され、 Ｄ）共有メモリ内の空きの位置のリストに対して： ＦＦ＝フリーリストの最初のパケットに対するポイン
タ；及び ＬＦ＝フリーリストの最後のパケットに対するポインタ 、が要求される。
【００２９】図７−８は、各パケットに対して２つのパ
ケットポインタ及び一つのフィールドを使用する本発明
による選択的押出しの方法の一例を示す。ここでは、各
パケットが２つの空間優先度の一つと関連し、押出すパ
ケットと押出されるパケットが同一のＦＩＦＯ待ち行列
に属する。開示される選択的押出しシステム及び方法
は、２つ或はそれ以上の空間優先度を持つパケットを交
換するためのパケット通信モジュール、例えば、ＡＴＭ
スイッチに適用できることを理解できるものである。パ
ケット通信モジュール１０は、適当な待ち行列に関して
押出し動作が遂行されるように、各待ち行列のQUEUE LE
NGTH(QL)を追跡する。図７−８に示されるように、灰色
の斜線を施されたパケットは、クラス１の優先度を持
ち、灰色でないパケットは、クラス１のパケットよりも
高い優先度のクラス２の優先度を持つ。例えば、パケッ
トＸ１は、クラス２に属し、待ち行列内の同一の優先度
の次のパケット、つまり、パケットＸ３、へのＮＳポイ
ンタを持つ。各出力ポートは先入先だし（ＦＩＦＯ）連
結リストの順序を使用して出力待ち行列を維持する。図
７−８に示されるように、優先付連鎖を維持するため
に、各出力待ち行列は、各優先レベルｉ＝１、
２、．．．Ｐに対して２つのポインタ、つまり、FIRST
PACKET OF CLASS i(FP[i])及びLAST PACKET OF CLAS
S i(LP[i])を維持する。各出力待ち行列はさらに、全体
としてのＦＩＦＯ順序においてどの優先度が最初である
かを示すPRIORITY OF FIRST PACKET(PF)フィールドを
持つ。押出しが遂行されるとき、ポインタＦＰ［ｉ］の
一つが押し出されるべきパケットを示す。例えば、図７
に示されるように、その押出し動作の前にパケットＸ２
が押し出されるべきである。図８に示されるように、ク
ラス２の新たなパケットが待ち行列に加えられ、メモリ
位置Ｘ２内に格納されたために、ＬＰ［２］ポインタが
Ｘ２をポイントするように更新され、さらに、パケット
Ｘ１０のＰＮフィールドがＸ２がＦＩＦＯ順序において
次であることを示すように更新される。押出し動作の後
に、Ｘ２は、押し出されたパケットとは異なる優先度の
新たにキューイングされたパケットを持つことを理解で
きるものである。
【００３０】到着パケットに対してＰＧポインタをセッ
トするために、各出力待ち行列は、各優先レベルｉ＝
１、２、．．．、Ｐに対して、優先度ｉに等しいかそれ
以上の優先度を持つ最後のパケットの優先度を示すため
のＰＬＧ［ｉ］フィールドを必要とする。ＰＬＧ［１］
は、ＰＦと同様な方法にて、全体としてのＦＩＦＯ順序
において最後のパケットの優先度を与えることに注意す
る。本発明によるキューイング及び選択的押出しのため
のシステム及び方法の実現は、ＰＦ及びＰＬＧ［ｉ］を
あらかじめインフートし（膨張させ）、つまり、ＦＰ
［ＰＦ］及びＬＰ［ＰＬＧ［ｉ］］ポインタに変換し、
こうして変換された形式のポインタとしてメモリ内に格
納しておくことによって、少量の追加のメモリのみによ
って、より高速に動作することができる。
【００３１】本発明による選択的押出しシステム及び方
法によって使用される状態情報の量は、３パケットポイ
ンタ実現に対応する選択的押出しの第二の従来の技術に
よる実現によって使用される量よりも少ない。さらに、
本発明による選択的押出しシステム及び方法は、速度に
おいて、１パケットポインタ実現に対応する選択的押出
しの第二の従来の技術による実現よりも速い。本発明に
よる選択的押出しシステム及び方法におけるパケットの
押出しの、図５のステップ７０−８４の動作が、以下
に、ステップ（１）−（６）との関連でコード的に説明
される。つまり、ステップ（１）において、押出し動作
のために優先度ｊ及び出力待ち行列が選択され：
【００３２】
【数１】
【００３３】ステップ（２）において、解放されるべき
特定のバッファ位置NEWPACKET を見つけられる： NEWPACKET = FP[j] 以下において言及される状態変数は出力待ち行列と関連
する状態変数である。ステップ（３）においてＦＩＦＯ
順序が以下のように維持される。ここでは、NEWPACKET
が押出し動作のために選択されたために、出力待ち行列
ＰＱ内にｊより小さな優先度のパケットは存在せず、ま
た、出力待ち行列ＰＱのＦＩＦＯ順序において、NEWPAC
KET より前には、優先度ｊのパケットも存在しない。従
って、NEWPACKET のＰＧポインタによって識別されるパ
ケットは、ＦＩＦＯ順序においてNEWPACKET の直前にあ
り、NEWPACKET のＰＮ値をそれ自身の値として採用す
る：
【数２】
【００３４】ステップ（４）において、もし、NEXT PA
CKEDT OF CLASS j がそのポインタとして、押し出され
た位置のNEWPACKET を指すＰＧポインタを持つ場合は、
そのＰＧポインタがNEWPACKET のＰＧポインタと一致す
るように更新される。ｊより小さな優先度を持つＰＱの
優先付サブ待ち行列は空であるために、これがNEWPACKE
T を指すＰＧポインタを持つ唯一のパケットである：
【数３】
【００３５】ステップ（５）において、押し出されたパ
ケットが論理サブ待ち行列の一つの所の先頭に位置する
ために、論理サブ待ち行列内の順序を維持するために、
サブ待ち行列の新たな先頭をポイントするように第一の
パケットが更新される：
【数４】
【００３６】次に、ステップ（６）において、待ち行列
長カウンタが減分される： ＱＬ ＝ ＱＬ−１ 本発明によるキューイング及び選択的押出しのためのシ
ステム及び方法は、パケット及び出力待ち行列と関連す
る状態情報を格納するために関連するメモリ２２を使用
する。一般的には、ＡＴＭスイッチに対しては、このメ
モリの使用の圧倒的大多数は、個々のパケットに属する
パケットポインタによって要求される。パケットのフィ
ールドに対して要求されるメモリ空間は、無視できる程
度であり、個々の出力待ち行列に専用に使用される待ち
行列ポインタ及びカウンタは、少量のメモリを消費する
のみである。ただし、パケットポインタは、メモリ内の
パケットの数が大きな場合は、多量のメモリを消費す
る。パケット当り単に２つのパケットポインタ及び１つ
のフィールドを使用する本発明によるキューイング及び
選択的押出しのためのシステム及び方法は、メモリを多
量に消費するポインタの数を低減する。多数のパケット
をキューイングする能力を持つＡＴＭスイッチに対して
は、本発明による選択的押出しシステム及び方法のメモ
リの節約は、かなり大きい。以下では、本発明のキュー
イング及び選択的押出しのためのシステム及び方法にお
いて使用されるパケットの送出及び到着において使用さ
れる一例としてのコードについて説明される。
【００３７】パケットの送出 本発明によるパケットの送出のための、図６のステップ
８６−１００動作が、以下に、ステップ（１）−（５）
との関連でコード的に説明される。つまり、ステップ
（１）において、待ち行列が処理されるべきパケットを
持つか確認され：
【数５】 ステップ（２）において、待ち行列の先頭の所の空間優
先度ＰＦのパケットＸが処理され：
【数６】
【００３８】ステップ（３）において、そのＧＰポイン
タが処理されているパケットを指す全てのパケットのＰ
Ｇポインタが消却される：このようなパケットが存在す
る場合、これらは、ＰＦよりも低い優先を持つ待ち行列
の先頭の所、或は、クラスＰＦに対する論理待ち行列内
の処理されているパケットの直後にのみ発見される。
【数７】
【００３９】ステップ（４）において、待ち行列長カウ
ンタ、ＦＰ［ＰＦ］ポインタ、及びＰＦフィールドが更
新され：
【数８】
【００４０】次に、ステップ（５）において、解放され
たメモリ位置がフリーリストの末尾に加えられる：
【数９】
【００４１】パケットの到着 パケットの到着に対する、図４のステップと対応する動
作が、以下に、（１）−（４）との関連で、コード的に
説明される。つまり、ステップ（１）において、優先度
ｉの新たなパケットが、フリーリストから取り出された
或は押出しによって決定されたメモリ位置NEWPACKET 内
に格納され：
【数１０】
【００４２】ステップ（２）において、クラス１の新た
に到着したパケットが付加され：
【数１１】 ステップ（３）において、ＰＬＧ配列が更新され：
【数１２】 次に、ステップ（４）において、待ち行列長カウンタが
増分される： ＱＬ ＝ ＱＬ ＋ １
【００４３】選択的押出しに対する最も長い待ち行列を
見つける動作 状態情報テーブル３０を維持することによって、図５の
ステップ７４に対して上で説明された最も長い適当な待
ち行列を探索する動作を、関連するメモリ２２のサイズ
を大きく増加することなしに、より迅速に遂行すること
ができる。図９はキューイング及び選択的押出しのため
のシステム及び方法によって使用され、関連するメモリ
２２内に格納される一例としての状態情報テーブル３０
を図解する。この情報は、待ち行列に対する識別情報、
及び待ち行列内の各優先レベルのパケットの存在に関す
る情報を含む。一つの代替実施例においては、本発明に
よるキューイング及び選択的押出しのためのシステム及
び方法は、同等に、状態情報テーブル３０を格納するた
めに、階層リスト、セットの配列、マトリックス、或は
同等のデータ構造を使用することもできる。
【００４４】図９において、最も下の行を除いて各行
は、共有メモリの一つの出力ポートに対応する。これら
行は、出力ポート待ち行列の長さの順番に、最も長い待
ち行列が最も上に来るように格納される。行ｑの列０
は、ｑ番目に長い出力待ち行列の識別（ＩＤ）番号を与
える。ｊ＝１、．．．、Ｐに対しては、行ｑの列ｊは、
ｑ番目に長い出力待ち行列内にｊ優先度のパケットが現
在存在するか否かを示す１ビットを含む。各列ｊ＝
１、．．．、Ｐに沿う項目が論理的に互いにＯＲ結合さ
れることによって、最も下の行内の項目が生成される
が；この項目は、共有メモリ内のどこかに優先度ｊを持
つパケットが現在存在するか否かを示す。
【００４５】優先度ｉのパケットを別のパケットを押し
出すことによって格納したい場合は、状態情報テーブル
３０の最も下の行を左から右に読出すことによって、共
有メモリ内のどこかに現在存在するｉに等しいかそれ以
上の最低優先度ｊが見つけられる。次に、列ｊを上から
下に読出すことによって、優先度ｊのパケットを持つ最
も長い待ち行列が見つけられる。この待ち行列は、こう
して、列０より、それからパケットが押し出されるべき
待ち行列であることが決定される。選択的押出しの遂行
において、行を待ち行列の長さの順番に並べる動作は、
完全に、最新のものであることは必ずしも要求されな
い。待ち行列の並べ換えのための時間の掛かるタスクを
管理するために背景プロセスを使用することができ；こ
のプロセスによって定期的に状態情報テーブル３０の行
を必要に応じて並べ換えることができる。
【００４６】状態情報テーブル３０の各行の内容は、定
期的に、現在のものとなるように更新され、これによっ
て、要求される優先度のパケットをもはや持たない待ち
行列からの押出し動作が起こらないようにされる。この
ために、この一例としての実施例においては、各パケッ
トの到着、処理、押出しの後に、状態情報テーブル３０
内の関連するビットが更新される。状態情報テーブル３
０の更新を遂行するために、各出力待ち行列には、待ち
行列の長さの順序での現在の順番を示すフィールドと関
連付けられる。このフィールドは、出力待ち行列が、パ
ケットが待ち行列に結合されたとき、待ち行列によって
処理されたとき、或は待ち行列から押し出されたとき、
状態情報テーブル３０内にそのビットの行を維持するこ
とも可能にする。
【００４７】本発明によるキューイング及び選択的押出
しのためのシステム及び方法の実現が好ましい実施例と
の関連で説明されたが、当業者においては、本発明の範
囲及び精神から逸脱することなく様々な修正を形式及び
細部において行なうことができることを理解できるもの
である。従って、上で示唆されたような修正も、これら
に限定されるものではないが、本発明の範囲に入るもの
と考慮されるべきである。
【図面の簡単な説明】
【図１Ａ】従来の技術による３つのパケットポインタを
使用する選択的押出しの実現の一例の１を示す。
【図１Ｂ】従来の技術による３つのパケットポインタを
使用する選択的押出しの実現の一例の２を示す。
【図２】選択的押出しシステム及び方法の本発明による
二つのパケットポインタ及び一つのフィールドを使用す
る実現を使用するパケット通信モジュールの要素のブロ
ック図である。
【図３】本発明によるキューイング及び選択的押出しシ
ステム及び方法の動作の流れ図を示す。
【図４】パケットの格納を示す流れ図である。
【図５】パケットの選択的押出しを示す流れ図である。
【図６】パケットの送出を示す流れ図である。
【図７】本発明による選択的押出しシステム及び方法の
実現の一例を示す。
【図８】本発明による選択的押出しシステム及び方法の
実現の一例を示す。
【図９】状態情報テーブルを示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エレン ルイス ハーン アメリカ合衆国 07090 ニュージャーシ ィ，ウエストフィールド，セワード アヴ ェニュー 1027

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 パケットのキューイング及び選択的押出
    しのためのシステムであって、このシステムが：入りパ
    ケット及び出パケットとしてのパケットを処理するた
    め、入りパケットを入りポート上に受信するため、及び
    出パケットを出力ポート上に送出するためのパケット処
    理回路を含み、ここで、これらパケットが少なくとも一
    つの空間優先クラスに属し；このシステムがさらに少な
    くとも一つの待ち行列内にパケットを格納するために構
    成された共有メモリを含み、ここで、この少なくとも一
    つの待ち行列内で、これらパケットが、パケットの空間
    優先度に対応する複数の優先付サブ待ち行列内に格納さ
    れ；各パケットが最大でも第一と第二のポインタと最大
    でも一つのフィールドと関連し、第一のポインタが同一
    優先度の前記少なくとも一つの待ち行列において次のパ
    ケットを指すために使用され、第二のポインタが同一或
    はそれ以上の空間優先度の前記の少なくとも一つの待ち
    行列のＦＩＦＯ順序において前のパケットを指すために
    使用され、フィールドが前記少なくとも一つの待ち行列
    のＦＩＦＯ順序において次のパケットの優先度を格納す
    るために使用され；このシステムがさらに受信されたパ
    ケットを前記少なくとも一つの待ち行列に格納するた
    め、前記少なくとも一つの待ち行列からパケットを送出
    するため、及び前記少なくとも一つの待ち行列からパケ
    ットを押出すために構成されたプロセッサを含み、これ
    ら受信されたパケットが前記少なくとも一つの待ち行列
    内の優先付サブ待ち行列内にそれらパケットと関連する
    第一のポインタを使用して格納され、ＦＩＦＯ順序が前
    記待ち行列内の全てのパケットの間でこれらパケットの
    フィールド及び第二のポインタを使用して維持され、押
    出しの後に、ＦＩＦＯ順序がそれらパケットと関連する
    第一と第二のポインタとフィールドを使用して回復され
    ることを特徴とするシステム。
  2. 【請求項２】 前記パケット処理回路が可変長のパケッ
    トを処理することを特徴とする請求項１のシステム。
  3. 【請求項３】 前記パケット処理回路が固定長のパケッ
    トを処理することを特徴とする請求項１のシステム。
  4. 【請求項４】 前記パケットが非同期転送モード（ＡＴ
    Ｍ）セルであることを特徴とする請求項１のシステム。
  5. 【請求項５】 前記パケット処理回路が複数の入力ポー
    トに接続され；前記プロセッサが前記パケット処理回路
    をパケット多重化機能を遂行するように制御することを
    特徴とする請求項１のシステム。
  6. 【請求項６】 前記パケット処理回路が複数の出力ポー
    トに接続され；前記プロセッサが前記パケット処理回路
    パケットデマルチプレキシング機能を遂行するように制
    御することを特徴とする請求項１のシステム。
  7. 【請求項７】 前記パケット処理回路が複数の入力ポー
    ト及び複数の出力ポートに接続され；前記プロセッサが
    パケット処理回路を交換機能を遂行するように制御する
    ことを特徴とする請求項１のシステム。
  8. 【請求項８】 前記入りパケットの待ち行列が入りパケ
    ットととして同一の出力ポートに向けられた少なくとも
    一つの優先度クラスに属するパケットを含むことを特徴
    とする請求項１のシステム。
  9. 【請求項９】 前記入りパケットの待ち行列が入りパケ
    ットととして同一の入力ポートに向けられた少なくとも
    一つの空間優先度クラスに属するパケットを含むことを
    特徴とする請求項１のシステム。
  10. 【請求項１０】 前記プロセッサが前記の少なくとも一
    つの出力待ち行列の中の最も長い待ち行列を決定し、最
    も長い待ち行列に関して選択的押出し動作を遂行するこ
    とを特徴とする請求項１のシステム。
  11. 【請求項１１】 前記共有メモリが前記少なくとも一つ
    の待ち行列の待ち行列長、及び前記少なくとも一つの待
    ち行列及びその中に含まれるパケットの優先度に対する
    識別情報を含む状態情報テーブルを格納し；前記のプロ
    セッサが前記の少なくとも一つの待ち行列の待ち行列長
    及び状態情報テーブルを使用して入りパケットの優先度
    と同一或はそれより低い最も低い優先度のパケットを含
    む最も長い待ち行列を決定することを特徴とする請求項
    １のシステム。
  12. 【請求項１２】 パケット通信モジュールの共有メモリ
    内において使用されるためのパケットのキューイング及
    び選択的押出しのための方法であって、この方法が：少
    なくとも一つの待ち行列内にパケットを格納する、より
    詳細に、それらパケットを前記少なくとも一つの待ち行
    列内のそれらパケットの空間優先度に対応する複数の優
    先付サブ待ち行列内に格納するステップを含み、ここ
    で、これら少なくとも一つの待ち行列及びサブ待ち行列
    がこれらと関連するなんらかのデータ構造を持ち、これ
    らパケットが、第一と第二のポインタ、及び一つのフィ
    ールドと関連し、第一のポインタが同一優先度の前記の
    少なくとも一つの待ち行列内の次のパケットを指すため
    に使用され、第二のポインタが同一の或はそれより大き
    な空間優先度の前記の少なくとも一つの待ち行列のＦＩ
    ＦＯ順序において前のパケットを指すために使用され、
    フィールドが前記少なくとも一つの待ち行列のＦＩＦＯ
    順序において次のパケットの優先度を格納するために使
    用され、この方法がさらに；前記少なくとも一つの出力
    待ち行列からパケットを送出するステップ；前記少なく
    とも一つの出力待ち行列からパケットを押出すステッ
    プ；及び待ち行列長及び状態情報テーブルを維持するス
    テップを含むことを特徴とする方法。
  13. 【請求項１３】 前記少なくとも一つの待ち行列と関連
    するデータ構造が待ち行列長カウンタ及び、ＦＩＦＯ順
    序においてどの優先度が最初であるかを示すフィールド
    であり；前記各優先付サブ待ち行列と関連するデータ
    が、それぞれサブ待ち行列内の最初と最後のパケットを
    指す第一と第二のポインタ、及び一つのフィールドであ
    り、このフィールドが、その優先度が考慮下のサブ待ち
    行列のそれと同一或はそれ以上の優先度であるＦＩＦＯ
    順序において前のパケットの優先度を示すことを特徴と
    する請求項１２の方法。
  14. 【請求項１４】 前記少なくとも一つの待ち行列内にパ
    ケットを格納するステップが：一つの関連する空間優先
    度を持つ入りパケットを受信するステップ；必要とされ
    たとき選択的押出し動作を使用して空間を生成するステ
    ップ；パケットを第一のポインタを使用して入りパケッ
    トの空間優先度に対応する優先付サブ待ち行列内に格納
    するステップ；そのパケットと関連するフィールド内に
    ＦＩＦＯ順序において次のパケットに対応する優先度の
    値を格納するステップ；出力待ち行列内にキューイング
    されたパケット間で前記フィールド及び第二のポインタ
    を使用してＦＩＦＯ順序を維持するステップ；及び待ち
    行列長を増分し、前記少なくとも一つの待ち行列及びそ
    の中に含まれる優先付サブ待ち行列と関連する他のデー
    タ構造を更新するステップを含むことを特徴とする請求
    項１２の方法。
  15. 【請求項１５】 前記少なくとも一つの出力待ち行列か
    らパケットを送出するステップが：前記少なくとも一つ
    の出力待ち行列のＦＩＦＯ順序において最初のパケット
    を読出すステップ；伝送されているパケットを指す第二
    のポインタを更新するステップ；及び待ち行列長カウン
    タを減分し、前記少なくとも一つの待ち行列及びその中
    に含まれる優先付サブ待ち行列と関連する他のデータ構
    造を更新するステップを含むことを特徴とする請求項１
    ２の方法。
  16. 【請求項１６】 前記パケットを押出すステップが：前
    記少なくとも一つの出力待ち行列の中の入りパケットの
    それと等しい或はそれより低い優先度のパケットを含む
    最も長い待ち行列を決定するステップ；前記最も長い待
    ち行列内の対応する優先付サブ待ち行列から最初のパケ
    ットを押出すステップ；待ち行列長カウンタを減分し、
    前記少なくとも一つの待ち行列及びその中に含まれる優
    先付サブ待ち行列と関連する他のデータ構造を更新する
    ステップ；及び前記少なくとも一つの出力待ち行列のＦ
    ＩＦＯの順序を前記第一と第二のポインタ及び前記キュ
    ーイングされたパケットのフィールドを使用して回復す
    るステップを含むことを特徴とする請求項１２の方法。
  17. 【請求項１７】 前記少なくとも一つの出力待ち行列の
    待ち行列長及び前記少なくとも一つの出力待ち行列及び
    その中に含まれるパケットの優先レベルに対する識別情
    報を含む状態情報テーブルを維持するステップ、及び入
    りパケットのそれに等しいかそれより低い優先度のパケ
    ットを含む最も長い待ち行列を決定するステップが含ま
    れることを特徴とする請求項１２の方法。
JP7313396A 1994-12-02 1995-12-01 共有メモリ非同期転送モードスイッチ内において使用されるための空間優先度を維持するための選択的押出しシステム及び方法 Withdrawn JPH08298522A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/348,530 US5521916A (en) 1994-12-02 1994-12-02 Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch
US08/348530 1994-12-02

Publications (1)

Publication Number Publication Date
JPH08298522A true JPH08298522A (ja) 1996-11-12

Family

ID=23368434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7313396A Withdrawn JPH08298522A (ja) 1994-12-02 1995-12-01 共有メモリ非同期転送モードスイッチ内において使用されるための空間優先度を維持するための選択的押出しシステム及び方法

Country Status (6)

Country Link
US (1) US5521916A (ja)
EP (1) EP0715436A3 (ja)
JP (1) JPH08298522A (ja)
KR (1) KR960027837A (ja)
CA (1) CA2159528A1 (ja)
MX (1) MX9504950A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324697A (ja) * 2006-05-30 2007-12-13 Nec Corp 無線パケットの通信装置、通信システム、及び、通信方法
JP2017011713A (ja) * 2007-09-07 2017-01-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 限られたｄｖｂ受信機メモリを用いて複数の同時ストリームバーストを受信するための方法及び装置

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446726A (en) * 1993-10-20 1995-08-29 Lsi Logic Corporation Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device
AUPM699394A0 (en) * 1994-07-25 1994-08-18 Curtin University Of Technology Link level controlled access to available asynchronous network service
US5949781A (en) * 1994-08-31 1999-09-07 Brooktree Corporation Controller for ATM segmentation and reassembly
AU6712496A (en) * 1995-07-19 1997-02-18 Fujitsu Limited Point-to-multipoint arbitration
EP0845181A4 (en) * 1995-07-19 2001-07-18 Fujitsu Network Communications SCHEDULE OF LINKS
US6002667A (en) 1995-07-19 1999-12-14 Fujitsu Network Communications, Inc. Minimum guaranteed cell rate method and apparatus
JPH11512583A (ja) 1995-09-14 1999-10-26 フジツウ ネットワーク コミュニケーションズ，インコーポレイテッド 広域ａｔｍ網内のバッファ割付用送信側制御式フロー制御
JP3545110B2 (ja) * 1995-09-26 2004-07-21 富士通株式会社 通信サービスの品質制御方式
US5757771A (en) * 1995-11-14 1998-05-26 Yurie Systems, Inc. Queue management to serve variable and constant bit rate traffic at multiple quality of service levels in a ATM switch
AU1697697A (en) 1996-01-16 1997-08-11 Fujitsu Limited A reliable and flexible multicast mechanism for atm networks
US5724358A (en) * 1996-02-23 1998-03-03 Zeitnet, Inc. High speed packet-switched digital switch and method
US5841772A (en) * 1996-03-07 1998-11-24 Lsi Logic Corporation ATM communication system interconnect/termination unit
US6535512B1 (en) 1996-03-07 2003-03-18 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5982749A (en) * 1996-03-07 1999-11-09 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5920561A (en) * 1996-03-07 1999-07-06 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5848068A (en) * 1996-03-07 1998-12-08 Lsi Logic Corporation ATM communication system interconnect/termination unit
US5841973A (en) * 1996-03-13 1998-11-24 Cray Research, Inc. Messaging in distributed memory multiprocessing system having shell circuitry for atomic control of message storage queue's tail pointer structure in local memory
US5872938A (en) * 1996-06-28 1999-02-16 International Business Machines Corp. Service priority queue implemented with ordered sub-queues and sub-queue pointers pointing to last entries in respective sub-queues
US5748905A (en) 1996-08-30 1998-05-05 Fujitsu Network Communications, Inc. Frame classification using classification keys
US6473404B1 (en) * 1998-11-24 2002-10-29 Connect One, Inc. Multi-protocol telecommunications routing optimization
US6016307A (en) 1996-10-31 2000-01-18 Connect One, Inc. Multi-protocol telecommunications routing optimization
FI103310B (fi) * 1996-11-15 1999-05-31 Nokia Telecommunications Oy Puskuroinnin toteuttaminen pakettikytkentäisessä tietoliikenneverkossa
GB9626752D0 (en) * 1996-12-23 1997-02-12 Northern Telecom Ltd Management of data structures
US6061358A (en) * 1997-02-13 2000-05-09 Mcdata Corporation Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
DE19705789A1 (de) * 1997-02-14 1998-09-03 Siemens Ag Verfahren und Schaltungsanordnung zum Übertragen von Nachrichtenzellen im Zuge von virtuellen Verbindungen unterschiedlicher Prioritäten
SE9700714L (sv) * 1997-02-27 1998-08-28 Ericsson Telefon Ab L M Metod att kontrollera datapaketflödet i en växelenhet samt en växelenhet anpassad att verka enligt metoden
KR100236036B1 (ko) * 1997-03-31 1999-12-15 전주범 Atm 망접속기에서 수신 셀 폐기방법
US6128295A (en) * 1997-07-11 2000-10-03 Telefonaktiebolaget Lm Ericsson Buffering of point-to-point and/or point-to-multipoint ATM cells
US6018515A (en) * 1997-08-19 2000-01-25 Ericsson Messaging Systems Inc. Message buffering for prioritized message transmission and congestion management
US6324165B1 (en) 1997-09-05 2001-11-27 Nec Usa, Inc. Large capacity, multiclass core ATM switch architecture
US6408005B1 (en) 1997-09-05 2002-06-18 Nec Usa, Inc. Dynamic rate control scheduler for ATM networks
US6198724B1 (en) 1997-10-02 2001-03-06 Vertex Networks, Inc. ATM cell scheduling method and apparatus
TW494302B (en) * 1998-02-24 2002-07-11 Accton Technology Corp Quasi-pushout packet discarding method of packet communication system and its shared buffer
US6167041A (en) * 1998-03-17 2000-12-26 Afanador; J. Abraham Switch with flexible link list manager for handling ATM and STM traffic
US6563836B1 (en) 1998-03-19 2003-05-13 International Business Machines Corporation Algorithm for dynamic prioritization in a queuing environment
TW463092B (en) 1998-03-20 2001-11-11 Accton Technology Corp Quasi-pushout method with upper layer packet discarding discipline and packet communication system implementing the method
US6590901B1 (en) * 1998-04-01 2003-07-08 Mosaid Technologies, Inc. Method and apparatus for providing a packet buffer random access memory
US6445680B1 (en) * 1998-05-27 2002-09-03 3Com Corporation Linked list based least recently used arbiter
US6003101A (en) * 1998-07-15 1999-12-14 International Business Machines Corp. Efficient priority queue
US6216174B1 (en) 1998-09-29 2001-04-10 Silicon Graphics, Inc. System and method for fast barrier synchronization
US6490629B1 (en) * 1998-10-13 2002-12-03 Genuity Inc. System and method for scheduling the transmission of packet objects having quality of service requirements
US6304936B1 (en) * 1998-10-30 2001-10-16 Hewlett-Packard Company One-to-many bus bridge using independently and simultaneously selectable logical FIFOS
US6269413B1 (en) * 1998-10-30 2001-07-31 Hewlett Packard Company System with multiple dynamically-sized logical FIFOs sharing single memory and with read/write pointers independently selectable and simultaneously responsive to respective read/write FIFO selections
US6229813B1 (en) * 1998-11-25 2001-05-08 Alcatel Canada Inc. Pointer system for queue size control in a multi-task processing application
US6345324B1 (en) * 1999-02-19 2002-02-05 International Business Machines Corporation Apparatus for transferring data using an interface element and a queued direct input-output device
US6401145B1 (en) * 1999-02-19 2002-06-04 International Business Machines Corporation Method of transferring data using an interface element and a queued direct input-output device
US6246682B1 (en) * 1999-03-05 2001-06-12 Transwitch Corp. Method and apparatus for managing multiple ATM cell queues
US6633575B1 (en) * 1999-04-07 2003-10-14 Nokia Corporation Method and apparatus for avoiding packet reordering in multiple-class, multiple-priority networks using a queue
JP2001103058A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 待ち行列制御装置とその制御方法
KR100357628B1 (ko) * 1999-12-28 2002-10-25 삼성전자 주식회사 우선 순위 큐를 가지는 비동기전송모드 통신시스템의 셀처리 장치 및 방법
US7649901B2 (en) * 2000-02-08 2010-01-19 Mips Technologies, Inc. Method and apparatus for optimizing selection of available contexts for packet processing in multi-stream packet processing
US7155516B2 (en) 2000-02-08 2006-12-26 Mips Technologies, Inc. Method and apparatus for overflowing data packets to a software-controlled memory when they do not fit into a hardware-controlled memory
US7058065B2 (en) * 2000-02-08 2006-06-06 Mips Tech Inc Method and apparatus for preventing undesirable packet download with pending read/write operations in data packet processing
US7502876B1 (en) 2000-06-23 2009-03-10 Mips Technologies, Inc. Background memory manager that determines if data structures fits in memory with memory state transactions map
US20010052053A1 (en) * 2000-02-08 2001-12-13 Mario Nemirovsky Stream processing unit for a multi-streaming processor
US7058064B2 (en) * 2000-02-08 2006-06-06 Mips Technologies, Inc. Queueing system for processors in packet routing operations
US7139901B2 (en) * 2000-02-08 2006-11-21 Mips Technologies, Inc. Extended instruction set for packet processing applications
US7165257B2 (en) * 2000-02-08 2007-01-16 Mips Technologies, Inc. Context selection and activation mechanism for activating one of a group of inactive contexts in a processor core for servicing interrupts
US7065096B2 (en) 2000-06-23 2006-06-20 Mips Technologies, Inc. Method for allocating memory space for limited packet head and/or tail growth
US7032226B1 (en) * 2000-06-30 2006-04-18 Mips Technologies, Inc. Methods and apparatus for managing a buffer of events in the background
US7076630B2 (en) * 2000-02-08 2006-07-11 Mips Tech Inc Method and apparatus for allocating and de-allocating consecutive blocks of memory in background memo management
US7042887B2 (en) 2000-02-08 2006-05-09 Mips Technologies, Inc. Method and apparatus for non-speculative pre-fetch operation in data packet processing
US7082552B2 (en) 2000-02-08 2006-07-25 Mips Tech Inc Functional validation of a packet management unit
DE10110578B4 (de) * 2000-03-29 2004-06-03 International Business Machines Corporation Hierarchisches Prioritätsfilter mit integrierter Serialisierung
US20020107974A1 (en) * 2000-10-06 2002-08-08 Janoska Mark William Data traffic manager
US6963571B1 (en) * 2001-03-05 2005-11-08 Advanced Micro Devices, Inc. Systems and methods for merging packet lookup results
FR2822319B1 (fr) 2001-03-16 2003-05-30 Thomson Csf Commutateur de trames d'informations de taille variable pour reseaux securitaires embarques
JP2002281080A (ja) * 2001-03-19 2002-09-27 Fujitsu Ltd パケットスイッチ装置およびマルチキャスト送出方法
US7509671B1 (en) * 2001-06-20 2009-03-24 Microstrategy Incorporated Systems and methods for assigning priority to jobs in a reporting system
KR20030027968A (ko) * 2001-09-18 2003-04-08 (주) 이노텔리텍 근거리 무선통신시스템의 무선자원분배를 위한 스케줄링방법
US20030056073A1 (en) * 2001-09-18 2003-03-20 Terachip, Inc. Queue management method and system for a shared memory switch
US7349419B1 (en) * 2002-02-08 2008-03-25 Nortel Networks Limited Queue sizing for packet routing
US6987761B2 (en) 2002-02-13 2006-01-17 International Business Machines Corporation Inbound data stream controller with pre-recognition of frame sequence
KR100547891B1 (ko) * 2003-02-08 2006-01-31 삼성전자주식회사 비동기 전송 모드 교환시스템에서 우선순위에 따른 데이터입출력 장치 및 방법
US7689738B1 (en) 2003-10-01 2010-03-30 Advanced Micro Devices, Inc. Peripheral devices and methods for transferring incoming data status entries from a peripheral to a host
US7826614B1 (en) 2003-11-05 2010-11-02 Globalfoundries Inc. Methods and apparatus for passing initialization vector information from software to hardware to perform IPsec encryption operation
US7533154B1 (en) * 2004-02-04 2009-05-12 Advanced Micro Devices, Inc. Descriptor management systems and methods for transferring data of multiple priorities between a host and a network
JP2006301894A (ja) * 2005-04-20 2006-11-02 Nec Electronics Corp マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法
JP2006309512A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp マルチプロセッサシステム、及びマルチプロセッサシステムのメッセージ伝達方法
GB0606367D0 (en) * 2006-03-30 2006-05-10 Vodafone Plc Telecommunications networks
DE102007034754A1 (de) * 2007-07-25 2009-01-29 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung und Verfahren zur Erhöhung des Datendurchsatzes in Funknetzen
CN102347891A (zh) * 2010-08-06 2012-02-08 高通创锐讯通讯科技(上海)有限公司 共享缓存的使用方法
US8612649B2 (en) 2010-12-17 2013-12-17 At&T Intellectual Property I, L.P. Validation of priority queue processing
US9083563B2 (en) * 2012-06-29 2015-07-14 Avaya, Inc. Method for reducing processing latency in a multi-thread packet processor with at least one re-order queue

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193090A (en) * 1988-07-15 1993-03-09 Janusz Filipiak Access protection and priority control in distributed queueing
JPH02117243A (ja) * 1988-10-27 1990-05-01 Toshiba Corp パケット通信装置
JP2860661B2 (ja) * 1989-03-14 1999-02-24 国際電信電話 株式会社 Ａｔｍ交換機
US5072443A (en) * 1989-07-28 1991-12-10 At&T Bell Laboratories Communications system
US5014265A (en) * 1989-11-30 1991-05-07 At&T Bell Laboratories Method and apparatus for congestion control in a data network
US5163046A (en) * 1989-11-30 1992-11-10 At&T Bell Laboratories Dynamic window sizing in a data network
US5272697A (en) * 1990-02-23 1993-12-21 At&T Bell Laboratories Apparatus and method for time multiplexing a resource among a plurality of entities
US5136584A (en) * 1990-07-11 1992-08-04 At&T Bell Laboratories Hardware interface to a high-speed multiplexed link
US5115430A (en) * 1990-09-24 1992-05-19 At&T Bell Laboratories Fair access of multi-priority traffic to distributed-queue dual-bus networks
DE69130853T2 (de) * 1990-11-21 1999-07-22 At & T Corp Bandbreitenverwaltung und Überlastabwehr für den Zugang zu Breitband-ISDN-Netzen
US5278969A (en) * 1991-08-02 1994-01-11 At&T Bell Laboratories Queue-length monitoring arrangement for detecting consistency between duplicate memories
US5233606A (en) * 1991-08-02 1993-08-03 At&T Bell Laboratories Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment
US5285441A (en) * 1992-03-17 1994-02-08 At&T Bell Laboratories Errorless line protection switching in asynchronous transer mode (ATM) communications systems
US5289303A (en) * 1992-09-30 1994-02-22 At&T Bell Laboratories Chuted, optical packet distribution network

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324697A (ja) * 2006-05-30 2007-12-13 Nec Corp 無線パケットの通信装置、通信システム、及び、通信方法
JP4688038B2 (ja) * 2006-05-30 2011-05-25 日本電気株式会社 無線パケットの通信装置、通信システム、及び、通信方法
JP2017011713A (ja) * 2007-09-07 2017-01-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 限られたｄｖｂ受信機メモリを用いて複数の同時ストリームバーストを受信するための方法及び装置

Also Published As

Publication number Publication date
EP0715436A2 (en) 1996-06-05
CA2159528A1 (en) 1996-06-03
EP0715436A3 (en) 1997-10-22
US5521916A (en) 1996-05-28
KR960027837A (ko) 1996-07-22
MX9504950A (es) 1997-01-31

Similar Documents

Publication Publication Date Title
JPH08298522A (ja) 共有メモリ非同期転送モードスイッチ内において使用されるための空間優先度を維持するための選択的押出しシステム及び方法
US6907041B1 (en) Communications interconnection network with distributed resequencing
US5724358A (en) High speed packet-switched digital switch and method
US6434115B1 (en) System and method for switching packets in a network
US7773602B2 (en) CAM based system and method for re-sequencing data packets
JP3577188B2 (ja) 多段式ネットワークにおけるマルチキャスト・セルのバッファリング
JP2907886B2 (ja) スイッチングシステム
JP4006205B2 (ja) 別々の出力バッファを備えたスイッチング構成および方法
US5732087A (en) ATM local area network switch with dual queues
JP3443264B2 (ja) 多段式ネットワークにおける改良されたマルチキャスト・ルーティング
JP2618327B2 (ja) 広帯域入力バッファａｔｍスイッチ
US5361255A (en) Method and apparatus for a high speed asynchronous transfer mode switch
US7046687B1 (en) Configurable virtual output queues in a scalable switching system
US7046661B2 (en) Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme
US6647017B1 (en) Switching fabric arrangement with time stamp function
US6791992B1 (en) Earliest-deadline-first queuing cell switching architecture and method
US6940851B2 (en) Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined arbitration scheme
KR100396109B1 (ko) 패킷스위치및패킷스위치용제어기
JP2001197064A (ja) パケットスイッチ装置及びスケジューリング制御方法
JPH09247189A (ja) マルチキャスト・ルーティング輻輳フィードバックを有する多段式ネットワーク
JPH10327171A (ja) キュー管理システム
JPH10285187A (ja) Ａｔｍスイッチ用の分散形バッファリング・システム
GB2365665A (en) Switching arrangement for data packets
US5504741A (en) Data queuing apparatus and ATM cell switch based on shifting and searching
US6445680B1 (en) Linked list based least recently used arbiter

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204