JPH0828550B2 - 光集積回路 - Google Patents
光集積回路Info
- Publication number
- JPH0828550B2 JPH0828550B2 JP63023086A JP2308688A JPH0828550B2 JP H0828550 B2 JPH0828550 B2 JP H0828550B2 JP 63023086 A JP63023086 A JP 63023086A JP 2308688 A JP2308688 A JP 2308688A JP H0828550 B2 JPH0828550 B2 JP H0828550B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- electrode
- stripe
- multilayer thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は光通信用，民生及び産業機器用光源として用
いられる光集積回路に関するものである。
いられる光集積回路に関するものである。
従来の技術 半導体レーザ等の光デバイスと、電界効果型トランジ
スタ（以下FETと記す）等の電子デバイスをモノリシッ
クに集積した光電子集積回路（以下OEICと記す）は光通
信機器や民生・産業機器等に組込まれるために、今後よ
り一層の小型化，高機能化が望まれる。
スタ（以下FETと記す）等の電子デバイスをモノリシッ
クに集積した光電子集積回路（以下OEICと記す）は光通
信機器や民生・産業機器等に組込まれるために、今後よ
り一層の小型化，高機能化が望まれる。
半導体レーザと駆動用FETを一体化したOEICの従来例を
第３図に示す。これは半絶縁性基板21上に共振器長250
μｍの半導体レーザ領域を形成し、FET領域としては半
絶縁性基板21表面にｎ型領域を形成し、ソース電極32、
ゲート電極31（ゲート幅１μｍ）、ドレイン電極30を形
成している。そこでレーザｎ側電極29とFETのドレイン
電極30が共通になっているためにゲート電極31にかける
電圧を制御することによってレーザに流れる電流が変わ
り、レーザ発振を制御することができる。
第３図に示す。これは半絶縁性基板21上に共振器長250
μｍの半導体レーザ領域を形成し、FET領域としては半
絶縁性基板21表面にｎ型領域を形成し、ソース電極32、
ゲート電極31（ゲート幅１μｍ）、ドレイン電極30を形
成している。そこでレーザｎ側電極29とFETのドレイン
電極30が共通になっているためにゲート電極31にかける
電圧を制御することによってレーザに流れる電流が変わ
り、レーザ発振を制御することができる。
発明が解決しようとする課題 しかしながら、従来のOEICでは、光デバイスが厚さ３
〜５μｍ程度であり電子デバイスが基板表面に形成され
るために、基板表面に段差が生じ、リソグラフィがしに
くい等のプロセス上の不都合が生じる。また、FETを高
密度に集積してゆく場合にはチップサイズが横方向に大
きくなるという欠点があった。
〜５μｍ程度であり電子デバイスが基板表面に形成され
るために、基板表面に段差が生じ、リソグラフィがしに
くい等のプロセス上の不都合が生じる。また、FETを高
密度に集積してゆく場合にはチップサイズが横方向に大
きくなるという欠点があった。
本発明は上記欠点に鑑み、半導体レーザと駆動用FET
を結晶成長方向に積層する形で形成し、結晶成長後も基
板表面は平坦になるためリソグラフィ等のプロセス上の
問題点もなく、半導体レーザ単体とほぼ同じ大きさのチ
ップに駆動用FETを複数個集積できる光集積回路を提供
するものである。
を結晶成長方向に積層する形で形成し、結晶成長後も基
板表面は平坦になるためリソグラフィ等のプロセス上の
問題点もなく、半導体レーザ単体とほぼ同じ大きさのチ
ップに駆動用FETを複数個集積できる光集積回路を提供
するものである。
課題を解決するための手段 一導電型基板上に形成された半導体レーザの活性層を
含む第１の多層薄膜と、前記第１の多層薄膜上に形成さ
れた少なくとも高抵抗層を含む第２の多層薄膜と、前記
第２の多層薄膜に形成された前記第１の多層薄膜に達す
るストライプ状の溝と、前記第２の多層薄膜の最上層を
活性層とする少なくとも１つの電界効果型トランジスタ
と、前記ストライプ状の溝の底部に形成されたストライ
プ電極とよりなり、かつ前記ストライプ電極と前記電界
効果トランジスタのいずれかの電極が電気的に接続され
ていることにより構成されている。
含む第１の多層薄膜と、前記第１の多層薄膜上に形成さ
れた少なくとも高抵抗層を含む第２の多層薄膜と、前記
第２の多層薄膜に形成された前記第１の多層薄膜に達す
るストライプ状の溝と、前記第２の多層薄膜の最上層を
活性層とする少なくとも１つの電界効果型トランジスタ
と、前記ストライプ状の溝の底部に形成されたストライ
プ電極とよりなり、かつ前記ストライプ電極と前記電界
効果トランジスタのいずれかの電極が電気的に接続され
ていることにより構成されている。
作用 一導電型基板上にレーザ用活性層を含むダブルヘテロ
構造を含む半導体レーザがあり、半導体レーザの最上層
にはストライプ状電流注入領域があり、その両側には半
導体レーザの最上層に接して積層された層の最上層活性
層にFETが形成されており、各FETのドレイン電極とスト
ライプ状電流注入領域に形成した電極がそれぞれ共通に
なっているため、ストライプ状電流注入領域の両側に形
成されたゲート電極にかける電圧を制御することでレー
ザ発振を制御できる光集積回路が実現できる。
構造を含む半導体レーザがあり、半導体レーザの最上層
にはストライプ状電流注入領域があり、その両側には半
導体レーザの最上層に接して積層された層の最上層活性
層にFETが形成されており、各FETのドレイン電極とスト
ライプ状電流注入領域に形成した電極がそれぞれ共通に
なっているため、ストライプ状電流注入領域の両側に形
成されたゲート電極にかける電圧を制御することでレー
ザ発振を制御できる光集積回路が実現できる。
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
第１図は本発明の実施例における光集積回路の断面図
を示すものである。第１図において１はｐ側電極、２は
ｐ型GaAs基板、３はｐ型GaAsバッファ層、４はｐ型AlyG
a1-yAsクラッド層、５はインドープAlxGa1-xAs活性層、
６はｎ型AlyGa1-yAsクラッド層、７はｎ型GaAsコンタク
ト層、８はノンドープAlzGa1-zAsバッファ層、９はｎ型
GaAs活性層、10はｎ側電極、11はゲート電極、12はゲー
ト電極、13はソース電極、14はソース電極である。
を示すものである。第１図において１はｐ側電極、２は
ｐ型GaAs基板、３はｐ型GaAsバッファ層、４はｐ型AlyG
a1-yAsクラッド層、５はインドープAlxGa1-xAs活性層、
６はｎ型AlyGa1-yAsクラッド層、７はｎ型GaAsコンタク
ト層、８はノンドープAlzGa1-zAsバッファ層、９はｎ型
GaAs活性層、10はｎ側電極、11はゲート電極、12はゲー
ト電極、13はソース電極、14はソース電極である。
次に本発明の具体的な作製方法について説明する。ま
ず第２図ａに示すようにｐ型GaAs基板２（100）面上にM
OCVD法を用いてｐ型GaAsバッファ層３（厚さ0.5μ
ｍ）、ｐ型AlyGa1-yAsクラッド層４（厚さ1.2μm,y＝0.
3）、ノンドープAlxGa1-xAs活性層５（厚さ0.1μm,x＝
0.08）、ｎ型AlyGa1-yAsクラッド層６（厚さ1.0μm,y＝
0.3）、ｎ型GaAsコンタクト層７（厚さ0.5μｍ）を順次
成長し、レーザ部を形成する。連続してノンドープAlzG
a1-zAsバッファ層８（厚さ1.0μm,z＝0.5）、ｎ型GaAs
活性層９（厚さ0.5μm,キャリア濃度３×1017／cm3）を
成長し、FET部を形成する。
ず第２図ａに示すようにｐ型GaAs基板２（100）面上にM
OCVD法を用いてｐ型GaAsバッファ層３（厚さ0.5μ
ｍ）、ｐ型AlyGa1-yAsクラッド層４（厚さ1.2μm,y＝0.
3）、ノンドープAlxGa1-xAs活性層５（厚さ0.1μm,x＝
0.08）、ｎ型AlyGa1-yAsクラッド層６（厚さ1.0μm,y＝
0.3）、ｎ型GaAsコンタクト層７（厚さ0.5μｍ）を順次
成長し、レーザ部を形成する。連続してノンドープAlzG
a1-zAsバッファ層８（厚さ1.0μm,z＝0.5）、ｎ型GaAs
活性層９（厚さ0.5μm,キャリア濃度３×1017／cm3）を
成長し、FET部を形成する。
ここでノンドープAlzGa1-zAsバッファ層８は高抵抗層と
なり、ｎ型GaAs活性層９をレーザ部多層薄膜から電気的
に分離される。
なり、ｎ型GaAs活性層９をレーザ部多層薄膜から電気的
に分離される。
次にH2SO4系エッチャント（1H2SO4：8H2O2：8H2O）によ
り化学エッチングを行いｎ型GaAsコンタクト層７を露出
させる（ｂ図）。最後にｎ側電極10,ゲート電極（ゲー
ト幅１μｍ）11,ゲート電極（ゲート幅１μｍ）12,ソー
ス電極13,ソース電極14,p側電極１を形成する。
り化学エッチングを行いｎ型GaAsコンタクト層７を露出
させる（ｂ図）。最後にｎ側電極10,ゲート電極（ゲー
ト幅１μｍ）11,ゲート電極（ゲート幅１μｍ）12,ソー
ス電極13,ソース電極14,p側電極１を形成する。
以上のように構成された光集積回路の特徴について述
べる。本発明の光集積回路は一回の連続した結晶成長工
程により半導体レーザと駆動用FETを結晶成長方向に形
成した構造になっている。つまりｐ型GaAs基板２からノ
ンドープAlzGa1-zAs層８までは、電流注入領域幅Ｓを持
つ通常のストライプレーザの構造になっており、その上
にヘテロバッファFETを形成した構造になっている。レ
ーザのｎ側電極10はストライプ状の電流注入領域の両側
に形成されたFETのドレイン電極を兼ねており、ストラ
イプ状電流注入領域の両側にそれぞれFETが構成されて
いる。このように構成された光集積回路のソース電極13
に負電圧、ｐ側電極に正電圧をかけることでレーザ発振
が起こる。ここでゲート電極11に正電圧を加えることで
レーザ発振を制御することができる。またソース電極14
とゲート電極12においても同様な動作が可能となり、ゲ
ート電極11とゲート電極12を用いてレーザ発振を制御す
ることができる。その結果ゲート電極11とゲート電極12
の少なくともどちらか一方に信号を加えてレーザ発振が
可能となり光論理回路（ここではOR回路）が作製でき
る。ここで基板表面には化学エッチングにより凹部が形
成されるが、導電性基板を用いている事や凹部には電極
を一様に形成することにより、通常のストライプレーザ
の電極形成プロセス同様であるため、凹部が存在しても
プロセス上不都合は生じない。また、作製するFETはレ
ーザのストライプ状電流注入領域の両側になるため、チ
ップサイズは通常の半導体レーザ同等にすることができ
る。
べる。本発明の光集積回路は一回の連続した結晶成長工
程により半導体レーザと駆動用FETを結晶成長方向に形
成した構造になっている。つまりｐ型GaAs基板２からノ
ンドープAlzGa1-zAs層８までは、電流注入領域幅Ｓを持
つ通常のストライプレーザの構造になっており、その上
にヘテロバッファFETを形成した構造になっている。レ
ーザのｎ側電極10はストライプ状の電流注入領域の両側
に形成されたFETのドレイン電極を兼ねており、ストラ
イプ状電流注入領域の両側にそれぞれFETが構成されて
いる。このように構成された光集積回路のソース電極13
に負電圧、ｐ側電極に正電圧をかけることでレーザ発振
が起こる。ここでゲート電極11に正電圧を加えることで
レーザ発振を制御することができる。またソース電極14
とゲート電極12においても同様な動作が可能となり、ゲ
ート電極11とゲート電極12を用いてレーザ発振を制御す
ることができる。その結果ゲート電極11とゲート電極12
の少なくともどちらか一方に信号を加えてレーザ発振が
可能となり光論理回路（ここではOR回路）が作製でき
る。ここで基板表面には化学エッチングにより凹部が形
成されるが、導電性基板を用いている事や凹部には電極
を一様に形成することにより、通常のストライプレーザ
の電極形成プロセス同様であるため、凹部が存在しても
プロセス上不都合は生じない。また、作製するFETはレ
ーザのストライプ状電流注入領域の両側になるため、チ
ップサイズは通常の半導体レーザ同等にすることができ
る。
なお本実施例ではGaAs,AlGaAs系材料について述べた
がInP系や他の多元混晶系を含む化合物半導体材料を用
いてもよい。さらに結晶成長には実施例ではMOCVD法を
用いたが、MBE法やVPE法やLPE法を用いてもよい。また
ノンドープAlzGa1-zAsバッファ層８（高抵抗層領域）部
分をｐ型高抵抗層にしてもよく、pn接合の多層構造にし
てもよい。
がInP系や他の多元混晶系を含む化合物半導体材料を用
いてもよい。さらに結晶成長には実施例ではMOCVD法を
用いたが、MBE法やVPE法やLPE法を用いてもよい。また
ノンドープAlzGa1-zAsバッファ層８（高抵抗層領域）部
分をｐ型高抵抗層にしてもよく、pn接合の多層構造にし
てもよい。
発明の効果 以上のように本発明は、たった一回の連続した結晶成
長工程により、半導体レーザとほぼ同じチップサイズ内
に半導体レーザと駆動用FETを集積することができる。
さらに通常のストライプ状電流注入領域形成，電極形成
の各プロセスを用いるだけで複数個の駆動用FETが形成
でき、各ゲート電圧を制御することで光論理回路（ここ
ではOR回路）としてレーザを動作させることができる。
また基板表面に凹部が形成されるが、凹部には一面に電
極を形成するのみであるから、段差のためにリソグラフ
ィが困難になるといった問題がない。
長工程により、半導体レーザとほぼ同じチップサイズ内
に半導体レーザと駆動用FETを集積することができる。
さらに通常のストライプ状電流注入領域形成，電極形成
の各プロセスを用いるだけで複数個の駆動用FETが形成
でき、各ゲート電圧を制御することで光論理回路（ここ
ではOR回路）としてレーザを動作させることができる。
また基板表面に凹部が形成されるが、凹部には一面に電
極を形成するのみであるから、段差のためにリソグラフ
ィが困難になるといった問題がない。
第１図は本発明の一実施例における光集積回路の断面
図、第２図a,bは本発明の一実施例における光集積回路
の作製過程を示す断面図、第３図は従来例の断面図であ
る。 １……ｐ側電極、２……ｐ型GaAs基板、３……ｐ型GaAs
バッファ層、４……ｐ型AlyGa1-yAsクラッド層、５……
インドープAlxGa1-xAs活性層、６……ｎ型AlyGa1-yAsク
ラッド層、７……ｎ型GaAsコンタクト層、８……ノンド
ープAlzGa1-zAsバッファ層、９……ｎ型GaAs活性層、10
……ｎ側電極、11……ゲート電極、12……ゲート電極、
13……ソース電極、14……ソース電極。
図、第２図a,bは本発明の一実施例における光集積回路
の作製過程を示す断面図、第３図は従来例の断面図であ
る。 １……ｐ側電極、２……ｐ型GaAs基板、３……ｐ型GaAs
バッファ層、４……ｐ型AlyGa1-yAsクラッド層、５……
インドープAlxGa1-xAs活性層、６……ｎ型AlyGa1-yAsク
ラッド層、７……ｎ型GaAsコンタクト層、８……ノンド
ープAlzGa1-zAsバッファ層、９……ｎ型GaAs活性層、10
……ｎ側電極、11……ゲート電極、12……ゲート電極、
13……ソース電極、14……ソース電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 粂 雅博 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 広瀬 正則 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中村 晃 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭56−164587（ＪＰ，Ａ) 特開 昭58−85583（ＪＰ，Ａ)
Claims (1)
- 【請求項１】一導電型基板上に形成された半導体レーザ
の活性層を含む第１の多層薄膜と、前記第１の多層薄膜
上に形成された少なくとも高抵抗層を含む第２の多層薄
膜と、前記第２の多層薄膜に形成された前記第１の多層
薄膜に達するストライプ状の溝と、前記第２の多層薄膜
の最上層を活性層とする少なくとも１つの電界効果型ト
ランジスタと、前記ストライプ状の溝の底部に形成され
たストライプ電極とよりなり、かつ前記ストライプ電極
と前記電界効果トランジスタのいずれかの電極が電気的
に接続されていることを特徴とする光集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023086A JPH0828550B2 (ja) | 1988-02-02 | 1988-02-02 | 光集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023086A JPH0828550B2 (ja) | 1988-02-02 | 1988-02-02 | 光集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196888A JPH01196888A (ja) | 1989-08-08 |
| JPH0828550B2 true JPH0828550B2 (ja) | 1996-03-21 |
Family
ID=12100616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63023086A Expired - Lifetime JPH0828550B2 (ja) | 1988-02-02 | 1988-02-02 | 光集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828550B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4816990B2 (ja) | 2000-08-21 | 2011-11-16 | ソニー株式会社 | 発光素子および半導体素子ならびにそれらの製造方法 |
| JP2009071220A (ja) * | 2007-09-18 | 2009-04-02 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体発光素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56164587A (en) * | 1980-05-21 | 1981-12-17 | Fujitsu Ltd | Semiconductor device |
| JPS5885583A (ja) * | 1981-11-17 | 1983-05-21 | Agency Of Ind Science & Technol | 半導体レ−ザ装置の製造方法 |
-
1988
- 1988-02-02 JP JP63023086A patent/JPH0828550B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01196888A (ja) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746181A (en) | Optical semiconductor device | |
| US4910571A (en) | Optical semiconductor device | |
| US4430741A (en) | Semiconductor laser device | |
| JP3095545B2 (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JPS6359277B2 (ja) | ||
| EP0486128A2 (en) | A semiconductor optical device and a fabricating method therefor | |
| US5577062A (en) | Semiconductor laser diode apparatus and method of producing the same | |
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| US20040245536A1 (en) | Laminated semiconductor substrate and optical semiconductor element | |
| US5394421A (en) | Semiconductor laser device including a step electrode in a form of eaves | |
| US5214663A (en) | Semiconductor laser | |
| JP3179511B2 (ja) | 半導体レーザ | |
| JPH0828550B2 (ja) | 光集積回路 | |
| US5805628A (en) | Semiconductor laser | |
| US4768200A (en) | Internal current confinement type semiconductor light emission device | |
| JP2517042B2 (ja) | 光集積回路 | |
| JPH0927651A (ja) | 半導体レーザ | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JP2812024B2 (ja) | 面発光素子の製造方法 | |
| US4733399A (en) | Semiconductor laser device having integral optical output modulator | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| JP2815165B2 (ja) | 二方向注入型半導体レーザ装置 | |
| JP3285079B2 (ja) | 半導体レーザ | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS604286A (ja) | レ−ザ−ダイオ−ド |