JPH0828331B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH0828331B2
JPH0828331B2 JP4069740A JP6974092A JPH0828331B2 JP H0828331 B2 JPH0828331 B2 JP H0828331B2 JP 4069740 A JP4069740 A JP 4069740A JP 6974092 A JP6974092 A JP 6974092A JP H0828331 B2 JPH0828331 B2 JP H0828331B2
Authority
JP
Japan
Prior art keywords
inp
indium
layer
gas
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4069740A
Other languages
English (en)
Other versions
JPH06216035A (ja
Inventor
フランク カーリセック ジュニア ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH06216035A publication Critical patent/JPH06216035A/ja
Publication of JPH0828331B2 publication Critical patent/JPH0828331B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2272Buried mesa structure ; Striped active layer grown by a mask induced selective growth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/065Gp III-V generic compounds-processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子の製造方法
に関し、特にInPを含有する素子の製造方法に関す
る。
【0002】
【従来の技術】InP材料系、例えば、InP、InG
aP、InGaAsPの半導体レザー素子は、特に光通
信の応用において重要である。このようなレザー素子の
形成は一連の層、n型InP層、四元化合物(合金)領
域層、p型InP層、四元のインジウム・ガリュウム・
ヒ素・リンの層を形成することによってなされる。この
ような層は、この後、パターン形成されて、図1に示す
ようなメサを形成する。同図において、活性領域1と、
n型InP層2と、p型InP層3と、四元合金の上層
4とからなる。このメサの側面はパッシベーション処理
がなされ、汚染を阻止し、後続の処理に対し、機械的な
完全性を提供し、活性層内の効率的な導波に必要な屈折
率の差を提供する。しかし、ここに用いられている材料
及び構造を選択することにより、過大な電流リーク(す
なわち、10μA以上)がパッシベーション領域を介し
て、メサ領域から他の基板、あるいは別のメサ領域に流
れるのを防ぐようになされる。
【0003】一般的には、この絶縁(パッシベーショ
ン)の形成は図2の絶縁領域7内に適切に塗布されたI
nP材料からなる一連の逆バアスされたp−n接合領
域、及び/または、半絶縁を形成することによりなされ
る。このようなInP材料が直接メサを含む基板上に堆
積されると、図3に示すような成長構造が形成され、こ
れは受け入れがたいものである。このような構造が形成
されるのはInPの堆積は領域7のみならず、メサ8の
上にもできるからである。
【0004】このような構造を回避するために、図4の
マスク9がパッシベーション領域を成長させる前に、メ
サ形成の間、エッチングマスク層をアンダカットするこ
とにより、メサに約2μmの大きさで覆いかぶせるよう
(オーバーハング状)に形成される。このオーバーハン
グ構造により、図3に示すような成長構造が阻止され、
マスク(図示せず)は指定された形状のメサの上に存在
する。
【0005】しかし、このようなアンダカット領域を形
成するには、プラズマエッチングではなく、ウェットエ
ッチングが必要である。しかし、プラズマエッチングは
一般的にはより簡単に制御でき、隣接領域の形状が改善
されるので好ましい。パッシベーション領域にのみ成長
させ、メサ領域には成長させないような選択的成長プロ
セスを用いると、図4に示すようなオーバーハング構造
の必要がなくなるが、この選択的成長プロセスは、一般
的にはInPには利用可能ではなく、かくして、プラズ
マエッチングは適用できない。
【0006】上に述べたように、InPの選択的成長プ
ロセスはレザー素子の製造には好ましいものであり、光
電子集積回路の形成のような応用には有益であると考え
られている。様々な試みがGaAsの選択的成長のため
になされたが、これらのアプローチは、InPにはその
まま利用できるものではない。例えば、有機金属気相成
長法(MOCVD)のGaAsの形成はアルシン(ar
sine)とトリエチルガリュウム(triethyl
gallium)のようなプリカーサガスを用いてな
される。クエック他によりJournal of Cr
ystal Growth(99巻 ,324(199
0)号)には、塩化物、例えば、ジエチルガリュウム塩
化物をガリュウム源に用いることにより、窒化シリコン
または二酸化シリコンに比較して、GaAsの選択的成
長ができると記載されている。
【0007】しかし、InPを形成するために、類似の
反応は厳しい制限がある。ジエチルインジウム塩化物の
蒸気圧は50℃で1トール以下である。それゆえに、充
分なインジウムプレカーサガスを供給するためには、す
なわち、0.1sccm以上の流れを提供するために
は、ジエチルインジウム塩化物は室温以上の温度に加熱
しなければならない。堆積装置内にガス流の堆積を阻止
するためには、ガスの導入パス全部をそれに応じて加熱
しなければならない。この要件はもちろん可能ではある
が、商業的な応用に対しては、実際的ではない。
【0008】
【発明が解決しようとする課題】GaAsの選択的堆積
に関する研究にはヒ素含有プレカーサガス内に塩素の使
用を含む。例えば、アゾーレとデュグランドによる「応
用物理学レータ(Applied Physics L
etters)」,58(2),128(1991)の
記載によれば、ヒ素トリ塩化物はトリメチルガリュウム
とAsH3と共に使用されて、マスクされた領域に対
し、半導体材料上にGaAsの選択的成長を成し得る。
InPの選択的成長に対し、三塩化リンの類似の使用は
実際的ではない。この三塩化リンは腐食性があり、堆積
装置の製造とその操作が比較的複雑である。それゆえ
に、InPの堆積に選択的なアプローチが望まれてはい
るが、そのような方法は未だ報告されていない。
【0009】
【課題を解決するための手段】MOCVDようにリンと
インジウムのプレカーサガスと共に水素塩化物を導入し
て選択的成長を実現することは出来ない。これは、Ga
Asの選択的成長に対しては、三塩化ヒ素、あるいはジ
エチルガリュウム塩化物の使用を含むような方法から予
測されるものではない。しかし、意外なことに有機ハロ
ゲン化物(例えば、MOCVD法により、InPの堆積
に際し、リン源とインジウム源と一緒にした塩化物)の
使用は、マスクされた誘電体に対し、半導体材料上に選
択的成長が可能となる(本明細書において、ハロゲン化
物とは少なくともハロゲン原子を含む有機物の総称であ
る)。このようにして、完全な成長が達成できる。
【0010】本発明の方法は、半導体レザー構造のパッ
シベーション領域の形成に際し使用されるのが望まし
く、レザー活性領域の形成に対し、プラズマエッチング
が使用できる。図5に示す構造は選択的InP堆積と共
にプラズマエッチング技術を用いて、形成できる。
【0011】本発明の方法は、カーボン不純物の許容で
きないレベルをもたらすものではなく、またInPのn
領域、p領域、または、半絶縁領域を形成するのに対
し、ドーピングができなくなるものでもない。また、マ
スク端部に隣接する領域、あるいは、表面を含む堆積層
の形状が改善される。
【0012】
【実施例】本発明の製造方法は、InPの選択的堆積を
含むものである。本明細書において、InPという用語
はInPとド−パントのような他の成分を含むものであ
る。非選択的成長に対し、堆積層の形状は改善され、平
面化のような応用に対しても、本発明の方法は有益であ
る。しかし、本発明の方法は選択的成長の観点から説明
する。
【0013】本発明の方法が適用される適度な素子は、
レザー、LED、検知器、トランジスタなどである。こ
のような素子の形成に関する記述は「光ファバー通信
(Optical Fiber Telecommun
ications II)」,(著者:S.E.Mil
lerとI.P.Kaminow)AcademicP
ress会社,1988,pp.467−630に記載
されている。例えば、レザー素子の場合には、n−In
P基板が用いられ、インジウムガリュウムヒ素リンの四
元金属の堆積は「GaInAsP合金半導体(GaIn
AsP Alloy Semiconductor
s)」,pp.11−103,T.P.Pearsal
l,ed.,John WileyとSons,198
2年に記載されている。InPの堆積は上記のPear
sallの文献に記載されている。
【0014】そして、インジウムガリュウムヒ素リンの
第二層が堆積される。SiO2、またはSixNyのよう
なマスク材料は、その後に堆積されて、光リソグラフィ
技術でもって形状が決定され、約1μmの幅のストリッ
プが形成される。そして、この構造物は反応性イオンエ
ッチング(RIE)処理されて、この処理の条件は、水
素カーボンベースにしたエッチングガスと100KHz
から14MHzの間のプラズマ周波数で、0.2から
0.8W/cm2のパワーでもって、そして、ガス圧は
5から100mTorrの範囲である。
【0015】その後、選択性エピタキシ成長この構造物
上に行われる。同様な素子の製造シーケンスは光集積回
路のような応用に用いられ、選択性エピタキシ以外の他
のステップは論文「InGasP−イジウム、リン光集
積回路におけるY接合パワーデバイダ」K−Y Lio
u他が「IEEE Journal of Quant
um Electrons」,Vol.26,p.13
76(1990年)に記載されている。
【0016】本発明のエピタキシ(例えば、選択的エピ
タキシ)は、インジウム用プリカーサ、リン用プリカー
サ、ドーパントプリカーサ(必要ならば)及び有機ハロ
ゲン化物(例えば、塩化物、これはインジウムプリカー
サとは異なる)を用いてなされる。インジウム堆積用の
プリカーサガスは論文「有機金属蒸気相エピタキシ(O
rganometallic Vapor−Phase
Epitaxy)」G.B.Stringfello
w,アカデミクプレス(Academic Pres
s),1989年に記載されている。
【0017】この用いられているプリカーサガスは、こ
れに限定されるものではなく、一般的にインジウムアル
キル(例、トリメチルインジウムとトリエチルインジウ
ム)、ここで、アルキルは好ましくは1−6カーボン原
子をリン源(例、ホスフィン)と共に有し、充分な品質
のInPを生成する。
【0018】ハロゲン化物はある反応温度で分解し、イ
ンジウムと反応する物体を有するハロゲンを生成する。
臭化物、塩化物、ヨー化物を含むハロゲン化物が有益で
ある。しかし、フ化物は一般的に過剰反応を示し、用い
られるべきではない。
【0019】用いられているドーパントの種類はp型
層、n型層、または、半絶縁層に依存する。半絶縁層用
の適当なプリカーサガスに関しては、米国特許第471
6130号(1987年12月29日発行)に記載され
ている。p型材料及びn型材料に対して、適当なドーパ
ント材は上記のStringfellowの文献に記載
されている。
【0020】上に説明したように、有機ハロゲン化物
(少なくとも1つのハロゲン分子を含む有機化合物)
は、それが分解して、インジウム源に対して、分解温度
から100℃以内の温度で原子、または、分子を含有す
る反応性ハロゲンを放出するように選択される。この目
的のために、一般的な有機ハロゲン化物はインジウム源
に対してはトリクロロエタン、トリエチル、あるいは、
トリエチルインジウムのようなアルキルハロゲン化物で
ある。
【0021】インジウム源に対するハロゲン化物の濃度
は0.05/1から1/1の範囲にある。選択的堆積に
必要な量は、プリカーサガスの型、種類と濃度、成長温
度、反応圧力、反応容器に依存する。制御サンプルを用
いて、選択性の特定の程度に必要な正確な比率を決定て
きる。選択性の程度は不必要な堆積でカーバーされるマ
スクの領域のパーセントで決定される。一般的に望まし
いことはウェハの10%以下がメサマスクの50%以下
にカーバーされることである。
【0022】本明細書で用いられるマスクという用語
は、堆積が必要とされない領域を指す。堆積が、マスク
またはマスクエッジの上部において行われないように、
本発明の方法によりなされる。
【0023】この有機塩化物は、従来の反応処理システ
ムによりプリカーサガス流内に導入される。有機塩化物
が液体の場合は、適当な温度まで加熱され、キャリアガ
ス流に晒されるバブラー(気泡気体通過装置)でもっ
て、好ましい結果を得る。H2キャリアガスのようなキ
ャリアガスにとって、バブラーの温度は−20℃から2
0℃の範囲で、適当な有機塩化物濃度を生成できる。こ
のガス濃度は0.01から0.15atmである。
【0024】バブラの下流の付加的なH2ガスによる希
釈は有機塩化物の濃度を所望の値(10-6から10-3
tmの間)にまで下げるのに有効である。有機塩化物は
ガス状の場合には、処理流内に直接導入することができ
る。液体の場合には、キャリアガスは比較的純粋で、不
純物は堆積されたInPには導入されない。一般的に、
充分なキャリアガスをバブラーを通して流し、キャリア
ガスと有機塩化物の飽和した組成を生成する。このガス
流は必ずしも飽和しておらず、より細かい制御がこれを
用いてなされる。
【0025】InPの選択的堆積は、成長すべきでない
場所ではなく、成長すべき場所の材料に依存する。一般
的に、10-4パーセント以上の選択性は、成長が望まし
くない場所におけるSiO2のような材料ではなく、I
nPのような半導体材料上に堆積することにより達成さ
れる。
【0026】以下の例は本発明の製造方法を使用するに
際しての条件を述べたものである。
【0027】具体例1 標準的なレザー素子構造はn−InP基板、0.5μm
n−InPバッファ層、0.1μmInGaAsP四元
合金層、0.8μmp−InPクラッド層と0.05μ
mInGaAsP四元合金キャップ層からなり、これら
は、SiO2の3000オングストロームとマイクロポ
ジット1450のポジティブホトレジストの1.5μm
厚さの層でもって、被覆される。これらの層の堆積はV
LSIテクノロジS.M.Sze,McGraw Hi
ll Book会社、1983,第7章に記載されてい
る。
【0028】2μm幅で508μm離れたストリップが
ホトレジスト層に405nmで100mJのドーズ量で
もって、光リソグラフィ的に形成され、SiO2をパタ
ーン化するのに用いられる。パターンを形成するための
エッチングはCF4/O2(8%O2)のプラズマで、3
00Wの無線周波数パワーのプラズマで、100scc
mの流速で、300mtorrの圧力で、−80VのD
Cバイアスでもって、形成される。
【0029】このパターン化されたサンプルは、その
後、標準の平行平面RIEリアクタの中でエッチングさ
れて、1.5μm幅で、3.5μm高さのメサを形成す
る。このエッチング条件は10%CH4/H2の100s
ccmで、50mtorrで、250Wの電力、−34
0VのDCバイアスである。このサンプルは、その後、
2プラズマの中で洗浄され、硫酸の中に2分間浸さ
れ、脱イオン水で5分間洗浄される。
【0030】このサンプルは、その後、市販されている
低圧MOCVD反応容器内に納められる。この反応容器
は20mbarの圧力で、640℃の温度で操作され
る。全体の反応容器流速は7.5SLPMで、PH3
流速は200sccmである。トリメチルインジウム
(TMI)は330sccmの流速のH2を、17℃の
温度のTMIに流すことにより導入される。
【0031】トリクロロエタン(TCE)は−10℃の
温度に保持され、0.5sccmの流速のH2はトリク
ロロエタンを介して、気泡を発生させられる。この条件
を用いてpドープInPとnドープInPの両方がメサ
の周囲に成長し、約4μm厚のp/n素子構造が形成さ
れる。このpドーパントとnドーパントはそれぞれジメ
チルジンク(dimethylzinc)とテトラエチ
ルチン(tetraethyltin)を加えることに
より導入される。
【0032】このサンプルは、その後、反応容器から取
り出され、HF酸に浸され、SiO2を除去し、硫酸と
過酸化水素と水(体積比で10:1:1)の混合物で洗
浄され、p−InPとp−InGaAs(それぞれ2.
5μm厚と0.7μm厚)のエピタクシャル層でもっ
て、水素化物気相エピタキシでもって被覆される。その
後、このサンプルは上記のMillerとKamino
wの論文に記載されたような標準的な方法でもって、レ
ザーに形成される。
【0033】具体例2 p型基板レザー構造を除いて、上記の具体例1に記載さ
れたように準備されたサンプルはHBr、H22とH2
Oの混合物を用いて、ウェットケミカルエッチングさ
れ、レザー素子形成用のメサを生成する。このサンプル
は市販(Thomas Swan社)の大気圧MOCV
D反応容器内に納められる。イオン塗布したInPブロ
ック層は760torrで、550℃で、PH3を10
体積%含有するH2の180sccmと5SLPMの全
流速を用いて成長される。
【0034】TMIを通したキャリアガス流は約70s
ccmで、バブラの温度は30℃であった。TCEバブ
ラを介して、H2の流速は1.8sccmで、バブラの
温度は−10℃であった。成長後、このサンプルは取り
出され、MillerとKaminowの論文に記載さ
れているような標準の技術を用いて、レザーに形成され
る。
【0035】
【発明の効果】以上述べた如く、本発明の方法は、堆積
用ガスにハロゲンを含有する有機成分を有するよう構成
することにより、InPの堆積を選択的におこなうこと
ができる。
【図面の簡単な説明】
【図1】従来のInPの非選択的成長プロセスにより形
成された素子の断面図。
【図2】従来のInPの非選択的成長プロセスにより形
成された素子の断面図。
【図3】従来のInPの非選択的成長プロセスにより形
成された素子の断面図。
【図4】従来のInPの非選択的成長プロセスにより形
成された素子の断面図。
【図5】本発明の製造方法により製造された半導体素子
の断面図。
【符号の説明】
1 活性層 2 n型InP層 3 p型InP層 4 四元合金層 7 絶縁層 8 メサ 9 マスク

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、インジウムリン層を含む一連
    の層を堆積するステップを有する半導体素子の製造方法
    において、 前記インジウムリン層は、インジウム堆積用プリカーサ
    ガスと、リン堆積用プリカーサガスと、ハロゲンを含有
    するガスとの混合ガスを基板上に供給することにより選
    択した領域に形成されることを特徴とする半導体素子の
    製造方法。
  2. 【請求項2】 前記半導体素子は、レーザであることを
    特徴とする請求項1の方法。
  3. 【請求項3】 インジウム堆積用プリカーサガスは、イ
    ンジウムトリアルキル(indium trialkyl)を含有する
    ことを特徴とする請求項1の方法。
  4. 【請求項4】 前記ハロゲンを含有するガスは、トリク
    ロロエタン(trichloroethane)を含有することを特徴
    とする請求項4の方法。
  5. 【請求項5】 前記ハロゲンを含有するガスは、クロロ
    エタン(chloroethane)を含有することを特徴とする請
    求項1の方法。
  6. 【請求項6】 前記ハロゲンを含有するガスは、塩素、
    臭素、ヨー素からなるグループから選択された成分を含
    有することを特徴とする請求項1の方法。
JP4069740A 1991-02-27 1992-02-19 半導体素子の製造方法 Expired - Lifetime JPH0828331B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US661743 1991-02-27
US07/661,743 US5153147A (en) 1991-02-27 1991-02-27 Selective growth of inp in device fabrication

Publications (2)

Publication Number Publication Date
JPH06216035A JPH06216035A (ja) 1994-08-05
JPH0828331B2 true JPH0828331B2 (ja) 1996-03-21

Family

ID=24654926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4069740A Expired - Lifetime JPH0828331B2 (ja) 1991-02-27 1992-02-19 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US5153147A (ja)
JP (1) JPH0828331B2 (ja)
GB (1) GB2253304B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281551A (en) * 1991-07-08 1994-01-25 Korea Institute Of Science And Technology Method for delta-doping in GaAs epitaxial layer grown on silicon substrate by metalorganic chemical vapor deposition
DE69312415T2 (de) * 1992-09-30 1997-11-06 At & T Corp Herstellungsverfahren für einen Halbleiterlaser mit vergrabener Heterostruktur
JP3729210B2 (ja) * 1994-07-26 2005-12-21 富士通株式会社 半導体装置の製造方法
US5759880A (en) * 1997-01-02 1998-06-02 Motorola, Inc. Resistless methods of fabricating FETs
JP5803366B2 (ja) * 2011-07-14 2015-11-04 住友電気工業株式会社 埋め込みヘテロ構造半導体レーザの製造方法及び埋め込みヘテロ構造半導体レーザ
JP2013077797A (ja) * 2011-09-16 2013-04-25 Mitsubishi Electric Corp 半導体レーザおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3218205A (en) * 1962-07-13 1965-11-16 Monsanto Co Use of hydrogen halide and hydrogen in separate streams as carrier gases in vapor deposition of iii-v compounds
US4010045A (en) * 1973-12-13 1977-03-01 Ruehrwein Robert A Process for production of III-V compound crystals
DE3483164D1 (de) * 1983-01-19 1990-10-18 British Telecomm Zuechtung von halbleiter.
US4716130A (en) * 1984-04-26 1987-12-29 American Telephone And Telegraph Company, At&T Bell Laboratories MOCVD of semi-insulating indium phosphide based compositions
JPH0645886B2 (ja) * 1985-12-16 1994-06-15 キヤノン株式会社 堆積膜形成法
US4800173A (en) * 1986-02-20 1989-01-24 Canon Kabushiki Kaisha Process for preparing Si or Ge epitaxial film using fluorine oxidant
DD271196A1 (de) * 1988-03-18 1989-08-23 Werk Fernsehelektronik Veb Verfahren zum plasmachemischen aetzen von a tief iii b tief v-verbindungs- und mischverbindungshalbleitern
US4904616A (en) * 1988-07-25 1990-02-27 Air Products And Chemicals, Inc. Method of depositing arsine, antimony and phosphine substitutes
NL8802458A (nl) * 1988-10-07 1990-05-01 Philips Nv Werkwijze voor de vervaardiging van een epitaxiale indiumfosfide-laag op een substraatoppervlak.
JPH03236219A (ja) * 1990-02-14 1991-10-22 Sumitomo Electric Ind Ltd 半導体基板の表面処理方法

Also Published As

Publication number Publication date
GB9203378D0 (en) 1992-04-01
GB2253304B (en) 1994-10-05
GB2253304A (en) 1992-09-02
JPH06216035A (ja) 1994-08-05
US5153147A (en) 1992-10-06

Similar Documents

Publication Publication Date Title
US4566171A (en) Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
JPH06291416A (ja) 半導体レーザおよびその製造方法
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
US4233090A (en) Method of making a laser diode
US4661961A (en) Buried heterostructure devices with unique contact-facilitating layers
US5338394A (en) Method for etching indium based III-V compound semiconductors
EP0573270B1 (en) Method of preparing compound semiconductor
JPH0828331B2 (ja) 半導体素子の製造方法
WO1997015103A1 (en) Buried-ridge laser device
US5294565A (en) Crystal growth method of III - V compound semiconductor
JP4537549B2 (ja) 化合物半導体装置の製造方法
US9123539B2 (en) Method for manufacturing optical semiconductor device
US5869398A (en) Etching of indium phosphide materials for microelectronics fabrication
JP2735190B2 (ja) 分子線エピタキシヤル成長方法及び成長装置
CN114540785B (zh) 波导对接结构生长方法、铝量子阱激光器及其制备方法
JP2002217121A (ja) 有機金属気相成長装置及び有機金属気相成長方法
Tokuda et al. Selective Growth of GaAs and A1xGa1− xas by Omvpe Using Tertiarybutylarsine
JPS61179525A (ja) 気相成長方法
JP2818665B2 (ja) 気相エッチング方法
JPH09186391A (ja) 化合物半導体装置及びその製造方法
JPH03181133A (ja) 化合物半導体のエッチング方法
JPS6358923A (ja) 選択的結晶成長方法
Kim et al. One-step selective growth of GaAs on V-groove patterned GaAs substrates using CBr/sub 4/and CCl/sub 4
Schilling et al. Selective LPE-growth of ln 0.53 Ga 0.47 As on semi-insulating InP
Gouraud et al. Planarised selective regrowth of semi-insulating InP by LP-MOVPE using tertiarybutylchloride

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080321

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100321

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 15

EXPY Cancellation because of completion of term