JPH08280171A

JPH08280171A - 昇圧回路

Info

Publication number: JPH08280171A
Application number: JP7106903A
Authority: JP
Inventors: Riyouta Hashimoto; 量太橋本; Shinichi Kubozuka; 伸一久保塚; 淳志 ▲梁▼瀬; Atsushi Yanase
Original assignee: Mitsuba Electric Manufacturing Co Ltd
Current assignee: Mitsuba Corp
Priority date: 1995-04-06
Filing date: 1995-04-06
Publication date: 1996-10-22

Abstract

(57)【要約】【目的】入力電圧の変動にかかわらず常に一定の昇圧
電圧を得る。【構成】電圧入力端子Ｉvと電圧出力端子Ｏvとの間に
トランスの１次側コイルＬ１を接続し、１次側コイルＬ
１と電圧出力端子Ｏvとのノードに第１のコンデンサＣ
１を接続し、トランスの２次側コイルＬ２にその誘起電
圧により充電される第２のコンデンサＣ３を接続し、誘
起電圧にてオンしかつオン時に１次側コイルＬ１の電圧
出力端子側を接地するスイッチング用トランジスタＱ１
を設け、誘起電圧が所定電圧以上になったらトランジス
タをオフ状態にしかつ第２のコンデンサＣ３を充電する
ツェナーダイオードＺＤ１を２次側コイルに接続する。【効果】第２のコンデンサの充放電による発振作用に
よりトランジスタをオン・オフ制御して、充電電圧によ
る昇圧加算値を常に一定にすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、昇圧回路に関し、特
に、入力電圧の変動の影響を受けることのない昇圧回路
に関する。

【０００２】

【従来の技術】例えばモータをＦＥＴにより駆動するよ
うにした車載装置では、モータをＦＥＴの接地側に接続
して用いている。このようなＦＥＴのハイサイドドライ
ブ方式には、一般に、（１）ＰチャンネルＭＯＳ型ＦＥ
Ｔを使う場合と、（２）ＮチャンネルＭＯＳ型ＦＥＴと
チャージポンプとを組み合わせて使う場合と、（３）Ｎ
チャンネルＭＯＳ型ＦＥＴと昇圧コンバータとを組み合
わせて使う場合とがあるが、（１）の方式の場合にはコ
ストが増大し、（２）の場合には低電圧時にドライブで
きず、（３）の場合には回路が大型化するという不都合
がそれぞれにある。しかしながら、バッテリの電圧変動
による使用電圧範囲の広さや大電流をスイッチングする
ことを考慮する場合には、上記（３）のドライブ方式を
選択することになる。

【０００３】上記車載装置用ＦＥＴのハイサイドドライ
ブ方式を用いた回路図の一例を図２に示す。図２に於い
て、上記（３）の昇圧コンバータからなる昇圧回路３の
入力電圧端子Ｉvに電源としてのバッテリＢＴの正電圧
が入力し、昇圧回路３の出力電圧端子Ｏvに、ＦＥＴを
駆動するための一対のトランジスタＱ２・Ｑ３が直列に
接続されている。それら両トランジスタＱ２・Ｑ３間の
ノードがＦＥＴのゲートに接続されており、ＦＥＴのゲ
ート・ソース間にツェナーダイオードＺＤ２が接続され
ている。そして、ＦＥＴの接地側にモータなどの負荷２
が接続され、パルス波の信号により両トランジスタＱ２
・Ｑ３がオン・オフすることによりＦＥＴがデューティ
制御されるようになっている。

【０００４】上記昇圧回路３の出力電圧端子Ｏvには、
バッテリＢＴの使用電圧範囲に昇圧の目標となるＦＥＴ
のゲート・ソース間の印加電圧を加えた出力電圧を得ら
れるようにする。ここで、バッテリＢＴの電圧が低下す
ると、最大昇圧電圧から電圧低下分を引いた電圧がソー
ス〜出力電圧端子Ｏv間に印加される。この時、ＦＥＴ
保護用ツェナーダイオードＺＤ２があるため、ツェナー
ダイオードＺＤ２がオンしてＦＥＴを保護するが、昇圧
回路３にツェナー電流分の負担が掛かっていた。また、
異常にバッテリ電圧が高まった場合には昇圧回路３が働
かず、ＦＥＴが完全にオンしなくなり、大きく発熱して
破壊する虞があった。このように、入力電圧の変動によ
りゲート・ソース間の電圧が変動して使いずらい面があ
った。

【０００５】

【発明が解決しようとする課題】このような従来技術の
問題点に鑑み、本発明の主な目的は、入力電圧の変動の
影響を受けることなく常に一定の昇圧電圧を得られる昇
圧回路を提供することにある。

【０００６】

【課題を解決するための手段】このような目的は、本発
明によれば、電圧入力端子と電圧出力端子との間に接続
された１次側コイルを有するトランスと、前記１次側コ
イルと前記電圧出力端子とのノードに接続された第１の
コンデンサと、前記トランスの２次側コイルに接続され
かつ当該２次側コイルの誘起電圧により充電される第２
のコンデンサと、前記誘起電圧にてオンし得ると共に当
該オン時に前記１次側コイルの前記電圧出力端子側を接
地するためのスイッチング用トランジスタと、前記第２
のコンデンサを所定電圧に保持するた電圧規制素子とを
有することを特徴とする昇圧回路を提供することにより
達成される。

【０００７】

【作用】このようにすれば、電圧入力端子へ入力電圧が
印加されると、第１のコンデンサが充電されると共に２
次側コイルに発生する電圧によりスイッチング用トラン
ジスタがオンする。そのスイッチング用トランジスタの
オンにより１次側及び２次側コイルの両端電圧が入力電
圧になるが、第２のコンデンサが充電されると共にコレ
クタ電流が増加して、１次側コイルの電流が増加し、１
次側コイルの両端電圧が減少するため、ベース電流が減
少してトランジスタがオフになる。トランジスタのオフ
による１次側コイルの逆起電力により第１のコンデンサ
が充電されるため、第１のコンデンサの両端電圧は入力
電圧よりも大きい昇圧電圧となり、同様に２次側コイル
にも昇圧電圧が発生し、その昇圧電圧により第２のコン
デンサが充電される。そして、２次側コイルの発生電圧
が所定電圧以上になったら電圧規制素子によりトランジ
スタをオフ状態にして、１次側コイルの逆起電圧を小さ
くし、所定電圧未満の場合にはトランジスタをオン状態
にして、出力電圧を一定に制御することができる。

【０００８】

【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。

【０００９】図１は、本発明が適用された昇圧回路１を
含む従来例と同様の車載装置用ＦＥＴのハイサイドドラ
イブ方式を用いた回路図である。図１において前記実施
例と同様の部分については同一の符号を付してその詳し
い説明を省略する。

【００１０】本昇圧回路１の電圧入力端子Ｉvにバッテ
リＢＴの正電圧が入力し、その電圧出力端子Ｏvに従来
例と同様のハイサイドドライブ方式のＦＥＴを駆動する
ための一対のトランジスタＱ２・Ｑ３が直列に接続され
ている。なお、従来例ではトランジスタＱ３のコレクタ
がＦＥＴと負荷２とのノードに接続されていたが、本実
施例では接地ラインに接続されている。

【００１１】次に、昇圧回路１の構造について以下に示
す。電圧入力端子Ｉvと電圧出力端子Ｏvとの間には、ト
ランスの１次側コイルＬ１とダイオードＤ１とがこの順
に直列に接続されていると共に、ダイオードＤ１と電圧
出力端子Ｏvとのノードと接地ラインとの間に第１のコ
ンデンサＣ１が接続されている。また、１次側コイルＬ
１とダイオードＤ１とのノードにはスイッチング用トラ
ンジスタＱ１のコレクタが接続されており、トランジス
タＱ１のエミッタがシャント抵抗Ｒ１を介して接地され
ている。

【００１２】トランスの２次側コイルＬ２の一端とトラ
ンジスタＱ１のベースとの間にはコンデンサＣ２と抵抗
Ｒ２とがこの順に直列に接続されており、抵抗Ｒ２とト
ランジスタＱ１のベースとのノードにはベース電圧を規
制する電圧規制素子としてのツェナーダイオードＺＤ１
が接続されている。２次側コイルＬ２の他端が接地ライ
ンに接続されており、ツェナーダイオードＺＤ１と接地
ライン間との間には第２のコンデンサＣ２と抵抗Ｒ３と
が互いに並列に接続されている。そして、ツェナーダイ
オードＺＤ１と第２のコンデンサＣ３及び抵抗Ｒ３との
ノードが、逆方向のダイオードＤ２を介して２次側コイ
ルＬ２とコンデンサＣ２とのノードに接続されている。

【００１３】トランジスタＱ１のベースと接地ラインと
の間には、接地ラインに向けて順方向にされた一対のダ
イオードＤ３・Ｄ４が互いに直列に接続されている。な
お、トランジスタＱ１のベース・エミッタ間には両者間
の逆バイアス保護のためのダイオードＤ５が接続されて
いる。

【００１４】１次側コイルＬ１のバッテリＢＴ側とトラ
ンジスタＱ１のベースとの間には、起動抵抗Ｒ４が接続
されている。また、１次側コイルＬ１のバッテリＢＴ側
とダイオードＤ１及び電圧出力端子Ｏvのノードとの間
には、電圧入力時に第１のコンデンサＣ１を確実に充電
可能にするためのダイオードＤ６が接続されている。

【００１５】このようにして構成された昇圧回路１の作
動要領について以下に示す。なお、１次側コイルＬ１の
電圧入力端子Ｉv側に電圧Ｖ１が発生すると、同時に２
次側コイルＬ２に電圧Ｖ２が発生し、両コイルＬ１・Ｌ
２の巻線数を同じにすると電圧Ｖ２が電圧Ｖ１と同電圧
になる。

【００１６】まず、電圧入力端子Ｉvに電圧Ｖ１が印加
されると、ダイオードＤ６を介して第１のコンデンサＣ
１が瞬時に入力電圧Ｖ１まで充電される。また、起動抵
抗Ｒ４を介してトランジスタＱ１のベース電流が、起動
抵抗Ｒ４を例えば１００ｋΩ程度にすると少量流れる
が、１次側コイルＬ１のインダクタンスで０Ａから漸増
するため少しオンし掛かる。ここで、２次側コイルＬ２
に１次側コイルＬ１に発生した分の電圧が発生し、２次
側コイルＬ２からコンデンサＣ２・抵抗Ｒ２・トランジ
スタＱ１・抵抗Ｒ１を通って２次側コイルＬ２に戻るル
ープのベース電流が流れ、トランジスタＱ１がオン状態
になる。

【００１７】トランジスタＱ１がオンすると、１次側コ
イルＬ１の両端電圧が入力電圧Ｖ１とほぼ同じになり、
従って２次側コイルＬ２の両端にも同じ電圧が発生す
る。ここで、抵抗Ｒ２を介して流れるベース電流がコン
デンサＣ２により減少するが、コレクタ電流がリニアに
増加してｈ_FEの上限までコレクタ電流が増加するため、
コレクタ・エミッタ電圧Ｖ_CEが増加して、１次側コイル
の両端電圧が（Ｖ１−Ｖ_CE）で減少し、同様にベース電
流も減少することから、トランジスタＱ１は瞬時にオフ
状態になる。

【００１８】トランジスタＱ１がオフした際の１次側コ
イルＬ１の逆起電力により第１のコンデンサＣ１が充電
される。これにより、第１のコンデンサＣ１の両端電圧
が入力電圧Ｖ１よりも大きい電圧（Ｖ１＋ΔＶ）にな
り、ダイオードＤ１の影響を無視すると１次側コイルＬ
１の逆起電圧はΔＶ発生したことになる。すると、２次
側コイルＬ２にも、両極性が反転した電圧ΔＶが発生
し、２次側コイルＬ２から第２のコンデンサＣ３・ダイ
オードＤ２を通って２次側コイルＬ２に戻るループで第
２のコンデンサＣ３が充電される。上記電圧ΔＶが両コ
ンデンサＣ１・Ｃ３に充電される。

【００１９】ところで、１次側コイルＬ１のトランジス
タＱ１のオン期間中に蓄積されたエネルギがトランジス
タＱ１のオフ時に放出されるため、蓄積されたエネルギ
による電流がピーク値から徐々に低下し、第１のコンデ
ンサＣ１が充電されるが、この電流が０Ａになると、逆
起エネルギが無くなって０Ｖになる。すなわち、トラン
ジスタＱ１のコレクタ側電圧が入力電圧Ｖ１まで降下
し、２次側コイルＬ２の電圧は、−ΔＶから接地レベル
まで上昇する。すると、２次側コイルＬ２にトランスの
分布容量や残留エネルギなどによりリンギング（バック
スイング）が起こり、トランジスタＱ１をオンする方向
にベース電流が流れ、これがトリガーになってトランジ
スタＱ１が再度オン状態になる。また、コンデンサＣ２
に充電された電圧の放電の影響もある。

【００２０】上述したトランジスタＱ１のオン・オフの
繰り返しにより、両コンデンサＣ１・Ｃ３が徐々に充電
されていく。ここで、第２のコンデンサＣ３が、ツェナ
ーダイオードＺＤ１の電圧Ｖ_zにベース・エミッタ間の
電圧Ｖ_BEを加算した電圧（Ｖ_z＋Ｖ_BE）まで充電される
と、トランジスタＱ１のオン時に、すでにオンし掛かっ
ているツェナーダイオードＺＤ１がベース電流をカット
し始める。これは、第２のコンデンサＣ３にあっては、
２次側コイルＬ２からコンデンサＣ２・抵抗Ｒ２・ツェ
ナーダイオードＺＤ１・第２のコンデンサＣ３を通って
２次側コイルＬ２に戻るループで放電する状態になる。
すると、トランジスタＱ１のオン期間が短くなる。

【００２１】このようにして、第２のコンデンサＣ３の
電圧が上記値（Ｖ_z＋Ｖ_BE）になるようにトランジスタ
Ｑ１がオン・オフの各期間を変化させるように動作す
る。そして、前記したように両コイルＬ１・Ｌ２の巻数
を同一にしておくことにより、前記加算電圧ΔＶが第２
のコンデンサＣ３の電圧値Ｖ_C3になるため、出力電圧Ｖ
２は、

【００２２】Ｖ２＝Ｖ１＋Ｖ_C3＝Ｖ１＋Ｖ_z となる。この電圧Ｖ_zがＦＥＴのゲート・ソース間電圧
になり、その値は入力電圧Ｖ１の変動に左右されずに常
に一定になる。

【００２３】なお、本昇圧回路１において、一対のダイ
オードＤ３・Ｄ４は、トランジスタＱ１のベース・抵抗
Ｒ１間の電圧が設定値以下に降下すると、オン状態にな
ってトランジスタＱ１をオフ状態にするベース電流カッ
ト用ダブルダイオードである。また、抵抗Ｒ３には昇圧
回路１の負荷側と同程度の抵抗値のものを使用すること
により、第１のコンデンサＣ１と第２のコンデンサＣ３
との時定数を合わせることにより、電圧ΔＶの充放電を
同様に作用させている。

【００２４】

【発明の効果】このように本発明によれば、トランジス
タのオン・オフに伴ってトランスのコイルに逆起電圧を
発生させ、その電圧レベルを電圧規制素子により所定の
電圧に規制して、その所定電圧まで各コンデンサを充電
し、所定電圧まで第２のコンデンサが充電されたらトラ
ンジスタをオフして、トランジスタのオン・オフの各期
間を制御することから、所定の電圧を出力電圧の昇圧加
算値として常に一定になるように制御することができる
と共に、入力電圧範囲にかかわらずＦＥＴをハイサイド
方式でドライブできる回路を上記各素子により安価に構
成できる。

【図面の簡単な説明】

【図１】本発明に基づく昇圧回路を用いたＦＥＴのハイ
サイドドライブ方式の回路図。

【図２】従来のＦＥＴのハイサイドドライブ方式の回路
図。

【符号の説明】

１昇圧回路２負荷Ｌ１１次側コイルＬ２２次側コイルＣ１第１のコンデンサＣ３第２のコンデンサＱ１スイッチング用トランジスタＺＤ１ツェナーダイオード

Claims

【特許請求の範囲】

【請求項１】電圧入力端子と電圧出力端子との間に接
続された１次側コイルを有するトランスと、前記１次側
コイルと前記電圧出力端子とのノードに接続された第１
のコンデンサと、前記トランスの２次側コイルに接続さ
れかつ当該２次側コイルの誘起電圧により充電される第
２のコンデンサと、前記誘起電圧にてオンし得ると共に
当該オン時に前記１次側コイルの前記電圧出力端子側を
接地するためのスイッチング用トランジスタと、前記第
２のコンデンサを所定電圧に保持する電圧規制素子とを
有することを特徴とする昇圧回路。