JPH08279618A - Manufacture of thin film semiconductor device - Google Patents

Manufacture of thin film semiconductor device

Info

Publication number
JPH08279618A
JPH08279618A JP10474795A JP10474795A JPH08279618A JP H08279618 A JPH08279618 A JP H08279618A JP 10474795 A JP10474795 A JP 10474795A JP 10474795 A JP10474795 A JP 10474795A JP H08279618 A JPH08279618 A JP H08279618A
Authority
JP
Japan
Prior art keywords
thin film
forming
gate electrode
polycrystalline silicon
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10474795A
Other languages
Japanese (ja)
Inventor
Masahiro Fujino
昌宏 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10474795A priority Critical patent/JPH08279618A/en
Publication of JPH08279618A publication Critical patent/JPH08279618A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To markedly lessen a rear-side exposure time in a thin film semiconductor device manufacturing process and to restrain a thin film semiconductor device from dispersing in parasitic capacitance by a method wherein a thin polycrystalline silicon film is used as an active layer, and a thin bottom-gate type film transistor is formed through a rear-side exposure process. CONSTITUTION: A light shading gate electrode 2 is formed on the surface of a transparent substrate 1, a gate insulating film 3 is formed thereon, and furthermore a thin polycrystalline silicon film 4 is formed on the gate insulating film 3. Then, an insulating film 5 is formed on the thin polycrystalline silicon film 4, a photoresist film is formed thereon, and a photoresist pattern 6 is formed conforming to the gate electrode 2. Then, the photoresist pattern 6 is worked into a channel stopper 7 conforming to the gate electrode 2. Lastly, the thin polycrystaline silicon film 4 is dopes with impurities using the channel stopper 7 as a mask to provide a source region S and a drain region D. By this setup, a thin bottom-gate film transistor can be formed integrated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関する。より詳しくは、多結晶シリコン薄膜を活性
層とするボトムゲート型の薄膜トランジスタを裏面露光
により作成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device. More specifically, the present invention relates to a method of forming a bottom gate type thin film transistor having a polycrystalline silicon thin film as an active layer by backside exposure.

【0002】[0002]

【従来の技術】薄膜トランジスタを集積形成した薄膜半
導体装置は例えばアクティブマトリクス型液晶表示パネ
ルの駆動基板(能動素子基板)に好適であり、従来から
盛んに開発されている。薄膜トランジスタの活性層とし
ては非晶質シリコン薄膜や多結晶シリコン薄膜が代表的
に用いられている。又、薄膜トランジスタの構造として
はスタガ構造のボトムゲート型とトップゲート型が主と
して開発されている。これらは何れも電界効果型トラン
ジスタである。ボトムゲート型は透明基板の表面にゲー
ト電極をパタニング形成した後ゲート絶縁膜を介してそ
の上に活性層となる半導体薄膜を形成する。トップゲー
ト型は先に活性層となる半導体薄膜を透明基板上に成膜
した後、ゲート絶縁膜を介してその上にゲート電極をパ
タニングする。ボトムゲート型は製造プロセスが複雑に
なる一方信頼性の面で優れている。即ち、活性層がゲー
ト絶縁膜を介して透明基板から離間しているので基板に
含有された汚染物質の悪影響が少ない。これに対し、ト
ップゲート型は製造プロセスが比較的単純である一方、
信頼性の面で劣る。即ち、活性層が直接基板表面に接し
ているので汚染される可能性がある。
2. Description of the Related Art A thin film semiconductor device in which thin film transistors are integrated is suitable for, for example, a drive substrate (active element substrate) of an active matrix type liquid crystal display panel, and has been actively developed. Amorphous silicon thin films and polycrystalline silicon thin films are typically used as active layers of thin film transistors. As a structure of the thin film transistor, a bottom gate type and a top gate type having a stagger structure have been mainly developed. All of these are field effect transistors. In the bottom gate type, a gate electrode is patterned on the surface of a transparent substrate, and then a semiconductor thin film to be an active layer is formed on the gate electrode via a gate insulating film. In the top gate type, a semiconductor thin film to be an active layer is first formed on a transparent substrate, and then a gate electrode is patterned on the transparent substrate through a gate insulating film. The bottom gate type is superior in reliability while the manufacturing process is complicated. That is, since the active layer is separated from the transparent substrate via the gate insulating film, adverse effects of contaminants contained in the substrate are small. On the other hand, while the top gate type has a relatively simple manufacturing process,
Inferior in reliability. That is, since the active layer is in direct contact with the substrate surface, it may be contaminated.

【0003】[0003]

【発明が解決しようとする課題】非晶質シリコン薄膜を
活性層とする薄膜トランジスタは一般にボトムゲート構
造を採用している。この場合、製造プロセスを簡略化す
る為裏面露光処理が行なわれており、下地のゲート電極
をマスクとしてセルフアライメントで種々のパタニング
を行なう。しかしながら、非晶質シリコン薄膜は光透過
性がそれほど良くないので、裏面露光が長時間に渡ると
いう欠点がある。使用するフォトレジストの材質により
異なるが、例えば1分ないし2分の露光時間が必要であ
る。又、非晶質シリコン薄膜を活性層とする薄膜トラン
ジスタは移動度μが小さい為、(μ=0.2〜0.8cm
2 /Vs)画素電極スイッチング用の薄膜トランジスタに加
えその駆動回路を同一基板上に形成する事は極めて困難
である。従って、現実的には透明基板上に画素電極及び
スイッチング用の薄膜トランジスタを含む画面部のみを
形成し、駆動回路は外付けとしていた。例えば、外部駆
動ICをTAB等によってアクティブマトリクス型液晶
パネルに接続していた。仮に、駆動回路を同一基板上に
形成したとしても、通常のボトムゲート型薄膜トランジ
スタでは、フォトリソグラフィ工程の精度に起因するゲ
ート寄生容量のばらつきが大きい。その結果、駆動周波
数を著しく低下させたり、画質を劣化させてしまう。
A thin film transistor using an amorphous silicon thin film as an active layer generally adopts a bottom gate structure. In this case, backside exposure processing is performed to simplify the manufacturing process, and various patterning is performed by self-alignment using the underlying gate electrode as a mask. However, since the amorphous silicon thin film has not so good light transmittance, there is a drawback that the back surface exposure takes a long time. Although it depends on the material of the photoresist used, an exposure time of, for example, 1 to 2 minutes is required. In addition, since the mobility μ of a thin film transistor using an amorphous silicon thin film as an active layer is small, (μ = 0.2 to 0.8 cm
2 / Vs) It is extremely difficult to form a thin film transistor for pixel electrode switching and its drive circuit on the same substrate. Therefore, in reality, only the screen portion including the pixel electrode and the thin film transistor for switching is formed on the transparent substrate, and the driving circuit is externally attached. For example, an external drive IC is connected to an active matrix type liquid crystal panel by TAB or the like. Even if the drive circuit is formed on the same substrate, in a normal bottom gate type thin film transistor, there is a large variation in the gate parasitic capacitance due to the accuracy of the photolithography process. As a result, the driving frequency is remarkably lowered and the image quality is deteriorated.

【0004】[0004]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は多結晶シリコン薄膜を活性層とする
ボトムゲート型の薄膜トランジスタを高効率で且つ高精
密に作成する事を目的とする。かかる目的を達成する為
に以下の手段を講じた。即ち、本発明によれば薄膜半導
体装置は以下の工程により製造される。先ず、透明基板
の表面側に遮光性を有するゲート電極をパタニング形成
する第1工程を行なう。次に、該ゲート電極の上にゲー
ト絶縁膜を形成する第2工程を行なう。続いて、非晶質
シリコン薄膜に比べ光透過性に優れた多結晶シリコン薄
膜を該ゲート絶縁膜の上に成膜する第3工程を行なう。
さらに、該多結晶シリコン薄膜の上に絶縁物を成膜する
第4工程を行なう。この後、該絶縁物の上にフォトレジ
ストを成膜した後透明基板の裏面から該ゲート電極をマ
スクとしてセルフアライメントで該フォトレジストを露
光し、該ゲート電極に整合したフォトレジストパタンを
作成する第5工程を行なう。さらに、該フォトレジスト
パタンを介して該絶縁物をエッチングし該ゲート電極に
整合するチャネルストッパに加工する第6工程を行な
う。最後に、該チャネルストッパをマスクとしてセルフ
アライメントで不純物を該多結晶シリコン薄膜にドーピ
ングしてボトムゲート型の薄膜トランジスタを集積形成
する。
SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, an object of the present invention is to produce a bottom gate type thin film transistor having a polycrystalline silicon thin film as an active layer with high efficiency and high precision. To do. The following measures have been taken in order to achieve this object. That is, according to the present invention, the thin film semiconductor device is manufactured by the following steps. First, a first step of patterning a light-shielding gate electrode on the surface side of a transparent substrate is performed. Next, a second step of forming a gate insulating film on the gate electrode is performed. Subsequently, a third step of forming a polycrystalline silicon thin film, which has better light transmittance than the amorphous silicon thin film, on the gate insulating film is performed.
Further, a fourth step of forming an insulator on the polycrystalline silicon thin film is performed. After that, after forming a photoresist film on the insulator, the photoresist film is exposed from the back surface of the transparent substrate by self-alignment using the gate electrode as a mask to form a photoresist pattern aligned with the gate electrode. 5 steps are performed. Further, a sixth step of etching the insulator through the photoresist pattern and processing it into a channel stopper matching the gate electrode is performed. Finally, the polycrystalline silicon thin film is doped with impurities by self-alignment using the channel stopper as a mask to integrally form a bottom gate type thin film transistor.

【0005】好ましくは、前記第3工程は透明基板に規
定された画面領域及びこれを囲む周辺領域の両者に渡っ
て多結晶シリコン薄膜を成膜する。前記第7工程は該画
面領域にスイッチング用の薄膜トランジスタを集積形成
すると同時に該周辺領域にも薄膜トランジスタを集積形
成して該スイッチング用の薄膜トランジスタを駆動する
回路を作成する。この後、第8工程を行ない該スイッチ
ング用の薄膜トランジスタによりスイッチングされる画
素電極を画面領域に形成する。この様にして、画素部及
び周辺駆動回路部を一体的に形成した表示用薄膜半導体
装置が製造される。この装置を駆動基板としてアクティ
ブマトリクス型液晶表示装置を組み立てる場合には、予
め対向電極が形成された対向基板を所定の間隙を介して
該透明基板に接合し、該間隙に液晶を封入すれば良い。
Preferably, in the third step, a polycrystalline silicon thin film is formed on both the screen area defined on the transparent substrate and the peripheral area surrounding the screen area. In the seventh step, a thin film transistor for switching is formed in the screen area and a thin film transistor is formed in the peripheral area at the same time to form a circuit for driving the thin film transistor for switching. Then, an eighth step is performed to form a pixel electrode switched by the switching thin film transistor in the screen area. In this manner, a display thin film semiconductor device in which the pixel portion and the peripheral drive circuit portion are integrally formed is manufactured. When an active matrix type liquid crystal display device is assembled using this device as a drive substrate, the counter substrate on which the counter electrode is formed in advance is bonded to the transparent substrate through a predetermined gap, and liquid crystal is sealed in the gap. .

【0006】[0006]

【作用】本発明によれば、透明基板の表面側に金属膜等
遮光性を有するゲート電極をパタニングし、その上にゲ
ート絶縁膜を介して非晶質シリコン薄膜に比べ光透過性
に優れた多結晶シリコン薄膜を成膜している。下地のゲ
ート電極をマスクとしてセルフアライメントにより裏面
露光処理を行ない、多結晶シリコン薄膜の上にチャネル
ストッパを形成する。裏面露光を行なっているので、チ
ャネルストッパは下地のゲート電極に対し精密に整合す
る。このチャネルストッパをマスクとして不純物を多結
晶シリコン薄膜にドーピングしてボトムゲート型の薄膜
トランジスタを形成する。多結晶シリコン薄膜は非晶質
シリコン薄膜に比べ光透過性が優れているので、裏面露
光処理に要する時間を短縮でき、製造工程が効率化可能
である。チャネルストッパはゲート電極に対しセルフア
ライメントでパタニングされる為、両者のオフセットを
極力少なくでき、薄膜トランジスタの動作特性に悪影響
を及ぼす寄生容量を抑制可能である。又、ボトムゲート
型薄膜トランジスタが、非晶質シリコン薄膜に比べ移動
度に優れた多結晶シリコン薄膜を活性層としている為、
画素電極のスイッチング素子として用いられる他、同時
に周辺駆動回路を形成する事が可能である。
According to the present invention, a gate electrode having a light-shielding property such as a metal film is patterned on the surface side of a transparent substrate, and a light insulating property is superior to that of an amorphous silicon thin film through a gate insulating film formed thereon. A polycrystalline silicon thin film is formed. A backside exposure process is performed by self-alignment using the underlying gate electrode as a mask to form a channel stopper on the polycrystalline silicon thin film. Since the back surface is exposed, the channel stopper is precisely aligned with the underlying gate electrode. Using the channel stopper as a mask, impurities are doped into the polycrystalline silicon thin film to form a bottom gate type thin film transistor. Since the polycrystalline silicon thin film has better light transmittance than the amorphous silicon thin film, the time required for the back surface exposure processing can be shortened and the manufacturing process can be made efficient. Since the channel stopper is patterned by self-alignment with respect to the gate electrode, the offset between the two can be minimized, and the parasitic capacitance that adversely affects the operating characteristics of the thin film transistor can be suppressed. Further, since the bottom gate type thin film transistor uses a polycrystalline silicon thin film, which is superior in mobility as compared with an amorphous silicon thin film, as an active layer,
Besides being used as a switching element for a pixel electrode, a peripheral drive circuit can be formed at the same time.

【0007】[0007]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる薄膜半導体装置
製造方法の一例を示す工程図である。先ず工程(A)に
おいて、ガラス等からなる透明基板1の表面側に遮光性
を有するゲート電極2をパタニング形成する。例えば、
Mo,Ta等の金属又は合金をスパッタリング等により
成膜した後、フォトリソグラフィ及びエッチングを用い
て所定の形状にパタニングし、ゲート電極2に加工す
る。続いて、ゲート電極2の上にゲート絶縁膜3を形成
する。例えば、SiO2 ,SiN等をCVD法により成
膜してゲート絶縁膜3とする。あるいは、金属からなる
ゲート電極2の表面を陽極酸化して、ゲート絶縁膜3の
一部としても良い。さらに、非晶質シリコン薄膜に比べ
光透過性に優れた多結晶シリコン薄膜4をゲート絶縁膜
3の上に成膜する。例えば、CVD法で非晶質シリコン
薄膜を成膜した後、エキシマレーザ光を照射して一旦溶
融化し再結晶化を行なって高品質の多結晶シリコン薄膜
4に転換する。この後、多結晶シリコン薄膜4の上に絶
縁物5を成膜する。例えば、SiO2 をCVD法により
所定の膜厚で成膜し、絶縁物5を設ける。この絶縁物5
の上にフォトレジストを成膜した後、透明基板1の裏面
からゲート電極2をマスクとしてセルフアライメントで
フォトレジストを露光し、ゲート電極2に整合したフォ
トレジストパタン6を作成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a process chart showing an example of a method of manufacturing a thin film semiconductor device according to the present invention. First, in step (A), a gate electrode 2 having a light-shielding property is patterned on the surface side of a transparent substrate 1 made of glass or the like. For example,
After forming a metal or alloy such as Mo or Ta by sputtering or the like, it is patterned into a predetermined shape by using photolithography and etching and processed into the gate electrode 2. Then, the gate insulating film 3 is formed on the gate electrode 2. For example, the gate insulating film 3 is formed by depositing SiO 2 , SiN or the like by the CVD method. Alternatively, the surface of the gate electrode 2 made of metal may be anodized to be a part of the gate insulating film 3. Further, a polycrystalline silicon thin film 4 having a higher light transmittance than the amorphous silicon thin film is formed on the gate insulating film 3. For example, after forming an amorphous silicon thin film by the CVD method, excimer laser light is irradiated to once melt and recrystallize to convert into a high quality polycrystalline silicon thin film 4. After that, the insulator 5 is formed on the polycrystalline silicon thin film 4. For example, SiO 2 is formed into a film having a predetermined thickness by the CVD method and the insulator 5 is provided. This insulator 5
After forming a photoresist film on the above, the photoresist is exposed from the back surface of the transparent substrate 1 by self-alignment using the gate electrode 2 as a mask to form a photoresist pattern 6 aligned with the gate electrode 2.

【0008】工程(B)に進み、フォトレジストパタン
6を介して絶縁物5をエッチングし、ゲート電極2に整
合するチャネルストッパ7に加工する。フォトレジスト
パタン6は、裏面露光強度を調整する事で所望のサイズ
に形成する事が可能である。このフォトレジストパタン
6をマスクとして絶縁物5をエッチングする事で、チャ
ネルストッパ7の寸法を自在に制御可能である。裏面露
光による光の回折で、ゲート電極2のパタン内に入り込
んだ量をΔLとすると、ゲート電極2の幅W−2×ΔL
のサイズがチャネル長Lを決定する。通常、ΔLが小さ
いほど薄膜トランジスタのゲート寄生容量は少なくな
り、高性能な動作特性が得られる。
In step (B), the insulator 5 is etched through the photoresist pattern 6 to form a channel stopper 7 which is aligned with the gate electrode 2. The photoresist pattern 6 can be formed in a desired size by adjusting the back surface exposure intensity. By etching the insulator 5 using the photoresist pattern 6 as a mask, the dimensions of the channel stopper 7 can be freely controlled. If the amount of light entering the pattern of the gate electrode 2 by the diffraction of light by the backside exposure is ΔL, the width of the gate electrode 2 is W−2 × ΔL
Determines the channel length L. Generally, the smaller ΔL is, the smaller the gate parasitic capacitance of the thin film transistor becomes, and the higher performance operation characteristics can be obtained.

【0009】最後に工程(C)で、チャネルストッパ7
をマスクとしてセルフアライメントで不純物を多結晶シ
リコン薄膜4にドーピング(注入)してソース領域S及
びドレイン領域Dを設ける。これによりボトムゲート型
の薄膜トランジスタ(TFT)が集積形成される。不純
物の注入は例えばイオンドーピングにより行なわれる。
この方法では、原料気体をイオン化した後、質量分離を
行なう事なく加速して不純物を多結晶シリコン薄膜にド
ーピングする。大面積の薄膜半導体装置を製造する場合
にはこのイオンドーピング法が好適である。但し、本発
明はこれに限られるものではなく不純物注入方法として
イオンインプランテーションを用いる事もできる。この
方法では原料気体をイオン化した後、質量分離を行ない
加速して所望の不純物種のイオンをビーム状に多結晶シ
リコン薄膜に注入する。本明細書では何れの注入方法も
一括して不純物のドーピングと呼んでいる。この後、ド
レイン領域Dに接続してドレイン配線8Dをパタニング
し、ソース領域Sに接続してソース配線8Sをパタニン
グ形成する。
Finally, in step (C), the channel stopper 7
With the mask as a mask, the source region S and the drain region D are provided by doping (injecting) impurities into the polycrystalline silicon thin film 4 by self-alignment. As a result, bottom gate type thin film transistors (TFTs) are integrally formed. The implantation of impurities is performed by ion doping, for example.
In this method, after the source gas is ionized, the polycrystalline silicon thin film is doped with impurities by accelerating without mass separation. This ion doping method is suitable for manufacturing a large-area thin film semiconductor device. However, the present invention is not limited to this, and ion implantation can also be used as an impurity implantation method. In this method, after ionizing a source gas, mass separation is performed and acceleration is performed to inject ions of a desired impurity species into a polycrystalline silicon thin film in a beam shape. In this specification, all the implantation methods are collectively referred to as impurity doping. Then, the drain wiring 8D is connected to the drain region D to be patterned, and the source wiring 8S is connected to the source region S to be patterned.

【0010】図2は裏面露光処理の精度を評価する上で
多結晶シリコン薄膜と非晶質シリコン薄膜を比較したデ
ータを表わすグラフである。このグラフの横軸に露光量
(J/cm2 )をとり、縦軸に裏面露光による光の回折で
ゲートパタンに入り込んだ量ΔL(μm)を示してい
る。非晶質シリコン薄膜(a−Si)を活性層に用いる
場合、プロセス上安定したTFT特性を得る為、その膜
厚寸法は厚めに設定する必要があり、現実的には50nm
程度が必要である。これに対し、多結晶シリコン薄膜
(Poly−Si)をTFTの活性層に用いる場合、そ
の膜厚は30nm程度に設定可能である。一般に、ボトム
ゲート型TFTの寄生容量を抑制する為には、ΔLを1
μm以内に制御する必要がある。この場合、光吸収係数
の大きいa−Si膜を介した裏面露光量は、Poly−
Si膜の約4倍になり、露光処理が長時間必要になる。
この様に、ボトムゲート型のTFTを裏面露光プロセス
で形成する場合、活性層をa−Si膜からPoly−S
i膜に変えることで、露光量の著しい低減が図れる。
FIG. 2 is a graph showing data comparing the polycrystalline silicon thin film and the amorphous silicon thin film in evaluating the accuracy of the back surface exposure process. The horizontal axis of this graph represents the exposure amount (J / cm 2 ), and the vertical axis represents the amount ΔL (μm) that entered the gate pattern due to the diffraction of light by the backside exposure. When an amorphous silicon thin film (a-Si) is used for the active layer, it is necessary to set the film thickness dimension to a large value in order to obtain stable TFT characteristics in the process.
Degree is needed. On the other hand, when a polycrystalline silicon thin film (Poly-Si) is used for the active layer of the TFT, its thickness can be set to about 30 nm. Generally, ΔL is set to 1 in order to suppress the parasitic capacitance of the bottom gate type TFT.
It is necessary to control within μm. In this case, the back surface exposure amount through the a-Si film having a large light absorption coefficient is Poly-
This is about four times as large as that of a Si film, which requires a long exposure process.
Thus, when a bottom gate type TFT is formed by the backside exposure process, the active layer is formed from the a-Si film to the Poly-S.
By changing to the i film, the exposure amount can be remarkably reduced.

【0011】図3は、本発明にかかる薄膜半導体装置製
造方法の他の例を示す工程図である。基本的な工程は図
1に示した例と同様であり、対応する部分には対応する
参照番号を付して理解を容易にしている。本例では、透
明基板に設定された画面領域に画素電極及びそのスイッ
チング用の薄膜トランジスタを集積形成すると共に、同
一基板上に設定された周辺領域にスイッチング用の薄膜
トランジスタを駆動する回路を集積形成している。かか
る構成を有する薄膜半導体装置はアクティブマトリクス
型表示装置の能動素子基板として好適である。先ず工程
(A)で、透明基板1の表面に設定された画面領域Xに
ゲート電極2xをパタニング形成すると共に、同じく透
明基板1の表面に設定された周辺領域Yに他のゲート電
極2yを同時にパタニング形成する。これらのゲート電
極2x,2yを共通のゲート絶縁膜3で被覆する。さら
にこのゲート絶縁膜3の上に画面領域X及びこれを囲む
周辺領域Yの両者に渡って多結晶シリコン薄膜4を成膜
する。さらに多結晶シリコン薄膜4の上にSiO2 等か
らなる絶縁物5を成膜する。この絶縁物5の上にフォト
レジストを成膜した後、透明基板1の裏面からゲート電
極2x,2yをマスクとしてセルフアライメントでフォ
トレジストを露光し、各ゲート電極2x,2yに整合し
たフォトレジストパタン6x,6yを作成する。裏面露
光強度を適宜調整する事により、所望の寸法を有するフ
ォトレジストパタン6x,6yを形成できる。
FIG. 3 is a process drawing showing another example of the method for manufacturing a thin film semiconductor device according to the present invention. The basic steps are the same as in the example shown in FIG. 1, and corresponding parts are designated by corresponding reference numerals to facilitate understanding. In this example, a pixel electrode and a thin film transistor for switching the pixel electrode are integrated and formed in a screen area set on the transparent substrate, and a circuit for driving the switching thin film transistor is integrated and formed in a peripheral area set on the same substrate. There is. The thin film semiconductor device having such a configuration is suitable as an active element substrate of an active matrix display device. First, in step (A), a gate electrode 2x is patterned on a screen area X set on the surface of the transparent substrate 1, and another gate electrode 2y is simultaneously formed on a peripheral area Y also set on the surface of the transparent substrate 1. Patterning is formed. These gate electrodes 2x and 2y are covered with a common gate insulating film 3. Further, a polycrystalline silicon thin film 4 is formed on the gate insulating film 3 over both the screen region X and the peripheral region Y surrounding the screen region X. Further, an insulator 5 made of SiO 2 or the like is formed on the polycrystalline silicon thin film 4. After forming a photoresist film on the insulator 5, the photoresist is exposed from the back surface of the transparent substrate 1 by self-alignment using the gate electrodes 2x, 2y as a mask, and the photoresist pattern aligned with each gate electrode 2x, 2y. Create 6x and 6y. By properly adjusting the back surface exposure intensity, photoresist patterns 6x and 6y having desired dimensions can be formed.

【0012】工程(B)に進み、フォトレジストパタン
6x,6yをマスクとして絶縁物5をエッチングし、ゲ
ート電極2x,2yに夫々整合したチャネルストッパ7
x,7yに加工する。続いて工程(C)に進み、多結晶
シリコン薄膜4をアイランド状にパタニングし、素子領
域毎に分離する。続いて、各チャネルストッパ7x,7
yをマスクとしてセルフアライメントで不純物を多結晶
シリコン薄膜4に注入する。これにより、画面領域Xに
スイッチング用の薄膜トランジスタ(TFT−SW)が
集積形成されると共に、周辺領域Yにも薄膜トランジス
タ(TFT−CKT)を集積して、TFT−SWを駆動
する回路を作成する。ここでは、不純物としてP(燐)
をイオンドーピング又はイオンインプランテーションし
ており、Nチャネル型のTFT−SW及びTFT−CK
Tを形成している。不純物Pが注入された多結晶シリコ
ン薄膜4の部位が、各薄膜トランジスタのソース領域S
及びドレイン領域Dになる。この後、TFT−SWのソ
ース領域Sに接続してソース配線8Sを形成する。同時
にTFT−CKTのドレイン領域Dに接続してドレイン
配線8Dを形成すると共にソース領域Sに接続してソー
ス配線8Sを形成する。
Proceeding to step (B), the insulator 5 is etched using the photoresist patterns 6x and 6y as masks, and the channel stoppers 7 aligned with the gate electrodes 2x and 2y, respectively.
Process to x, 7y. Subsequently, in step (C), the polycrystalline silicon thin film 4 is patterned into an island shape to separate the element regions. Then, each channel stopper 7x, 7
Impurities are implanted into the polycrystalline silicon thin film 4 by self-alignment using y as a mask. As a result, a thin film transistor (TFT-SW) for switching is integrated and formed in the screen region X, and a thin film transistor (TFT-CKT) is also integrated in the peripheral region Y to form a circuit for driving the TFT-SW. Here, P (phosphorus) is used as an impurity.
Is ion-doped or ion-implanted to form N-channel TFT-SW and TFT-CK.
Forming a T. The portion of the polycrystalline silicon thin film 4 into which the impurity P is injected is the source region S of each thin film transistor.
And the drain region D. After that, the source wiring 8S is formed by connecting to the source region S of the TFT-SW. At the same time, the drain wiring 8D is formed by connecting to the drain region D of the TFT-CKT, and the source wiring 8S is formed by connecting to the source region S.

【0013】最後に工程(E)において、TFT−SW
及びTFT−CKTをPSG等からなる層間絶縁膜9で
被覆する。この層間絶縁膜9にコンタクトホールを開口
し、TFT−SWのドレイン領域Dを一部露出する。層
間絶縁膜9の上にITO等からなる透明導電膜をスパッ
タリング等により成膜した後、フォトリソグラフィ及び
エッチングにより所定の形状にパタニングして画素電極
10を形成する。この画素電極10はTFT−SWのド
レイン領域Dに電気接続しており、TFT−SWにより
スイッチング駆動される。この様にして、活性層として
多結晶シリコン薄膜4を用いる事により、同一の透明基
板1上に画素部及び駆動回路部を形成する事が可能にな
る。かかる構成を有する薄膜半導体装置はアクティブマ
トリクス型表示装置の組み立てに用いられる。この場合
には、予め対向電極が形成された対向基板を所定の間隙
を介して透明基板1に接合し、この間隙に液晶を封入す
れば良い。
Finally, in step (E), the TFT-SW
And the TFT-CKT is covered with an interlayer insulating film 9 made of PSG or the like. A contact hole is opened in the interlayer insulating film 9 to partially expose the drain region D of the TFT-SW. A transparent conductive film made of ITO or the like is formed on the interlayer insulating film 9 by sputtering or the like, and then patterned into a predetermined shape by photolithography and etching to form the pixel electrode 10. The pixel electrode 10 is electrically connected to the drain region D of the TFT-SW and is switching-driven by the TFT-SW. In this way, by using the polycrystalline silicon thin film 4 as the active layer, it becomes possible to form the pixel section and the drive circuit section on the same transparent substrate 1. The thin film semiconductor device having such a structure is used for assembling an active matrix type display device. In this case, the counter substrate on which the counter electrode is formed in advance may be bonded to the transparent substrate 1 through a predetermined gap, and the liquid crystal may be sealed in this gap.

【0014】図4は、本発明に従って製造された薄膜半
導体装置の別の例を示す模式的な部分断面図である。基
本的な構成は、図3の(E)に示したものと同様であ
り、対応する部分には対応する参照番号を付して理解を
容易にしている。図3の(E)に示した構造は、周辺領
域YにNチャネル型のTFT−CKTのみを形成し駆動
回路を構成していた。これに対し、図4に示した例で
は、周辺領域YにはNチャネル型の薄膜トランジスタ
(Nch−TFT−CKT)に加え、Pチャネル型の薄
膜トランジスタ(Pch−TFT−CKT)が集積形成
されている。この様に、本例ではCMOSを用いて駆動
回路部を構成している。本例の場合、先ずN型の不純物
(例えばP)をイオンドーピングし、TFT−SWのド
レイン領域D、ソース領域SとNch−TFT−CKT
のドレイン領域D及びソース領域Sを形成する。続い
て、P型の不純物(例えばB)を選択的にイオンドーピ
ンし、Pch−TFT−CKTのドレイン領域D及びソ
ース領域Sを形成する。この後、ソース配線8S、ドレ
イン配線8D、画素電極10をパタニング形成する事に
より、同一基板1上に画素部と駆動回路部を形成する事
ができる。本例でもゲート電極2x,2yn,2ypを
マスクとした裏面露光処理により夫々対応するチャネル
ストッパ7x,7yn,7ypを作成している。従っ
て、従来行なっていたフォトリソグラフィ工程の合わせ
精度に依存する事なく、露光強度を適当な値に設定する
事で、ΔLを1μm以内に制御可能である。従って、各
TFTの寄生容量を著しく低減可能であると共に、寄生
容量のばらつきも抑える事ができ、画質の向上が達成で
きる。
FIG. 4 is a schematic partial sectional view showing another example of a thin film semiconductor device manufactured according to the present invention. The basic structure is similar to that shown in FIG. 3E, and corresponding parts are designated by corresponding reference numerals to facilitate understanding. In the structure shown in FIG. 3E, only the N-channel TFT-CKT is formed in the peripheral region Y to form the drive circuit. On the other hand, in the example shown in FIG. 4, in the peripheral region Y, in addition to the N-channel type thin film transistor (Nch-TFT-CKT), the P-channel type thin film transistor (Pch-TFT-CKT) is integratedly formed. . Thus, in this example, the CMOS is used to form the drive circuit unit. In the case of this example, first, an N-type impurity (for example, P) is ion-doped, and the drain region D and the source region S of the TFT-SW and the Nch-TFT-CKT are formed.
A drain region D and a source region S are formed. Subsequently, a P-type impurity (for example, B) is selectively ion-doped to form the drain region D and the source region S of the Pch-TFT-CKT. After that, by patterning the source wiring 8S, the drain wiring 8D, and the pixel electrode 10, the pixel portion and the driving circuit portion can be formed on the same substrate 1. Also in this example, the corresponding channel stoppers 7x, 7yn, and 7yp are formed by the back surface exposure process using the gate electrodes 2x, 2yn, and 2yp as masks. Therefore, ΔL can be controlled within 1 μm by setting the exposure intensity to an appropriate value without depending on the alignment accuracy of the photolithography process that has been conventionally performed. Therefore, the parasitic capacitance of each TFT can be remarkably reduced, the variation in the parasitic capacitance can be suppressed, and the image quality can be improved.

【0015】図5は、本発明にかかる薄膜半導体装置製
造方法のさらに別の例を示す工程図である。基本的には
図3に示した例と同様であり、対応する部分には対応す
る参照番号を付して理解を容易にしている。本例では、
画面領域Xに形成する薄膜トランジスタのリーク電流を
抑制する為、LDD構造を採用している。これに対し、
周辺領域Yに形成される薄膜トランジスタについては十
分な駆動電流を確保する為、LDD領域を採用していな
い。この場合、先ず工程(A)に示す様に、チャネルス
トッパ7xに重ねてフォトレジストパタン11を形成す
る。一方、チャネルストッパ7yには何らフォトレジス
トパタンを重ねて形成しない。この状態で、N型の不純
物を高濃度で多結晶シリコン薄膜4に注入する。この結
果、ドレイン領域D及びソース領域Sが形成される。次
に工程(B)に進み、使用済みとなったフォトレジスト
パタン11を除去する。この状態で、N型の不純物を比
較的低濃度でイオン照射し、先にフォトレジストパタン
11でマスクされていた領域に注入する。この結果、画
面領域XにはLDD構造を有する薄膜トランジスタ(L
DD−TFT−SW)が形成される。一方、周辺領域Y
には通常の構造を有するボトムゲート型のTFT−CK
Tが形成される。
FIG. 5 is a process drawing showing still another example of the method for manufacturing a thin film semiconductor device according to the present invention. Basically, it is similar to the example shown in FIG. 3, and corresponding parts are given corresponding reference numerals to facilitate understanding. In this example,
The LDD structure is adopted in order to suppress the leak current of the thin film transistor formed in the screen region X. In contrast,
The LDD region is not used for the thin film transistor formed in the peripheral region Y in order to secure a sufficient drive current. In this case, first, as shown in step (A), a photoresist pattern 11 is formed so as to overlap the channel stopper 7x. On the other hand, no photoresist pattern is overlaid on the channel stopper 7y. In this state, N-type impurities are implanted at high concentration into the polycrystalline silicon thin film 4. As a result, the drain region D and the source region S are formed. Next, in step (B), the used photoresist pattern 11 is removed. In this state, N-type impurities are ion-irradiated at a relatively low concentration and implanted into the region previously masked with the photoresist pattern 11. As a result, the thin film transistor (L
DD-TFT-SW) is formed. On the other hand, the peripheral area Y
Is a bottom gate type TFT-CK having a normal structure
T is formed.

【0016】最後に図6は、本発明に従って製造された
薄膜半導体装置を用いて組み立てられたアクティブマト
リクス型表示装置の一例を示している。図示する様に、
本表示装置は透明基板101と対向基板102と両者の
間に保持された液晶103とを備えたパネル構造を有す
る。透明基板101には画素部104と駆動回路部とが
集積形成されている。駆動回路部は垂直駆動回路105
と水平駆動回路106とに分かれている。又、透明基板
101の周辺部上端には外部接続用の端子部107が形
成されている。端子部107は配線108を介して垂直
駆動回路105及び水平駆動回路106に接続してい
る。画素部104には互いに交差するゲート配線109
及び信号配線110が形成されている。ゲート配線10
9は垂直駆動回路105に接続し、信号配線110は水
平駆動回路106に接続している。ゲート配線109と
信号配線110の交差部には画素電極111及びこれを
スイッチング駆動する薄膜トランジスタ112が形成さ
れている。薄膜トランジスタ112のドレイン領域は対
応する画素電極111に接続し、ソース領域は対応する
信号配線110に接続し、ゲート電極は対応するゲート
配線109に接続している。
Finally, FIG. 6 shows an example of an active matrix type display device assembled using the thin film semiconductor device manufactured according to the present invention. As shown
The display device has a panel structure including a transparent substrate 101, a counter substrate 102, and a liquid crystal 103 held between them. A pixel portion 104 and a driving circuit portion are integrated and formed on the transparent substrate 101. The drive circuit unit is the vertical drive circuit 105.
And a horizontal drive circuit 106. Further, a terminal portion 107 for external connection is formed on the upper end of the peripheral portion of the transparent substrate 101. The terminal portion 107 is connected to the vertical drive circuit 105 and the horizontal drive circuit 106 via the wiring 108. In the pixel portion 104, gate wirings 109 intersecting each other
And the signal wiring 110 is formed. Gate wiring 10
9 is connected to the vertical drive circuit 105, and the signal wiring 110 is connected to the horizontal drive circuit 106. A pixel electrode 111 and a thin film transistor 112 for switching and driving the pixel electrode 111 are formed at the intersection of the gate line 109 and the signal line 110. The drain region of the thin film transistor 112 is connected to the corresponding pixel electrode 111, the source region is connected to the corresponding signal line 110, and the gate electrode is connected to the corresponding gate line 109.

【0017】[0017]

【発明の効果】以上説明した様に、本発明によれば、活
性層として多結晶シリコン薄膜を採用し、裏面露光処理
を用いてボトムゲート型の薄膜トランジスタを形成して
いる。非晶質シリコン薄膜に比べ光透過性に優れた多結
晶シリコン薄膜を用いている為、裏面露光時間の大幅な
短縮が可能になる。裏面露光によってゲート電極のパタ
ンに対するセルフアライメントが可能になり、薄膜トラ
ンジスタの寄生容量のばらつきを抑制できる。裏面露光
により薄膜トランジスタの寄生容量のばらつきを抑える
事ができる為、同一基板上に画素部と駆動回路部を形成
する事が可能になり、コンパクトで高画質のアクティブ
マトリクス型液晶ディスプレイを実現できる。
As described above, according to the present invention, a polycrystalline silicon thin film is used as an active layer, and a back gate exposure process is used to form a bottom gate type thin film transistor. Since a polycrystalline silicon thin film, which is superior in light transmittance to an amorphous silicon thin film, is used, the back surface exposure time can be greatly shortened. The back surface exposure enables self-alignment with respect to the pattern of the gate electrode, and can suppress variations in parasitic capacitance of thin film transistors. Since back surface exposure can suppress variations in parasitic capacitance of thin film transistors, it is possible to form a pixel portion and a drive circuit portion on the same substrate, and it is possible to realize a compact and high quality active matrix liquid crystal display.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる薄膜半導体装置製造方法の一例
を示す工程図である。
FIG. 1 is a process chart showing an example of a method of manufacturing a thin film semiconductor device according to the present invention.

【図2】裏面露光量とチャネル寸法のオフセット量ΔL
との関係を示すグラフである。
[FIG. 2] Offset amount ΔL of backside exposure amount and channel size
It is a graph which shows the relationship with.

【図3】本発明にかかる薄膜半導体装置製造方法の他の
例を示す工程図である。
FIG. 3 is a process drawing showing another example of the method for manufacturing a thin film semiconductor device according to the present invention.

【図4】本発明にかかる薄膜半導体装置製造方法の別の
例を示す模式図である。
FIG. 4 is a schematic view showing another example of the method for manufacturing a thin film semiconductor device according to the present invention.

【図5】本発明にかかる薄膜半導体装置製造方法のさら
に別の例を示す工程図である。
FIG. 5 is a process drawing showing still another example of the method for manufacturing a thin film semiconductor device according to the present invention.

【図6】本発明に従って製造された薄膜半導体装置を用
いて組み立てられたアクティブマトリクス型液晶表示装
置の一例を示す模式的な斜視図である。
FIG. 6 is a schematic perspective view showing an example of an active matrix type liquid crystal display device assembled using the thin film semiconductor device manufactured according to the present invention.

【符号の説明】[Explanation of symbols]

1 透明基板 2 ゲート電極 3 ゲート絶縁膜 4 多結晶シリコン薄膜 5 絶縁物 6 フォトレジストパタン 7 チャネルストッパ 1 Transparent Substrate 2 Gate Electrode 3 Gate Insulating Film 4 Polycrystalline Silicon Thin Film 5 Insulator 6 Photoresist Pattern 7 Channel Stopper

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 透明基板の表面側に遮光性を有するゲー
ト電極をパタニング形成する第1工程と、 該ゲート電極の上にゲート絶縁膜を形成する第2工程
と、 非晶質シリコン薄膜に比べ光透過性に優れた多結晶シリ
コン薄膜を該ゲート絶縁膜の上に成膜する第3工程と、 該多結晶シリコン薄膜の上に絶縁物を成膜する第4工程
と、 該絶縁物の上にフォトレジストを成膜した後透明基板の
裏面から該ゲート電極をマスクとしてセルフアライメン
トで該フォトレジストを露光し、該ゲート電極に整合し
たフォトレジストパタンを作成する第5工程と、 該フォトレジストパタンを介して該絶縁物をエッチング
し、該ゲート電極に整合するチャネルストッパに加工す
る第6工程と、 該チャネルストッパをマスクとしてセルフアライメント
で不純物を該多結晶シリコン薄膜にドーピングしてボト
ムゲート型の薄膜トランジスタを集積形成する第7工程
とを行なう薄膜半導体装置の製造方法。
1. A first step of patterning a gate electrode having a light-shielding property on the surface side of a transparent substrate, a second step of forming a gate insulating film on the gate electrode, and comparing with an amorphous silicon thin film. A third step of forming a polycrystalline silicon thin film having excellent light transmittance on the gate insulating film; a fourth step of forming an insulator on the polycrystalline silicon thin film; and a step of forming an insulator on the insulator. A fifth step of forming a photoresist pattern aligned with the gate electrode by exposing the photoresist by self-alignment from the back surface of the transparent substrate using the gate electrode as a mask after forming a photoresist film on the transparent substrate, and the photoresist pattern. The sixth step of etching the insulator through the groove to process it into a channel stopper that aligns with the gate electrode, and impurities by self-alignment using the channel stopper as a mask. 7. A method of manufacturing a thin film semiconductor device, which comprises performing a seventh step of integrally forming a bottom gate type thin film transistor by doping a polycrystalline silicon thin film.
【請求項2】 前記第3工程は透明基板に規定された画
面領域及びこれを囲む周辺領域の両者に渡って多結晶シ
リコン薄膜を成膜し、前記第7工程は該画面領域にスイ
ッチング用の薄膜トランジスタを集積形成すると同時に
該周辺領域にも薄膜トランジスタを集積して該スイッチ
ング用の薄膜トランジスタを駆動する回路を作成し、加
えて第8工程を行ない該スイッチング用の薄膜トランジ
スタによりスイッチングされる画素電極を画面領域に形
成する事を特徴とする請求項1記載の薄膜半導体装置の
製造方法。
2. The third step forms a polycrystalline silicon thin film over both the screen area defined on the transparent substrate and the peripheral area surrounding the transparent area, and the seventh step comprises switching for switching on the screen area. A circuit for driving the switching thin film transistor by forming a thin film transistor in the peripheral region at the same time as forming the thin film transistor is formed, and in addition, the eighth step is performed to form the pixel electrode switched by the switching thin film transistor in the screen region. The method for manufacturing a thin film semiconductor device according to claim 1, wherein the thin film semiconductor device is formed.
【請求項3】 透明基板の表面側に遮光性を有するゲー
ト電極をパタニング形成する第1工程と、 該ゲート電極の上にゲート絶縁膜を形成する第2工程
と、 非晶質シリコン薄膜に比べ光透過性に優れた多結晶シリ
コン薄膜を該ゲート絶縁膜の上に成膜する第3工程と、 該多結晶シリコン薄膜の上に絶縁物を成膜する第4工程
と、 該絶縁物の上にフォトレジストを成膜した後透明基板の
裏面から該ゲート電極をマスクとしてセルフアライメン
トで該フォトレジストを露光し、該ゲート電極に整合し
たフォトレジストパタンを作成する第5工程と、 該フォトレジストパタンを介して該絶縁物をエッチング
し、該ゲート電極に整合するチャネルストッパに加工す
る第6工程と、 該チャネルストッパをマスクとしてセルフアライメント
で不純物を該多結晶シリコン薄膜にドーピングしてボト
ムゲート型の薄膜トランジスタを集積形成する第7工程
と、 該薄膜トランジスタに接続して画素電極を形成する第8
工程と、 予め対向電極が形成された対向基板を所定の間隙を介し
て該透明基板に接合し、該間隙に液晶を封入する第9工
程とを行なうアクティブマトリクス型表示装置の製造方
法。
3. A first step of patterning a gate electrode having a light-shielding property on the surface side of a transparent substrate, a second step of forming a gate insulating film on the gate electrode, and comparing with an amorphous silicon thin film. A third step of forming a polycrystalline silicon thin film having excellent light transmittance on the gate insulating film; a fourth step of forming an insulator on the polycrystalline silicon thin film; and a step of forming an insulator on the insulator. A fifth step of forming a photoresist pattern aligned with the gate electrode by exposing the photoresist by self-alignment from the back surface of the transparent substrate using the gate electrode as a mask after forming a photoresist film on the transparent substrate, and the photoresist pattern. The sixth step of etching the insulator through the groove to process it into a channel stopper that aligns with the gate electrode, and impurities by self-alignment using the channel stopper as a mask. Seventh step of integrally forming a bottom gate type thin film transistor by doping the polycrystalline silicon thin film, and eighth step of connecting to the thin film transistor to form a pixel electrode
A method for manufacturing an active matrix type display device, comprising: a step of bonding a counter substrate on which a counter electrode is formed in advance to the transparent substrate through a predetermined gap, and filling a liquid crystal in the gap.
JP10474795A 1995-04-04 1995-04-04 Manufacture of thin film semiconductor device Pending JPH08279618A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10474795A JPH08279618A (en) 1995-04-04 1995-04-04 Manufacture of thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10474795A JPH08279618A (en) 1995-04-04 1995-04-04 Manufacture of thin film semiconductor device

Publications (1)

Publication Number Publication Date
JPH08279618A true JPH08279618A (en) 1996-10-22

Family

ID=14389095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10474795A Pending JPH08279618A (en) 1995-04-04 1995-04-04 Manufacture of thin film semiconductor device

Country Status (1)

Country Link
JP (1) JPH08279618A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952021B2 (en) 2000-04-06 2005-10-04 Sony Corporation Thin-film transistor and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952021B2 (en) 2000-04-06 2005-10-04 Sony Corporation Thin-film transistor and method for making the same

Similar Documents

Publication Publication Date Title
US5877514A (en) Liquid crystal display device integrated with driving circuit and method for fabricating the same
US5940151A (en) Liquid crystal display and method for fabricating the same
US6300174B1 (en) Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof
JPH05142577A (en) Matrix circuit driving device
US20010052598A1 (en) Display device and semiconductor device having laser annealed semiconductor elements
JPH10189998A (en) Thin-film semiconductor device for display and its manufacture
JPH0945930A (en) Thin film transistor and its manufacture
US5767531A (en) Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus
JP2008015461A (en) Liquid crystal display and method for fabricating the same
JPH06326314A (en) Thin film transistor and its manufacture
JPH10256554A (en) Thin film transistor and manufacture thereof
US20040252250A1 (en) Liquid crystal display device and method of manufacturing the same
JP3005918B2 (en) Active matrix panel
JP2001264798A (en) Active matrix substrate and optical modulation device using the same
JPH08160464A (en) Liquid crystal display device
US7602454B2 (en) Liquid crystal display and method for fabricating the same
JPH08279615A (en) Manufacture of thin display film semiconductor device
JPH0864830A (en) Active matrix substrate and method of fabrication thereof
JPH0697441A (en) Manufacture of thin film transistor
JPH08279618A (en) Manufacture of thin film semiconductor device
JPH07263698A (en) Thin film transistor and its manufacture
JPH08316489A (en) Manufacture of thin film semiconductor device
JP2934717B2 (en) Matrix circuit driving device and method of manufacturing the same
JP2000098420A (en) Active matrix type liquid crystal display device
JP3816623B2 (en) Active matrix liquid crystal display device