JPH08277200A - 結晶基板加工の改良 - Google Patents
結晶基板加工の改良Info
- Publication number
- JPH08277200A JPH08277200A JP8052013A JP5201396A JPH08277200A JP H08277200 A JPH08277200 A JP H08277200A JP 8052013 A JP8052013 A JP 8052013A JP 5201396 A JP5201396 A JP 5201396A JP H08277200 A JPH08277200 A JP H08277200A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etchant
- layer
- silicon
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 本発明はシリコン基板上のエッチング特性の
形成に対する改良された方法を指向するものである。 【解決手段】 光学部品の配置に対する表面特性を有す
るシリコン基板を包含するマルチチップモジュールを生
産する方法であり、エッチング液を使用する前に有機誘
電体を基板に塗布することにより相互接続を形成するこ
とができることを特徴とする。
形成に対する改良された方法を指向するものである。 【解決手段】 光学部品の配置に対する表面特性を有す
るシリコン基板を包含するマルチチップモジュールを生
産する方法であり、エッチング液を使用する前に有機誘
電体を基板に塗布することにより相互接続を形成するこ
とができることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は単結晶基板上の電気光学
部品の製造に関するもので、より詳細には、エッチング
液の使用によるシリコンの精密な機械加工に関するもの
である。
部品の製造に関するもので、より詳細には、エッチング
液の使用によるシリコンの精密な機械加工に関するもの
である。
【０００２】
【従来の技術】単結晶シリコン及びかかる単結晶基板上
に堆積された層の正確な機械加工は多くの光学−電気部
品の生産に重要である。典型的には、マルチチップモジ
ュール基板等の基板の加工において精密な機械加工の特
質が、例えばファイバー、球体レンズ等の光学部品の搭
載又はセンサーの製造等の用途に要求される。基板上で
は、高及び低両方のインピーダンス伝導パターンの提供
により電気回路が形成される。
に堆積された層の正確な機械加工は多くの光学−電気部
品の生産に重要である。典型的には、マルチチップモジ
ュール基板等の基板の加工において精密な機械加工の特
質が、例えばファイバー、球体レンズ等の光学部品の搭
載又はセンサーの製造等の用途に要求される。基板上で
は、高及び低両方のインピーダンス伝導パターンの提供
により電気回路が形成される。
【０００３】光学部品は、エッチングされたピット中に
搭載された球体レンズ或いはエッチングされた溝内に搭
載された等級インデックスレンズ又は光学ファイバーの
末端である。このように位置する他の光学部品の例に
は、光学アイソレーター又はプレーナー導波管部品があ
る。光学部品がこのような形態で位置することの１つの
利点は、電気光学部品に関してそれが提供するであろう
寸法的な安定性であり、更なる利点はそれが提供する位
置決めの正確さである。
搭載された球体レンズ或いはエッチングされた溝内に搭
載された等級インデックスレンズ又は光学ファイバーの
末端である。このように位置する他の光学部品の例に
は、光学アイソレーター又はプレーナー導波管部品があ
る。光学部品がこのような形態で位置することの１つの
利点は、電気光学部品に関してそれが提供するであろう
寸法的な安定性であり、更なる利点はそれが提供する位
置決めの正確さである。
【０００４】シリコンを機械加工する１つの方法には、
結晶学的エッチングによるＶ字溝の形成がある。典型的
に窒化シリコンであるマスクを単結晶基板上に画成する
ためにホトリソグラフィー処理が使用される。次に基板
中にＶ字溝を形成するために、異方性エッチング法が使
用される。基板の処理は通常はマスキングから始まり、
異方性エッチング段階により基板上にＶ字溝又はピット
のパターンが形成される。エッチング終了後には、伝導
回路及び構成部品搭載部位用のパターンを形成するプロ
セスが更に必要となる。構成部分製造プロセスの最後に
シリコンを機械加工することにはそれ相応の利点があ
り、それは基本的に基板がもはや実質的に平坦ではなく
なった際に基板層を正確にパターニングすることの困難
性に起因するものである。そのような特徴の存在により
フォトレジスト厚の相当な変化が発生する場合があり不
正確なパターニングにつながる。
結晶学的エッチングによるＶ字溝の形成がある。典型的
に窒化シリコンであるマスクを単結晶基板上に画成する
ためにホトリソグラフィー処理が使用される。次に基板
中にＶ字溝を形成するために、異方性エッチング法が使
用される。基板の処理は通常はマスキングから始まり、
異方性エッチング段階により基板上にＶ字溝又はピット
のパターンが形成される。エッチング終了後には、伝導
回路及び構成部品搭載部位用のパターンを形成するプロ
セスが更に必要となる。構成部分製造プロセスの最後に
シリコンを機械加工することにはそれ相応の利点があ
り、それは基本的に基板がもはや実質的に平坦ではなく
なった際に基板層を正確にパターニングすることの困難
性に起因するものである。そのような特徴の存在により
フォトレジスト厚の相当な変化が発生する場合があり不
正確なパターニングにつながる。
【０００５】
【発明が解決しようとする課題】かかる光学電気部品に
おいては高及び低両方のインピーダンスの電気的相互接
続がしばしば要求される。高インピーダンスの相互接続
は従来相当の誘電厚を必要とする。無機誘電体による製
造も可能ではあるが、これはその厚い層を堆積し及びパ
ターニングすることに付随する問題に起因して好ましく
ない。この点に関しては、本発明者は高インピーダンス
回路の製造を非常に単純化できる有機誘電体を用いてき
た。
おいては高及び低両方のインピーダンスの電気的相互接
続がしばしば要求される。高インピーダンスの相互接続
は従来相当の誘電厚を必要とする。無機誘電体による製
造も可能ではあるが、これはその厚い層を堆積し及びパ
ターニングすることに付随する問題に起因して好ましく
ない。この点に関しては、本発明者は高インピーダンス
回路の製造を非常に単純化できる有機誘電体を用いてき
た。
【０００６】高インピーダンス相互接続レベル及び有機
誘電体の上に無機誘電体の最終保護層が必要となる。高
インピーダンス相互接続及びこの保護層の堆積及びパタ
ーニングから発生する問題が１つある。それはぬれパッ
ド層(wettable pad layers)、低インピーダンス誘電体
及び露出したシリコンから、これらの敏感な層にダメー
ジを与える可能性のある望ましくない金属及び誘電体を
除去することである。
誘電体の上に無機誘電体の最終保護層が必要となる。高
インピーダンス相互接続及びこの保護層の堆積及びパタ
ーニングから発生する問題が１つある。それはぬれパッ
ド層(wettable pad layers)、低インピーダンス誘電体
及び露出したシリコンから、これらの敏感な層にダメー
ジを与える可能性のある望ましくない金属及び誘電体を
除去することである。
【０００７】シリコンエッチングは、たいてい、殆どの
物質に対して攻撃的である。エッチング液により容易に
は攻撃されない物質でさえ、それに露出された界面は弱
体化している場合がある。そのような部分は無機誘電体
により評価できる形状の被膜のレベルによりしばしば検
出される。かかる部分は高インピーダンス誘電体の端で
ある。それ故、基板を選択的に保護するようにパターニ
ングできる無機誘電体保護層が使用される。ハンダ堆積
及びシリコンエッチングの後、この保護層を他の層に悪
影響を与えることなく酸素を基とするプラズマ中で取り
除くことが可能である。かかる保護層はハンダ堆積及び
シリコン機械加工の後に、更なるホトリソグラフ工程を
経ることなくモジュールを完成させうるという利点を有
する。
物質に対して攻撃的である。エッチング液により容易に
は攻撃されない物質でさえ、それに露出された界面は弱
体化している場合がある。そのような部分は無機誘電体
により評価できる形状の被膜のレベルによりしばしば検
出される。かかる部分は高インピーダンス誘電体の端で
ある。それ故、基板を選択的に保護するようにパターニ
ングできる無機誘電体保護層が使用される。ハンダ堆積
及びシリコンエッチングの後、この保護層を他の層に悪
影響を与えることなく酸素を基とするプラズマ中で取り
除くことが可能である。かかる保護層はハンダ堆積及び
シリコン機械加工の後に、更なるホトリソグラフ工程を
経ることなくモジュールを完成させうるという利点を有
する。
【０００８】
【課題を解決するための手段】本発明はシリコン基板上
のエッチング特性の形成に対する改良されたプロセスを
指向するものである。本発明によれば、エッチング液を
使用する前に有機誘電体を基板に塗布することにより相
互接続を画成する、部品の配置に対する表面特性を有す
るシリコン基板を含むマルチチップモジュールを生産す
る方法が提供される。
のエッチング特性の形成に対する改良されたプロセスを
指向するものである。本発明によれば、エッチング液を
使用する前に有機誘電体を基板に塗布することにより相
互接続を画成する、部品の配置に対する表面特性を有す
るシリコン基板を含むマルチチップモジュールを生産す
る方法が提供される。
【０００９】本発明の２番目の形態によれば、エッチン
グ液を使用する前に予め形成された表面特性を保護する
誘電体のマスク層を基板に塗布し、加工段階において基
板中に正確な機械加工特性を形成するための異方性シリ
コンエッチング液を使用するマルチチップモジュール基
板を生産する方法が提供される。かかるエッチング液は
カテコール、１，２−ジアミノエタン及び水成分（ＥＤ
Ｐ）を含むことが好ましい。かかる有機誘電体は硬化時
に全てイミド化（又は架橋）するポリイミドであること
が好ましい。
グ液を使用する前に予め形成された表面特性を保護する
誘電体のマスク層を基板に塗布し、加工段階において基
板中に正確な機械加工特性を形成するための異方性シリ
コンエッチング液を使用するマルチチップモジュール基
板を生産する方法が提供される。かかるエッチング液は
カテコール、１，２−ジアミノエタン及び水成分（ＥＤ
Ｐ）を含むことが好ましい。かかる有機誘電体は硬化時
に全てイミド化（又は架橋）するポリイミドであること
が好ましい。
【００１０】ハンダ堆積、有機誘電体保護層及びＶ字溝
のエッチングに先だって最終パシベーションにＩ／Ｏを
エッチングすることにより、エッチング液が開放された
Ｉ／Ｏに働きかけることを防ぐことができ、それにより
パターニング段階の数及び複雑性が大幅に減少される。
パターニングにおいて発生する問題を解決するために、
無機高インピーダンス層が所謂「光学エリア(optical a
rea)」のこれらの層を被覆するようにパターニングを行
う。高インピーダンス相互接続及びこの相互接続へのビ
アを形成するのと同じ加工段階により金属及び無機誘電
体を有機誘電体から取り除くことができる。有機誘電体
は、例えば酸素プラズマにより、露出されたどの層にも
被害を与えることなく光学エリアから簡単に除去するこ
とが可能である。
のエッチングに先だって最終パシベーションにＩ／Ｏを
エッチングすることにより、エッチング液が開放された
Ｉ／Ｏに働きかけることを防ぐことができ、それにより
パターニング段階の数及び複雑性が大幅に減少される。
パターニングにおいて発生する問題を解決するために、
無機高インピーダンス層が所謂「光学エリア(optical a
rea)」のこれらの層を被覆するようにパターニングを行
う。高インピーダンス相互接続及びこの相互接続へのビ
アを形成するのと同じ加工段階により金属及び無機誘電
体を有機誘電体から取り除くことができる。有機誘電体
は、例えば酸素プラズマにより、露出されたどの層にも
被害を与えることなく光学エリアから簡単に除去するこ
とが可能である。
【００１１】高インピーダンス相互接続につながるビア
を設けた後にシリコンエッチング液にさらすため、その
エリアを保護することが必要である。「ぬれパッド」層
と類似する成分で構成された金属層が十分な保護を提供
する。同様に、有機誘電体物質（例えばPyralin LX2611
D （商標））を露出ビアを保護する為に使用することが
できる。
を設けた後にシリコンエッチング液にさらすため、その
エリアを保護することが必要である。「ぬれパッド」層
と類似する成分で構成された金属層が十分な保護を提供
する。同様に、有機誘電体物質（例えばPyralin LX2611
D （商標））を露出ビアを保護する為に使用することが
できる。
【００１２】本発明の別の形態によれば、予め形成され
た表面特性がエッチング液の使用に先立ち基板に塗布さ
れる有機誘電体の保護層によりマスクされ、基板に形成
される特性が異方性シリコンエッチング液により正確に
機械加工されるマルチチップモジュール基板が提供され
る。
た表面特性がエッチング液の使用に先立ち基板に塗布さ
れる有機誘電体の保護層によりマスクされ、基板に形成
される特性が異方性シリコンエッチング液により正確に
機械加工されるマルチチップモジュール基板が提供され
る。
【００１３】
【発明の実施の形態】図１を参照するに、これには、抵
抗及びコンデンサーを含む多くの受動部分、高及び低イ
ンピーダンス相互接続並びにセミコンダクターレーザ
ー、バックファセットモニター及びドライバーＩＣ等の
多くの能動部分を有する本発明による単結晶シリコンに
おけるモジュール１０が示されている。このモジュール
はシリコン基板を基としており、まずこの基板の製造に
ついて説明する。
抗及びコンデンサーを含む多くの受動部分、高及び低イ
ンピーダンス相互接続並びにセミコンダクターレーザ
ー、バックファセットモニター及びドライバーＩＣ等の
多くの能動部分を有する本発明による単結晶シリコンに
おけるモジュール１０が示されている。このモジュール
はシリコン基板を基としており、まずこの基板の製造に
ついて説明する。
【００１４】図２には主面（１１０）を有する（１０
０）方向に配列されたシリコン基板の一部が示されてい
る。Ｖ字溝の寸法に対して適切な制御を可能にすること
によりＶ字溝のエッチングを容易にするために、基板は
±０．５゜内の許容差でカットされた主面を有すること
が好ましい。層２２はＣＶＤ又はＰＥＣＶＤ法により堆
積することのできる窒化シリコン層よりなり、その厚さ
は典型的に２０００Åである。この層は伝導層からシリ
コンを電気的に隔離し、それはＶ字溝を画成するマスク
開口部を後に形成する。接地面相互接続層２４は、例え
ば室温での電子線蒸着により典型的に約３μｍの厚さに
堆積されるアルミニウム膜からなる。この接地面を次に
ホトリソグラフィー及びエッチング処理を用いてパター
ニングすることが可能である。次に低インピーダンス誘
電層２６を、例えばＰＥＣＶＤを用いて３μｍの厚さに
堆積させる。この誘電層２６中にビア２８及び３０を形
成する為に次にリアクティブイオンエッチング(RIE) を
用いる。アルミニウム低インピーダンス相互接続層３２
を、次に、例えば蒸着プロセスを用いて基板上に堆積さ
せる。この層を低インピーダンスラインを形成すること
を可能にするためにエッチングによりパターニングす
る。
０）方向に配列されたシリコン基板の一部が示されてい
る。Ｖ字溝の寸法に対して適切な制御を可能にすること
によりＶ字溝のエッチングを容易にするために、基板は
±０．５゜内の許容差でカットされた主面を有すること
が好ましい。層２２はＣＶＤ又はＰＥＣＶＤ法により堆
積することのできる窒化シリコン層よりなり、その厚さ
は典型的に２０００Åである。この層は伝導層からシリ
コンを電気的に隔離し、それはＶ字溝を画成するマスク
開口部を後に形成する。接地面相互接続層２４は、例え
ば室温での電子線蒸着により典型的に約３μｍの厚さに
堆積されるアルミニウム膜からなる。この接地面を次に
ホトリソグラフィー及びエッチング処理を用いてパター
ニングすることが可能である。次に低インピーダンス誘
電層２６を、例えばＰＥＣＶＤを用いて３μｍの厚さに
堆積させる。この誘電層２６中にビア２８及び３０を形
成する為に次にリアクティブイオンエッチング(RIE) を
用いる。アルミニウム低インピーダンス相互接続層３２
を、次に、例えば蒸着プロセスを用いて基板上に堆積さ
せる。この層を低インピーダンスラインを形成すること
を可能にするためにエッチングによりパターニングす
る。
【００１５】図３を参照するに、次に第二誘電体３４
を、例えば１．５μｍの厚さに堆積させる。この誘電体
は相互接続層３２と金属物、例えばハンダパッド３６と
の間における電気的ショートの発生を妨げる役目を果た
す。この層はまた相互接続を後のシリコンミクロ機械加
工段階における攻撃から保護する。ビア３７はこの誘電
体の中にエッチングされ、開口３８はシリコンのエッチ
ングが必要とされる窒化物分離層までエッチングされ
る。Ｖ字溝領域における開口は、窒化シリコンに対して
特異性の緩衝フッ化水素酸エッチング液中でウェット(w
et) エッチングする。窒化シリコン層がＶ字溝を形成す
るという理由から、上記領域においてこの層がシリコン
に対して残留するということが重要である。
を、例えば１．５μｍの厚さに堆積させる。この誘電体
は相互接続層３２と金属物、例えばハンダパッド３６と
の間における電気的ショートの発生を妨げる役目を果た
す。この層はまた相互接続を後のシリコンミクロ機械加
工段階における攻撃から保護する。ビア３７はこの誘電
体の中にエッチングされ、開口３８はシリコンのエッチ
ングが必要とされる窒化物分離層までエッチングされ
る。Ｖ字溝領域における開口は、窒化シリコンに対して
特異性の緩衝フッ化水素酸エッチング液中でウェット(w
et) エッチングする。窒化シリコン層がＶ字溝を形成す
るという理由から、上記領域においてこの層がシリコン
に対して残留するということが重要である。
【００１６】「ぬれパッド」と呼ばれる金属多層を次に
蒸着により堆積させ、リフトオフ法によりパターニング
を行う。この層は、典型的にチタン又はクロムである接
着層並びに典型的にプラチナ／金、パラジウム／金又は
ニッケル／金であるハンダぬれ層からなる。この金属層
は２つの機能を有しており、１つはレーザー及び他の光
学電気部品に対するボンディングパッドを形成すること
であり、もう１つは前に定義した開口３８中のＶ字溝の
位置及び寸法を形成するマスクとして機能することであ
る。１つのマスク層に金属層を堆積することにより、Ｖ
字溝に関連したぬれパッドの自己整列が達成される。こ
の金属層の堆積及びパターニングは、典型的に電子ビー
ム蒸着及びリフトオフ法により行われる。一般的には、
ぬれパッドを臨界末端を形成するのに使用することので
きるＲＩＥ（図４）を用いてＶ字溝マスクを窒化物分離
層中に形成する。幾つかのＶ字溝端をおおまかに形成
し、モジュールの他の領域をエッチングから防ぐために
レジストマスクを使用してもよい。
蒸着により堆積させ、リフトオフ法によりパターニング
を行う。この層は、典型的にチタン又はクロムである接
着層並びに典型的にプラチナ／金、パラジウム／金又は
ニッケル／金であるハンダぬれ層からなる。この金属層
は２つの機能を有しており、１つはレーザー及び他の光
学電気部品に対するボンディングパッドを形成すること
であり、もう１つは前に定義した開口３８中のＶ字溝の
位置及び寸法を形成するマスクとして機能することであ
る。１つのマスク層に金属層を堆積することにより、Ｖ
字溝に関連したぬれパッドの自己整列が達成される。こ
の金属層の堆積及びパターニングは、典型的に電子ビー
ム蒸着及びリフトオフ法により行われる。一般的には、
ぬれパッドを臨界末端を形成するのに使用することので
きるＲＩＥ（図４）を用いてＶ字溝マスクを窒化物分離
層中に形成する。幾つかのＶ字溝端をおおまかに形成
し、モジュールの他の領域をエッチングから防ぐために
レジストマスクを使用してもよい。
【００１７】図５を参照するに、高インピーダンス相互
接続ライン（〜５０Ω）を生成することができるように
更なる誘電体層４２が塗布される。この更なる誘電体
は、従来のスピン−硬化方法によって適用されるPyrali
n LX2611D （商標）等の低い膨張係数を有する物質から
なる。この層の厚さは要求されるインピーダンスを達成
するために、典型的に１５μｍである。要求される厚さ
を達成することを容易にするため、及びそのような厚い
層をパターニングすることを容易にするために有機誘電
体を選択した。パターニングはホトリソグラフィー及び
エッチング法を用いて行う。有機誘導層の外形を次の金
属又は誘電体層の良好な被覆を可能にするために適応さ
せることが可能である。この層はぬれパッド５３及び有
機誘電体に被覆された露出シリコン５４を含有する領域
（光学エリア）を残すようにパターニングされる−図６
参照。これにより後に堆積される誘電体及び金属層をよ
り簡単に除去することが可能になる。
接続ライン（〜５０Ω）を生成することができるように
更なる誘電体層４２が塗布される。この更なる誘電体
は、従来のスピン−硬化方法によって適用されるPyrali
n LX2611D （商標）等の低い膨張係数を有する物質から
なる。この層の厚さは要求されるインピーダンスを達成
するために、典型的に１５μｍである。要求される厚さ
を達成することを容易にするため、及びそのような厚い
層をパターニングすることを容易にするために有機誘電
体を選択した。パターニングはホトリソグラフィー及び
エッチング法を用いて行う。有機誘導層の外形を次の金
属又は誘電体層の良好な被覆を可能にするために適応さ
せることが可能である。この層はぬれパッド５３及び有
機誘電体に被覆された露出シリコン５４を含有する領域
（光学エリア）を残すようにパターニングされる−図６
参照。これにより後に堆積される誘電体及び金属層をよ
り簡単に除去することが可能になる。
【００１８】典型的にＳｉＯ2 又は窒化シリコンである
誘電体層４４をＰＥＣＶＤ法により基板上に堆積させ
る。これは高インピーダンス相互接続層のポリイミドへ
の接着を向上させ、この相互接続へのワイヤボンディン
グを容易にし、低インピーダンス相互接続上の露出アル
ミニウムに対してエッチング止めを提供する。高インピ
ーダンス及び他の回路４６は、アルミニウムから蒸着プ
ロセスによって例えば３μの厚さに形成される。この層
を次にホトリソグラフィー及びプラズマエッチングプロ
セスによってパターニングする。アルミニウムが丸形の
端に行き亘ることを確実にするために十分な厚さのレジ
ストを塗布することもできる。その後、レジストを酸素
プラズマ及びPosistrip （商標）の如き洗浄剤によって
除去する。
誘電体層４４をＰＥＣＶＤ法により基板上に堆積させ
る。これは高インピーダンス相互接続層のポリイミドへ
の接着を向上させ、この相互接続へのワイヤボンディン
グを容易にし、低インピーダンス相互接続上の露出アル
ミニウムに対してエッチング止めを提供する。高インピ
ーダンス及び他の回路４６は、アルミニウムから蒸着プ
ロセスによって例えば３μの厚さに形成される。この層
を次にホトリソグラフィー及びプラズマエッチングプロ
セスによってパターニングする。アルミニウムが丸形の
端に行き亘ることを確実にするために十分な厚さのレジ
ストを塗布することもできる。その後、レジストを酸素
プラズマ及びPosistrip （商標）の如き洗浄剤によって
除去する。
【００１９】次に、図５中に４８で示される２μｍ厚の
ＳｉＯ2 及び０．５μｍ厚のＳｉ3Ｎ4 からなるパシベ
ーション層を、層３４又は３６によりパシベートされな
いモジュールの領域に長寿命の保護を提供するために、
ＰＥＣＶＤ法により順次堆積させる。均一性を確実にす
るために、堆積は遅い速度で行うことが好ましい。その
後、プラズマエッチング処理を用いて入力／出力部５０
−５４をホトリソグラフ的に開口させる。この処理にお
いては、形状的特性を有する端を覆うパシベーションの
エッチングが確実に起こらないようにしなければならな
い。また、このホトリソグラフ処理に用いるレジスト
は、適切な被覆を確実にするように塗布しなければなら
ない。もしパシベーション層が薄くなると、その弱くな
った部分から次のＥＤＰエッチング液が入り込む恐れが
ある。最終パシベーション層のエッチングの間に、この
エッチングはまた、有機誘電体４２に保護されている電
気回路及び光学回路の搭載用部位がその下にある保護さ
れた光学エリア５３及び５４（図６参照）を開放するこ
とができる。かかる有機誘導体はプラズマエッチングに
より取り除くことが可能である。回路のショートが発生
する可能性を避けるためにぬれパッドは攻撃又はスパッ
タされるべきではない。
ＳｉＯ2 及び０．５μｍ厚のＳｉ3Ｎ4 からなるパシベ
ーション層を、層３４又は３６によりパシベートされな
いモジュールの領域に長寿命の保護を提供するために、
ＰＥＣＶＤ法により順次堆積させる。均一性を確実にす
るために、堆積は遅い速度で行うことが好ましい。その
後、プラズマエッチング処理を用いて入力／出力部５０
−５４をホトリソグラフ的に開口させる。この処理にお
いては、形状的特性を有する端を覆うパシベーションの
エッチングが確実に起こらないようにしなければならな
い。また、このホトリソグラフ処理に用いるレジスト
は、適切な被覆を確実にするように塗布しなければなら
ない。もしパシベーション層が薄くなると、その弱くな
った部分から次のＥＤＰエッチング液が入り込む恐れが
ある。最終パシベーション層のエッチングの間に、この
エッチングはまた、有機誘電体４２に保護されている電
気回路及び光学回路の搭載用部位がその下にある保護さ
れた光学エリア５３及び５４（図６参照）を開放するこ
とができる。かかる有機誘導体はプラズマエッチングに
より取り除くことが可能である。回路のショートが発生
する可能性を避けるためにぬれパッドは攻撃又はスパッ
タされるべきではない。
【００２０】次に、図７を参照するに、有機誘電体５６
の単一層をスピンによって塗布し、疑似ホトパターニン
グにより光学エリア５４を露出するために開口する。ハ
ンダ層は型板を通して光学−電気ボンディングパッドに
蒸着するか、又はリフトオフパターニングのために厚二
層処理を用いることもできる。ハンダの成分は８０／２
０の共晶ＡｕＳｎ組成であることが好ましく、これによ
り、部品を結合する際にフラックスの使用を必要としな
い。
の単一層をスピンによって塗布し、疑似ホトパターニン
グにより光学エリア５４を露出するために開口する。ハ
ンダ層は型板を通して光学−電気ボンディングパッドに
蒸着するか、又はリフトオフパターニングのために厚二
層処理を用いることもできる。ハンダの成分は８０／２
０の共晶ＡｕＳｎ組成であることが好ましく、これによ
り、部品を結合する際にフラックスの使用を必要としな
い。
【００２１】図８において、Ｖ字溝を形成するためのシ
リコンエッチングは、カテコール、１，２−ジアミノエ
タン化合物を基とすることのできる異方性水性溶液を使
用することにより行われる。エッチングは時間を測定す
るか又は要求される寸法を達成することにより為され
る。かかる異方性エッチング液の使用は、エッチングさ
れるＶ字溝及びピットの重要な横方向寸法に関して堅実
な制御を可能にする。このエッチングの後、ウェーハに
おける最後の段階は有機誘電体の除去である。純粋な酸
素プラズマが満足できる結果を提供することが見いださ
れている。低い電力が基板上の露出層との両立性に要求
される。高インピーダンス相互接続へのビア５２は前も
って開口されているという理由から更なるパターニング
は必要とされない。これはＶ字溝が一旦エッチングされ
てしまうと基板に亘る深い特性の存在の故にホトリソグ
ラフパターニングが困難になるという理由から非常に有
益なことである。
リコンエッチングは、カテコール、１，２−ジアミノエ
タン化合物を基とすることのできる異方性水性溶液を使
用することにより行われる。エッチングは時間を測定す
るか又は要求される寸法を達成することにより為され
る。かかる異方性エッチング液の使用は、エッチングさ
れるＶ字溝及びピットの重要な横方向寸法に関して堅実
な制御を可能にする。このエッチングの後、ウェーハに
おける最後の段階は有機誘電体の除去である。純粋な酸
素プラズマが満足できる結果を提供することが見いださ
れている。低い電力が基板上の露出層との両立性に要求
される。高インピーダンス相互接続へのビア５２は前も
って開口されているという理由から更なるパターニング
は必要とされない。これはＶ字溝が一旦エッチングされ
てしまうと基板に亘る深い特性の存在の故にホトリソグ
ラフパターニングが困難になるという理由から非常に有
益なことである。
【００２２】個々のモジュールに切断する前に、ホトレ
ジストの延伸層により保護することができ、これはウェ
ーハをアセトン及びＩＰＡ等の溶媒により簡単に除去す
ることができる。その後、基板には部品が付けられ適切
に包装される。
ジストの延伸層により保護することができ、これはウェ
ーハをアセトン及びＩＰＡ等の溶媒により簡単に除去す
ることができる。その後、基板には部品が付けられ適切
に包装される。
【図１】本発明によるシリコン基板トランスミッターモ
ジュールの断面図である。
ジュールの断面図である。
【図２】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
【図３】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
【図４】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
【図５】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
【図６】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
【図７】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
【図８】本発明による典型的な基板の製造工程を説明す
る図である。
る図である。
１０ モジュール ２２、３６ 層 ２４、３２ 接地板相互接続層 ２６ 低インピーダンス誘電体層 ２８、３０、３７、５２ ビア ３４、４２、４４、５６ 誘電体層 ３８ 開口 ４６ 回路 ５０、５４ 入力／出力部 ５３ ぬれパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ ウィルソン パーカー イギリス国 ハーツ シーエム23 ４ディ ーエヌ ビショップス・ストートフォード マグナヴィル・ロード 25 (72)発明者 ポール マーク ハリソン イギリス国 エセックス シーエム１ ５ エックスディー チェルムスフォード ス プリングフィールド スノードロップ・ク ローズ 30 (72)発明者 ロバート ジョージ ピール イギリス国 エセックス シーエム20 ３ エルティー ハーロー アークライツ ６ (72)発明者 マーティン クリストファー ギーア イギリス国 ハーツ エスジー11 ２イー エイチ リトル・ハドハム クレイドル・ エンド ザ・ワイト・コテージ （番地な し) (72)発明者 ロジャー ウイリアム ハーコート イギリス国 サフォーク シービー８ ９ エックスエヌ ニューマーケット ダリン ガム アルガー・ドライヴ ４ バグラー ズ
Claims (5)
- 【請求項１】 エッチング液を使用する前に有機誘電体
を基板に塗布することにより相互接続を画成することが
できることを特徴とする光学部品の配置に対する表面特
性を有するシリコン基板を包含するマルチチップモジュ
ールを生産する方法。 - 【請求項２】 上記エッチング液を使用する前に予め形
成された表面特性を保護するための誘電体のマスク層を
基板に塗布することを特徴とする加工段階において基板
中に正確な機械加工特性を形成するための異方性シリコ
ンエッチング液を使用するマルチチップモジュール基板
を生産する方法。 - 【請求項３】 上記エッチング液はカテコール、１，２
−ジアミノエタン及び水成分（ＥＤＰ）を含む請求項１
又は２に記載の方法。 - 【請求項４】 上記有機誘電体は硬化時に全てイミド化
するポリイミドである請求項１乃至３のうち何れか１つ
に記載の方法。 - 【請求項５】 基板に形成される特性が異方性シリコン
エッチング液により正確に機械加工されており、予め形
成された表面特性は、該エッチング液の使用の前に基板
に施される有機誘電体の保護層によりマスクされること
を特徴とするマルチチップモジュール基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9505001:9 | 1995-03-11 | ||
| GB9505001A GB2298956B (en) | 1995-03-11 | 1995-03-11 | Improvements in crystal substrate processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08277200A true JPH08277200A (ja) | 1996-10-22 |
Family
ID=10771100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8052013A Pending JPH08277200A (ja) | 1995-03-11 | 1996-03-08 | 結晶基板加工の改良 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5933707A (ja) |
| EP (1) | EP0732739B1 (ja) |
| JP (1) | JPH08277200A (ja) |
| DE (1) | DE69618264T2 (ja) |
| GB (1) | GB2298956B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19743289C2 (de) * | 1997-09-30 | 2000-02-17 | Siemens Ag | Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung |
| US6645790B2 (en) * | 2001-01-03 | 2003-11-11 | Anadigics, Inc. | System and method for prototyping and fabricating complex microwave circuits |
| EP1327899A1 (en) * | 2002-01-07 | 2003-07-16 | Alcatel | A method for manufacturing an optical module and an optical module |
| EP1376174A1 (en) * | 2002-06-19 | 2004-01-02 | Avanex Corporation | Optical module and a method for manufacturing an optical module |
| US20110189714A1 (en) * | 2010-02-03 | 2011-08-04 | Ayliffe Harold E | Microfluidic cell sorter and method |
| US8616048B2 (en) * | 2006-02-02 | 2013-12-31 | E I Spectra, LLC | Reusable thin film particle sensor |
| US9452429B2 (en) | 2006-02-02 | 2016-09-27 | E. I. Spectra, Llc | Method for mutiplexed microfluidic bead-based immunoassay |
| US9293311B1 (en) | 2006-02-02 | 2016-03-22 | E. I. Spectra, Llc | Microfluidic interrogation device |
| US7520164B1 (en) * | 2006-05-05 | 2009-04-21 | E.I. Spectra, Llc | Thin film particle sensor |
| US8171778B2 (en) * | 2006-05-05 | 2012-05-08 | E I Spectra, LLC | Thin film particle sensor |
| US20100057508A1 (en) * | 2008-09-02 | 2010-03-04 | Microsoft Corporation | Structured implementation of business functionality changes |
| DE102009026550A1 (de) * | 2009-05-28 | 2010-12-02 | Robert Bosch Gmbh | Integrierter Schaltkreis mit einer Antennenanordnung |
| US8804105B2 (en) | 2012-03-27 | 2014-08-12 | E. I. Spectra, Llc | Combined optical imaging and electrical detection to characterize particles carried in a fluid |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834264B2 (ja) * | 1987-04-21 | 1996-03-29 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| US4826272A (en) * | 1987-08-27 | 1989-05-02 | American Telephone And Telegraph Company At&T Bell Laboratories | Means for coupling an optical fiber to an opto-electronic device |
| FR2667443A1 (fr) * | 1990-09-28 | 1992-04-03 | Thomson Csf | Procede de realisation d'un module hybride. |
| US5302547A (en) * | 1993-02-08 | 1994-04-12 | General Electric Company | Systems for patterning dielectrics by laser ablation |
| GB2279804A (en) * | 1993-07-02 | 1995-01-11 | Plessey Semiconductors Ltd | Insulating layers for multilayer wiring |
-
1995
- 1995-03-11 GB GB9505001A patent/GB2298956B/en not_active Expired - Fee Related
-
1996
- 1996-02-29 EP EP96301377A patent/EP0732739B1/en not_active Expired - Lifetime
- 1996-02-29 DE DE69618264T patent/DE69618264T2/de not_active Expired - Fee Related
- 1996-03-07 US US08/612,314 patent/US5933707A/en not_active Expired - Lifetime
- 1996-03-08 JP JP8052013A patent/JPH08277200A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5933707A (en) | 1999-08-03 |
| EP0732739A1 (en) | 1996-09-18 |
| GB2298956A (en) | 1996-09-18 |
| GB2298956B (en) | 1999-05-19 |
| EP0732739B1 (en) | 2002-01-02 |
| DE69618264D1 (de) | 2002-02-07 |
| DE69618264T2 (de) | 2002-09-19 |
| GB9505001D0 (en) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091289A (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| US5550088A (en) | Fabrication process for a self-aligned optical subassembly | |
| JP2644303B2 (ja) | 光ファイバーカップリングアセンブリ | |
| JPH08277200A (ja) | 結晶基板加工の改良 | |
| US4273859A (en) | Method of forming solder bump terminals on semiconductor elements | |
| KR100283075B1 (ko) | 수동정렬법을 이용한 광소자-플라나 광파회로-광섬유의 광축 정렬방법 | |
| US6627096B2 (en) | Single mask technique for making positive and negative micromachined features on a substrate | |
| US6746819B1 (en) | Use of polyimide for adhesive layers, lithographic method for producing microcomponents and method for producing composite material | |
| US5229257A (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions | |
| JP2964941B2 (ja) | 光デバイスの製造方法及び実装構造 | |
| JPH08264749A (ja) | 凹部を含んだ基体上に導電通路を形成する方法 | |
| JPH07168066A (ja) | 単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法 | |
| GB2215087A (en) | A method of processing substrates used for mounting and aligning optical elements and components | |
| US6130107A (en) | Corrosion protection in the fabrication of optoelectronic assemblies | |
| US4827610A (en) | Method of creating solder or brazing barriers | |
| US6319746B1 (en) | Optical semiconductor device and method for fabricating the same | |
| US4815208A (en) | Method of joining substrates for planar electrical interconnections of hybrid circuits | |
| EP1327899A1 (en) | A method for manufacturing an optical module and an optical module | |
| US5045970A (en) | Joined substrates having planar electrical interconnection of hybrid circuits | |
| JP2004095930A (ja) | 回路基板の製造方法及び回路基板 | |
| JP2660024B2 (ja) | 半導体装置の製造方法 | |
| KR970048654A (ko) | 광결합장치의 제조방법 | |
| KR0164087B1 (ko) | 드라이 필림을 이용한 광결합장치의 제조방법 | |
| JP2001124961A (ja) | 光部品実装用基板及びその製造方法 | |
| JPH11337778A (ja) | 光モジュール結合用Ｓｉ−Ｖ溝基板の製造方法 |