JPH08264681A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH08264681A
JPH08264681A JP7065993A JP6599395A JPH08264681A JP H08264681 A JPH08264681 A JP H08264681A JP 7065993 A JP7065993 A JP 7065993A JP 6599395 A JP6599395 A JP 6599395A JP H08264681 A JPH08264681 A JP H08264681A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
metal
melting point
bonding metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7065993A
Other languages
Japanese (ja)
Other versions
JP3324326B2 (en
Inventor
Goro Ideta
吾朗 出田
Mitsunori Ishizaki
光範 石崎
Yoshihiro Kashiba
良裕 加柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP06599395A priority Critical patent/JP3324326B2/en
Publication of JPH08264681A publication Critical patent/JPH08264681A/en
Application granted granted Critical
Publication of JP3324326B2 publication Critical patent/JP3324326B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Die Bonding (AREA)

Abstract

PURPOSE: To obtain a semiconductor device for restoring a crack due to thermal stress generated at the joint part between the semiconductor chip of the semiconductor device and a base. CONSTITUTION: A semiconductor chip 1 is joined to a base 2 by a joint metal 7 whose melt point is less than 183 deg.C and the semiconductor chip 1 is sealed along with at least either of an inactive gas 8 and a reducing substance 9.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体チップと基材
とを金属で接合して封止する半導体装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor chip and a base material are joined with metal and sealed.

【0002】[0002]

【従来の技術】図11は従来の半導体装置を示す断面図
であり、図において、1は例えばケイ素からなる半導体
チップ、2は例えばアルミナセラミックパッケージのよ
うな基材、3は半導体チップ1と基材2とを接合してい
る接合金属で例えば組成が95%Pb−5%Snのはん
だ合金、4は半導体チップ1と外部とを電気的に接続す
るリード、5は半導体チップ1の端子とリード4を電気
的に接続するボンディングワイヤである。このような半
導体装置は、例えば三菱電機株式会社半導体事業本部刊
「三菱データブック アイシー パッケージズ(MITSUB
ISHI DATA BOOK IC PACKAGES)」(1989年10月発
行)に記載されている。
2. Description of the Related Art FIG. 11 is a sectional view showing a conventional semiconductor device. In the figure, 1 is a semiconductor chip made of, for example, silicon, 2 is a substrate such as an alumina ceramic package, 3 is a semiconductor chip 1 and a base. A joining metal that joins the material 2 with, for example, a solder alloy having a composition of 95% Pb-5% Sn, 4 is a lead for electrically connecting the semiconductor chip 1 to the outside, and 5 is a terminal of the semiconductor chip 1 and a lead. 4 is a bonding wire for electrically connecting 4 to each other. Such a semiconductor device is described in, for example, “MITSUBISHI ELECTRIC CO., LTD.
ISHI DATA BOOK IC PACKAGES) "(issued in October 1989).

【0003】[0003]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、半導体チップ1のSi
と接合金属3のはんだ合金、あるいはこのはんだ合金と
基材2のアルミナとの熱膨張係数が大きく相異するた
め、半導体装置を動作中にこれ自身から発生する熱や半
導体装置が設置される環境の温度変化などによって、半
導体チップ1と基材2との接合部に熱応力が生じ、これ
によって接合部の接合金属3であるはんだ合金に亀裂6
が発生・伝播し、最終的には半導体装置の破壊に至ると
いう問題点があった。
Since the conventional semiconductor device is configured as described above, the Si of the semiconductor chip 1 is
And the solder alloy of the bonding metal 3, or the solder alloy and the alumina of the base material 2 have large thermal expansion coefficients, so that heat generated from the semiconductor device itself during operation and the environment in which the semiconductor device is installed Due to the temperature change of the semiconductor chip 1 and the base material 2, a thermal stress is generated in the joint portion between the semiconductor chip 1 and the base material 2, which causes cracks 6 in the solder alloy as the joint metal 3 of the joint portion.
However, there is a problem that the semiconductor device is eventually generated and propagated, and eventually the semiconductor device is destroyed.

【0004】この発明は上記のような問題点を解消する
ためになされたもので、半導体チップと基材との接合部
に亀裂が生じても、元通りに修復することができる接合
部を備える半導体装置を得ることを目的とする。
The present invention has been made in order to solve the above-mentioned problems, and is provided with a joint portion that can be restored to its original state even if a joint portion between the semiconductor chip and the base material is cracked. The purpose is to obtain a semiconductor device.

【0005】また、この発明は、上記亀裂修復のための
加熱中に半導体装置に振動などの外力が作用しても、半
導体チップがずれたり移動することがなく、またボンデ
ィングワイヤが切断することがない半導体装置を得るこ
とを目的とする。
Further, according to the present invention, even if an external force such as vibration acts on the semiconductor device during the heating for repairing the crack, the semiconductor chip is not displaced or moved, and the bonding wire is cut. The purpose is to obtain no semiconductor device.

【0006】[0006]

【課題を解決するための手段】請求項1の発明に係る半
導体装置は、半導体チップが、融点が183℃未満の接
合金属によって基材に接合され、この半導体チップが、
不活性ガスおよびこの接合金属に接して配置される還元
性物質のうち少なくとも何れか一方とともに封止された
ものである。
According to another aspect of the present invention, there is provided a semiconductor device in which a semiconductor chip is bonded to a base material by a bonding metal having a melting point of less than 183 ° C.
It is sealed with at least one of an inert gas and a reducing substance arranged in contact with the bonding metal.

【0007】請求項2の発明に係る半導体装置は、接合
金属を鉛、錫、ビスマス、インジウムもしくはアンチモ
ンを主成分とするものまたはこれらの金属のうち少なく
とも二種以上を含む合金を主成分としたものである。
In a semiconductor device according to a second aspect of the present invention, the bonding metal is mainly composed of lead, tin, bismuth, indium or antimony as a main component or an alloy containing at least two or more of these metals. It is a thing.

【0008】請求項3の発明に係る半導体装置は、金属
のうち中央部の貫通部分が融点が183℃以上の高融点
接合金属で、この部分以外が融点が183℃未満の接合
金属で構成され、半導体チップが、不活性ガスおよび接
合金属に接して配置される還元性物質のうち少なくとも
何れか一方とともに封止されたものである。
In a semiconductor device according to a third aspect of the present invention, the through-hole in the central portion of the metal is made of a high melting point bonding metal having a melting point of 183 ° C. or higher, and the other portions are made of a bonding metal having a melting point of less than 183 ° C. The semiconductor chip is sealed with at least one of an inert gas and a reducing substance arranged in contact with the bonding metal.

【0009】請求項4の発明に係る半導体装置は、貫通
部分以外の部分の接合金属を鉛、錫、ビスマス、インジ
ウムもしくはアンチモンを主成分とするものまたはこれ
らの金属のうち少なくとも二種以上を含む合金を主成分
とするものとし、貫通部分の高融点接合金属を鉛、錫、
インジウム、アンチモン、銀、金、白金、パラジウム、
ケイ素もしくはアルミニウムを主成分とするものまたは
これらの金属のうち少なくとも二種以上を含む合金を主
成分としたものである。
In a semiconductor device according to a fourth aspect of the present invention, the bonding metal of the portion other than the penetrating portion contains lead, tin, bismuth, indium or antimony as a main component, or at least two or more of these metals. The main component is an alloy, and the high melting point bonding metal in the penetration part is lead, tin,
Indium, antimony, silver, gold, platinum, palladium,
The main component is silicon or aluminum, or the main component is an alloy containing at least two or more of these metals.

【0010】請求項5の発明に係る半導体装置は、金属
の貫通部分における接合面に平行な面積を、接合面の全
面積の0.1%以上としたものである。
In the semiconductor device according to the fifth aspect of the present invention, the area of the metal penetrating portion parallel to the joint surface is 0.1% or more of the total area of the joint surface.

【0011】請求項6の発明に係る半導体装置は、不活
性ガスを、窒素、二酸化炭素、希ガス、水素もしくは一
酸化炭素またはこれらのガスのうち少なくとも二種以上
を含む混合ガスとし、還元性物質を、有機酸系フラック
スもしくはポリマー系フラックスまたはこれらの物質の
混合物を主成分としたものである。
In a semiconductor device according to a sixth aspect of the present invention, the inert gas is nitrogen, carbon dioxide, a rare gas, hydrogen or carbon monoxide, or a mixed gas containing at least two of these gases, and the reducing property is The substance is mainly composed of an organic acid type flux, a polymer type flux or a mixture of these substances.

【0012】請求項7の発明に係る半導体装置は、酸素
吸着剤もしくは水蒸気吸着剤またはこれらの吸着剤の両
方が半導体チップとともに封止されたものである。
According to a seventh aspect of the present invention, there is provided a semiconductor device in which an oxygen adsorbent, a water vapor adsorbent, or both of these adsorbents are sealed together with a semiconductor chip.

【0013】請求項8の発明に係る半導体装置は、基材
の内壁がチタン被覆されたものである。
In the semiconductor device according to the invention of claim 8, the inner wall of the base material is coated with titanium.

【0014】請求項9の発明に係る半導体装置は、基材
の内壁が半導体チップを拘束する幾何学的形状を備えた
ものである。
According to a ninth aspect of the semiconductor device of the present invention, the inner wall of the base material has a geometric shape for constraining the semiconductor chip.

【0015】請求項10の発明に係る半導体装置は、基
材または半導体チップが加熱装置を備えたものである。
In a semiconductor device according to a tenth aspect of the present invention, the base material or the semiconductor chip is provided with a heating device.

【0016】[0016]

【作用】請求項1の発明における半導体装置は、半導体
チップが融点が183℃未満の接合金属によって基材に
接合され、この半導体チップが、不活性ガスやこの接合
金属に接して配置される還元性物質とともに封止されて
いることにより、この接合金属に亀裂などの故障が生じ
ても、183℃未満の温度に加熱してこの接合金属を溶
融させることによって亀裂を修復できる。
In the semiconductor device according to the invention of claim 1, the semiconductor chip is bonded to the base material by a bonding metal having a melting point of less than 183 ° C., and the semiconductor chip is placed in contact with an inert gas or this bonding metal. Even if a failure such as a crack occurs in the joining metal due to the sealing with the conductive material, the crack can be repaired by heating the joining metal to a temperature of less than 183 ° C. to melt the joining metal.

【0017】請求項2の発明における半導体装置は、接
合金属を鉛、錫、ビスマス、インジウムもしくはアンチ
モンを主成分とするものまたはこれらの金属のうち少な
くとも二種以上を含む合金を主成分とするものとしたこ
とにより、接合金属による接合を容易かつ確実とするこ
とができる。
A semiconductor device according to a second aspect of the present invention has a bonding metal containing lead, tin, bismuth, indium or antimony as a main component, or an alloy containing at least two or more of these metals as a main component. By doing so, it is possible to easily and reliably perform the joining with the joining metal.

【0018】請求項3の発明における半導体装置は、接
合金属のうち中央部の貫通部分の融点を183℃以上、
この部分以外の融点を183℃未満とし、半導体チップ
が、不活性ガスやこの接合金属に接して配置される還元
性物質とともに封止されていることにより、この貫通部
分以外の部分の接合金属に亀裂などの故障が生じても、
183℃未満の温度に加熱して、この貫通部分は溶融さ
せずに貫通部分以外の部分の接合金属を溶融させること
によって、この亀裂を修復できる。
According to a third aspect of the present invention, in the semiconductor device, the melting point of the central portion of the joining metal is 183 ° C. or higher,
The melting point other than this portion has a melting point of less than 183 ° C., and the semiconductor chip is sealed with an inert gas and a reducing substance arranged in contact with the bonding metal, so that the bonding metal in the portion other than the penetrating portion Even if a failure such as a crack occurs,
The crack can be repaired by heating to a temperature of less than 183 ° C. to melt the joining metal in the portion other than the penetrating portion without melting the penetrating portion.

【0019】請求項4の発明における半導体装置は、貫
通部分以外の部分の接合金属を鉛、錫、ビスマス、イン
ジウムもしくはアンチモンを主成分とするものまたはこ
れらの金属のうち少なくとも二種以上を含む合金を主成
分とするものとし、貫通部分の高融点接合金属を鉛、
錫、インジウム、アンチモン、銀、金、白金、パラジウ
ム、ケイ素もしくはアルミニウムを主成分とするものま
たはこれら金属のうち少なくとも二種以上を含む合金を
主成分とするものとしたことにより、金属による接合を
容易かつ確実とすることができる。
In a semiconductor device according to a fourth aspect of the present invention, the bonding metal of the portion other than the penetrating portion contains lead, tin, bismuth, indium or antimony as a main component, or an alloy containing at least two or more of these metals. With the main component as the main component, and the lead-containing high melting point bonding metal
By using tin, indium, antimony, silver, gold, platinum, palladium, silicon or aluminum as a main component or an alloy containing at least two or more of these metals as a main component Can be easy and reliable.

【0020】請求項5の発明における半導体装置は、金
属の貫通部分における接合面に平行な面積を接合面の全
面積の0.1%以上とすることにより、半導体装置に外
力が作用しても、半導体チップがずれたり移動しないよ
うにできる。
In the semiconductor device according to the fifth aspect of the present invention, the area parallel to the joint surface in the metal penetrating portion is 0.1% or more of the total area of the joint surface, so that even if an external force acts on the semiconductor device. , It is possible to prevent the semiconductor chip from shifting or moving.

【0021】請求項6の発明に係る半導体装置は、不活
性ガスを、窒素、二酸化炭素、希ガス、水素もしくは一
酸化炭素またはこれらのガスのうち少なくとも二種以上
を含む混合ガスとし、還元性物質を、有機酸系フラック
スもしくはポリマー系フラックスまたはこれらの物質の
混合物を主成分とするものとしたことにより、接合金属
に生じた亀裂などの破面に酸化膜を存在させないように
できる。
In a semiconductor device according to a sixth aspect of the present invention, the inert gas is nitrogen, carbon dioxide, a rare gas, hydrogen or carbon monoxide, or a mixed gas containing at least two of these gases, and the reducing property is reduced. By using a substance containing an organic acid-based flux, a polymer-based flux, or a mixture of these substances as a main component, it is possible to prevent an oxide film from existing on a fracture surface such as a crack generated in the joining metal.

【0022】請求項7の発明に係る半導体装置は、酸素
吸着剤もしくは水蒸気吸着剤またはこれらの吸着剤の両
方が半導体チップとともに封止されていることにより、
封止された空間に酸素や水蒸気を含む外気が侵入して
も、これらの吸着剤によって吸着されるために接合金属
に生じた亀裂などの破面に酸化膜を存在させないように
できる。
In the semiconductor device according to the invention of claim 7, the oxygen adsorbent, the water vapor adsorbent, or both of these adsorbents are sealed together with the semiconductor chip.
Even if outside air containing oxygen and water vapor enters the sealed space, the oxide film can be prevented from existing on the fracture surface such as a crack generated in the bonding metal because it is adsorbed by these adsorbents.

【0023】請求項8の発明における半導体装置は、基
材の内壁がチタン被覆されていることにより、半導体チ
ップが封止された空間に酸素を含む外気が侵入しても、
チタンによって酸素が吸着されるために接合金属に生じ
た亀裂などの破面に酸化膜を存在させないようにでき
る。
In the semiconductor device according to the invention of claim 8, since the inner wall of the base material is coated with titanium, even if outside air containing oxygen enters the space in which the semiconductor chip is sealed,
Since oxygen is adsorbed by titanium, it is possible to prevent an oxide film from existing on a fracture surface such as a crack generated in the joining metal.

【0024】請求項9の発明に係る半導体装置は、半導
体チップを拘束する幾何学的形状を有する基材によって
半導体チップが封止されていることにより、半導体装置
に外力が作用しても半導体チップがずれたり移動しない
ようにできる。
In the semiconductor device according to the invention of claim 9, the semiconductor chip is sealed by the base material having a geometrical shape for constraining the semiconductor chip, so that even if an external force acts on the semiconductor device. It can be prevented from slipping or moving.

【0025】請求項10の発明に係る半導体装置は、基
材または半導体チップに加熱装置を備えることにより、
半導体装置が実装されている基板全体を加熱しないで接
合金属の亀裂部分を溶融することができる。
According to a tenth aspect of the present invention, a semiconductor device is provided with a heating device on a base material or a semiconductor chip.
The cracked portion of the bonding metal can be melted without heating the entire substrate on which the semiconductor device is mounted.

【0026】[0026]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の実施例1による半導体装置を示
す断面図である。従来のものと同一符号は同一または相
当部分を示すので説明を省略する。図において、7は半
導体チップ1と基材2とを接合する融点が183℃未満
の接合金属であり、例えば、組成が49%Sn−41%
Pb−10%Biで融点が166℃のはんだ合金が用い
られる。8は半導体チップ1が封止された空間に満たさ
れた不活性ガスであり、例えばアルゴンガスなどの希ガ
スが用いられる。なお、この融点が183℃未満の接合
金属7と半導体チップ1との接合面、ならびにこの接合
金属7とセラミックの基材2との接合面にはそれぞれメ
タライズ処理を施した。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention. Since the same reference numerals as those of the conventional one indicate the same or corresponding portions, the description thereof will be omitted. In the figure, 7 is a joining metal that joins the semiconductor chip 1 and the base material 2 and has a melting point of less than 183 ° C., for example, the composition is 49% Sn-41%.
A solder alloy having Pb-10% Bi and a melting point of 166 ° C. is used. Reference numeral 8 denotes an inert gas filled in the space in which the semiconductor chip 1 is sealed, for example, a rare gas such as argon gas is used. A metallizing process was performed on the bonding surface between the bonding metal 7 having a melting point of less than 183 ° C. and the semiconductor chip 1 and the bonding surface between the bonding metal 7 and the ceramic base material 2.

【0027】次に動作について説明する。融点が166
℃である接合金属7を有する半導体装置を繰り返し動作
させたところ、接合金属7に熱応力による亀裂6が発生
した。そこで、半導体装置全体を170℃の温度に設定
したリフロー炉装置中で加熱し、上記接合金属7を溶融
させた。この半導体装置は通常用いられているものと同
様に、融点が183℃のSn−Pb共晶はんだで基板に
実装されているため、この実施例1のように183℃未
満の温度で加熱した場合には実装接合部が破壊されるこ
とはない。このようにして、溶融した亀裂6周辺部の接
合金属7は流動性を有するために亀裂6を充填し、接合
金属7は亀裂6が発生する前の状態に修復された。ま
た、この接合金属7は不活性ガス8が満たされた空間に
封止されているので、亀裂6の破面は酸化されることが
なく清浄であるため、亀裂6は容易に接合される。
Next, the operation will be described. Melting point 166
When the semiconductor device having the bonding metal 7 having a temperature of 0 ° C. was repeatedly operated, cracks 6 were generated in the bonding metal 7 due to thermal stress. Therefore, the entire semiconductor device was heated in a reflow furnace set to a temperature of 170 ° C. to melt the joining metal 7. Since this semiconductor device is mounted on the substrate with Sn—Pb eutectic solder having a melting point of 183 ° C. like the one usually used, when it is heated at a temperature of less than 183 ° C. as in Example 1. The mounting joint is not destroyed. In this way, since the melted bonding metal 7 around the crack 6 has fluidity, the crack 6 was filled, and the bonding metal 7 was restored to the state before the crack 6 occurred. Further, since the bonding metal 7 is sealed in the space filled with the inert gas 8, the fracture surface of the crack 6 is clean without being oxidized, and therefore the crack 6 is easily bonded.

【0028】このように、この実施例1によれば、半導
体チップ1と基材2を接合する接合金属7の融点を18
3℃未満とすることによりに、半導体装置をこの温度未
満で接合金属の融点以上に加熱するだけで、実装接合部
分を損傷することなく接合金属7に発生した亀裂6を修
復することができる。なお、半導体チップ1としてはケ
イ素に限られるものではなくガリウムヒ素などの化合物
半導体でもよく、また基材2がアルミナ以外のセラミッ
クス、金属、樹脂またはケイ素などによって構成されて
いても同様の効果が得られることは言うまでもない。
As described above, according to the first embodiment, the melting point of the bonding metal 7 for bonding the semiconductor chip 1 and the base material 2 is 18%.
By setting the temperature to be less than 3 ° C., the crack 6 generated in the bonding metal 7 can be repaired without damaging the mounting bonding portion only by heating the semiconductor device at a temperature lower than this temperature to the melting point of the bonding metal or higher. The semiconductor chip 1 is not limited to silicon, but may be a compound semiconductor such as gallium arsenide, and the same effect can be obtained even if the base material 2 is made of ceramics other than alumina, metal, resin, silicon, or the like. It goes without saying that it will be done.

【0029】実施例2.上記実施例1では不活性ガスが
封止された場合について示したが、図2に示すように、
不活性ガスを封止するとともに還元性物質9を接合金属
7に接して配置してもよく、上記実施例1と同様の効果
を奏することができる。なお、このような還元性物質と
しては、例えば有機酸系フラックスである粘着性の活性
ロジンが用いられる。半導体装置を繰り返し動作させる
ことによって、接合金属7に亀裂6が発生した半導体装
置を、上記実施例1と同様に加熱して接合金属7を溶融
させた。ここで、まずこの接合金属7が溶融する前に、
加熱によって固体状の還元性物質9である活性ロジンが
溶融し流動性を得て亀裂6に侵入し、亀裂6の破面を覆
ってこれを積極的に還元した。次いで、溶融した接合金
属7が亀裂6を充填し始め、亀裂6の破面を覆っている
還元性物質9を接合金属7から排斥するため、亀裂6に
侵入した還元性物質9は、溶融した接合金属7中からこ
の外部へ押し出される。このようにして、亀裂6が修復
できた。
Example 2. Although the case where the inert gas is sealed is shown in the above-mentioned Example 1, as shown in FIG.
The reducing substance 9 may be placed in contact with the bonding metal 7 while sealing the inert gas, and the same effect as that of the first embodiment can be obtained. In addition, as such a reducing substance, for example, an adhesive active rosin which is an organic acid-based flux is used. By repeatedly operating the semiconductor device, the semiconductor device having cracks 6 in the bonding metal 7 was heated in the same manner as in Example 1 to melt the bonding metal 7. Here, first, before the joining metal 7 is melted,
The activated rosin, which is a solid reducing substance 9, was melted by heating to obtain fluidity and penetrate into the crack 6 to cover the fracture surface of the crack 6 and positively reduce it. Next, the molten bonding metal 7 begins to fill the crack 6, and the reducing substance 9 covering the fracture surface of the crack 6 is excluded from the bonding metal 7, so that the reducing substance 9 that has penetrated into the crack 6 melts. The metal 7 is extruded to the outside. In this way, the crack 6 could be repaired.

【0030】このように、この実施例2によれば、還元
性物質9が亀裂6の破面を積極的に還元するため、不活
性ガス8のみによって酸化を防止する上記実施例1より
も更に容易かつ確実に亀裂6を修復できる。なお、この
実施例2では、不活性ガスとともに還元性物質9を用い
たが、不活性ガスを用いないで還元性物質9のみを接合
金属7に接して配置して用いても同様の効果が得られ
る。
As described above, according to the second embodiment, the reducing substance 9 positively reduces the fracture surface of the crack 6, so that the oxidation is prevented by the inert gas 8 only. The crack 6 can be easily and surely repaired. In addition, in Example 2, the reducing substance 9 was used together with the inert gas, but the same effect can be obtained even if only the reducing substance 9 is arranged in contact with the bonding metal 7 without using the inert gas. can get.

【0031】実施例3.上記実施例1では融点が183
℃未満の接合金属7として、49%Sn−41%Pb−
10%Biの組成のものを用いたが、融点が183℃未
満の金属であればこれに限られるものでなく、鉛、錫、
ビスマス、インジウムもしくはアンチモンを主成分とし
たものまたはこれらの金属のうち少なくとも二種以上を
含む合金を主成分としたものを用いてもよく、上記実施
例1と同様の効果を奏することができる。なお、この
「主成分としたもの」には、上記金属単体および上記合
金単体も含まれる。特に、多成分の合金とすることによ
って所望の融点を得ることが可能となる。
Example 3. In Example 1, the melting point is 183.
49% Sn-41% Pb-
Although the composition of 10% Bi is used, it is not limited to this as long as the metal has a melting point of less than 183 ° C., and lead, tin,
A material containing bismuth, indium or antimony as a main component or an alloy containing at least two or more of these metals as a main component may be used, and the same effect as that of the first embodiment can be obtained. In addition, this "main component" includes the above metal simple substance and the above alloy simple substance. In particular, it is possible to obtain a desired melting point by using a multi-component alloy.

【0032】実施例4.上記実施例1では、接合金属7
として融点が183℃未満の金属を用いたものについて
示したが、図3に示すように、金属のうち中央部の貫通
部分が融点が183℃以上の高融点接合金属で、この部
分以外が融点が183℃未満の接合金属で構成されたも
のを用いてもよく、上記実施例1と同様の効果を奏する
ことができる。
Example 4. In the first embodiment, the joining metal 7
As shown in FIG. 3, a metal having a melting point of less than 183 ° C. is used. However, as shown in FIG. 3, the central penetrating part of the metal is a high melting point bonding metal having a melting point of 183 ° C. or higher, and the other parts are melting points. Of a bonding metal having a temperature of less than 183 ° C. may be used, and the same effect as that of the first embodiment can be obtained.

【0033】図3において、15は半導体チップ1と基
材2とを接合する金属の中央部の貫通部分に配された融
点が183℃以上の高融点接合金属である。このような
高融点接合金属15としては、例えば95%Pb−5%
Snの組成で融点が310℃のはんだ合金が用いられ
る。半導体装置を繰り返し動作させることによって、接
合金属7に亀裂6が発生した半導体装置を、上記実施例
1と同様に加熱して接合金属7を溶融させた。この時の
加熱温度(170℃)は高融点接合金属15の融点(3
10℃)以下であるので、中央部の高融点接合金属15
は溶融しないため、上記実施例1と同様にして亀裂6が
修復されるとともに、高融点接合金属15によって半導
体チップ1は基材2に強固に接合されることになる。
In FIG. 3, reference numeral 15 is a high melting point bonding metal having a melting point of 183 ° C. or more, which is disposed in the central penetrating portion of the metal for bonding the semiconductor chip 1 and the base material 2. As such a high melting point bonding metal 15, for example, 95% Pb-5%
A solder alloy having a Sn composition and a melting point of 310 ° C. is used. By repeatedly operating the semiconductor device, the semiconductor device having cracks 6 in the bonding metal 7 was heated in the same manner as in Example 1 to melt the bonding metal 7. The heating temperature (170 ° C.) at this time is the melting point of the high melting point bonding metal 15 (3
10 ° C.) or less, so the high melting point bonding metal 15 in the central portion
Does not melt, the crack 6 is repaired in the same manner as in Example 1 above, and the semiconductor chip 1 is firmly bonded to the base material 2 by the high melting point bonding metal 15.

【0034】このように、この実施例4によれば、接合
金属7に亀裂6などの故障が生じても、高融点接合金属
15の融点より低温である183℃未満の温度に加熱し
て、高融点接合金属15以外の部分の接合金属7を溶融
させることによって、この亀裂6を修復できるのは勿論
のこと、この高融点接合金属15が実施例1に比べて半
導体チップ1と基材2をより強固に接合しているため、
亀裂6の修復のための加熱中に、例えば半導体装置に振
動などの外力が作用しても半導体チップ1がずれたり移
動することがなく、したがって、ボンディングワイヤ5
が切断するなどの不都合を防止できる。
As described above, according to the fourth embodiment, even if a failure such as a crack 6 occurs in the joining metal 7, the joining metal 7 is heated to a temperature lower than the melting point of the high melting point joining metal 15 and lower than 183 ° C. It goes without saying that the crack 6 can be repaired by melting the part of the joining metal 7 other than the part with the high melting point joining metal 15, and the high melting point joining metal 15 is different from the semiconductor chip 1 and the base material 2 in the first embodiment. Because it is joined more firmly,
During the heating for repairing the crack 6, the semiconductor chip 1 does not shift or move even if an external force such as vibration acts on the semiconductor device.
It is possible to prevent inconvenience such as disconnection.

【0035】なお、半導体チップ1と基材2との接合部
に作用する熱応力は外周部において最大になるため、亀
裂6は必ず接合金属7の外周部から発生し、内部方向へ
と伝播する。したがって、亀裂6が接合部の中央部の高
融点接合金属15に到達しておらず、周囲の接合金属7
の中にのみ存在する間に上記の亀裂修復を行えば、上記
実施例1と同様に亀裂6を完全に接合・修復することが
できる。
Since the thermal stress acting on the joint between the semiconductor chip 1 and the base material 2 is maximized in the outer peripheral portion, the crack 6 always occurs from the outer peripheral portion of the joint metal 7 and propagates inward. . Therefore, the crack 6 does not reach the high-melting-point bonding metal 15 in the central portion of the bonding portion, and the surrounding bonding metal 7
If the cracks are repaired while existing only in the cracks, the cracks 6 can be completely joined and repaired as in the first embodiment.

【0036】実施例5.上記実施例4では、融点が18
3℃未満の接合金属7として49%Sn−41%Pb−
10%Biの組成のものを用いたが、融点が183℃未
満の金属であればこれに限られるものでなく、鉛、錫、
ビスマス、インジウムもしくはアンチモンを主成分とし
たものまたはこれらの金属のうち少なくとも二種以上を
含む合金を主成分としたものを用いてもよい。なお、こ
の「主成分としたもの」には、上記金属単体および上記
合金単体も含まれる。また、高融点接合金属15として
95%Pb−5%Snの組成で融点が310℃のはんだ
合金を用いたが、融点が183℃以上の金属であればこ
れに限られるものでなく、鉛、錫、インジウム、アンチ
モン、銀、金、白金、パラジウム、ケイ素もしくはアル
ミニウムを主成分としたものまたはこれらの金属のうち
少なくとも二種以上を含む合金を主成分としたものを用
いてもよい。なお、この「主成分としたもの」には、融
点が183℃以上の上記金属単体およびこれらの上記合
金単体も含まれる。以上のような金属類を用いることに
より、上記実施例4と同様の効果を奏することができ
る。特に、多成分の合金とすることによって所望の融点
を得ることが可能となる。
Example 5. In Example 4, the melting point is 18
49% Sn-41% Pb-as the joining metal 7 below 3 ° C
Although the composition of 10% Bi is used, it is not limited to this as long as the metal has a melting point of less than 183 ° C., and lead, tin,
A material containing bismuth, indium or antimony as a main component or an alloy containing at least two or more of these metals as a main component may be used. In addition, this "main component" includes the above metal simple substance and the above alloy simple substance. Further, a solder alloy having a composition of 95% Pb-5% Sn and a melting point of 310 ° C. was used as the high melting point bonding metal 15, but the present invention is not limited to this as long as the metal has a melting point of 183 ° C. or more, and lead, A material containing tin, indium, antimony, silver, gold, platinum, palladium, silicon or aluminum as a main component or an alloy containing at least two or more of these metals as a main component may be used. In addition, this "main component" includes the above-mentioned simple metals having a melting point of 183 [deg.] C. or higher and the above-mentioned simple alloys. By using the metals as described above, the same effect as that of the above-described fourth embodiment can be obtained. In particular, it is possible to obtain a desired melting point by using a multi-component alloy.

【0037】ここで、半導体チップ1と基材2との接合
部の中央部に配された高融点接合金属15の接合面に平
行な面積の接合面の全面積に対する比率は、外部から1
000Gの衝撃が加えられた場合を想定すると以下の式
より、0.1%以上であることが望まれる。 半導体チップの密度 D=2.34×10-3(g/mm3 ) 半導体チップの厚さ T=1(mm) 半導体チップの面積 A=100(mm2 ) 高融点接合金属15の抗張力 S=2000(g/mm2 ) とすると、高融点接合金属15に加わる応力Fは、 F=D×T×A×1000=234(g) となり、この応力に耐え得る高融点接合金属15の面積
Bは、 B=F/S=0.1(mm2 ) となる。したがって、半導体チップ1の全面積に対する
高融点接合金属15の接合部の面積の比率Rは、 R=B/A=0.1(%) となる。
Here, the ratio of the area parallel to the joint surface of the high melting point joint metal 15 disposed in the central portion of the joint portion between the semiconductor chip 1 and the base material 2 to the total area of the joint surface is 1 from the outside.
Assuming that a shock of 000 G is applied, 0.1% or more is desired from the following formula. Density of semiconductor chip D = 2.34 × 10 −3 (g / mm 3 ) Thickness of semiconductor chip T = 1 (mm) Area of semiconductor chip A = 100 (mm 2 ) Tensile strength of high melting point bonding metal 15 S = Assuming 2000 (g / mm 2 ), the stress F applied to the high melting point bonding metal 15 is F = D × T × A × 1000 = 234 (g), and the area B of the high melting point bonding metal 15 that can withstand this stress. Is B = F / S = 0.1 (mm 2 ). Therefore, the ratio R of the area of the joining portion of the high melting point joining metal 15 to the entire area of the semiconductor chip 1 is R = B / A = 0.1 (%).

【0038】実施例6.上記実施例1では、半導体チッ
プ1の封止された空間にアルゴンを満たした場合を示し
たが、不活性ガスであればこれに限られるものではな
く、窒素、二酸化炭素、希ガス、水素もしくは一酸化炭
素またはこれらのガスのうち少なくとも二種以上を含む
混合ガスを満たしてもよく、上記実施例1と同様の効果
を奏することができる。
Example 6. Although the case where the sealed space of the semiconductor chip 1 is filled with argon has been shown in the above-mentioned Example 1, the present invention is not limited to this as long as it is an inert gas, and nitrogen, carbon dioxide, a rare gas, hydrogen or It may be filled with carbon monoxide or a mixed gas containing at least two or more of these gases, and the same effect as that of the first embodiment can be obtained.

【0039】実施例7.上記実施例2では還元性物質9
として有機酸系フラックスである活性ロジンを用いた場
合を示したが、半導体チップ1、基材2、ボンディング
ワイヤ5やリード4などに対して腐食などの損傷を与え
ない物質であればよく、有機酸系フラックス以外には、
例えばポリマー系フラックスを用いることができ、実施
例2と同様の効果を奏することができる。
Example 7. In Example 2 above, the reducing substance 9
Although the case where activated rosin, which is an organic acid-based flux, is used as an example, any substance that does not cause damage such as corrosion to the semiconductor chip 1, the base material 2, the bonding wires 5, the leads 4, etc. may be used. Other than acid flux,
For example, a polymer-based flux can be used, and the same effect as in Example 2 can be obtained.

【0040】実施例8.上記実施例1では、接合金属7
に発生した亀裂6の破面の酸化を防止するのに、半導体
チップ1が封止された空間にアルゴンを満たした場合を
示したが、図4に示すように酸素吸着剤を併用して用い
てもよく、上記実施例1と同様の効果を奏することがで
きる。
Example 8. In the first embodiment, the joining metal 7
In order to prevent the oxidation of the fractured surface of the crack 6 generated in the above, the case where the space in which the semiconductor chip 1 is sealed is filled with argon is shown. As shown in FIG. However, the same effect as that of the first embodiment can be obtained.

【0041】図において、10は酸素吸着剤である。半
導体装置を繰り返し動作中に接合金属7に発生した亀裂
6を修復する方法は上記実施例1と同様であるが、基材
2の封止が不完全で、例えばアルゴンガス8が満たされ
た半導体チップ1が封止された空間に外気が侵入した場
合でも、酸素吸着剤10が酸素を優先的に消費し亀裂6
の破面の酸化を防止できる。したがって、この破面には
酸化膜が形成されず清浄に保持されるため、亀裂6は容
易に接合・修復することができる。
In the figure, 10 is an oxygen adsorbent. The method of repairing the crack 6 generated in the bonding metal 7 during the repeated operation of the semiconductor device is the same as that of the above-described first embodiment, but the base material 2 is not completely sealed, and, for example, a semiconductor filled with argon gas 8 is used. Even when outside air enters the space where the chip 1 is sealed, the oxygen adsorbent 10 preferentially consumes oxygen and cracks 6
Oxidation of the fracture surface can be prevented. Therefore, since an oxide film is not formed on this fractured surface and it is kept clean, the crack 6 can be easily joined and repaired.

【0042】このように、この実施例8によれば、酸素
吸着剤10を用いることにより、実施例1よりも、亀裂
6の破面が清浄に保持されるため亀裂6の修復を容易に
行うことができる。なお、この実施例8では酸素吸着剤
を封止した場合について示したが、水蒸気吸着剤を用い
た場合や、酸素吸着剤と水蒸気吸着剤の両方を封止して
も同様の効果が得られることは言うまでもない。
As described above, according to the eighth embodiment, by using the oxygen adsorbent 10, the fracture surface of the crack 6 is kept cleaner than in the first embodiment, so that the crack 6 can be repaired more easily. be able to. In addition, although the case where the oxygen adsorbent is sealed is shown in this Example 8, the same effect can be obtained when the steam adsorbent is used or both the oxygen adsorbent and the steam adsorbent are sealed. Needless to say.

【0043】実施例9.上記実施例1では、接合金属7
に発生した亀裂6の破面の酸化を防止するのに、半導体
チップ1が封止された空間にアルゴンを満たした場合を
示したが、これに加えて、図5に示すように内壁をチタ
ン被覆11した基材2を用いてもよく、上記実施例1と
同様の効果を奏することができる。
Embodiment 9 FIG. In the first embodiment, the joining metal 7
In order to prevent the oxidation of the fracture surface of the crack 6 generated in the above, the case where the space in which the semiconductor chip 1 is sealed is filled with argon is shown. In addition to this, as shown in FIG. The base material 2 coated with 11 may be used, and the same effect as that of the first embodiment can be obtained.

【0044】図において、11は基材2の内面に施され
たチタン被覆11であり、例えば真空蒸着によって形成
されたチタン膜が用いられる。半導体装置を繰り返し動
作中に、接合金属7に発生した亀裂6を修復する方法は
上記実施例1と同様である。基材2の封止が不完全で、
例えばアルゴンガス8が満たされた半導体チップ1が封
止された空間に外気が侵入した場合でも、チタン被覆1
1がゲッタリング効果によって酸素を吸着するため亀裂
6の破面の酸化を防止できる。したがって、この破面に
は酸化膜が形成されず清浄に保持されるため、亀裂6は
容易に接合・修復することができる。
In the figure, 11 is a titanium coating 11 applied to the inner surface of the base material 2, and a titanium film formed by vacuum vapor deposition, for example, is used. The method for repairing the crack 6 generated in the bonding metal 7 during the repeated operation of the semiconductor device is the same as in the first embodiment. Incomplete sealing of the base material 2,
For example, even if outside air enters the space in which the semiconductor chip 1 filled with the argon gas 8 is sealed, the titanium coating 1
Since 1 adsorbs oxygen by the gettering effect, oxidation of the fracture surface of the crack 6 can be prevented. Therefore, since an oxide film is not formed on this fractured surface and it is kept clean, the crack 6 can be easily joined and repaired.

【0045】このように、この実施例9によれば、チタ
ン膜11で被覆された基材2を用いていることにより、
上記実施例1よりも、亀裂6の破面が清浄に保持される
ため亀裂6の修復を容易に行うことができる。
As described above, according to the ninth embodiment, since the base material 2 coated with the titanium film 11 is used,
Since the fracture surface of the crack 6 is kept cleaner than in the first embodiment, the crack 6 can be easily repaired.

【0046】実施例10.上記実施例4では、半導体装
置を加熱中に振動などの外力による半導体チップ1のず
れや移動、ならびにボンディングワイヤ5の切断などを
防止するのに、接合金属7の中央部の貫通部分に融点が
183℃以上の高融点接合金属を用いた場合を示した
が、図6から図8に示すように、半導体チップ1を拘束
する幾何学的形状を内壁に備える基材を用いてもよく、
実施例4と同様の効果を奏することができる。
Example 10. In the fourth embodiment, in order to prevent the semiconductor chip 1 from being displaced or moved by an external force such as vibration while the semiconductor device is being heated, and the bonding wire 5 from being cut, the melting point is set in the central portion of the bonding metal 7. Although the case where a high melting point bonding metal of 183 ° C. or higher is used is shown, as shown in FIGS. 6 to 8, a base material having a geometric shape for constraining the semiconductor chip 1 on the inner wall may be used.
The same effect as that of the fourth embodiment can be obtained.

【0047】図において、12、13および14は半導
体チップ1を拘束する幾何学的形状を内壁に備える基材
である。この幾何学的形状は特に限定されるものではな
く、半導体チップ1を左右方向および上下方向から拘束
するものであればよい。半導体チップ1と基材2との隙
間は左右方向、上下方向ともに、例えば1mm以下に設
定されている。半導体装置を繰り返し動作中に接合金属
7に発生した亀裂6を修復する方法は上記実施例4と同
様であるが、接合金属7に発生した亀裂6を修復するた
めの加熱中に半導体装置に例えば振動などの外力が加え
られても、半導体チップ1は基材12、13または14
によってその動きを拘束される。
In the figure, reference numerals 12, 13 and 14 denote base materials having on their inner walls a geometrical shape for restraining the semiconductor chip 1. The geometric shape is not particularly limited as long as it constrains the semiconductor chip 1 from the left-right direction and the vertical direction. The gap between the semiconductor chip 1 and the base material 2 is set to 1 mm or less in both the horizontal direction and the vertical direction. The method for repairing the crack 6 generated in the bonding metal 7 during the repeated operation of the semiconductor device is the same as that in the above-described fourth embodiment, but the semiconductor device is heated during the heating for repairing the crack 6 generated in the bonding metal 7, for example. Even if an external force such as vibration is applied, the semiconductor chip 1 is not
The movement is restrained by.

【0048】このように、この実施例10によれば、基
材の内壁の幾何学的形状を半導体チップ1を拘束するよ
うにしているため、上記実施例4のように高融点接合金
属を用いることなく、半導体チップ1のずれや移動を防
止するとともに、ボンディングワイヤ5が切断するなど
の不都合を防止できる。
As described above, according to the tenth embodiment, since the semiconductor chip 1 is constrained by the geometrical shape of the inner wall of the base material, the high melting point bonding metal is used as in the fourth embodiment. Without this, the semiconductor chip 1 can be prevented from being displaced or moved, and the inconvenience such as cutting of the bonding wire 5 can be prevented.

【0049】実施例11.上記実施例1では、半導体装
置を加熱するのにリフロー炉装置を用いたが、図9に示
すように加熱装置を備えた基材2を用いてもよく、実施
例1と同様の効果を奏することができる。
Example 11. Although the reflow furnace device is used to heat the semiconductor device in the first embodiment, a base material 2 provided with a heating device as shown in FIG. 9 may be used, and the same effect as in the first embodiment is obtained. be able to.

【0050】図において、16は加熱装置であり、例え
ば薄膜ヒータ等を用いることができる。半導体装置を繰
り返し動作中に接合金属7に発生した亀裂6は、基材2
の内部に配された加熱装置16である薄膜ヒータによっ
て接合部を加熱することにより、接合金属7を溶融させ
て修復する。
In the figure, 16 is a heating device, and for example, a thin film heater or the like can be used. The crack 6 generated in the bonding metal 7 during repeated operation of the semiconductor device is
The bonding portion is heated by a thin film heater, which is a heating device 16 disposed inside, to melt and repair the bonding metal 7.

【0051】このように、この実施例11によれば、例
えば半導体装置が実装されている基板全体を加熱する必
要がなく、半導体装置のみを選択的に加熱することが可
能になるため、上記実施例1に比べて加熱に要するエネ
ルギーが少なくてすむとともに装置をコンパクトにでき
る。なお、この実施例11では加熱装置16を基材2中
に設置した場合について示したが、半導体チップ1中に
設置しても同様の効果が得られる。
As described above, according to the eleventh embodiment, it is not necessary to heat the entire substrate on which the semiconductor device is mounted, and only the semiconductor device can be selectively heated. Compared to Example 1, less energy is required for heating and the device can be made compact. Although the heating device 16 is installed in the base material 2 in the eleventh embodiment, the same effect can be obtained by installing the heating device 16 in the semiconductor chip 1.

【0052】なお、上記実施例1から実施例11までの
例では、半導体チップ1の裏面全体を基材2に接合する
いわゆるダイボンディングの場合について示したが、図
10に示すいわゆるフリップチップ接合の場合にも同様
の効果が得られる。
In the above examples 1 to 11, the case of so-called die bonding in which the entire back surface of the semiconductor chip 1 is bonded to the base material 2 is shown. However, so-called flip-chip bonding shown in FIG. In this case, the same effect can be obtained.

【0053】[0053]

【発明の効果】以上のように請求項1の発明によれば、
融点が183℃未満の接合金属によって半導体チップを
基材に接合し、半導体チップを不活性ガスまたは接合金
属に接して配置される還元性物質のうち少なくとも何れ
か一方とともに封止するように構成したので、この接合
金属に亀裂などの故障が生じても、183℃未満の温度
に加熱してこの接合金属を溶融させることによって、実
装接合部分を損傷することなく亀裂を修復できる効果が
ある。
As described above, according to the invention of claim 1,
A semiconductor chip is bonded to a base material with a bonding metal having a melting point of less than 183 ° C., and the semiconductor chip is sealed together with at least one of an inert gas and a reducing substance arranged in contact with the bonding metal. Therefore, even if a failure such as a crack occurs in the bonding metal, there is an effect that the crack can be repaired without damaging the mounting bonding portion by heating the bonding metal to a temperature of less than 183 ° C to melt the bonding metal.

【0054】請求項2の発明によれば、接合金属を鉛、
錫、ビスマス、インジウムもしくはアンチモンを主成分
とするものまたはこれらの金属のうち少なくとも二種以
上を含む合金を主成分とするものであるように構成した
ので、接合金属による接合を容易かつ確実とすることが
できる効果がある。
According to the invention of claim 2, the joining metal is lead,
Since the main component is tin, bismuth, indium, or antimony, or the alloy containing at least two or more of these metals, it is possible to easily and surely bond with the bonding metal. There is an effect that can be.

【0055】請求項3の発明によれば、金属のうち半導
体チップおよび基材との両接合面を含む中央部の貫通部
分が融点が183℃以上の高融点接合金属で、この貫通
部分以外の部分が融点が183℃未満の接合金属で構成
され、そして、半導体チップを不活性ガスまたは上記接
合金属に接して配置される還元性物質のうち少なくとも
何れか一方とともに封止するように構成したので、この
貫通部分以外の部分の接合金属に亀裂などの故障が生じ
ても、183℃未満の温度に加熱して、この貫通部分は
溶融させずに貫通部分以外の部分の接合金属を溶融させ
ることによって、この亀裂を修復できる。したがって、
亀裂の修復のための加熱中に、例えば半導体装置に振動
などの外力が作用しても半導体チップがずれたり移動す
ることがなく、ボンディングワイヤが切断するなどの不
都合を防止できる効果がある。
According to the third aspect of the present invention, of the metal, the through portion of the central portion including both the bonding surface with the semiconductor chip and the base material is a high melting point bonding metal having a melting point of 183 ° C. or higher, and the other portions than the through portion. Since the portion is composed of a bonding metal having a melting point of less than 183 ° C., and the semiconductor chip is configured to be sealed together with at least one of an inert gas and a reducing substance arranged in contact with the bonding metal. , Even if a failure such as a crack occurs in the joining metal other than the penetration portion, the joining metal of the portion other than the penetration portion is melted by heating to a temperature of less than 183 ° C without melting the penetration portion. This crack can be repaired. Therefore,
During heating for repairing cracks, for example, even if an external force such as vibration acts on the semiconductor device, the semiconductor chip does not shift or move, and it is possible to prevent inconvenience such as cutting of the bonding wire.

【0056】請求項4の発明によれば、貫通部分以外の
部分の接合金属を鉛、錫、ビスマス、インジウムもしく
はアンチモンを主成分とするものまたはこれらの金属の
うち少なくとも二種以上を含む合金を主成分とするもの
とし、貫通部分の高融点接合金属を鉛、錫、インジウ
ム、アンチモン、銀、金、白金、パラジウム、ケイ素も
しくはアルミニウムを主成分とするものまたはこれら金
属のうち少なくとも二種以上を含む合金を主成分とする
ものであるように構成したので、金属による接合を容易
かつ確実にできる効果がある。
According to the invention of claim 4, the bonding metal of the portion other than the penetrating portion is mainly composed of lead, tin, bismuth, indium or antimony, or an alloy containing at least two or more of these metals. The main component is a high melting point bonding metal in the penetrating portion, which contains lead, tin, indium, antimony, silver, gold, platinum, palladium, silicon or aluminum as the main component, or at least two or more of these metals. Since the main component is the alloy containing, there is an effect that the joining by the metal can be performed easily and surely.

【0057】請求項5の発明によれば、金属の貫通部分
における接合面に平行な面積を、接合面の全面積の0.
1%以上であるように構成したので、半導体装置に外力
が作用しても半導体チップがずれたり移動しないように
できるとともに、ボンディングワイヤ5が切断するなど
の不都合を防止できる効果がある。
According to the fifth aspect of the invention, the area parallel to the joint surface in the metal penetration portion is set to 0.
Since it is configured to be 1% or more, it is possible to prevent the semiconductor chip from shifting or moving even when an external force is applied to the semiconductor device, and it is possible to prevent inconveniences such as cutting of the bonding wire 5.

【0058】請求項6の発明によれば、不活性ガスを窒
素、二酸化炭素、希ガス、水素もしくは一酸化炭素また
はこれらのガスのうち少なくとも二種以上を含む混合ガ
スとし、還元性物質を、有機酸系フラックスもしくはポ
リマー系フラックスまたはこれらの物質の混合物を主成
分とするものであるように構成したので、接合金属に生
じた亀裂などの破面に酸化膜を存在させないようにでき
るため、接合金属による接合を容易かつ確実にできる効
果がある。
According to the invention of claim 6, the inert gas is nitrogen, carbon dioxide, a rare gas, hydrogen or carbon monoxide or a mixed gas containing at least two or more of these gases, and the reducing substance is The organic acid flux, polymer flux, or a mixture of these substances is used as the main component, so it is possible to prevent the oxide film from existing on the fracture surface such as cracks in the joining metal. There is an effect that joining with a metal can be performed easily and surely.

【0059】請求項7の発明によれば、酸素吸着剤もし
くは水蒸気吸着剤またはこれらの吸着剤の両方を半導体
チップとともに封止するように構成したので、封止され
た空間に酸素や水蒸気を含む外気が侵入しても、これら
の吸着剤によって吸着されるために接合金属に生じた亀
裂などの破面に酸化膜を存在させないようにできるた
め、接合金属による接合を容易かつ確実にできる効果が
ある。
According to the invention of claim 7, since the oxygen adsorbent, the water vapor adsorbent, or both of these adsorbents are sealed together with the semiconductor chip, the sealed space contains oxygen or water vapor. Even if outside air invades, it is possible to prevent the oxide film from existing on the fracture surface such as a crack generated in the joining metal because it is adsorbed by these adsorbents, so that the effect of easily and reliably joining with the joining metal is obtained. is there.

【0060】請求項8の発明によれば、基材の内壁がチ
タン被覆されているように構成したので、半導体チップ
が封止された空間に酸素を含む外気が侵入しても、チタ
ンによって酸素が吸着されるために接合金属に生じた亀
裂などの破面の酸化を防止できるため、接合金属による
接合を容易かつ確実にできる効果がある。
According to the eighth aspect of the present invention, since the inner wall of the base material is coated with titanium, even if the outside air containing oxygen enters the space in which the semiconductor chip is sealed, the oxygen is still supplied by the titanium. Since it is possible to prevent oxidation of the fracture surface such as a crack generated in the joining metal due to the adsorption of the, it is possible to easily and surely join with the joining metal.

【0061】請求項9の発明よれば、基材の内壁に半導
体チップを拘束する幾何学的形状を備えるように構成し
たので、半導体装置に外力が作用しても半導体チップが
ずれたり移動しないようにできるとともに、ボンディン
グワイヤが切断するなどの不都合を防止できる効果があ
る。
According to the ninth aspect of the invention, since the inner wall of the base material is provided with a geometrical shape for restraining the semiconductor chip, the semiconductor chip does not shift or move even when an external force is applied to the semiconductor device. In addition to this, there is an effect that it is possible to prevent inconvenience such as cutting of the bonding wire.

【0062】請求項10の発明によれば、基材または半
導体チップが加熱装置を備えるように構成したので、半
導体装置が実装されている基板全体を加熱しないで接合
金属の亀裂部分を溶融して接合金属に発生した亀裂を修
復できる効果がある。
According to the tenth aspect of the present invention, since the base material or the semiconductor chip is provided with the heating device, the cracked portion of the bonding metal is melted without heating the entire substrate on which the semiconductor device is mounted. It is effective in repairing cracks generated in the joining metal.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施例1による半導体装置の構成
を示す断面図である。
FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention.

【図2】 この発明の実施例2による半導体装置の構成
を示す断面図である。
FIG. 2 is a sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention.

【図3】 この発明の実施例4による半導体装置の構成
を示す断面図である。
FIG. 3 is a sectional view showing a configuration of a semiconductor device according to a fourth embodiment of the present invention.

【図4】 この発明の実施例8による半導体装置の構成
を示す断面図である。
FIG. 4 is a sectional view showing a structure of a semiconductor device according to an eighth embodiment of the present invention.

【図5】 この発明の実施例9による半導体装置の構成
を示す断面図である。
FIG. 5 is a sectional view showing a structure of a semiconductor device according to a ninth embodiment of the present invention.

【図6】 この発明の実施例10による半導体装置の構
成を示す断面図である。
FIG. 6 is a sectional view showing the structure of a semiconductor device according to Example 10 of the present invention.

【図7】 この発明の実施例10による半導体装置の構
成を示す断面図である。
FIG. 7 is a sectional view showing a structure of a semiconductor device according to a tenth embodiment of the present invention.

【図8】 この発明の実施例10による半導体装置の構
成を示す断面図である。
FIG. 8 is a sectional view showing a structure of a semiconductor device according to a tenth embodiment of the present invention.

【図9】 この発明の実施例11による半導体装置の構
成を示す断面図である。
FIG. 9 is a sectional view showing a structure of a semiconductor device according to an eleventh embodiment of the present invention.

【図10】 この発明のフリップチップ接合による半導
体装置の構成を示す断面図である。
FIG. 10 is a sectional view showing a configuration of a semiconductor device by flip chip bonding according to the present invention.

【図11】 従来の半導体装置の構成を示す断面図であ
る。
FIG. 11 is a sectional view showing a configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体チップ、2 基材、7 接合金属、8 不活
性ガス、9 還元性物質、10 酸素吸着剤、11 チ
タン被覆、15 高融点接合金属、16 加熱装置。
1 semiconductor chip, 2 base material, 7 bonding metal, 8 inert gas, 9 reducing substance, 10 oxygen adsorbent, 11 titanium coating, 15 high melting point bonding metal, 16 heating device.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップが接合金属によって基材に
接合されている半導体装置において、上記接合金属の融
点が183℃未満であり、上記半導体チップは、不活性
ガスおよび上記接合金属に接して配置される還元性物質
のうち少なくとも何れか一方とともに封止されているこ
とを特徴とする半導体装置。
1. A semiconductor device in which a semiconductor chip is bonded to a base material by a bonding metal, wherein the melting point of the bonding metal is less than 183 ° C., and the semiconductor chip is placed in contact with an inert gas and the bonding metal. A semiconductor device, which is encapsulated with at least one of the reducing substances described above.
【請求項2】 上記接合金属は、鉛、錫、ビスマス、イ
ンジウムもしくはアンチモンを主成分とするものまたは
これらの金属のうち少なくとも二種以上を含む合金を主
成分とするものであることを特徴とする請求項1記載の
半導体装置。
2. The bonding metal is mainly composed of lead, tin, bismuth, indium or antimony, or is mainly composed of an alloy containing at least two kinds of these metals. The semiconductor device according to claim 1.
【請求項3】 半導体チップが金属によって基材に接合
されている半導体装置において、上記金属のうち半導体
チップおよび基材との両接合面を含む中央部の貫通部分
が融点が183℃以上の高融点接合金属で、この貫通部
分以外の部分が融点が183℃未満の接合金属で構成さ
れ、上記半導体チップは、不活性ガスおよび上記接合金
属に接して配置される還元性物質のうち少なくとも何れ
か一方とともに封止されていることを特徴とする半導体
装置。
3. In a semiconductor device in which a semiconductor chip is bonded to a base material by a metal, a melting point of a central portion of the metal including both bonding surfaces of the semiconductor chip and the base material has a melting point of 183 ° C. or higher. The melting point bonding metal is formed of a bonding metal having a melting point of less than 183 ° C. other than the penetrating portion, and the semiconductor chip includes at least one of an inert gas and a reducing substance disposed in contact with the bonding metal. A semiconductor device, which is sealed together with one side.
【請求項4】 上記貫通部分以外の部分の接合金属は、
鉛、錫、ビスマス、インジウムもしくはアンチモンを主
成分とするものまたはこれらの金属のうち少なくとも二
種以上を含む合金を主成分とするものであり、上記貫通
部分の高融点接合金属は、鉛、錫、インジウム、アンチ
モン、銀、金、白金、パラジウム、ケイ素もしくはアル
ミニウムを主成分とするものまたはこれらの金属のうち
少なくとも二種以上を含む合金を主成分とするものであ
ることを特徴とする請求項3記載の半導体装置。
4. The joining metal of the portion other than the penetrating portion,
The main component is lead, tin, bismuth, indium or antimony, or an alloy containing at least two of these metals. A material containing at least indium, indium, antimony, silver, gold, platinum, palladium, silicon or aluminum as a main component or an alloy containing at least two or more of these metals as a main component. 3. The semiconductor device according to item 3.
【請求項5】 上記金属の貫通部分における接合面に平
行な面積は、接合面の全面積の0.1%以上であること
を特徴とする請求項3または請求項4記載の半導体装
置。
5. The semiconductor device according to claim 3, wherein an area of the metal penetrating portion parallel to the joint surface is 0.1% or more of the total area of the joint surface.
【請求項6】 上記不活性ガスは、窒素、二酸化炭素、
希ガス、水素もしくは一酸化炭素またはこれらのガスの
うち少なくとも二種以上を含む混合ガスであり、上記還
元性物質は、有機酸系フラックスもしくはポリマー系フ
ラックスまたはこれらの物質の混合物を主成分とするも
のであることを特徴とする請求項1から請求項5の何れ
か1項記載の半導体装置。
6. The inert gas is nitrogen, carbon dioxide,
It is a rare gas, hydrogen, carbon monoxide, or a mixed gas containing at least two or more of these gases, and the reducing substance contains an organic acid flux, a polymer flux, or a mixture of these substances as a main component. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device.
【請求項7】 酸素吸着剤もしくは水蒸気吸着剤または
これらの吸着剤の両方が半導体チップとともに封止され
ていることを特徴とする請求項1から請求項6の何れか
1項記載の半導体装置。
7. The semiconductor device according to claim 1, wherein the oxygen adsorbent, the water vapor adsorbent, or both of these adsorbents are sealed together with the semiconductor chip.
【請求項8】 上記基材の内壁がチタン被覆されている
ことを特徴とする請求項1から請求項7の何れか1項記
載の半導体装置。
8. The semiconductor device according to claim 1, wherein an inner wall of the base material is coated with titanium.
【請求項9】 上記基材の内壁が半導体チップを拘束す
る幾何学的形状を備えることを特徴とする請求項1から
請求項8の何れか1項記載の半導体装置。
9. The semiconductor device according to claim 1, wherein an inner wall of the base material has a geometric shape for constraining a semiconductor chip.
【請求項10】 上記基材または上記半導体チップは、
加熱装置を備えることを特徴とする請求項1から請求項
9の何れか1項記載の半導体装置。
10. The base material or the semiconductor chip comprises:
10. The semiconductor device according to claim 1, further comprising a heating device.
JP06599395A 1995-03-24 1995-03-24 Semiconductor device Expired - Fee Related JP3324326B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06599395A JP3324326B2 (en) 1995-03-24 1995-03-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06599395A JP3324326B2 (en) 1995-03-24 1995-03-24 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002090482A Division JP3669342B2 (en) 2002-03-28 2002-03-28 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH08264681A true JPH08264681A (en) 1996-10-11
JP3324326B2 JP3324326B2 (en) 2002-09-17

Family

ID=13303051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06599395A Expired - Fee Related JP3324326B2 (en) 1995-03-24 1995-03-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3324326B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503857A (en) * 2005-07-28 2009-01-29 インテヴァック インコーポレイテッド Semiconductor die attachment for high vacuum containers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503857A (en) * 2005-07-28 2009-01-29 インテヴァック インコーポレイテッド Semiconductor die attachment for high vacuum containers

Also Published As

Publication number Publication date
JP3324326B2 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
KR100548114B1 (en) Solder foil and semiconductor device and electronic device
JP5093235B2 (en) Electronic component device and manufacturing method thereof
US7579677B2 (en) Semiconductor device and method for manufacturing thereof
KR100368695B1 (en) Method for mounting semiconductor elements
JP2007110001A (en) Semiconductor device
CN1196389C (en) Soldering of semiconductor chip to substrate
US5249732A (en) Method of bonding semiconductor chips to a substrate
Morozumi et al. Reliability of power cycling for IGBT power semiconductor modules
WO1994014190A1 (en) Surface structure for soldering and non-flux soldering method using the same
JP2006066716A (en) Semiconductor device
WO2000019514A1 (en) Semiconductor package and flip-chip bonding method therefor
JP2007059485A (en) Semiconductor device, substrate and method of manufacturing semiconductor device
JP2005340268A (en) Transistor package
JPH10294337A (en) Semiconductor device and manufacture thereof
JP3324326B2 (en) Semiconductor device
JP3669342B2 (en) Semiconductor device
JP2009147123A (en) Semiconductor device, and manufacturing method therefor
JP2006319288A (en) Semiconductor device
JP2011056555A (en) Joining material, method for manufacturing joining material, and semi-conductor device
JP2006041363A (en) Resin-sealed semiconductor device
JP2966079B2 (en) Lead frame, semiconductor device using the same, and method of mounting semiconductor device
JPH10256309A (en) Method for mounting semiconductor element
JP6176590B2 (en) Semiconductor device manufacturing apparatus and manufacturing method
Mackay et al. Solder sealing semiconductor packages
JP2005177842A (en) Brazing material, manufacturing method of semiconductor device using the same and semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees