JP6176590B2 - Semiconductor device manufacturing apparatus and manufacturing method - Google Patents

Semiconductor device manufacturing apparatus and manufacturing method Download PDF

Info

Publication number
JP6176590B2
JP6176590B2 JP2013210465A JP2013210465A JP6176590B2 JP 6176590 B2 JP6176590 B2 JP 6176590B2 JP 2013210465 A JP2013210465 A JP 2013210465A JP 2013210465 A JP2013210465 A JP 2013210465A JP 6176590 B2 JP6176590 B2 JP 6176590B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal
semiconductor device
wiring metal
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013210465A
Other languages
Japanese (ja)
Other versions
JP2015074001A (en
Inventor
修二 足立
修二 足立
祐治 阪上
祐治 阪上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2013210465A priority Critical patent/JP6176590B2/en
Publication of JP2015074001A publication Critical patent/JP2015074001A/en
Application granted granted Critical
Publication of JP6176590B2 publication Critical patent/JP6176590B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Description

本発明は、半導体チップと配線金属とを接合して成る半導体装置の製造装置、及び製造方法に関するものである。   The present invention relates to a manufacturing apparatus and a manufacturing method of a semiconductor device formed by bonding a semiconductor chip and a wiring metal.

近年の半導体装置、特に、大電流密度の所謂ハイパワーモジュールと称する半導体装置においては、高温環境下でも使用可能であることが要求されている。そのため、半導体装置の実装構造においては、高温に保持されたり、高温熱サイクルを受けたりした場合の高温耐久性に優れた接合部が強く望まれている。また、環境保全の観点からすると、Ｐｂ（鉛）フリーの接合技術が必須となっている。   2. Description of the Related Art Recent semiconductor devices, particularly semiconductor devices called high power modules having a large current density, are required to be usable even in a high temperature environment. Therefore, in a mounting structure of a semiconductor device, a joint having excellent high temperature durability when held at a high temperature or subjected to a high temperature thermal cycle is strongly desired. From the viewpoint of environmental protection, a Pb (lead) -free joining technique is essential.

このような半導体装置の実装のための接合には、現状では、Ｓｎ（錫）−Ａｇ（銀）−Ｃｕ（銅）系のはんだが広く使われているが、使用温度がはんだの融点（例えば２００℃程度）以下に制限される。また、例えば、電極がＣｕである接合部においては、界面にＣｕ−Ｓｎ系の脆い金属間化合物層が生成し、高温耐久性に乏しいものとなる。そのため、接合部の高温耐久性を確保するために、いろいろな試みがなされている。   Currently, Sn (tin) -Ag (silver) -Cu (copper) based solder is widely used for bonding for mounting such semiconductor devices, but the operating temperature is the melting point of the solder (for example, It is limited to about 200 ° C. or less. Further, for example, in a joint where the electrode is Cu, a Cu-Sn brittle intermetallic compound layer is generated at the interface, resulting in poor high-temperature durability. Therefore, various attempts have been made to ensure the high temperature durability of the joint.

例えば、金属ナノ粒子の活性な表面エネルギーを利用して、低温にて凝集、接合する低温接合工法が提案されている（特許文献１参照）。この接合工法を用いれば、凝集した後の接合界面はバルク金属となるため、高い、高温耐久性を有する。   For example, a low-temperature bonding method has been proposed in which active surface energy of metal nanoparticles is used to aggregate and bond at a low temperature (see Patent Document 1). If this joining method is used, the joining interface after agglomeration becomes a bulk metal, and thus has high durability at high temperatures.

特開２００４−１２８３５７号公報JP 2004-128357 A

しかしながら、特許文献１に記載の低温接合工法では、金属ナノ粒子として、Ａｕ（金）、Ａｇ（銀）といった貴金属を用い、このような金属ナノ粒子の表面に有機物を修飾したような構造をとるため、非常に高コストなものとなり、実際に適用するには現実的ではない。また、粒子が凝集した構造となり、しかも有機物が接合プロセス時にガス化して、残存することから接合部にはボイドが存在するため、継手強度のバラツキの大きいものとなるという問題がある。   However, in the low-temperature bonding method described in Patent Document 1, noble metals such as Au (gold) and Ag (silver) are used as metal nanoparticles, and the surface of such metal nanoparticles is modified with an organic substance. Therefore, it becomes very expensive and not practical to apply. In addition, there is a problem that the structure has a structure in which particles are agglomerated, and the organic matter is gasified during the joining process and remains, so that voids exist in the joint, resulting in large variations in joint strength.

なお、高温はんだとしてはこの他に、Ａｕ系の組成を有するものとして、Ａｕ−Ｇｅ（ゲルマニウム）系はんだや、Ａｕ−Ｓｎ系はんだがあるが、これらも、貴金属であるＡｕを用いているため、非常に高コストなものとなり、上記同様、現実的ではない。   Other high-temperature solders include Au-Ge (germanium) solders and Au-Sn solders that have an Au-based composition, but these also use precious metal Au. It becomes very expensive and is not realistic as described above.

本発明は、上記従来の状況に鑑みてなされたものであって、その目的とするところは、低コストで高温耐久性に優れた接合を可能にすると共に、その接合の際に、接合部の酸化を阻止して充分な接合強度を確保しつつ、半導体チップの上下にある電極間の沿面絶縁距離を適切に維持することができる半導体装置の製造装置を提供することにある。また、上記の半導体装置の製造装置を用いた製造方法と、その製造方法により製造した高温耐久性に優れた半導体装置を提供することにある。   The present invention has been made in view of the above-described conventional situation. The object of the present invention is to enable bonding with low temperature and excellent high-temperature durability, and at the time of the bonding, An object of the present invention is to provide a semiconductor device manufacturing apparatus capable of appropriately maintaining a creeping insulation distance between electrodes above and below a semiconductor chip while preventing oxidation and securing a sufficient bonding strength. Another object of the present invention is to provide a manufacturing method using the semiconductor device manufacturing apparatus and a semiconductor device manufactured by the manufacturing method and having excellent high-temperature durability.

本発明に係わる半導体装置の製造装置は、半導体チップの接合面と、配線金属の少なくとも接合面との間に、各接合面の金属と共晶反応を生じる金属を含むインサート材を介在させると共に、上記接合面の酸化皮膜を破壊するための微細凹凸を上記接合面及びインサート材表面の少なくとも一部に設け、接合界面の少なくとも一部において半導体チップと配線金属とを直接接合して成る半導体装置を製造するものである。   In the semiconductor device manufacturing apparatus according to the present invention, an insert material containing a metal that causes a eutectic reaction with the metal of each bonding surface is interposed between the bonding surface of the semiconductor chip and at least the bonding surface of the wiring metal, A semiconductor device in which fine irregularities for destroying the oxide film on the bonding surface are provided on at least a part of the bonding surface and the surface of the insert material, and the semiconductor chip and the wiring metal are directly bonded at least at a part of the bonding interface. To manufacture.

そして、半導体装置の製造装置は、上記半導体チップ及び配線金属を相対的に加圧する加圧手段と、上記半導体チップ及び配線金属を加熱する加熱手段と、上記半導体チップと配線金属との接合界面から半導体チップの外側へ排出された共晶反応溶融物及び酸化皮膜から成る排出物を所定の厚さに押圧する押圧手段とを備えた構成としており、上記構成をもって従来の課題を解決するための手段としている。   The semiconductor device manufacturing apparatus includes: a pressurizing unit that relatively pressurizes the semiconductor chip and the wiring metal; a heating unit that heats the semiconductor chip and the wiring metal; and a bonding interface between the semiconductor chip and the wiring metal. Means for solving the conventional problems with the above-mentioned configuration, comprising a pressing means for pressing the eutectic reaction melt discharged to the outside of the semiconductor chip and the discharge formed of the oxide film to a predetermined thickness It is said.

本発明に係わる半導体装置の製造方法は、半導体チップの接合面と、配線金属の少なくとも接合面との間に、各接合面の金属と共晶反応を生じる金属を含むインサート材を介在させると共に、上記接合面の酸化皮膜を破壊するための微細凹凸を上記接合面及びインサート材表面の少なくとも一部に設ける。   In the method for manufacturing a semiconductor device according to the present invention, an insert material containing a metal that causes a eutectic reaction with the metal of each bonding surface is interposed between the bonding surface of the semiconductor chip and at least the bonding surface of the wiring metal. Fine irregularities for breaking the oxide film on the joining surface are provided on at least a part of the joining surface and the insert material surface.

そして、製造方法は、上記半導体チップ及び配線金属を相対的に加圧しつつ加熱し、上記半導体チップと配線金属との接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出物として半導体チップの外側へ排出すると共に、その排出物を所定の厚さに押圧し、接合界面の少なくとも一部において上記半導体チップと配線金属とを直接接合することを特徴としている。   In the manufacturing method, the semiconductor chip and the wiring metal are heated while being relatively pressurized, and the eutectic reaction melt generated at the bonding interface between the semiconductor chip and the wiring metal is discharged together with the oxide film as a semiconductor chip. The semiconductor chip and the wiring metal are directly bonded to each other at at least part of the bonding interface.

本発明に係わる半導体装置は、上記製造方法により製造されたもので、半導体チップと配線金属を備え、半導体チップ及び配線金属が、双方の接合界面の少なくとも一部において直接接合され、この直接接合部の周囲において、共晶反応溶融物及び酸化皮膜から成る排出物が所定の厚さに押圧された状態で存在していることを特徴としている。   The semiconductor device according to the present invention is manufactured by the above manufacturing method, and includes a semiconductor chip and a wiring metal, and the semiconductor chip and the wiring metal are directly bonded at at least a part of the bonding interface between the two, and the direct bonding portion. In the surrounding area, the eutectic reaction melt and the effluent composed of the oxide film are present in a pressed state with a predetermined thickness.

本発明の半導体装置の製造装置及び製造方法では、インサート材を介して半導体チップ及び配線金属を相対的に加圧しながら加熱することで、配線金属の接合面やインサート材表面に設けた微細凹凸により接合面の酸化皮膜を破壊すると共に、接合面とインサート材との間に共晶反応を生じさせ、低温、低加圧で酸化皮膜を除去して、半導体チップと配線金属とを強固に接合する。ここで、半導体チップや配線金属の接合面には、アルミニウム系金属を採用することができると共に、インサート材には、アルミニウム系金属と共晶反応を生じるものとして、Ｚｕ（亜鉛）を主成分とする金属を採用することができる。   In the semiconductor device manufacturing apparatus and the manufacturing method of the present invention, the semiconductor chip and the wiring metal are heated while being relatively pressed through the insert material, so that the fine unevenness provided on the bonding surface of the wiring metal and the surface of the insert material. In addition to destroying the oxide film on the bonding surface, it causes a eutectic reaction between the bonding surface and the insert material, removes the oxide film at low temperature and low pressure, and firmly bonds the semiconductor chip and the wiring metal. . Here, an aluminum-based metal can be used for the bonding surface of the semiconductor chip or the wiring metal, and the insert material is mainly composed of Zu (zinc), which causes a eutectic reaction with the aluminum-based metal. The metal to be used can be adopted.

また、半導体装置の製造装置及び製造方法では、半導体チップと配線金属との接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出物として半導体チップの外側へ排出すると共に、その排出物を所定の厚さに押圧する。よって、インサート材は、上記の接合界面に生じた共晶反応溶融物及び酸化皮膜を排出物として半導体チップの外側へ排出し得る大きさ（体積）であり、このような大きさにすることで接合部が大気に接触してないようにする。また、排出物を所定の厚さに押圧することで、半導体チップの上下にある電極間の沿面絶縁距離が上記排出物によって短くなるのを防止する。   Further, in the semiconductor device manufacturing apparatus and manufacturing method, the eutectic reaction melt generated at the bonding interface between the semiconductor chip and the wiring metal is discharged to the outside of the semiconductor chip together with the oxide film, and discharged. Press to a predetermined thickness. Therefore, the insert material has a size (volume) that can discharge the eutectic reaction melt and the oxide film generated at the bonding interface to the outside of the semiconductor chip as discharged materials. Ensure that the joint is not in contact with the atmosphere. Further, by pressing the discharge to a predetermined thickness, the creeping insulation distance between the electrodes on the top and bottom of the semiconductor chip is prevented from being shortened by the discharge.

このようにして、半導体装置の製造装置及び製造方法によれば、貴金属やＰｂを用いることなく、低コストで高温耐久性に優れた接合を可能にすると共に、その接合の際に、接合部の酸化を阻止して充分な接合強度を確保しつつ、半導体チップの上下にある電極間の沿面絶縁距離を適切に維持することができる。   Thus, according to the semiconductor device manufacturing apparatus and manufacturing method, it is possible to perform bonding with low temperature and excellent high-temperature durability without using noble metal or Pb, and at the time of bonding, The creeping insulation distance between the electrodes on the upper and lower sides of the semiconductor chip can be appropriately maintained while preventing the oxidation and ensuring a sufficient bonding strength.

本発明に係わる半導体装置の製造装置及び製造方法の第１実施形態を説明する平面図（Ａ）、半導体装置の接合前の断面図（Ｂ）、及び半導体装置の接合後の断面図（Ｃ）である。1A is a plan view illustrating a first embodiment of a semiconductor device manufacturing apparatus and manufacturing method according to the present invention, FIG. 1B is a cross-sectional view of the semiconductor device before bonding, and FIG. 2C is a cross-sectional view of the semiconductor device after bonding. It is. 図１に示す製造装置及び製造方法により製造した半導体装置を示す断面図（Ａ）、インサート材が不足している場合を示す断面図（Ｂ）、インサート材が過多である場合を示す（Ｃ）である。Sectional drawing (A) which shows the semiconductor device manufactured with the manufacturing apparatus and manufacturing method shown in FIG. 1, sectional drawing (B) which shows the case where insert material is insufficient, and shows the case where insert material is excessive (C) It is. 本発明に係わる半導体装置の製造装置及び製造方法の第２実施形態を説明する半導体装置の接合前の断面図（Ａ）、半導体チップ及び配線金属を加圧した状態を示す断面図（Ｂ）、及び半導体装置の接合後の断面図（Ｃ）である。Sectional view (A) before joining of semiconductor device for explaining second embodiment of manufacturing apparatus and manufacturing method of semiconductor device according to the present invention, sectional view (B) showing a state where semiconductor chip and wiring metal are pressed, FIG. 10C is a cross-sectional view after bonding the semiconductor device. 図３に示す製造装置及び製造方法における接合面温度及び圧力の変化を示すグラフである。It is a graph which shows the change of the joint surface temperature and pressure in the manufacturing apparatus and manufacturing method shown in FIG. 本発明に係わる半導体装置の製造装置の第３実施形態を説明する断面図である。It is sectional drawing explaining 3rd Embodiment of the manufacturing apparatus of the semiconductor device concerning this invention. 本発明に係わる半導体装置の製造装置の第４実施形態を説明する要部の断面図である。It is sectional drawing of the principal part explaining 4th Embodiment of the manufacturing apparatus of the semiconductor device concerning this invention.

〈第１実施形態〉
図１（Ａ）及び（Ｂ）に示す半導体装置の製造装置は、以下に述べる構造を備えた半導体装置１を製造するものである。半導体装置１は、半導体チップ２の接合面と、配線金属３の少なくとも接合面との間に、各接合面の金属と共晶反応を生じる金属を含むインサート材４を介在させている。さらに、半導体装置１は、上記接合面の酸化皮膜を破壊するための微細凹凸５を上記接合面及びインサート材４の表面の少なくとも一部に設け、接合界面の少なくとも一部において半導体チップ２と配線金属３とを直接接合して成るものである。 <First Embodiment>
The semiconductor device manufacturing apparatus shown in FIGS. 1A and 1B manufactures a semiconductor device 1 having the structure described below. In the semiconductor device 1, an insert material 4 containing a metal that causes a eutectic reaction with the metal of each bonding surface is interposed between the bonding surface of the semiconductor chip 2 and at least the bonding surface of the wiring metal 3. Further, the semiconductor device 1 is provided with fine irregularities 5 for breaking the oxide film on the bonding surface on at least a part of the bonding surface and the surface of the insert material 4, and the semiconductor chip 2 and the wiring at least at a part of the bonding interface. It is formed by directly joining the metal 3.

図示例の半導体チップ２は、平面視で正方形状を成し、基板２Ａの上下に上側電極２Ｂ及び下側電極２Ｃを夫々設けた三層構造である。この実施形態の半導体チップ２は、少なくとも下側電極２Ｃがアルミニウム系金属から成り、この下側電極２Ｃの下面が配線金属３との接合面である。   The semiconductor chip 2 in the illustrated example has a square shape in plan view, and has a three-layer structure in which an upper electrode 2B and a lower electrode 2C are provided above and below a substrate 2A, respectively. In the semiconductor chip 2 of this embodiment, at least the lower electrode 2C is made of an aluminum-based metal, and the lower surface of the lower electrode 2C is a joint surface with the wiring metal 3.

配線金属３は、平面視で半導体チップ１よりも充分に大きい正方形状を成すと共に、アルミニウム系合金から成るものであって、その上面に微細凹凸５が形成してあり、微細凹凸５の表面が半導体チップ２との接合面である。この微細凹凸５は、応力を集中させて酸化皮膜の破壊を促進させる機能さえあれば、その形状や数に制限はなく、例えば、断面三角形状や断面台形状の突条を並列に配置したものや、四角錐状の突部を縦横に配列したものを採用することができる。   The wiring metal 3 has a square shape that is sufficiently larger than the semiconductor chip 1 in a plan view, and is made of an aluminum-based alloy. It is a joint surface with the semiconductor chip 2. The fine unevenness 5 is not limited in its shape and number as long as it has a function of concentrating stress and promoting the destruction of the oxide film. For example, the protrusions having a triangular cross section or a trapezoidal cross section are arranged in parallel. Alternatively, a quadrangular pyramid-shaped protrusion arranged in a horizontal and vertical direction can be employed.

上記した半導体チップ２の下側電極２Ｃや配線金属３の素材であるアルミニウム系金属としては、純アルミニウム材（工業用純アルミニウム）やＡｌを主成分として８０％以上含有する合金材を用いることができる。これらアルミニウム系金属から成る下側電極２Ｃや配線金属３の表面には、Ａｌ２Ｏ３を主成分とする強固な酸化皮膜が生成している。 As the aluminum-based metal that is the material of the lower electrode 2C and the wiring metal 3 of the semiconductor chip 2 described above, a pure aluminum material (industrial pure aluminum) or an alloy material containing 80% or more of Al as a main component is used. it can. A strong oxide film mainly composed of Al 2 O 3 is formed on the surfaces of the lower electrode 2C and the wiring metal 3 made of these aluminum-based metals.

インサート材４は、Ａｌと共晶反応を生じる金属を含むものであって、具体的には、Ｚｎ（亜鉛）を主成分とする金属（純亜鉛、亜鉛合金）や、Ｚｎと共晶反応を生じる金属とＺｎとの合金、例えばＺｎとＡｌを主成分とする合金、ＺｎとＭｇ（マグネシウム）を主成分とする合金、ＺｎとＣｕ（銅）を主成分とする合金、ＺｎとＳｎ（錫）を主成分とする合金、ＺｎとＡｇ（銀）を主成分とする合金、ＺｎとＭｇとＡｌを主成分とする合金、ＺｎとＣｕ（銅）とＡｌを主成分とする合金、ＺｎとＳｎ（錫）とＡｌを主成分とする合金、ＺｎとＡｇ（銀）とＡｌを主成分とする合金の薄板や箔を用いることができる。なお、本発明において、「主成分」とは、上記金属の含有量の合計が８０％以上であることを意味するものとする。   The insert material 4 includes a metal that causes a eutectic reaction with Al. Specifically, the insert material 4 has a metal (pure zinc, zinc alloy) containing Zn (zinc) as a main component, or a eutectic reaction with Zn. Alloys of the resulting metal and Zn, for example, alloys containing Zn and Al as main components, alloys containing Zn and Mg (magnesium) as main components, alloys containing Zn and Cu (copper) as main components, Zn and Sn (tin) ), An alloy mainly composed of Zn and Ag (silver), an alloy mainly composed of Zn, Mg and Al, an alloy mainly composed of Zn, Cu (copper) and Al, and Zn An alloy mainly composed of Sn (tin) and Al, or a thin plate or foil of an alloy mainly composed of Zn, Ag (silver), and Al can be used. In the present invention, the “main component” means that the total content of the metals is 80% or more.

また、インサート材４は、半導体チップ２と配線金属３との接合界面に生じた共晶反応溶融物及び酸化皮膜を排出物（Ｂ）として半導体チップ１の外側へ排出し得る大きさ（体積）を有する板状の部材である。図示例のインサート材４は、半導体チップ２と配線金属３との接合部を大気に接触させないように、平面視で半導体チップ１よりもやや大きい正方形状である。   Further, the insert material 4 has a size (volume) that can be discharged to the outside of the semiconductor chip 1 as a discharge (B) from the eutectic reaction melt and oxide film generated at the bonding interface between the semiconductor chip 2 and the wiring metal 3. It is a plate-shaped member which has. The insert material 4 in the illustrated example has a square shape slightly larger than the semiconductor chip 1 in plan view so as not to bring the joint between the semiconductor chip 2 and the wiring metal 3 into contact with the atmosphere.

上記の半導体装置１を製造するための製造装置は、上記半導体チップ２及び配線金属３を相対的に加圧する加圧手段１１と、上記半導体チップ２及び配線金属３を加熱する加熱手段１２を備えている。また、製造装置は、上記半導体チップ２と配線金属３との接合界面から半導体チップ２の外側へ排出物（Ｂ）を所定の厚さに押圧する押圧手段１３を備えている。   A manufacturing apparatus for manufacturing the semiconductor device 1 includes a pressurizing unit 11 that relatively pressurizes the semiconductor chip 2 and the wiring metal 3, and a heating unit 12 that heats the semiconductor chip 2 and the wiring metal 3. ing. In addition, the manufacturing apparatus includes pressing means 13 that presses the discharged material (B) to a predetermined thickness from the bonding interface between the semiconductor chip 2 and the wiring metal 3 to the outside of the semiconductor chip 2.

加圧手段１１は、半導体チップ２の上側に配置された加圧部１１Ａや、加圧部１１Ａを昇降させる昇降駆動機構（図示せず）などで構成されている。加圧部１１Ａは、平面視で半導体チップ２に対応する大きさを有し、半導体チップ２の上面に接触してこれを加圧する。   The pressurizing unit 11 includes a pressurizing unit 11A disposed on the upper side of the semiconductor chip 2 and an elevating drive mechanism (not shown) that moves the pressurizing unit 11A up and down. The pressing unit 11A has a size corresponding to the semiconductor chip 2 in a plan view, and contacts and pressurizes the upper surface of the semiconductor chip 2.

加熱手段１２は、半導体装置１を載置する基盤に周知の加熱源を内蔵したものである。これにより、先の加圧手段１１は、加熱手段１２との間で半導体チップ２及び配線金属３を相対的に加圧することとなる。   The heating means 12 has a well-known heating source built in a base on which the semiconductor device 1 is placed. As a result, the previous pressurizing unit 11 pressurizes the semiconductor chip 2 and the wiring metal 3 relatively with the heating unit 12.

押圧手段１３は、加圧手段１１とともに半導体チップ２に上側に配置されると共に、平面視で加圧手段１１の加圧部１１Ａを囲繞する枠状の押圧部１３Ａや、押圧部１３Ａを昇降させる昇降駆動機構（図示せず）などで構成されている。なお、加圧手段１１及び押圧手段１３の昇降駆動機構は、夫々別の機構であっても良いし、共通の機構にすることも可能である。   The pressing unit 13 is disposed on the upper side of the semiconductor chip 2 together with the pressing unit 11, and lifts and lowers the frame-shaped pressing unit 13 </ b> A that surrounds the pressing unit 11 </ b> A of the pressing unit 11 in a plan view. It is comprised by the raising / lowering drive mechanism (not shown) etc. In addition, the raising / lowering drive mechanism of the pressurizing means 11 and the pressing means 13 may be different mechanisms, or may be a common mechanism.

次に、上記構成を備えた半導体装置の製造装置の動作とともに半導体装置の製造方法を説明する。
半導体装置１の製造装置及び製造方法では、半導体チップ２を配線金属３に接合するに際し、図１（Ｂ）に示すように、半導体チップ２の接合面と、配線金属３の少なくとも接合面との間に、各接合面の金属と共晶反応を生じる金属を含むインサート材４を介在させる。また、配線金属３には、接合面の酸化皮膜を破壊するための微細凹凸５が設けてある。 Next, a semiconductor device manufacturing method will be described together with the operation of the semiconductor device manufacturing apparatus having the above-described configuration.
In the manufacturing apparatus and manufacturing method of the semiconductor device 1, when the semiconductor chip 2 is bonded to the wiring metal 3, the bonding surface of the semiconductor chip 2 and at least the bonding surface of the wiring metal 3 are connected as shown in FIG. An insert material 4 containing a metal that causes a eutectic reaction with the metal of each joint surface is interposed therebetween. The wiring metal 3 is provided with fine irregularities 5 for breaking the oxide film on the joint surface.

次に、上記の製造装置及び製造方法は、加圧手段１１により半導体チップ２及び配線金属３を相対的に加圧しつつ、加熱手段１２により半導体チップ２及び配線金属３を加熱する。このとき、上記の製造装置及び製造方法では、アルミニウム系金属から成る半導体チップ（下側電極２Ｃ）２及び配線金属３の表面に形成されている酸化皮膜を微細凹凸５により破壊して、アルミニウム系金属とインサート材４とを接触させ、半導体チップ２と配線金属３との接合界面に、Ａｌとインサート材４に含まれる金属との共晶反応を生じさせる。   Next, in the manufacturing apparatus and the manufacturing method, the semiconductor chip 2 and the wiring metal 3 are heated by the heating unit 12 while the semiconductor chip 2 and the wiring metal 3 are relatively pressurized by the pressurizing unit 11. At this time, in the manufacturing apparatus and the manufacturing method described above, the oxide film formed on the surfaces of the semiconductor chip (lower electrode 2C) 2 and the wiring metal 3 made of an aluminum-based metal is broken by the fine unevenness 5 to form an aluminum-based metal. The metal and the insert material 4 are brought into contact with each other, and a eutectic reaction between Al and the metal contained in the insert material 4 is caused at the bonding interface between the semiconductor chip 2 and the wiring metal 3.

すなわち、上記の製造装置及び製造方法では、微細凹凸５の先端に応力が集中するため、比較的低い加圧力によって、チップへのダメージを与えることなく酸化皮膜を破壊することができる。そして、この破壊部分を介してアルミニウム系金属とインサート材４とが接触し、この接触部を起点として生じた共晶反応が接合面全体に拡大することによって、接合面の酸化皮膜が低温度（共晶温度）で除去されるので、アルミニウム系金属同士のダイレクトな接合が可能となる。   That is, in the manufacturing apparatus and manufacturing method described above, stress concentrates on the tips of the fine irregularities 5, and therefore, the oxide film can be destroyed without damaging the chip with a relatively low applied pressure. Then, the aluminum-based metal and the insert material 4 come into contact with each other through the fracture portion, and the eutectic reaction generated from the contact portion expands to the entire joint surface, so that the oxide film on the joint surface has a low temperature ( Since it is removed at the eutectic temperature), it becomes possible to directly join aluminum-based metals.

そして、上記の製造装置及び製造方法は、この共晶反応溶融物を酸化皮膜と共に排出物（Ｂ）として半導体チップ２の外側に排出し、接合界面の少なくとも一部において半導体チップ２と配線金属３のアルミニウム系金属同士を直接接合する。この際、上記の製造装置及び製造方法では、図１（Ｃ）に示すように、半導体チップ２の外側に排出された排出物Ｂを押圧手段１３により所定の厚さに押圧して平坦に形成する。   Then, the manufacturing apparatus and the manufacturing method described above discharge the eutectic reaction melt together with the oxide film to the outside of the semiconductor chip 2 as a discharge (B), and at least part of the bonding interface, the semiconductor chip 2 and the wiring metal 3 are discharged. These aluminum-based metals are directly joined together. At this time, in the above manufacturing apparatus and manufacturing method, as shown in FIG. 1 (C), the discharge B discharged outside the semiconductor chip 2 is pressed to a predetermined thickness by the pressing means 13 to be formed flat. To do.

なお、押圧手段１３による押圧は、半導体チップ２の外側に排出された排出物Ｂに対して押圧部１３Ａを下降させ、その排出物Ｂを圧潰して平坦に形成しても良いし、予め下降させた押圧部１３Ａと配線金属３との隙間に排出物Ｂが排出されるようにして、その排出物Ｂを平坦に形成しても良い。また、排出物Ｂの排出と押圧部１３Ａの下降とがほぼ同時に行われるようにしても良い。つまり、押圧手段１３は、当該製造装置の構造などに応じて、押圧部１３Ａの下降のタイミングを適宜選択することができ、いずれのタイミングでも排出物Ｂを平坦に押圧形成し得る。   Note that the pressing by the pressing means 13 may be performed by lowering the pressing portion 13A with respect to the discharge B discharged to the outside of the semiconductor chip 2 and crushing the discharge B, or may be lowered in advance. The discharged material B may be formed flat so that the discharged material B is discharged into the gap between the pressed portion 13A and the wiring metal 3. Further, the discharge B and the lowering of the pressing portion 13A may be performed almost simultaneously. That is, the pressing means 13 can appropriately select the lowering timing of the pressing portion 13A according to the structure of the manufacturing apparatus and the like, and the discharge B can be pressed and formed flat at any timing.

このように、本発明の半導体装置の製造装置及び製造方法では、インサート材４を介して半導体チップ２及び配線金属３を相対的に加圧しながら加熱することで、微細凹凸５による酸化皮膜の破壊と、接合面及びインサート材４の間の共晶反応を生じさせ、低温、低加圧で半導体チップ２と配線金属３とを強固に接合する。この際、上記の製造装置及び製造方法では、半導体チップ２や配線金属３の接合面には、アルミニウム系金属を採用し、インサート材４には、Ｚｕを主成分とする金属を採用しているので、貴金属やＰｂを用いることなく、低コストで高温耐久性に優れた接合が可能になる。   Thus, in the semiconductor device manufacturing apparatus and manufacturing method of the present invention, the semiconductor chip 2 and the wiring metal 3 are heated through the insert material 4 while being relatively pressurized, whereby the oxide film is broken by the fine irregularities 5. Then, a eutectic reaction between the bonding surface and the insert material 4 is caused to firmly bond the semiconductor chip 2 and the wiring metal 3 at a low temperature and a low pressure. At this time, in the manufacturing apparatus and the manufacturing method described above, an aluminum-based metal is used for the bonding surface of the semiconductor chip 2 and the wiring metal 3, and a metal containing Zu as a main component is used for the insert material 4. Therefore, it is possible to perform bonding with low cost and excellent high-temperature durability without using noble metal or Pb.

また、上記の製造装置及び製造方法では、半導体チップ２の外側に排出された共晶反応溶融物及び酸化皮膜である排出物Ｂを所定の厚さに押圧することで、半導体チップ２の上下にある電極２Ｂ，２Ｃ間の沿面絶縁距離（図２に示す符号Ｒ）が排出物Ｂによって短くなるのを防止する。これにより、上記の製造装置及び製造方法によれば、半導体チップ２及び配線金属３の接合の際に、接合部の酸化を阻止して充分な接合強度を確保しつつ、半導体チップ２の上下にある電極２Ｂ，２Ｃ間の沿面絶縁距離（Ｒ）を適切に維持することができる。   Further, in the above manufacturing apparatus and manufacturing method, the eutectic reaction melt discharged to the outside of the semiconductor chip 2 and the discharge B that is an oxide film are pressed to a predetermined thickness so that the semiconductor chip 2 is The creeping insulation distance (reference symbol R shown in FIG. 2) between the electrodes 2B and 2C is prevented from being shortened by the discharge B. Thereby, according to said manufacturing apparatus and manufacturing method, when joining the semiconductor chip 2 and the wiring metal 3, while preventing the oxidation of a junction part and ensuring sufficient joining strength, it is the upper and lower sides of the semiconductor chip 2 The creeping insulation distance (R) between a certain electrode 2B, 2C can be maintained appropriately.

上記の製造装置及び製造方法により製造された半導体装置１は、図２（Ａ）に示すように、半導体チップ２と配線金属３を備え、半導体チップ２及び配線金属３が、双方の接合界面の少なくとも一部において直接接合され、この直接接合部の周囲において、共晶反応溶融物及び酸化皮膜から成る排出物Ｂが所定の厚さに押圧された状態で存在している。   As shown in FIG. 2A, the semiconductor device 1 manufactured by the manufacturing apparatus and the manufacturing method includes the semiconductor chip 2 and the wiring metal 3, and the semiconductor chip 2 and the wiring metal 3 Directly bonded at least in part, and around the directly bonded portion, the discharge B composed of the eutectic reaction melt and the oxide film exists in a state of being pressed to a predetermined thickness.

ここで、上記の如くインサート材４を用いて半導体チップ２と配線金属３とを接合する場合、図２（Ｂ）に示すように、インサート材４の供給が少ないと、半導体チップ２と配線金属３との間に隙間Ｓが形成されて接合中の大気遮断が不充分になり、接合部が酸化されて接合強度が低下するおそれがある。他方、図２（Ｃ）に示すように、インサート材４の供給が多いと、半導体チップ２の外側において、排出物Ｂが、半導体チップ２の上面に近づくように厚くはみ出した状態（符号Ｄ）になる。その結果、半導体チップ２の上下の電極２Ｂ，２Ｃ間の沿面絶縁距離Ｒが小さくなる。この沿面絶縁距離Ｒの減少は電極間の短絡を防止するうえで好ましくない。   Here, when the semiconductor chip 2 and the wiring metal 3 are bonded using the insert material 4 as described above, if the supply of the insert material 4 is small as shown in FIG. The gap S is formed between the two and the air blocking during the bonding becomes insufficient, and the bonded portion may be oxidized to reduce the bonding strength. On the other hand, as shown in FIG. 2 (C), when the supply of the insert material 4 is large, the discharge B protrudes thickly so as to approach the upper surface of the semiconductor chip 2 on the outside of the semiconductor chip 2 (symbol D). become. As a result, the creeping insulation distance R between the upper and lower electrodes 2B and 2C of the semiconductor chip 2 is reduced. This decrease in the creeping insulation distance R is not preferable for preventing a short circuit between the electrodes.

これに対して、上記の製造装置及び製造方法により製造された半導体装置１は、図２（Ａ）に示すように、インサート材４の供給が充分であるから、半導体チップ２と配線金属３との接合中の大気遮断が充分になされ、接合部の酸化を阻止して充分な接合強度が確保される。また、共晶反応溶融物及び酸化皮膜から成る排出物Ｂを所定の厚さに押圧した状態にするので、半導体チップ２の上側電極２Ｂと排出物Ｂとの距離が短くなることも無く、半導体チップ２の上下にある電極２Ｂ，２Ｃ間の沿面絶縁距離Ｒが適切に維持されることとなる。これにより、上下の電極２Ｂ，２Ｃ間の短絡を防ぐことができる。   On the other hand, the semiconductor device 1 manufactured by the above manufacturing apparatus and manufacturing method has sufficient supply of the insert material 4 as shown in FIG. The air is sufficiently blocked during the joining, and the joining portion is prevented from being oxidized and sufficient joining strength is ensured. Further, since the discharge B made of the eutectic reaction melt and the oxide film is pressed to a predetermined thickness, the distance between the upper electrode 2B of the semiconductor chip 2 and the discharge B is not shortened, and the semiconductor The creeping insulation distance R between the electrodes 2B and 2C above and below the chip 2 is appropriately maintained. Thereby, the short circuit between the upper and lower electrodes 2B and 2C can be prevented.

以下、図３〜図６に基づいて、本発明の半導体装置の製造装置の他の実施形態を説明する。なお、以下の各実施形態において、第１実施形態と同一の構成部位は、同一符号を付して詳細な説明を省略する。   Hereinafter, another embodiment of the semiconductor device manufacturing apparatus of the present invention will be described with reference to FIGS. In the following embodiments, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

〈第２実施形態〉
図３に示す半導体装置の製造装置は、第１実施形態のものと同様の基本構成を備えると共に、加圧手段１１において半導体チップ２に接触する加圧部１１Ａと、押圧手段１２において共晶反応溶融物及び酸化皮膜である排出物Ｂに接触する押圧部１３Ａとが、加圧体Ｐとして一体化されている。この場合、加圧手段１１及び押圧手段１３は、実質的に一構成であって、共通の昇降駆動機構により加圧体Ｐを昇降駆動する。加圧体Ｐは、その下面に半導体チップ２の体積に相当する容積の凹部を有し、この凹部の底面が加圧部１１Ａであり、凹部の周囲が押圧部１３Ａである。 Second Embodiment
The semiconductor device manufacturing apparatus shown in FIG. 3 has the same basic configuration as that of the first embodiment, and the pressurizing unit 11A that contacts the semiconductor chip 2 in the pressurizing unit 11 and the eutectic reaction in the pressing unit 12. The pressing portion 13A that comes into contact with the discharged matter B that is a melt and an oxide film is integrated as a pressurizing body P. In this case, the pressurizing means 11 and the pressing means 13 have substantially one configuration and drive the pressurizing body P up and down by a common lift driving mechanism. The pressurizing body P has a concave portion having a volume corresponding to the volume of the semiconductor chip 2 on its lower surface, and the bottom surface of the concave portion is the pressurizing portion 11A, and the periphery of the concave portion is the pressing portion 13A.

上記構成を備えた半導体装置の製造装置は、図３（Ａ）に示すように、加熱手段１２上に、半導体チップ２，配線金属３及びインサート材４をセットした後、図３（Ｂ）及び図４に示すように、加圧体Ｐを下降させて、加圧部１１Ａで半導体チップ２及び配線金属３を相対的に加圧し、その状態を保持する。この際、押圧部１３Ａは、配線金属３との間に隙間を形成している。   As shown in FIG. 3A, the semiconductor device manufacturing apparatus having the above configuration sets the semiconductor chip 2, the wiring metal 3 and the insert material 4 on the heating means 12, and then the process shown in FIG. As shown in FIG. 4, the pressurizing body P is lowered, the semiconductor chip 2 and the wiring metal 3 are relatively pressurized by the pressurizing part 11A, and the state is maintained. At this time, the pressing portion 13 </ b> A forms a gap with the wiring metal 3.

次に、上記の製造装置は、図３（Ｃ）に示すように、加圧部１１Ａによる加圧を保持したままで、加熱手段１２により、インサート材４が溶融する温度になるまで昇温させ、その状態を所定時間保持する。   Next, as shown in FIG. 3C, the above manufacturing apparatus raises the temperature by the heating means 12 until the temperature at which the insert material 4 is melted while holding the pressure applied by the pressure unit 11A. The state is held for a predetermined time.

これにより、製造装置は、半導体チップ（下側電極２Ｃ）２及び配線金属３の表面に形成されている酸化皮膜を微細凹凸５により破壊して、接合面とインサート材４とを接触させ、半導体チップ２と配線金属３との接合界面に、インサート材４に含まれる金属との共晶反応を生じさせる。   As a result, the manufacturing apparatus destroys the oxide film formed on the surfaces of the semiconductor chip (lower electrode 2C) 2 and the wiring metal 3 with the fine irregularities 5 to bring the bonding surface into contact with the insert material 4 and thereby the semiconductor. A eutectic reaction with the metal contained in the insert material 4 is caused at the bonding interface between the chip 2 and the wiring metal 3.

そしてさらに、製造装置は、共晶反応溶融物を酸化皮膜と共に排出物Ｂとして半導体チップ２の外側に排出し、接合界面の少なくとも一部において半導体チップ２と配線金属３のアルミニウム系金属同士を直接接合する。この際、排出物Ｂは、加圧体Ｐの押圧部１３Ａと配線金属３との間の隙間に排出され、所定の厚さに押圧された状態のままで固化することとなる。   Further, the manufacturing apparatus discharges the eutectic reaction melt together with the oxide film as discharge B to the outside of the semiconductor chip 2 and directly connects the aluminum-based metals of the semiconductor chip 2 and the wiring metal 3 at least at a part of the bonding interface. Join. At this time, the discharge B is discharged into the gap between the pressing portion 13A of the pressurizing body P and the wiring metal 3, and solidifies while being pressed to a predetermined thickness.

このようにして、この実施形態の半導体装置の製造装置にあっても、先に述べた図２（Ａ）に示すような半導体装置１が得られることとなり、貴金属やＰｂを用いることなく、低コストで高温耐久性に優れた接合を可能にすると共に、その接合の際に、接合部の酸化を阻止して充分な接合強度を確保しつつ、半導体チップ２の上下にある電極２Ｂ，２Ｃ間の沿面絶縁距離（図２中の符号Ｒ）を適切に維持することができる。さらに、上記の製造装置によれば、加圧手段１１の加圧部１１Ａと、押圧手段１３の押圧部１３Ａとを加圧体Ｐとして一体化したので、装置構造の簡略化を実現することができ、制御も容易に行うことができる。   In this way, even in the semiconductor device manufacturing apparatus of this embodiment, the semiconductor device 1 as shown in FIG. 2A described above can be obtained. The bonding between the electrodes 2B and 2C on the upper and lower sides of the semiconductor chip 2 can be performed at a high cost and with excellent high-temperature durability, and at the time of the bonding, the oxidation of the bonding portion is prevented to ensure sufficient bonding strength. The creeping insulation distance (R in FIG. 2) can be appropriately maintained. Furthermore, according to the manufacturing apparatus described above, the pressing unit 11A of the pressing unit 11 and the pressing unit 13A of the pressing unit 13 are integrated as the pressing body P, so that the apparatus structure can be simplified. And can be controlled easily.

〈第３実施形態〉
図５に示す半導体装置の製造装置は、第２実施形態と同様に、加圧手段１１の加圧部１１Ａと、押圧手段１３の押圧部１３Ａとを加圧体Ｐとして一体化したうえで、その加圧部１１Ａ及び押圧部１３Ａを上向きに配置した構成である。すなわち、図５に示す製造装置は、図３に示すものと上下逆の構成である。 <Third Embodiment>
The semiconductor device manufacturing apparatus shown in FIG. 5 is similar to the second embodiment, in which the pressurizing unit 11A of the pressurizing unit 11 and the pressing unit 13A of the pressing unit 13 are integrated as a pressurizing body P. It is the structure which has arrange | positioned the pressurization part 11A and the press part 13A upward. That is, the manufacturing apparatus shown in FIG. 5 has a configuration upside down from that shown in FIG.

上記の半導体装置の製造装置にあっても、先の実施形態と同様に、低コストで高温耐久性に優れた接合を可能にすると共に、接合部の酸化阻止による接合強度の確保や、上下の電極２Ｂ，２Ｃ間における沿面絶縁距離（図２中の符号Ｒ）の維持を実現する。また、上記の製造装置は、装置構造やその制御の簡略化を実現するほかに、加圧部１１Ａを形成する凹部を上向きにした加圧体Ｐを用いるので、半導体チップ２、配線電極３及びインサート材４の位置決めが容易であり、これらの位置決め精度の向上に伴って半導体装置１の品質向上に貢献することができる。   Even in the semiconductor device manufacturing apparatus, as in the previous embodiment, it is possible to perform bonding with low cost and excellent high-temperature durability, as well as ensuring bonding strength by preventing oxidation of the bonded portion, Maintenance of the creeping insulation distance (symbol R in FIG. 2) between the electrodes 2B and 2C is realized. In addition to the simplification of the device structure and its control, the above manufacturing apparatus uses the pressurizing body P with the concave portion forming the pressurizing portion 11A facing upward, so that the semiconductor chip 2, the wiring electrode 3 and the The positioning of the insert material 4 is easy, and it can contribute to the quality improvement of the semiconductor device 1 with the improvement of the positioning accuracy.

〈第４実施形態〉
図６に示す半導体装置の製造装置は、共晶反応溶融物及び酸化皮膜である排出物Ｂに対して、加圧手段１１の加圧部１１Ａ及び押圧手段１３の押圧部１３Ａの濡れ性が、配線金属３の濡れ性よりも低いものとなっている。図示例の製造装置は、先の実施形態のものと同様に、加圧部１１Ａ及び押圧部１３Ａを一体的に備えた加圧体Ｐを備えている。 <Fourth embodiment>
In the semiconductor device manufacturing apparatus shown in FIG. 6, the wettability of the pressurizing unit 11 </ b> A of the pressurizing unit 11 and the pressing unit 13 </ b> A of the pressing unit 13 with respect to the eutectic reaction melt and the discharge B that is an oxide film The wettability of the wiring metal 3 is lower. The manufacturing apparatus of the illustrated example includes a pressurizing body P integrally including a pressurizing unit 11A and a pressing unit 13A, as in the previous embodiment.

上記構成を備えた半導体装置の製造装置は、先の実施形態と同様に、低コストで高温耐久性に優れた接合を可能にすると共に、接合部の酸化阻止による接合強度の確保や、上下の電極２Ｂ，２Ｃ間における沿面絶縁距離（図２中の符号Ｒ）の維持を実現し、さらに、装置構造やその制御の簡略化を実現する。   The semiconductor device manufacturing apparatus having the above configuration enables bonding with low cost and excellent high-temperature durability, as well as securing the bonding strength by preventing oxidation of the bonded portion, Maintenance of the creeping insulation distance (symbol R in FIG. 2) between the electrodes 2B and 2C is realized, and the device structure and control thereof are simplified.

そして、製造装置は、共晶反応溶融物に対する濡れ性を、加圧部１１Ａ及び押圧部１３Ａの表面で低くし、且つ配線金属３の表面で高くしたので、図示のように排出物Ｂを押圧部１３Ａで押圧した際、排出物Ｂが、加圧体Ｐ側に付着し難くなると共に、配線金属３側に馴染むように付着する。これにより、製造された半導体装置１において、半導体チップ２の上側電極２Ｂから固化した排出物Ｂに至るまでの距離が充分に離れ、上下の電極２Ｂ，２Ｃ間の沿面絶縁距離（図２中の符号Ｒ）を維持することができる。   And since the manufacturing apparatus made low the wettability with respect to a eutectic reaction melt on the surface of the pressurization part 11A and the press part 13A, and raised it on the surface of the wiring metal 3, it presses the discharge B as shown in the figure. When pressed by the portion 13A, the discharge B is less likely to adhere to the pressurizing body P side and adheres to the wiring metal 3 side. Thereby, in the manufactured semiconductor device 1, the distance from the upper electrode 2B of the semiconductor chip 2 to the solidified discharge B is sufficiently separated, and the creeping insulation distance between the upper and lower electrodes 2B and 2C (in FIG. 2) The code R) can be maintained.

本発明の半導体装置の製造装置及び製造方法は、その構成が上記各実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲で、各構成部位の材料、形状及び数などの細部を適宜変更することが可能である。   The semiconductor device manufacturing apparatus and manufacturing method according to the present invention are not limited to the above embodiments, and the material, shape, number, and the like of each component are within the scope of the present invention. Details can be changed as appropriate.

１ 半導体装置
２ 半導体チップ
２Ｂ 上側電極
２Ｃ 下側電極
３ 配線金属
４ インサート材
５ 微細凹凸
１１ 加圧手段
１１Ａ 加圧部
１２ 加熱手段
１３ 押圧手段
１３Ａ 押圧部
Ｂ 排出物
Ｒ 沿面絶縁距離 DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Semiconductor chip 2B Upper electrode 2C Lower electrode 3 Wiring metal 4 Insert material 5 Fine unevenness 11 Pressure means
11A Pressurizing part 12 Heating means 13 Pressing means 13A Pressing part B Discharge R Creeping insulation distance

Claims (7)

半導体チップの接合面と、配線金属の少なくとも接合面との間に、各接合面の金属と共晶反応を生じる金属を含むインサート材を介在させると共に、上記接合面の酸化皮膜を破壊するための微細凹凸を上記接合面及びインサート材表面の少なくとも一部に設け、接合界面の少なくとも一部において半導体チップと配線金属とを直接接合して成る半導体装置を製造するための製造装置であって、
上記半導体チップ及び配線金属を相対的に加圧する加圧手段と、
上記半導体チップ及び配線金属を加熱する加熱手段と、
上記半導体チップと配線金属との接合界面から半導体チップの外側へ排出された共晶反応溶融物及び酸化皮膜から成る排出物を所定の厚さに押圧する押圧手段とを備えたことを特徴とする半導体装置の製造装置。 An insert material containing a metal that causes a eutectic reaction with the metal of each bonding surface is interposed between the bonding surface of the semiconductor chip and at least the bonding surface of the wiring metal, and for destroying the oxide film on the bonding surface. A manufacturing apparatus for manufacturing a semiconductor device in which fine irregularities are provided on at least a part of the bonding surface and the surface of the insert material, and a semiconductor chip and a wiring metal are directly bonded at at least a part of a bonding interface,
A pressurizing means for relatively pressurizing the semiconductor chip and the wiring metal;
Heating means for heating the semiconductor chip and the wiring metal;
And a pressing means for pressing the eutectic reaction melt discharged from the bonding interface between the semiconductor chip and the wiring metal to the outside of the semiconductor chip and the discharge formed of the oxide film to a predetermined thickness. Semiconductor device manufacturing equipment. 半導体チップが、接合面にアルミニウム系金属を備えると共に、配線金属が、少なくとも接合面にアルミニウム系金属を備え、インサート材が、Ｚｎを主成分とする金属であることを特徴とする請求項１に記載の半導体装置の製造装置。   The semiconductor chip includes an aluminum-based metal on a bonding surface, the wiring metal includes at least an aluminum-based metal on the bonding surface, and the insert material is a metal mainly composed of Zn. The manufacturing apparatus of the semiconductor device of description. 加圧手段において半導体チップ又は配線金属に接触する加圧部と、押圧手段において排出物に接触する押圧部とが一体化してあることを特徴とする請求項１又は２に記載の半導体装置の製造装置。   3. The semiconductor device according to claim 1, wherein the pressing unit that contacts the semiconductor chip or the wiring metal in the pressing unit and the pressing unit that contacts the discharged material in the pressing unit are integrated. apparatus. 加圧手段の加圧部及び押圧手段の押圧部を上向きに配置したことを特徴とする請求項３に記載の半導体装置の製造装置。   4. The apparatus for manufacturing a semiconductor device according to claim 3, wherein the pressing part of the pressing means and the pressing part of the pressing means are arranged upward. 排出物に対して、加圧部及び押圧部の濡れ性が、配線金属の濡れ性よりも低いことを特徴とする請求項１又は４に記載の半導体装置の製造装置。   5. The apparatus for manufacturing a semiconductor device according to claim 1, wherein the wettability of the pressurizing part and the pressing part is lower than the wettability of the wiring metal with respect to the discharged matter. 半導体チップの接合面と、配線金属の少なくとも接合面との間に、各接合面の金属と共晶反応を生じる金属を含むインサート材を介在させると共に、上記接合面の酸化皮膜を破壊するための微細凹凸を上記接合面及びインサート材表面の少なくとも一部に設け、
上記半導体チップ及び配線金属を相対的に加圧しつつ加熱し、
上記半導体チップと配線金属との接合界面に生じた共晶反応溶融物を上記酸化皮膜と共に排出物として半導体チップの外側へ排出すると共に、排出物を所定の厚さに押圧し、
接合界面の少なくとも一部において上記半導体チップと配線金属とを直接接合することを特徴とする半導体装置の製造方法。 An insert material containing a metal that causes a eutectic reaction with the metal of each bonding surface is interposed between the bonding surface of the semiconductor chip and at least the bonding surface of the wiring metal, and for destroying the oxide film on the bonding surface. Provide fine irregularities on at least a part of the joint surface and insert material surface,
Heating the semiconductor chip and the wiring metal while relatively pressing,
The eutectic reaction melt generated at the bonding interface between the semiconductor chip and the wiring metal is discharged to the outside of the semiconductor chip as the discharge together with the oxide film, and the discharge is pressed to a predetermined thickness,
A method of manufacturing a semiconductor device, comprising: directly bonding the semiconductor chip and a wiring metal at least at a part of a bonding interface. 請求項６に記載の半導体装置の製造方法により製造された半導体装置であって、
半導体チップと配線金属を備え、半導体チップ及び配線金属が、双方の接合界面の少なくとも一部において直接接合され、この直接接合部の周囲において、共晶反応溶融物及び酸化皮膜から成る排出物が所定の厚さに押圧された状態で存在していることを特徴とする半導体装置。 A semiconductor device manufactured by the method for manufacturing a semiconductor device according to claim 6,
A semiconductor chip and a wiring metal are provided, and the semiconductor chip and the wiring metal are directly bonded at at least a part of the bonding interface between the two, and around the direct bonding portion, a discharge composed of a eutectic reaction melt and an oxide film is predetermined. A semiconductor device characterized in that the semiconductor device exists in a state where the thickness is pressed.
JP2013210465A 2013-10-07 2013-10-07 Semiconductor device manufacturing apparatus and manufacturing method Active JP6176590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013210465A JP6176590B2 (en) 2013-10-07 2013-10-07 Semiconductor device manufacturing apparatus and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013210465A JP6176590B2 (en) 2013-10-07 2013-10-07 Semiconductor device manufacturing apparatus and manufacturing method

Publications (2)

Publication Number Publication Date
JP2015074001A JP2015074001A (en) 2015-04-20
JP6176590B2 true JP6176590B2 (en) 2017-08-09

Family

ID=52999276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013210465A Active JP6176590B2 (en) 2013-10-07 2013-10-07 Semiconductor device manufacturing apparatus and manufacturing method

Country Status (1)

Country Link
JP (1) JP6176590B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6358423B2 (en) * 2014-03-24 2018-07-18 日産自動車株式会社 Semiconductor mounting method and semiconductor component manufacturing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636720B2 (en) * 2010-04-01 2014-12-10 三菱電機株式会社 Semiconductor device manufacturing method and joining jig
JP5892306B2 (en) * 2011-09-20 2016-03-23 日産自動車株式会社 Joining method and joining parts
JP6016095B2 (en) * 2011-09-22 2016-10-26 日産自動車株式会社 Joining method and joining parts

Also Published As

Publication number Publication date
JP2015074001A (en) 2015-04-20

Similar Documents

Publication Publication Date Title
JP5026492B2 (en) Direct die bonding using a heated bond head
EP1578559B1 (en) Bonding method
JP5093235B2 (en) Electronic component device and manufacturing method thereof
JP2014097529A (en) Joining method by foam metal, manufacturing method of semiconductor device, and semiconductor device
CN110891732B (en) Lead-free solder film for diffusion soldering and method for the production thereof
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
JP2004174522A (en) Composite solder, production method therefor, and electronic equipment
JP2011077193A (en) Method for manufacturing semiconductor device
JP5708961B2 (en) Manufacturing method of semiconductor device
JP2007044754A (en) Metal plate joining method
JP2013201330A (en) Power module manufacturing method and power module
JP4877046B2 (en) Semiconductor device and manufacturing method thereof
JP4904915B2 (en) Power module substrate manufacturing method, power module substrate and power module
JP6176590B2 (en) Semiconductor device manufacturing apparatus and manufacturing method
JP5733466B2 (en) Manufacturing method of semiconductor device
JP6358423B2 (en) Semiconductor mounting method and semiconductor component manufacturing apparatus
JP6270027B2 (en) Semiconductor device manufacturing equipment
JP6505004B2 (en) Semiconductor device, method of manufacturing the same, power module and vehicle
JP6156693B2 (en) Manufacturing method of semiconductor device
JP2011056555A (en) Joining material, method for manufacturing joining material, and semi-conductor device
JP2009039769A (en) Joining sheet
JP2015119118A (en) Semiconductor device
JP6260941B2 (en) Manufacturing method of semiconductor device
JP5604995B2 (en) Manufacturing method of semiconductor device
JP3669342B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170619

R151 Written notification of patent or utility model registration

Ref document number: 6176590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170702