JPH08264443A - Formation of microminiature buried structure of compound semiconductor - Google Patents

Formation of microminiature buried structure of compound semiconductor

Info

Publication number
JPH08264443A
JPH08264443A JP6304195A JP6304195A JPH08264443A JP H08264443 A JPH08264443 A JP H08264443A JP 6304195 A JP6304195 A JP 6304195A JP 6304195 A JP6304195 A JP 6304195A JP H08264443 A JPH08264443 A JP H08264443A
Authority
JP
Japan
Prior art keywords
compound semiconductor
stripe
forming
chamber
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6304195A
Other languages
Japanese (ja)
Other versions
JP2858095B2 (en
Inventor
Tomonori Ishikawa
知則 石川
Isamu Matsuyama
勇 松山
Nobuyuki Tanaka
信幸 田中
Ropesu Makishimo Ropesu
ロペス マキシモ ロペス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optoelectronics Technology Research Laboratory
Original Assignee
Optoelectronics Technology Research Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optoelectronics Technology Research Laboratory filed Critical Optoelectronics Technology Research Laboratory
Priority to JP7063041A priority Critical patent/JP2858095B2/en
Publication of JPH08264443A publication Critical patent/JPH08264443A/en
Application granted granted Critical
Publication of JP2858095B2 publication Critical patent/JP2858095B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PURPOSE: To provide a method for the formation of a microminiature buried structure wherein a high quality microminiature buried structure is stably formed through a vacuum consistent process, including re-growth by MBE. CONSTITUTION: A compound semiconductor layer 11 to be processed is grown on a GaAs (100) substrate 10. The surface of the compound semiconductor layer 11 is exposed to oxygen and irradiated with light from a halogen lamp to form an oxide film 12. The surface of the oxide film is subjected to etching gas 13 and scanned with an electron beam 14. The scanning is performed in the [1-10] direction. The electron beam irradiation is stopped, and the compound semiconductor layer is etched in the etching gas 13 to form a stripe. Thereafter, a buried growth layer 15 is grown to fill the stripe.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体の微細埋
込構造の形成方法に関し、特に、超高真空下で化合物半
導体の加工を行う真空一貫プロセスに利用される化合物
半導体の微細埋込構造の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a fine embedded structure of a compound semiconductor, and more particularly to a fine embedded structure of a compound semiconductor used in an integrated vacuum process for processing a compound semiconductor under ultrahigh vacuum. And a method of forming the same.

【0002】[0002]

【従来の技術】近年、微細構造を利用したマイクロデバ
イスや、化合物半導体によるOEIC(光電子集積回
路)等の集積デバイスを作製する方法として、真空雰囲
気下で化合物半導体に連続して加工を施す真空一貫プロ
セスが注目され、様々な研究が行われている。
2. Description of the Related Art In recent years, as a method for producing a microdevice utilizing a fine structure and an integrated device such as an OEIC (Optical Electronic Integrated Circuit) made of a compound semiconductor, a vacuum consistent process for continuously processing a compound semiconductor in a vacuum atmosphere. Attention is paid to the process, and various studies are being conducted.

【0003】従来の真空一貫プロセスの代表的なものと
して、収束イオンビーム(FIB)や電子ビーム(E
B)と、分子線結晶成長法(MBE)とを組み合わせる
ものが知られており、このプロセスは、実際に、いくつ
かの微細構造やデバイスの作製に利用されている。
Focused ion beams (FIB) and electron beams (E) are typical of conventional vacuum integrated processes.
A combination of B) and molecular beam crystal growth method (MBE) is known, and this process is actually used for manufacturing some fine structures and devices.

【0004】従来の真空一貫プロセスの一例として、酸
化膜を使用するEB−MBEプロセスによる埋込構造等
の作製プロセスについて説明する。このプロセスは、ま
ず、基板、例えば、GaAs(001)基板上に、MB
E法を用いてGaAs/AlGaAs系のエピタキシャ
ル層を成長させる。次に、エピタキシャル層の表面を酸
素ガス雰囲気に晒すとともに光を照射して、エピタキシ
ャル層の表面に酸化膜を形成する。次に、高真空中また
は塩素ガス雰囲気中で、形成した酸化膜に、選択的に電
子ビームを照射してパターニングする。そして、パター
ニングされた酸化膜をマスクとして、塩素ガスを用いて
エピタキシャル層のエッチングを行う。最後に、As雰
囲気下で基板を昇温してやれば、エピタキシャル層の表
面の酸化膜はすべて除去される。この後、続けて、Al
GaAs等のワイドギャップ材料のエピタキシャル成長
を行うことにより埋込構造を作製させることができる。
As an example of the conventional vacuum integrated process, a process of manufacturing a buried structure or the like by the EB-MBE process using an oxide film will be described. This process starts with MB on a substrate, eg, GaAs (001) substrate.
The E method is used to grow a GaAs / AlGaAs system epitaxial layer. Next, the surface of the epitaxial layer is exposed to an oxygen gas atmosphere and irradiated with light to form an oxide film on the surface of the epitaxial layer. Next, in a high vacuum or in a chlorine gas atmosphere, the formed oxide film is selectively irradiated with an electron beam for patterning. Then, using the patterned oxide film as a mask, the epitaxial layer is etched using chlorine gas. Finally, if the temperature of the substrate is raised in an As atmosphere, all the oxide film on the surface of the epitaxial layer is removed. After this, continue with Al
A buried structure can be produced by epitaxially growing a wide gap material such as GaAs.

【0005】以上のように、EB−MBEによる真空一
貫プロセスは、基板を大気に晒すことも、有機物系のレ
ジスト材を使用することもないので、被加工材の表面汚
染を著しく回避でき、高品質な埋込構造を実現できる。
また、このプロセスでは、埋込構造だけでなく、多様な
微細構造を作製することもできる。このため、この種の
真空一貫プロセスは、微細構造を利用した将来のマイク
ロデバイスや集積デバイス作製に不可欠の技術であると
考えられている。
As described above, the vacuum integrated process by EB-MBE does not expose the substrate to the atmosphere and does not use an organic resist material, so that the surface contamination of the work material can be remarkably avoided, and the high efficiency is achieved. A quality embedded structure can be realized.
In addition, not only the buried structure but also various fine structures can be manufactured by this process. Therefore, this type of vacuum integrated process is considered to be an indispensable technique for manufacturing future microdevices and integrated devices using a fine structure.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな真空一貫プロセスで作製した微細構造が、真に従来
法によるものと比較して高品質(汚染などが無く、光学
的、電気的特性が優れている)かどうかを、発明者らが
検討したところ、単に真空一貫プロセスで作製しただけ
では高品質なものが得られないことが見いだされた。
However, the fine structure produced by such a vacuum integrated process is of high quality (no contamination, excellent optical and electrical characteristics) as compared with the conventional method. The inventors of the present invention have investigated and confirmed that it is not possible to obtain a high quality product simply by using the vacuum integrated process.

【0007】例えば、前述したプロセスを利用して、ス
トライプ状GaAs/AlGaAs量子細線を形成した
場合、ストライプの方向を[110]方向に沿って形成
した場合は全く高品質なものが得られなかった。これ
は、ストライプが[110]方向に沿ってエッチングで
形成されると、逆メサと呼ばれるアンダーカットがスト
ライプ下部に形成されるため、あるいは、そこまで至ら
なくても側壁の傾斜が急峻となり、再成長の際に分子ビ
ームの当たらない影の部分が存在するようになって、ス
トライプ側壁部の再成長結晶の完全性が阻害されるため
である。
For example, when a stripe-shaped GaAs / AlGaAs quantum thin wire is formed by using the above-mentioned process, when a stripe direction is formed along the [110] direction, a high quality product cannot be obtained at all. . This is because when a stripe is formed by etching along the [110] direction, an undercut called an inverted mesa is formed in the lower portion of the stripe, or even if it does not reach that point, the side wall becomes steep, and This is because there is a shadow portion where the molecular beam does not hit during the growth, and the completeness of the regrown crystal on the side wall of the stripe is hindered.

【0008】このように、従来の真空一貫プロセスを用
いた化合物半導体の微細埋込構造の形成方法では、必ず
しも高品質な微細埋込構造を形成することができないと
いう問題点がある。
As described above, the conventional method of forming a fine embedded structure of a compound semiconductor using the vacuum consistent process has a problem that it is not always possible to form a high quality fine embedded structure.

【0009】本発明は、MBEによる再成長を含む真空
一貫プロセスおいて、高品質な微細埋込構造を安定して
形成することができる微細埋込構造の形成方法を提供す
ることを目的とする。
It is an object of the present invention to provide a method for forming a fine embedded structure capable of stably forming a high quality fine embedded structure in a vacuum integrated process including regrowth by MBE. .

【0010】[0010]

【課題を解決するための手段】本発明によれば、化合物
半導体層にストライプを形成する第1の工程と、その後
新たな化合物半導体層をMBEにより再成長して前記ス
トライプを埋め込む第2の工程とを、高真空下で連続し
て行なう化合物半導体の微細埋込構造の形成方法におい
て、前記第1の工程でストライプを形成する方向を[1
バー10]方向としたことを特徴とする化合物半導体の
微細埋込構造の形成方法がえられる。
According to the present invention, a first step of forming a stripe on a compound semiconductor layer, and a second step of regrowth of a new compound semiconductor layer by MBE thereafter to embed the stripe. In the method for forming a fine embedded structure of a compound semiconductor, which is continuously performed under a high vacuum, the stripe forming direction in the first step is [1
A method of forming a fine embedded structure of a compound semiconductor, characterized in that the bar 10] direction is employed.

【0011】また、本発明によれば、化合物半導体層に
ストライプを形成する第1の工程と、その後新たな化合
物半導体層をMBE法により再成長して前記ストライプ
を埋め込む第2の工程とを、高真空下で連続して行なう
化合物半導体の微細埋込構造の形成方法において、前記
ストライプを埋め込む工程が、前記ストライプに対して
互いに異なる角度で配置された複数のV族ソースを用い
て行われることを特徴とする化合物半導体の微細埋込構
造の形成方法がえられる。
Further, according to the present invention, a first step of forming a stripe on the compound semiconductor layer, and a second step of regrowth of a new compound semiconductor layer by the MBE method to bury the stripe after that are carried out. In the method of forming a fine embedded structure of a compound semiconductor, which is continuously performed under a high vacuum, the step of embedding the stripe is performed using a plurality of group V sources arranged at different angles with respect to the stripe. And a method for forming a finely embedded structure of a compound semiconductor.

【0012】[0012]

【作用】エッチングによるストライプの形成を[1バー
10]方向に沿って行うと、ストライプの側壁は純メサ
と呼ばれる傾斜の緩い側壁となる。したがって、MBE
ソースビームを照射する際、側壁に影が現れず、良好な
再成長結晶を側壁上に形成することができ、高品質の埋
込構造を実現できる。
When the stripes are formed by etching along the [1 bar 10] direction, the side walls of the stripes become gentle side walls called pure mesas. Therefore, MBE
When the source beam is irradiated, no shadow appears on the side wall, a good regrown crystal can be formed on the side wall, and a high-quality buried structure can be realized.

【0013】また、複数のV族ソースからのビームを、
ストライプに対して異なる角度で照射するようにしたこ
とで、逆メサと呼ばれる傾斜の鋭い側壁上にも影が現れ
ず、良好な再結晶を側壁上に形成することができ、高品
質の埋込構造を実現できる。
Beams from a plurality of group V sources are
By irradiating the stripes at different angles, shadows do not appear even on the side walls with a sharp slope called reverse mesa, and good recrystallization can be formed on the side walls, resulting in a high-quality embedding. The structure can be realized.

【0014】[0014]

【実施例】以下、図面を参照して本発明の実施例を説明
する。始めに、本発明の一実施例に使用される装置につ
いて簡単に説明する。図2に示すように、この装置は、
試料の出し入れを行うための導入室21、エピタキシャ
ル成長を行うためのMBE室22、エッチングを行うた
めのエッチング室23、酸化膜を形成するための表面処
理室24、及びオージェ分析室25を有し、これらの室
は、それそれゲートバルブ26を有する通路27を介し
て試料交換室28に接続されている。また、試料交換室
28には、試料加熱室29も接続されている。
Embodiments of the present invention will be described below with reference to the drawings. First, a device used in an embodiment of the present invention will be briefly described. As shown in FIG. 2, this device
An introduction chamber 21 for loading and unloading a sample, an MBE chamber 22 for epitaxial growth, an etching chamber 23 for etching, a surface treatment chamber 24 for forming an oxide film, and an Auger analysis chamber 25 are provided. These chambers are connected to a sample exchange chamber 28 via passages 27 each having a gate valve 26. A sample heating chamber 29 is also connected to the sample exchange chamber 28.

【0015】エッチング室23には、エッチングガスを
導入するためのガス導入制御系231、パターニング用
電子ビームを発生する電子ビーム発生装置232、内部
に導入した試料を移動させるためのマニピュレータ23
3等が配設されている。また、表面処理室24には、酸
素ガスを導入するためのバリアブルリークバルブ241
と、光源からの光を取り入れるための石英窓242が設
けられている。
A gas introduction control system 231 for introducing an etching gas, an electron beam generator 232 for generating a patterning electron beam, and a manipulator 23 for moving the sample introduced into the etching chamber 23.
3 and the like are provided. In addition, the surface treatment chamber 24 has a variable leak valve 241 for introducing oxygen gas.
And a quartz window 242 for taking in light from the light source.

【0016】また、各室には、それぞれ、ターボ分子ポ
ンプ、イオンポンプ等の真空ポンプ(図示せず)が接続
されており、各室を独立して真空排気することができ
る。さらに、この装置にはマグネットフィードスルー3
0が、試料をどの室へでも搬送できるように、試料交換
室28及び及びその他の室に設けられている。
A vacuum pump (not shown) such as a turbo molecular pump or an ion pump is connected to each chamber so that each chamber can be evacuated independently. In addition, this device has a magnet feedthrough 3
0 is provided in the sample exchange chamber 28 and other chambers so that the sample can be transported to any chamber.

【0017】次に、図3を参照して、エッチング室につ
いて説明する。エッチング室23の内部には、試料31
を保持するホルダー32、ホルダー32を加熱するヒー
ター33、及び、試料31にガスを照射するためのガス
ノズル34が設けられている。なお、ホルダー32は、
マニピュレータ233に接続されている。
Next, the etching chamber will be described with reference to FIG. Inside the etching chamber 23, the sample 31
A holder 32 for holding the sample, a heater 33 for heating the holder 32, and a gas nozzle 34 for irradiating the sample 31 with gas are provided. The holder 32 is
It is connected to the manipulator 233.

【0018】次に、本発明の一実施例を図1乃至図3を
参照して説明する。まず、試料導入室21にGaAs
(001)基板10を導入し、マグネットフィードスル
ー30を用いて、試料加熱室29に搬送した。そして、
試料加熱室29を1×10-8Torr以下に減圧し、試料加
熱室29に設けられた加熱装置で、GaAs基板10を
200℃にまで加熱し、10分間保持した。この処理に
より、GaAs基板10に吸着している水分等を除去
し、清浄な表面を得ることができた。
Next, an embodiment of the present invention will be described with reference to FIGS. First, GaAs is placed in the sample introduction chamber 21.
The (001) substrate 10 was introduced and conveyed to the sample heating chamber 29 using the magnet feedthrough 30. And
The sample heating chamber 29 was decompressed to 1 × 10 −8 Torr or less, and the GaAs substrate 10 was heated to 200 ° C. by the heating device provided in the sample heating chamber 29 and held for 10 minutes. By this treatment, the water adsorbed on the GaAs substrate 10 was removed, and a clean surface could be obtained.

【0019】次に、マグネットフィードスルー30を用
いて、基板10をMBE室22へ搬送した。そして、図
1(a)に示すように、基板10上に加工の対象となる
化合物半導体層11を所定の厚さになるまでMBE成長
させた。ここでは、化合物半導体層11として、AlG
aAs層11a、GaAs層11b、及びAlGaAs
層11cを有するGaAs/AlGaAs量子井戸構造
を形成したとする。さらに、酸化膜を形成するために、
AlGaAs層11cの表面上にGaAs層11dを形
成した。
Next, the substrate 10 was transferred to the MBE chamber 22 using the magnet feedthrough 30. Then, as shown in FIG. 1A, the compound semiconductor layer 11 to be processed was MBE-grown on the substrate 10 to a predetermined thickness. Here, AlG is used as the compound semiconductor layer 11.
aAs layer 11a, GaAs layer 11b, and AlGaAs
It is assumed that a GaAs / AlGaAs quantum well structure having the layer 11c is formed. Furthermore, in order to form an oxide film,
A GaAs layer 11d was formed on the surface of the AlGaAs layer 11c.

【0020】次に、化合物半導体層11を成長させた基
板10(以下、ウエハーと呼ぶ)を、マグネットフィー
ドスルー30を用い、試料交換室28を経由して表面処
理室24に搬送した。表面処理室24では、バリアブル
リークバルブ241を通して酸素ガスを1気圧になるま
で導入するとともに、ハロゲンランプからの光を石英窓
242を通してウエハーの表面に照射して、光酸化膜1
2を形成した。その後、表面処理室24内を1×10-8
Torrまで再排気し、続いて、ウエハーを試料交換室を経
てエッチング室23に搬送した。
Next, the substrate 10 (hereinafter referred to as a wafer) on which the compound semiconductor layer 11 was grown was transferred to the surface treatment chamber 24 via the sample exchange chamber 28 using the magnet feedthrough 30. In the surface treatment chamber 24, oxygen gas is introduced through the variable leak valve 241 to 1 atm, and the light from the halogen lamp is irradiated through the quartz window 242 onto the surface of the wafer to form the photo-oxidized film 1.
Formed 2. After that, the inside of the surface treatment chamber 24 is 1 × 10 −8
After re-evacuating to Torr, the wafer was transferred to the etching chamber 23 via the sample exchange chamber.

【0021】ウエハーをエッチング室23に搬入した
後、エッチング室23にガスノズル34からエッチング
ガス13を導入した。このときエッチング室23内の圧
力は、8×10-5Torrに上昇した。なお、エッチングガ
スとしては、Cl2 、Br2 、HCl、HBr、CH3
Br、及びCF3 Br、あるいは、これらの混合ガスを
用いることができる。
After the wafer was loaded into the etching chamber 23, the etching gas 13 was introduced into the etching chamber 23 from the gas nozzle 34. At this time, the pressure in the etching chamber 23 increased to 8 × 10 −5 Torr. The etching gas is Cl 2 , Br 2 , HCl, HBr, CH 3
Br, CF 3 Br, or a mixed gas thereof can be used.

【0022】また、エッチング室23にエッチングガス
13を導入しながら、同時に、ウエハーの表面に電子ビ
ーム発生装置232からの電子ビーム14を[1バー1
0]方向に沿って照射した。ここで、[1バー10]方
向は数式1で表される方向である。
Further, while introducing the etching gas 13 into the etching chamber 23, at the same time, the electron beam 14 from the electron beam generator 232 is projected on the surface of the wafer [1 bar 1].
Irradiation along the [0] direction. Here, the [1 bar 10] direction is the direction represented by Expression 1.

【0023】[0023]

【数1】 エッチングガス13は、ウエハーの表面で直径数mm程度
の範囲にわたってブロードに照射されが、電子ビーム1
4は、直径数nmにまで絞り込まれ、ウエハー表面上で走
査される。このように、エッチングガス13雰囲気中
で、ウエハー表面に電子ビーム14を照射すると、図1
(b)に示すように、電子ビーム14を照射した領域の
み、酸化膜12が除去され、酸化膜12はパターニング
された。なお、初めに、ウエハーの表面に電子ビームの
みを照射して、その後ウエハーの表面をエッチングガス
に晒した場合も、同様に酸化膜のパターニングを実現で
きることが他の実験で確認されている。
[Equation 1] The etching gas 13 is broadly irradiated on the surface of the wafer over a range of several mm in diameter, but the electron beam 1
4 is narrowed down to a few nm in diameter and scanned on the wafer surface. Thus, when the wafer surface is irradiated with the electron beam 14 in the atmosphere of the etching gas 13, as shown in FIG.
As shown in (b), the oxide film 12 was removed and the oxide film 12 was patterned only in the region irradiated with the electron beam 14. It has been confirmed by other experiments that the patterning of the oxide film can be similarly realized even when the surface of the wafer is first irradiated with only the electron beam and then the surface of the wafer is exposed to the etching gas.

【0024】次に、電子ビームの照射を停止し、エッチ
ングガス13の照射のみを継続すると、図1(c)に示
すように、化合物半導体層11が、酸化膜の開口部でエ
ッチングガス13に晒され、エッチングされた。即ち、
酸化膜12はエッチングマスクとして働いた。このとき
のエッチング速度は、ウエハー温度70℃で、100nm
/minであった。この後、AlGaAs層11aに到達す
る深さまで、即ち、GaAs層11bが、細線構造とな
るまでエッチングを行って、エッチングガスの照射を停
止し、エッチング室23内を排気して、ウエハーを再度
MBE室22へ搬送した。
Next, when the irradiation of the electron beam is stopped and only the irradiation of the etching gas 13 is continued, the compound semiconductor layer 11 is changed to the etching gas 13 at the opening of the oxide film as shown in FIG. 1 (c). Exposed and etched. That is,
The oxide film 12 served as an etching mask. The etching rate at this time is 100 nm at a wafer temperature of 70 ° C.
/ min. After that, etching is performed to a depth reaching the AlGaAs layer 11a, that is, until the GaAs layer 11b has a fine line structure, the irradiation of the etching gas is stopped, the inside of the etching chamber 23 is evacuated, and the wafer is again MBE. It was transported to the chamber 22.

【0025】次に、MBE室22に搬送したウエハー
を、真空中、あるいは、As雰囲気下で500℃に加熱
し、数分間保持した。すると、ウエハーの表面の酸化膜
12は、図1(d)に示すようにすべて除去された。こ
の後、引き続きMBE室22において、所望の埋込成長
層(例えばAlGaAs層)15を形成すると、図1
(e)に示すように埋込構造を形成することができた。
また、絶縁膜、金属膜等も形成できることが確認でき
た。
Next, the wafer transferred to the MBE chamber 22 was heated to 500 ° C. in vacuum or under an As atmosphere and held for several minutes. Then, the oxide film 12 on the surface of the wafer was completely removed as shown in FIG. After that, when the desired buried growth layer (for example, AlGaAs layer) 15 is continuously formed in the MBE chamber 22, as shown in FIG.
An embedded structure could be formed as shown in (e).
It was also confirmed that an insulating film, a metal film, etc. could be formed.

【0026】さて、上記のようにして形成した埋込構造
の品質評価をフォトルミネッセンス法を用いて評価し
た。ここでは、GaAs/AlGaAs量子井戸構造に
エッチングを施してストライプ状に加工した試料と比較
することにより評価を行った。
The quality of the buried structure formed as described above was evaluated by the photoluminescence method. Here, evaluation was performed by comparing with a sample in which a GaAs / AlGaAs quantum well structure was etched and processed into a stripe shape.

【0027】エッチングを施しただけの量子井戸ストラ
イプでは、量子井戸が露出しており、この場合は、再結
合準位が露出した表面に形成される。結果的に、励起さ
れたキャリアは、この露出した表面で再結合するため
に、その発光強度はストライプの幅が細くなればなるほ
ど減少する。これに対し、量子井戸ストライプをワイド
ギャップ材料で埋め込むと、ストライプ幅の減少に伴う
発光強度の低下を抑えることができる。したがって、ス
トライプ幅の減少に伴うフォトルミネッセンス強度の低
下の度合いをみれば、埋込構造の品質を評価することが
できる。図4にその結果を示す。
In the quantum well stripe just etched, the quantum well is exposed, and in this case, the recombination level is formed on the exposed surface. As a result, the excited carriers recombine at this exposed surface, so that their emission intensity decreases as the stripe width decreases. On the other hand, when the quantum well stripe is filled with a wide gap material, it is possible to suppress the decrease in emission intensity due to the decrease in stripe width. Therefore, the quality of the buried structure can be evaluated by observing the degree of decrease in photoluminescence intensity as the stripe width decreases. The results are shown in FIG.

【0028】図4に示すように、本実施例により作製さ
れた量子井戸ストライプは、ストライプ幅が微小な領域
でのフォトルミネッセンス強度の低下が、埋込を行わな
いものに比べ、大幅に改善されている。また、ストライ
プを[110]方向に作製した場合と比べても大幅に改
善されていることは明らかである。
As shown in FIG. 4, in the quantum well stripe manufactured according to the present embodiment, the decrease in photoluminescence intensity in the region where the stripe width is very small is greatly improved as compared with the case where no embedding is performed. ing. It is also clear that the stripes are greatly improved as compared with the case where the stripes are formed in the [110] direction.

【0029】このように、本実施例によれば、ストライ
プを形成する方向を[1バー10]方向としたことで、
エッチングによって形成されるストライプの側壁の傾斜
は緩く、その側壁の上に良好な再成長結晶を形成するこ
とができた。
As described above, according to this embodiment, the stripe forming direction is the [1 bar 10] direction.
The sidewalls of the stripes formed by etching had a gentle inclination, and good regrown crystals could be formed on the sidewalls.

【0030】次に本発明の第2の実施例について説明す
る。ここで、第1実施例と同一の工程についてはその説
明を省略し、以下、埋込成長層の成長についてのみ説明
する。
Next, a second embodiment of the present invention will be described. Here, the description of the same steps as those in the first embodiment will be omitted, and only the growth of the buried growth layer will be described below.

【0031】本実施例で使用するMBE室22には、図
5に示すようにウエハー51を加熱するための基板ヒー
タブロック52と、ウエハー51に向けられた複数のク
ヌードセンセル53とが設けられている。また、クヌー
ドセンセル53には、それぞれシャッター54が設けら
れている。通常、複数のクヌードセンセル53には、そ
れぞれ異なる原料が装填される。しかし、本実施例で
は、2つのクヌードセンセル53にAsを装填し、V族
元素ソースセルとして使用した。他のクヌードセンセル
53には、Ga、Al、及びドーパントをそれぞれ装填
した。
The MBE chamber 22 used in this embodiment is provided with a substrate heater block 52 for heating the wafer 51 and a plurality of knudsen cells 53 directed to the wafer 51, as shown in FIG. Has been. A shutter 54 is provided in each of the Knudsen cells 53. Usually, different raw materials are loaded in the plurality of knudsen cells 53. However, in this example, the two Knudsen cells 53 were loaded with As and used as a group V element source cell. The other Knudsen cell 53 was loaded with Ga, Al, and a dopant, respectively.

【0032】Asが装填される2つのクヌードセンセル
53は、ウエハー51に対してそれぞれ異なる角度(好
ましくは、ストライプに関して線対称の位置)となるよ
うに配置されており、逆メサのようにストライプ側壁の
傾斜が急な場合であってもストライプの側壁に分子ビー
ムの影が発生しないようにしている。これにより、本実
施例では、ストライプの形成方向によらず、たとえ、ス
トライプが[1バー10]方向以外の方向に形成されて
いても、良好な再成長結晶を得ることができた。
The two knudsen cells 53 loaded with As are arranged at different angles with respect to the wafer 51 (preferably, positions symmetrical with respect to the stripe), and like the inverted mesas. Even if the sidewalls of the stripe are steeply inclined, the shadow of the molecular beam is not generated on the sidewall of the stripe. As a result, in this example, good regrowth crystals could be obtained regardless of the stripe forming direction, even if the stripe was formed in a direction other than the [1 bar 10] direction.

【0033】なお、上記実施例では、酸化膜を電子ビー
ムでパターニングしてエッチングマスクとする例につい
て説明したが、これに限られるものではなく、被加工材
の表面の汚染が回避できる方法であれば良い。
In the above embodiment, an example in which the oxide film is patterned by an electron beam to be used as an etching mask has been described. However, the method is not limited to this, and any method capable of avoiding contamination of the surface of the material to be processed can be used. Good.

【0034】[0034]

【発明の効果】本発明によれば、真空一貫プロセスで、
ストライプを埋め込む微細埋込構造の形成方法のおい
て、ストライプの形成方向を[1バー10]方向とした
ことで、常に高品質の再成長結晶を得ることができる。
According to the present invention, in the vacuum integrated process,
In the method of forming the fine embedded structure for embedding the stripes, the stripes are formed in the [1 bar 10] direction, so that high-quality regrown crystals can always be obtained.

【0035】また、本発明によれば、真空一貫プロセス
で、ストライプを埋め込む際に、V族元素を複数の異な
る方向から供給するようにしたことで、ストライプの形
成方向によらず、常に高品質の再成長結晶を得ることが
できる。
Further, according to the present invention, the group V element is supplied from a plurality of different directions when the stripes are embedded in the vacuum consistent process, so that high quality is always achieved regardless of the stripe formation direction. Regrown crystals can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の工程図である。FIG. 1 is a process drawing of a first embodiment of the present invention.

【図2】図1の化合物半導体の微細埋込構造の形成方法
に使用される装置の模式図である。
FIG. 2 is a schematic view of an apparatus used in the method for forming the fine embedded structure of the compound semiconductor of FIG.

【図3】図2の装置のエッチング室23の拡大模式図で
ある。
FIG. 3 is an enlarged schematic view of an etching chamber 23 of the apparatus shown in FIG.

【図4】図1の方法で形成した量子井戸ストライプのス
トライプ幅とフォトルミネッセンス強度との関係を示す
グラフである。
FIG. 4 is a graph showing the relationship between the stripe width of the quantum well stripe formed by the method of FIG. 1 and the photoluminescence intensity.

【図5】本発明の第2の実施例に使用される装置のMB
E室に備えられたソースセルの配置図である。
FIG. 5: MB of the device used in the second embodiment of the present invention
FIG. 9 is a layout view of source cells provided in an E chamber.

【符号の説明】[Explanation of symbols]

10 GaAs(001)基板 11 化合物半導体層 11a AlGaAs層 11b GaAs層 11c AlGaAs層 12 光酸化膜 13 エッチングガス 14 電子ビーム 15 埋込成長層 21 導入室 22 MBE室 23 エッチング室 231 ガス導入制御系 232 電子ビーム発生装置 233 マニピュレータ 24 表面処理室 241 バリアブルリークバルブ 242 石英窓 25 オージェ分析室 26 ゲートバルブ 27 通路 28 試料交換室 29 試料加熱室 30 マグネットフィードスルー 31 試料 32 ホルダー 33 ヒーター 34 ガスノズル 51 ウエハー 52 基板ヒータブロック 53 クヌードセンセル 54 シャッター 10 GaAs (001) substrate 11 Compound semiconductor layer 11a AlGaAs layer 11b GaAs layer 11c AlGaAs layer 12 Photo-oxidized film 13 Etching gas 14 Electron beam 15 Embedded growth layer 21 Introduction chamber 22 MBE chamber 23 Etching chamber 231 Gas introduction control system 232 Electron Beam generator 233 Manipulator 24 Surface treatment chamber 241 Variable leak valve 242 Quartz window 25 Auger analysis chamber 26 Gate valve 27 Passage 28 Sample exchange chamber 29 Sample heating chamber 30 Magnet feedthrough 31 Sample 32 Holder 33 Heater 34 Gas nozzle 51 Wafer 52 Substrate heater Block 53 Knudsencell 54 Shutter

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロペス ロペス マキシモ 茨城県つくば市東新井7−3 プレジデン トつくば304号 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Lopez Lopez Maximo 7-3 Higashiarai Tsukuba, Ibaraki Prefecture President Tsukuba 304

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 化合物半導体層にストライプを形成する
第1の工程と、新たな化合物半導体層をMBE法により
成長させて前記ストライプを埋め込む第2の工程とを、
高真空下で連続して行なう化合物半導体の微細埋込構造
の形成方法において、前記第1の工程でストライプを形
成する方向を[1バー10]方向としたことを特徴とす
る化合物半導体の微細埋込構造の形成方法。
1. A first step of forming a stripe on a compound semiconductor layer, and a second step of growing a new compound semiconductor layer by an MBE method to embed the stripe.
In the method for forming a fine embedded structure of a compound semiconductor which is continuously performed under a high vacuum, the direction of forming a stripe in the first step is [1 bar 10] direction. Method of forming embedded structure.
【請求項2】 化合物半導体層にストライプを形成する
第1の工程と、新たな化合物半導体層をMBE法により
成長させて前記ストライプを埋め込む第2の工程とを、
高真空下で連続して行なう化合物半導体の微細埋込構造
の形成方法において、前記第2の工程が、前記ストライ
プに対して互いに異なる角度で配置された複数のV族ソ
ースを用いて行われることを特徴とする化合物半導体の
微細埋込構造の形成方法。
2. A first step of forming a stripe on a compound semiconductor layer, and a second step of growing a new compound semiconductor layer by an MBE method to fill the stripe.
In the method of forming a fine embedded structure of a compound semiconductor, which is continuously performed in a high vacuum, the second step is performed using a plurality of group V sources arranged at different angles with respect to the stripe. And a method for forming a finely embedded structure of a compound semiconductor.
【請求項3】 前記第1の工程が少なくとも塩素及び臭
素のいずれか一方を含むガスを用いて行われることをこ
とを特徴とする請求項1または2の化合物半導体の微細
埋込構造の形成方法。
3. The method for forming a fine embedded structure of a compound semiconductor according to claim 1, wherein the first step is performed using a gas containing at least one of chlorine and bromine. .
JP7063041A 1995-03-22 1995-03-22 Method for forming fine embedded structure of compound semiconductor Expired - Lifetime JP2858095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7063041A JP2858095B2 (en) 1995-03-22 1995-03-22 Method for forming fine embedded structure of compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7063041A JP2858095B2 (en) 1995-03-22 1995-03-22 Method for forming fine embedded structure of compound semiconductor

Publications (2)

Publication Number Publication Date
JPH08264443A true JPH08264443A (en) 1996-10-11
JP2858095B2 JP2858095B2 (en) 1999-02-17

Family

ID=13217859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7063041A Expired - Lifetime JP2858095B2 (en) 1995-03-22 1995-03-22 Method for forming fine embedded structure of compound semiconductor

Country Status (1)

Country Link
JP (1) JP2858095B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638137A1 (en) * 2003-05-26 2006-03-22 Kwansei Gakuin Educational Foundation Electron beam microprocessing method
JP2014192369A (en) * 2013-03-27 2014-10-06 Mitsubishi Electric Corp Semiconductor element manufacturing method and semiconductor element manufacturing apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1638137A1 (en) * 2003-05-26 2006-03-22 Kwansei Gakuin Educational Foundation Electron beam microprocessing method
EP1638137A4 (en) * 2003-05-26 2010-12-01 Kwansei Gakuin Educational Fou Electron beam microprocessing method
JP2014192369A (en) * 2013-03-27 2014-10-06 Mitsubishi Electric Corp Semiconductor element manufacturing method and semiconductor element manufacturing apparatus

Also Published As

Publication number Publication date
JP2858095B2 (en) 1999-02-17

Similar Documents

Publication Publication Date Title
US4994140A (en) Method capable of forming a fine pattern without crystal defects
US5945690A (en) Compound semiconductor device
JPH06232100A (en) Surface impurity removal of iii-v group semiconductor element
JP2858095B2 (en) Method for forming fine embedded structure of compound semiconductor
US5399230A (en) Method and apparatus for etching compound semiconductor
Kadoya et al. Molecular‐beam‐epitaxial growth of n‐AlGaAs on clean Cl2‐gas etched GaAs surfaces and the formation of high mobility two‐dimensional electron gas at the etch‐regrown interfaces
JP2694625B2 (en) Method for etching compound semiconductor substrate and method for manufacturing the same
JP2500443B2 (en) Compound semiconductor dry etching method
US5741360A (en) Method of growing a crystal of a compound semiconductor at a low temperature
JP2717162B2 (en) Method for forming structure of compound semiconductor
JP2912214B2 (en) Surface treatment method for semiconductor substrate, surface treatment apparatus, and method for manufacturing semiconductor device
JP2891114B2 (en) Semiconductor pattern formation method
JP2826972B2 (en) Method for forming ultrafine pattern of compound semiconductor
JPH043914A (en) Crystal growth method and crystal growth device
JP2717163B2 (en) Method for forming structure of compound semiconductor
JPH05238880A (en) Method for epitaxial growth
JP2883918B2 (en) Compound semiconductor pattern formation method
JP3272531B2 (en) Method for manufacturing compound semiconductor device
JPH02288333A (en) Method of forming pattern of compound semiconductor
JP2596027B2 (en) Compound semiconductor crystal growth method and crystal growth apparatus
JP2717165B2 (en) Method for forming structure of compound semiconductor
JPH1092746A (en) Method for forming quantum box of semiconductor
JP2647056B2 (en) Semiconductor pattern formation method
JP2822737B2 (en) Method and apparatus for oxidizing solid surface
JPH04213819A (en) Etching method for compound semiconductor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981021