JPH04213819A - Etching method for compound semiconductor - Google Patents
Etching method for compound semiconductorInfo
- Publication number
- JPH04213819A JPH04213819A JP40964390A JP40964390A JPH04213819A JP H04213819 A JPH04213819 A JP H04213819A JP 40964390 A JP40964390 A JP 40964390A JP 40964390 A JP40964390 A JP 40964390A JP H04213819 A JPH04213819 A JP H04213819A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- compound semiconductor
- thin film
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005530 etching Methods 0.000 title claims abstract description 55
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 150000001875 compounds Chemical class 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 28
- 238000010894 electron beam technology Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 21
- 239000010409 thin film Substances 0.000 claims abstract description 14
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims abstract description 13
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 21
- 238000005253 cladding Methods 0.000 description 10
- 238000001451 molecular beam epitaxy Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、真空雰囲気下で連続し
て行う、化合物半導体のエッチング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching compound semiconductors, which is carried out continuously under a vacuum atmosphere.
【0002】0002
【従来の技術】従来、化合物半導体を用いた素子は、結
晶成長及びエッチングを数回繰り返し、さらに場合によ
っては不純物を拡散させるなどの工程を経て作成されて
いる。例えば、埋込み型半導体レーザチップを作成する
には、次のような工程がとられる。第1に、GaAs基
板に液相エピタキシャル法などにより、GaAsバッフ
ァ層、AlGaAsクラッド層、GaAs活性層、Al
GaAsクラッド層、及びGaAs電極層を、必要な不
純物の添加を同時に行いつつ成長させる。第2に各層を
成長させた半導体表面にSiO2 膜等の保護膜を形成
し、その表面にレジストを塗布する。次にレーザのスト
ライプに相当するパターンを露光し続いて現像してレジ
ストのパターンを形成する。第3に、フッ化水素酸(H
F)にこの半導体を接触させレジストパターンの無い部
分のSiO2 膜等の保護膜を除去する。その後有機溶
剤等によりパターン状に残っているレジストを除去する
。
第4に、硫酸等を含むエッチング液(保護膜をエッチし
ない)にこの半導体を接触させ、エピタキシャル層のG
aAsバッファ層に至る深さにまでエッチする。第5に
、液相エピタキシャル法などにより、AlGaAs層を
成長し、エッチングした部分を埋込む。第6に、表面に
残っている保護膜を除去する。この様に、従来の半導体
構造の形成方法は多くの工程を必要とし、その結果、作
成に長時間を要するという問題点がある。また、溶液を
用いたウエットエッチングでパターンを形成するときは
、半導体表面が大気に曝されてしまうために、表面が大
気に汚染されるという問題点がある。2. Description of the Related Art Conventionally, elements using compound semiconductors have been fabricated through processes such as repeating crystal growth and etching several times and, in some cases, diffusing impurities. For example, to create an embedded semiconductor laser chip, the following steps are taken. First, a GaAs buffer layer, an AlGaAs cladding layer, a GaAs active layer, an Al
A GaAs cladding layer and a GaAs electrode layer are grown while adding necessary impurities at the same time. Second, a protective film such as a SiO2 film is formed on the surface of the semiconductor on which each layer has been grown, and a resist is applied to the surface. Next, a pattern corresponding to the laser stripes is exposed, followed by development to form a resist pattern. Third, hydrofluoric acid (H
F) The semiconductor is brought into contact with the resist pattern and the protective film such as the SiO2 film is removed from the area where there is no resist pattern. Thereafter, the resist remaining in the pattern is removed using an organic solvent or the like. Fourth, the semiconductor is brought into contact with an etching solution containing sulfuric acid (does not etch the protective film), and the G of the epitaxial layer is removed.
Etch to a depth that reaches the aAs buffer layer. Fifth, an AlGaAs layer is grown by a liquid phase epitaxial method or the like to fill in the etched portion. Sixth, the protective film remaining on the surface is removed. As described above, the conventional method for forming a semiconductor structure requires many steps, and as a result, there is a problem in that it takes a long time to fabricate. Furthermore, when a pattern is formed by wet etching using a solution, the semiconductor surface is exposed to the atmosphere, so there is a problem that the surface is contaminated by the atmosphere.
【0003】そこで、発明者らは、これらの問題点を解
決した化合物半導体の構造形成方法を発明(特願平1−
162683および特願平1−332640)した。こ
の発明は、真空容器内において連続的に、化合物半導体
のウエハ表面にに第1のガスを照射してウエハ表面にマ
スク層を形成し、第2のガスと電子ビームとによりマス
ク層にパターンを形成し、続いて第2のガスで化合物半
導体のエッチングを行いウエハにパターンを形成し、加
熱によってマスク層を除去した後、パターンを有するウ
エハ表面上に半導体薄膜等を結晶成長させるというもの
である。[0003] Therefore, the inventors invented a method for forming a compound semiconductor structure that solved these problems (Japanese patent application No.
162683 and Japanese Patent Application No. 1-332640). This invention continuously irradiates the surface of a compound semiconductor wafer with a first gas in a vacuum container to form a mask layer on the wafer surface, and then forms a pattern on the mask layer with a second gas and an electron beam. The compound semiconductor is then etched with a second gas to form a pattern on the wafer, and after the mask layer is removed by heating, a semiconductor thin film or the like is grown as a crystal on the patterned wafer surface. .
【0004】0004
【発明が解決しようとする課題】しかしながら、従来の
半導体構造の形成方法は、前述のように多くの工程を必
要とし、その結果、作成に長時間を要するという問題点
がある。また、溶液を用いたエッチングでは、半導体表
面が大気に曝されてしまうために、表面が大気に汚染さ
れるという問題点がある。また、発明者らの発明(特願
平2−169983)においてもマスク層の形成及び除
去にともなう長い工程が必要となるという問題点がある
。本発明は、化合物半導体を大気に曝すこと無く、エッ
チングによるパターンの形成とその後の結晶成長を真空
雰囲気下で連続して行う半導体基体の製造方法の工程を
簡略化することを課題とする。However, the conventional method for forming a semiconductor structure requires many steps as described above, and as a result, there is a problem in that it takes a long time to fabricate. Furthermore, etching using a solution has the problem that the semiconductor surface is exposed to the atmosphere, and thus the surface is contaminated by the atmosphere. Further, the invention of the inventors (Japanese Patent Application No. 2-169983) also has a problem in that a long process is required for forming and removing the mask layer. An object of the present invention is to simplify the steps of a semiconductor substrate manufacturing method in which pattern formation by etching and subsequent crystal growth are performed continuously in a vacuum atmosphere without exposing a compound semiconductor to the atmosphere.
【0005】[0005]
【課題を解決するための手段】本発明の化合物半導体の
エッチング方法並びに化合物半導体基体の製造方法は、
以下に述べる(1)乃至(4)の態様を有する。
(1)真空雰囲気下で、化合物半導体のウエハ表面に塩
化水素を含むガスを照射または接触させるとともに、前
記ウエハ表面に電子ビーム、可視光、紫外線およびX線
のうちから選ばれた少なくとも1つを照射して前記ウエ
ハをエッチする工程を含むことを特徴とする化合物半導
体のエッチング方法。
(2)(1)において、集束した前記電子ビームを走査
して前記基板ウエハの所定領域のみに照射することによ
り、前記所定領域をエッチして前記ウエハにパターンを
形成することを特徴とする(1)の化合物半導体のエッ
チング方法。
(3)(1)において、前記電子ビーム、可視光、紫外
線およびX線のうちから選ばれた少なくとも1つをパタ
ーンを有するビーム遮断マスクを通して投影して前記ウ
エハ表面の所定領域のみに照射することにより、前記所
定領域をエッチして前記ウエハにパターンを形成するこ
とを特徴とする(1)の化合物半導体のエッチング方法
。
(4)(1)乃至(3)の前記エッチングに続いて、前
記真空雰囲気下で、エッチされた前記ウエハ表面に半導
体薄膜、絶縁薄膜および金属薄膜の内から選ばれた少な
くとも1つを形成することを特徴とする化合物半導体基
体の製造方法。[Means for Solving the Problems] A compound semiconductor etching method and a compound semiconductor substrate manufacturing method of the present invention include:
It has aspects (1) to (4) described below. (1) In a vacuum atmosphere, the surface of a compound semiconductor wafer is irradiated with or brought into contact with a gas containing hydrogen chloride, and the wafer surface is irradiated with at least one selected from electron beams, visible light, ultraviolet rays, and X-rays. A method for etching a compound semiconductor, comprising the step of etching the wafer by irradiating the wafer. (2) In (1), the focused electron beam scans and irradiates only a predetermined region of the substrate wafer, thereby etching the predetermined region and forming a pattern on the wafer. 1) Compound semiconductor etching method. (3) In (1), at least one selected from the electron beam, visible light, ultraviolet rays, and X-rays is projected through a beam blocking mask having a pattern to irradiate only a predetermined region of the wafer surface. The compound semiconductor etching method according to (1), characterized in that a pattern is formed on the wafer by etching the predetermined region. (4) Following the etching of (1) to (3), at least one selected from a semiconductor thin film, an insulating thin film, and a metal thin film is formed on the etched surface of the wafer in the vacuum atmosphere. A method for manufacturing a compound semiconductor substrate, characterized in that:
【0006】[0006]
【実施例】以下に図面を参照して本発明の実施例を説明
する。まず、本発明のエッチング方法並びに化合物半導
体基体の製造方法に用いられる装置について簡単に説明
しておく。第2図の装置は、この装置へのウエハの出し
入れを行うためとエッチングマスクを形成するための導
入室21、エピタキシャル成長を行うためのMBE室2
2、半導体を選択的にエッチングしてパターンを形成す
るエッチング室23を有している。これら導入室21、
MBE室22、およびエッチング室23はそれぞれ通路
を介して試料交換室24に接続されている。そして、各
通路には、ゲートバルブ25a、25b及び25cが設
けられている。また、各室21,22,23及び24に
はそれぞれターボ分子ポンプ、イオンポンプ等の真空ポ
ンプ(図示せず)が設けられている。これにより、装置
内に導入したウエハを大気に曝すことなくどの室にでも
マグネットフィードスルー26a、26b及び26cを
用いて搬送することができる。また、試料加熱室20が
試料交換室24に通路を介して取り付けられている。更
に、エッチング室23には電子ビームを発生する電子ビ
ーム発生装置231と、エッチングに用いるガスを導入
するためのガス導入部28と、試料位置を調整するマニ
ピュレータ29とが備えられている。エッチング室23
を詳細に図示したのが第4図である。第4図を参照する
とエッチング室23の上部には電子ビーム発生装置23
1が設置されており、集束された電子ビーム41を試料
48に照射するようになっている。試料48の下部には
ヒータ47が設けられており,電流導入端子44を経て
このヒータ47に通電することにより、試料48を加熱
することができる。また、ガス導入部28のノズル46
が試料48の表面にガスを照射できるように設けられて
いる。DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the drawings. First, the apparatus used in the etching method and compound semiconductor substrate manufacturing method of the present invention will be briefly explained. The apparatus shown in FIG. 2 includes an introduction chamber 21 for loading and unloading wafers into the apparatus and for forming an etching mask, and an MBE chamber 2 for performing epitaxial growth.
2. It has an etching chamber 23 for selectively etching the semiconductor to form a pattern. These introduction chambers 21,
The MBE chamber 22 and the etching chamber 23 are each connected to a sample exchange chamber 24 via a passage. Each passage is provided with gate valves 25a, 25b, and 25c. Further, each chamber 21, 22, 23, and 24 is provided with a vacuum pump (not shown) such as a turbo molecular pump or an ion pump. Thereby, the wafer introduced into the apparatus can be transported to any chamber using the magnetic feedthroughs 26a, 26b, and 26c without being exposed to the atmosphere. Further, a sample heating chamber 20 is attached to the sample exchange chamber 24 via a passage. Furthermore, the etching chamber 23 is equipped with an electron beam generator 231 that generates an electron beam, a gas introduction section 28 that introduces a gas used for etching, and a manipulator 29 that adjusts the sample position. Etching chamber 23
FIG. 4 shows this in detail. Referring to FIG. 4, an electron beam generator 23 is installed in the upper part of the etching chamber 23.
1 is installed to irradiate a sample 48 with a focused electron beam 41. A heater 47 is provided below the sample 48, and the sample 48 can be heated by supplying electricity to the heater 47 through the current introduction terminal 44. In addition, the nozzle 46 of the gas introduction section 28
is provided so that the surface of the sample 48 can be irradiated with gas.
【0007】以下、本発明の化合物半導体基体の製造方
法に係る第1の実施例を第1図、第2図、及び第4図を
参照して説明する。まず、導入室21より導入したGa
As基板10をマグネットフィードスルー26a及び2
6bを用いて試料加熱室20に搬送した。試料加熱室2
0を1×10−8Torr以下に減圧し、試料加熱室2
0に搬送したGaAs基板10を、内部に設置されてい
る加熱装置により約200℃に加熱し、10分間その状
態を保持した。この処理により、GaAs基板10表面
に吸着している水分子を除去できた。次に、基板10を
マグネットフィードスルー26bによってMBE室22
に搬送した。MBE室22に搬送されたGaAs基板1
0上に第1図(a)に示すようにGaAsバッファ層1
1を0.2μm、Alx Ga1−x Asクラッド層
12(0<x<1)を1.2μm、及びGaAsガイド
層13を0.2μm連続的に成長させた。このウエハ1
4をMBE室22と超高真空の通路により結合されたエ
ッチング室23へマグネットフィードスルー26b等を
用いて搬送した。エッチング室23に搬送されたウエハ
14をウエハーホルダ(図示せず)に取り付け、ヒータ
47によってその温度を70℃とし、エッチング室23
内にノズル46から塩化水素ガス53を導入した。この
時、エッチング室23内の圧力は8×10−5に上昇し
た。塩化水素ガス53の導入と同時に、電子ビーム41
をウエハ14の表面に照射した。この電子ビーム41は
、その径を50nmとし、かつ10pAの電流で150
nm幅のライン・アンド・スペースのパターンを描くよ
うに走査させた。ウエハ14表面に形成されているGa
Asガイド層13は、塩化水素ガス53と電子ビーム4
1の両方が照射された部分のみ、エッチングが進行した
。塩化水素ガス53はGaAsガイド層13表面上で直
径数mmの範囲にわたってブロードに照射されるが,電
子ビーム41は前述のように非常に狭いライン・アンド
・スペースを描く。したがって、電子ビーム41の走査
に従い、GaAsガイド層13にライン・アンド・スペ
ースのパターンが形成された。この塩化水素ガス53に
よるエッチングは、最上部のGaAsガイド層13のみ
ではなく、その下部のAlGaAsクラッド層12にも
及び、そのエッチング速度はGaAsガイド層13に対
しても、AlGaAsクラッド層12に対しても同じで
あった。このようにして第1図(b)に示すようAlG
aAsクラッド層12に至るまで塩化水素ガス53によ
りエッチした。A first embodiment of the method for manufacturing a compound semiconductor substrate of the present invention will be described below with reference to FIGS. 1, 2, and 4. First, Ga introduced from the introduction chamber 21
The As substrate 10 is connected to the magnet feedthroughs 26a and 2
6b was used to transport the sample to the sample heating chamber 20. Sample heating chamber 2
0 to 1 x 10-8 Torr or less, and sample heating chamber 2.
The GaAs substrate 10, which had been transported to a temperature of 200° C., was heated to about 200° C. by a heating device installed inside and maintained at that state for 10 minutes. Through this treatment, water molecules adsorbed on the surface of the GaAs substrate 10 could be removed. Next, the substrate 10 is transferred to the MBE chamber 22 by the magnet feedthrough 26b.
Transported to. GaAs substrate 1 transported to MBE chamber 22
As shown in FIG. 1(a), a GaAs buffer layer 1 is formed on
1 to 0.2 μm, Alx Ga1-x As cladding layer 12 (0<x<1) to 1.2 μm, and GaAs guide layer 13 to 0.2 μm. This wafer 1
4 was transported to the etching chamber 23 connected to the MBE chamber 22 by an ultra-high vacuum passage using a magnetic feedthrough 26b or the like. The wafer 14 transferred to the etching chamber 23 is attached to a wafer holder (not shown), the temperature is set to 70° C. by the heater 47, and the wafer 14 is transferred to the etching chamber 23.
Hydrogen chloride gas 53 was introduced into the chamber from a nozzle 46. At this time, the pressure inside the etching chamber 23 rose to 8 x 10-5. Simultaneously with the introduction of hydrogen chloride gas 53, the electron beam 41
was irradiated onto the surface of the wafer 14. This electron beam 41 has a diameter of 50 nm and a current of 10 pA.
It was scanned to draw a line and space pattern with a width of nm. Ga formed on the surface of the wafer 14
The As guide layer 13 contains hydrogen chloride gas 53 and the electron beam 4.
Etching progressed only in the portions where both of No. 1 and No. 1 were irradiated. The hydrogen chloride gas 53 is irradiated broadly over a range of several mm in diameter on the surface of the GaAs guide layer 13, but the electron beam 41 draws very narrow lines and spaces as described above. Therefore, a line and space pattern was formed in the GaAs guide layer 13 according to the scanning of the electron beam 41. Etching by this hydrogen chloride gas 53 extends not only to the uppermost GaAs guide layer 13 but also to the lower AlGaAs cladding layer 12, and the etching rate is higher than that of the GaAs guide layer 13 and the AlGaAs cladding layer 12. It was the same though. In this way, as shown in FIG. 1(b), AlG
Etching was performed using hydrogen chloride gas 53 until the aAs cladding layer 12 was reached.
【0008】続いて、このようにして表面にGaAsガ
イド層13とAlGaAsクラッド層12とにパターン
を有するウエハ14を再度MBE室22に搬送した。M
BE室22に搬送されたウエハ14をその表面に砒素分
子線を照射しながら550℃以上に加熱し約1時間表面
クリーニングを行った。この表面クリーニングにより、
エッチング中にGaAs層13及びAlGaAs層12
の表面に付着した塩化水素等は除去され、純粋なGaA
s結晶面を得ることができた。(このクリーニングの度
合のモニターには反射電子線回折(RHEED)法を用
いた。)続いて、AlX Ga1−X As上部クラッ
ド層16を1.5μm、GaAs酸化防止層17を0.
1μm成長させた。このようにして超高真空装置からウ
エハを大気中に取り出すことなく第1図(c)に示すよ
うな所望の埋め込み構造が得られた。上記のように、本
実施例では、有機レジストやSiO2 等を用いたエッ
チングマスクを使用しないでパターンを有するエッチン
グが可能であり、パターンを形成した後除去すべきエッ
チングマスクが存在しない。したがって、マスクの除去
にともなう表面の汚染及びマスクを除去する工程自体が
無く、パターンを形成した表面に連続して半導体薄膜等
を成長できた。この実施例では、細い電子ビームを用い
たが、ブロードな電子ビームを基板表面の全面に照射し
てその表面をエッチングすることもできる。また、電子
ビームの代わりに可視光、紫外線、及びX線等をビーム
遮断マスクを通して、基板表面上に投影し、エッチング
を行いパターンを形成することもできる。また、パター
ンを形成した表面上には、半導体薄膜をエピタキシャル
成長させることの他、絶縁薄膜あるいは金属薄膜をも大
気に曝すことなく形成することができた。Subsequently, the wafer 14 having the GaAs guide layer 13 and the AlGaAs cladding layer 12 patterned on its surface in this manner was transferred to the MBE chamber 22 again. M
The wafer 14 transferred to the BE chamber 22 was heated to 550° C. or higher while irradiating the surface with an arsenic molecular beam, and the surface was cleaned for about 1 hour. This surface cleaning
During etching, the GaAs layer 13 and the AlGaAs layer 12
Hydrogen chloride etc. attached to the surface of the GaA are removed and pure GaA
We were able to obtain the s crystal plane. (Reflected electron diffraction (RHEED) method was used to monitor the degree of cleaning.) Next, the AlX Ga1-X As upper cladding layer 16 was coated with a thickness of 1.5 μm, and the GaAs oxidation prevention layer 17 was coated with a thickness of 0.0 μm.
It was grown to 1 μm. In this way, a desired buried structure as shown in FIG. 1(c) was obtained without taking the wafer out of the ultra-high vacuum apparatus into the atmosphere. As described above, in this embodiment, patterned etching is possible without using an etching mask using organic resist, SiO2, etc., and there is no etching mask that must be removed after forming the pattern. Therefore, there is no contamination of the surface due to the removal of the mask, and there is no process of removing the mask, and a semiconductor thin film or the like can be continuously grown on the patterned surface. Although a narrow electron beam is used in this embodiment, it is also possible to irradiate the entire surface of the substrate with a broad electron beam to etch the surface. Furthermore, instead of an electron beam, visible light, ultraviolet rays, X-rays, or the like can be projected onto the substrate surface through a beam blocking mask to perform etching and form a pattern. Furthermore, in addition to epitaxially growing a semiconductor thin film on the patterned surface, it was also possible to form an insulating thin film or a metal thin film without exposing it to the atmosphere.
【0009】次に、第3図を参照して第2の実施例を説
明する。第3図は本実施例の工程を示す概略図である。
使用した装置は第1の実施例と同様のものである。まず
、InP基板31をMBE室22に搬入し、その表面上
にガスソースMBEを用いてInGaAsP層32を0
.5μm成長させた。このウエハ33をエッチング室2
3に搬送した。本実施例でのエッチング条件は次のよう
にした。即ち、基板温度を130℃、エッチングガス3
7として塩化水素を用い、電子ビームは200nm幅の
ライン・アンド・スペース(グレーティング)を形成す
るように走査させた。このエッチングにより第3図(b
)に示すように電子ビームを照射した領域のInGaA
sP層32が除去されInGaAsP光ガイド層が形成
された。この後、第1の実施例と同様にウエハ33をM
BE室22に移し、この後、InGaAsP活性層38
、InP閉じ込め層39、InGaAsPコンタクト層
40を結晶成長させた。この結果、第3図(c)に示す
ように電子ビーム照射領域の部分でメサが形成された。
このときのエッチングでは、電子ビームを照射した部分
のエッチングの深さは約0.3μmであり、エッチング
面は鏡面であった。なお、本発明は上記実施例に限定さ
れるものではなく、半導体材料としてInAs,InS
b,GaP,InGaAlP,及びAlGaSb等の化
合物半導体であっても良い。Next, a second embodiment will be explained with reference to FIG. FIG. 3 is a schematic diagram showing the steps of this embodiment. The equipment used was the same as in the first example. First, an InP substrate 31 is carried into the MBE chamber 22, and an InGaAsP layer 32 is deposited on its surface using gas source MBE.
.. It was grown to 5 μm. This wafer 33 is placed in the etching chamber 2.
Transported to 3rd. The etching conditions in this example were as follows. That is, the substrate temperature was 130°C, and the etching gas was
Hydrogen chloride was used as 7, and the electron beam was scanned to form lines and spaces (grating) with a width of 200 nm. As a result of this etching, Figure 3 (b)
), the area of InGaA irradiated with the electron beam
The sP layer 32 was removed and an InGaAsP light guide layer was formed. After that, as in the first embodiment, the wafer 33 is
The InGaAsP active layer 38 is transferred to the BE chamber 22, and then the InGaAsP active layer 38 is
, an InP confinement layer 39, and an InGaAsP contact layer 40 were grown. As a result, a mesa was formed in the electron beam irradiation area as shown in FIG. 3(c). In this etching, the etching depth of the portion irradiated with the electron beam was approximately 0.3 μm, and the etched surface was a mirror surface. Note that the present invention is not limited to the above embodiments, and InAs, InS as the semiconductor material.
It may also be a compound semiconductor such as GaP, InGaAlP, and AlGaSb.
【0010】0010
【発明の効果】本発明によれば、化合物半導体表面に電
子ビームと塩化水素ガスを照射してエッチすることによ
ってパターンを形成するようにしたことで、化合物半導
体表面近傍に結晶欠陥を引き起こすことなく微細なパタ
ーンを形成することができる。また、一連の基板加工プ
ロセス及び結晶成長プロセスにおいて基板を大気にさら
すこと無く、制御された雰囲気下でしかも各工程を連続
して行うことができ、基板の表面を大気にさらすことで
発生する表面汚染あるいは界面での不純物の取り込みを
押さえることができる。更に、エッチングにマスク層を
使用しないため、マスク層の形成及び除去にともなう手
間が無く、且つ、表面の汚染を押さえられる。[Effects of the Invention] According to the present invention, a pattern is formed by etching the surface of a compound semiconductor by irradiating it with an electron beam and hydrogen chloride gas, without causing crystal defects near the surface of the compound semiconductor. Fine patterns can be formed. In addition, in a series of substrate processing processes and crystal growth processes, each step can be performed continuously in a controlled atmosphere without exposing the substrate to the atmosphere. Contamination or the incorporation of impurities at the interface can be suppressed. Furthermore, since no mask layer is used for etching, there is no need for the formation and removal of a mask layer, and surface contamination can be suppressed.
【図1】本発明のパターン形成方法の第1の実施例のプ
ロセス工程図である。FIG. 1 is a process diagram of a first embodiment of the pattern forming method of the present invention.
【図2】第1、第2の実施例のプロセスで使用される真
空システムの概略図である。FIG. 2 is a schematic diagram of a vacuum system used in the processes of the first and second embodiments.
【図3】本発明のパターン形成方法の第2の実施例のプ
ロセス工程図である。FIG. 3 is a process diagram of a second embodiment of the pattern forming method of the present invention.
【図4】第2図のエッチング室23を詳細に説明するた
めの斜視図である。4 is a perspective view for explaining in detail the etching chamber 23 of FIG. 2. FIG.
10 GaAs基板
11 GaAsバッファ層
12 Alx Ga1−x Asクラッド層13
GaAsガイド層
14 ウエハ
16 AlX Ga1−X As上部クラッド層17
GaAs酸化防止層
20 試料加熱室
21 導入室
231 電子ビーム発生装置
22 MBE室
23 エッチング室
24 試料交換室
25a,25b,25c ゲートバルブ26a,26
b,26c マグネットフィードスルー28 ガス
導入部
29 マニピュレータ
31 InP基板
32 InGaAsP層
33 ウエハ
37 エッチングガス
38 InGaAsP活性層
39 InP閉じ込め層
40 InGaAsPコンタクト層
41 電子ビーム
44 電流導入端子
46 ノズル
47 ヒータ
48 GaAs基板
53 塩化水素ガス10 GaAs substrate 11 GaAs buffer layer 12 Alx Ga1-x As cladding layer 13
GaAs guide layer 14 Wafer 16 AlX Ga1-X As upper cladding layer 17
GaAs antioxidant layer 20 Sample heating chamber 21 Introduction chamber 231 Electron beam generator 22 MBE chamber 23 Etching chamber 24 Sample exchange chambers 25a, 25b, 25c Gate valves 26a, 26
b, 26c Magnet feedthrough 28 Gas introduction part 29 Manipulator 31 InP substrate 32 InGaAsP layer 33 Wafer 37 Etching gas 38 InGaAsP active layer 39 InP confinement layer 40 InGaAsP contact layer 41 Electron beam 44 Current introduction terminal 46 Nozzle 47 Heater 48 GaAs substrate 53 hydrogen chloride gas
Claims (4)
ハ表面に塩化水素を含むガスを照射または接触させると
ともに、前記ウエハ表面に電子ビーム、可視光、紫外線
およびX線のうちから選ばれた少なくとも1つを照射し
て前記ウエハをエッチする工程を含むことを特徴とする
化合物半導体のエッチング方法。1. In a vacuum atmosphere, the surface of a compound semiconductor wafer is irradiated with or brought into contact with a gas containing hydrogen chloride, and the wafer surface is irradiated with at least one selected from electron beams, visible light, ultraviolet rays, and X-rays. A method for etching a compound semiconductor, the method comprising the step of etching the wafer by irradiating the wafer.
ビームを走査して前記基板ウエハの所定領域のみに照射
することにより、前記所定領域をエッチして前記ウエハ
にパターンを形成することを特徴とする請求項1の化合
物半導体のエッチング方法。2. The method according to claim 1, wherein the focused electron beam scans and irradiates only a predetermined region of the substrate wafer, thereby etching the predetermined region and forming a pattern on the wafer. The method of etching a compound semiconductor according to claim 1.
可視光、紫外線およびX線のうちから選ばれた少なくと
も1つをパターンを有するビーム遮断マスクを通して投
影して前記ウエハ表面の所定領域のみに照射することに
より、前記所定領域をエッチして前記ウエハにパターン
を形成することを特徴とする請求項1の化合物半導体の
エッチング方法。3. The electron beam according to claim 1,
etching the predetermined region on the wafer by projecting at least one selected from visible light, ultraviolet light, and X-rays through a patterned beam-blocking mask to irradiate only the predetermined region of the wafer surface; 2. The compound semiconductor etching method according to claim 1, further comprising forming a pattern.
いて、前記真空雰囲気下で、エッチされた前記ウエハ表
面に半導体薄膜、絶縁薄膜および金属薄膜の内から選ば
れた少なくとも1つを形成することを特徴とする化合物
半導体基体の製造方法。4. Following the etching according to claims 1 to 3, at least one selected from a semiconductor thin film, an insulating thin film, and a metal thin film is formed on the etched surface of the wafer in the vacuum atmosphere. A method for manufacturing a compound semiconductor substrate, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40964390A JPH04213819A (en) | 1990-12-11 | 1990-12-11 | Etching method for compound semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40964390A JPH04213819A (en) | 1990-12-11 | 1990-12-11 | Etching method for compound semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04213819A true JPH04213819A (en) | 1992-08-04 |
Family
ID=18518959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40964390A Withdrawn JPH04213819A (en) | 1990-12-11 | 1990-12-11 | Etching method for compound semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04213819A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG118187A1 (en) * | 2002-05-16 | 2006-01-27 | Nawotec Gmbh | Procedure for etching of materials at the surface with focussed electron beam induced chemical reactions at said surface |
-
1990
- 1990-12-11 JP JP40964390A patent/JPH04213819A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG118187A1 (en) * | 2002-05-16 | 2006-01-27 | Nawotec Gmbh | Procedure for etching of materials at the surface with focussed electron beam induced chemical reactions at said surface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4994140A (en) | Method capable of forming a fine pattern without crystal defects | |
JPH06232100A (en) | Surface impurity removal of iii-v group semiconductor element | |
JP2694625B2 (en) | Method for etching compound semiconductor substrate and method for manufacturing the same | |
JPH04213819A (en) | Etching method for compound semiconductor | |
JP2717162B2 (en) | Method for forming structure of compound semiconductor | |
JP2717163B2 (en) | Method for forming structure of compound semiconductor | |
JP2500443B2 (en) | Compound semiconductor dry etching method | |
JP2717165B2 (en) | Method for forming structure of compound semiconductor | |
JP2826972B2 (en) | Method for forming ultrafine pattern of compound semiconductor | |
JPH04239725A (en) | Structure forming method for compound semiconductor | |
JP2858095B2 (en) | Method for forming fine embedded structure of compound semiconductor | |
JP2883918B2 (en) | Compound semiconductor pattern formation method | |
JP2998336B2 (en) | Method for etching compound semiconductor and method for forming semiconductor structure | |
JP2683612B2 (en) | Method for forming structure of compound semiconductor | |
JPH02288333A (en) | Method of forming pattern of compound semiconductor | |
JPH04212411A (en) | Epitaxial growth method | |
JP2711475B2 (en) | Selective epitaxial growth method | |
JPH0536655A (en) | Method for working compound semiconductor | |
JP2714703B2 (en) | Selective epitaxial growth method | |
Takado et al. | Electron Beam Excited GaAs Maskless Etching Using C12 Nozzle Installed FIB/EB Combined System | |
JP2647056B2 (en) | Semiconductor pattern formation method | |
JPH0831775A (en) | Fine processing method for compound semiconductor | |
JPH0536654A (en) | Method for forming pattern of compound semiconductor | |
JPH08325100A (en) | Pretreatment of compound semiconductor substrate | |
ISHIKAWA et al. | Electron Beam Lithography Using GaAs Oxidized Resist for GaAs/AlGaAs Ultrafine Structure Fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |