JPH08255767A - 半導体素子の金属接触方法 - Google Patents
半導体素子の金属接触方法Info
- Publication number
- JPH08255767A JPH08255767A JP7347058A JP34705895A JPH08255767A JP H08255767 A JPH08255767 A JP H08255767A JP 7347058 A JP7347058 A JP 7347058A JP 34705895 A JP34705895 A JP 34705895A JP H08255767 A JPH08255767 A JP H08255767A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- metal layer
- thickness
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 22
- 239000002184 metal Substances 0.000 claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 18
- 239000010931 gold Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910015369 AuTe Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 最小の厚さを有し、安定性に優れており、生
産率を高めることができる半導体素子の金属接触方法を
提供すること。 【構成】 本発明の半導体素子の金属接触方法は、Ｇａ
Ａｓ層上にＡｕＧｅの第１金属層、Ｎｉの第２金属層、
Ｐｔの第３金属層、及びＡｕの第４金属層を順次積層す
る段階と、前記第１乃至第４金属層を熱処理する段階と
を含んでなる。
産率を高めることができる半導体素子の金属接触方法を
提供すること。 【構成】 本発明の半導体素子の金属接触方法は、Ｇａ
Ａｓ層上にＡｕＧｅの第１金属層、Ｎｉの第２金属層、
Ｐｔの第３金属層、及びＡｕの第４金属層を順次積層す
る段階と、前記第１乃至第４金属層を熱処理する段階と
を含んでなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体の製造方法に係
り、特にガリウム砒素（ＧａＡｓ）上の金属層体系を変
化させることによりオーム接触特性を向上させ、信頼性
を改善した半導体素子を得ることができる金属接触方法
に関する。
り、特にガリウム砒素（ＧａＡｓ）上の金属層体系を変
化させることによりオーム接触特性を向上させ、信頼性
を改善した半導体素子を得ることができる金属接触方法
に関する。
【０００２】
【従来の技術】一般的に金属と半導体との間に存在する
電圧或いは電流防止層をガリウム砒素は除去し得るの
で、半導体に電圧或いは電流を加える際に、最小の接触
抵抗とすることができる。しかしながら、完全なオーミ
ック接触とすることはできない。より理想的なオーミッ
ク接触に近づけるため、金属接触方法が１９５０年以後
半導体素子の重要な製造技術として認識されてきた。
電圧或いは電流防止層をガリウム砒素は除去し得るの
で、半導体に電圧或いは電流を加える際に、最小の接触
抵抗とすることができる。しかしながら、完全なオーミ
ック接触とすることはできない。より理想的なオーミッ
ク接触に近づけるため、金属接触方法が１９５０年以後
半導体素子の重要な製造技術として認識されてきた。
【０００３】電解効果トランジスタには接合型と絶縁ゲ
ート型とがある。前者はゲート電極が直接半導体基板に
接触し、後者はゲート電極と半導体基板との間に絶縁層
が挿入される。前者はＭＥＳＦＥＴ(Metal Semiconduct
or Field Effect Transistor) と呼ばれることがあり、
後者の代表的なものはＭＯＳＦＥＴである。ＭＯＳＦＥ
Ｔはゲート電極と基板との間にゲート酸化膜が形成さ
れ、基板のゲート電極を設けた部分の両側にソース領域
とドレイン領域とを形成させている。ゲート電極にしき
い電圧以上の電圧を印加すると、基板のソース領域とド
レイン領域との間に電流路が形成されてソース領域とド
レイン領域が連結される。ゲート電極への電圧をしきい
値以下にするとその電流路が遮断される。したがって、
スイッチング素子として広く利用されている。基板とし
てはシリコン基板がよく使用されている。一方、ＭＥＳ
ＦＥＴはゲート電極と基板との間に絶縁膜が形成されず
に、ゲート電極と基板とが直接連結されている。ゲート
電極に電圧を印加すると、その電圧によって電子が基板
のチャンネル領域に注入されてソースとドレインとの間
のキャリア移動を調節することになる。基板としてはＧ
ａＡｓが一番多く利用される。従って、ＭＯＳＦＥＴは
スイッチング素子として用いられ、ＭＥＳＦＥＴは電流
移動量を調節する増幅器として用いられる。
ート型とがある。前者はゲート電極が直接半導体基板に
接触し、後者はゲート電極と半導体基板との間に絶縁層
が挿入される。前者はＭＥＳＦＥＴ(Metal Semiconduct
or Field Effect Transistor) と呼ばれることがあり、
後者の代表的なものはＭＯＳＦＥＴである。ＭＯＳＦＥ
Ｔはゲート電極と基板との間にゲート酸化膜が形成さ
れ、基板のゲート電極を設けた部分の両側にソース領域
とドレイン領域とを形成させている。ゲート電極にしき
い電圧以上の電圧を印加すると、基板のソース領域とド
レイン領域との間に電流路が形成されてソース領域とド
レイン領域が連結される。ゲート電極への電圧をしきい
値以下にするとその電流路が遮断される。したがって、
スイッチング素子として広く利用されている。基板とし
てはシリコン基板がよく使用されている。一方、ＭＥＳ
ＦＥＴはゲート電極と基板との間に絶縁膜が形成されず
に、ゲート電極と基板とが直接連結されている。ゲート
電極に電圧を印加すると、その電圧によって電子が基板
のチャンネル領域に注入されてソースとドレインとの間
のキャリア移動を調節することになる。基板としてはＧ
ａＡｓが一番多く利用される。従って、ＭＯＳＦＥＴは
スイッチング素子として用いられ、ＭＥＳＦＥＴは電流
移動量を調節する増幅器として用いられる。
【０００４】以下、前記一般的なＭＥＳＦＥＴをより詳
細に説明する。図１は一般的なＭＥＳＦＥＴの構造断面
図である。一般的なＭＥＳＦＥＴはＧａＡｓ基板に凹み
領域を形成させ、その凹み領域に金属からなるゲート電
極Ｇを設けるとともに、ゲート電極Ｇの両側に金属から
なるソース／ドレイン電極（Ｓ／Ｄ）を設けている。一
般的なＭＥＳＦＥＴにおける製造時の一番重要な点は、
金属と半導体層との間の接触抵抗が最小となるべきとい
うことであり、特にソース／ドレイン電極の金属と半導
体との間の接触抵抗は外部の環境条件（温度や湿度等）
においてもいつも一定でなければならない。
細に説明する。図１は一般的なＭＥＳＦＥＴの構造断面
図である。一般的なＭＥＳＦＥＴはＧａＡｓ基板に凹み
領域を形成させ、その凹み領域に金属からなるゲート電
極Ｇを設けるとともに、ゲート電極Ｇの両側に金属から
なるソース／ドレイン電極（Ｓ／Ｄ）を設けている。一
般的なＭＥＳＦＥＴにおける製造時の一番重要な点は、
金属と半導体層との間の接触抵抗が最小となるべきとい
うことであり、特にソース／ドレイン電極の金属と半導
体との間の接触抵抗は外部の環境条件（温度や湿度等）
においてもいつも一定でなければならない。
【０００５】そして、前記基板がｎ型ガリウム砒素（ｎ
-ＧａＡｓ）の場合には、ＡｕＧｅ、ＩｎＡｕ、ＡｕＳ
ｎ、及びＡｕＴｅ等の金属が電極として用いられ、前記
基板がｐ型ガリウム砒素（ｐ−ＧａＡｓ）の場合にはＡ
ｕＺｎやＩｎＡｕなどの金属が電極として用いられる。
特に、ＭＥＳＦＥＴもしくはＭＭＩＣ(Monolithic Micr
owave IC）を製造するときには、ｎ型ガリウム砒素を半
導体層として利用し、金属としてはＡｕＧｅを主として
用いていた。このようにＧａＡｓ半導体基板にＡｕＧｅ
金属を電極として用いる理由は、ＡｕＧｅをＧａＡｓ半
導体層上に蒸着した後熱処理すると、ＡｕＧｅのＧｅが
ＧａＡｓ半導体層内に拡散してＧａＡｓと金属との間の
障壁を無くすことにより、金属とＧａＡｓとの間の接触
抵抗を減少させるためである。
-ＧａＡｓ）の場合には、ＡｕＧｅ、ＩｎＡｕ、ＡｕＳ
ｎ、及びＡｕＴｅ等の金属が電極として用いられ、前記
基板がｐ型ガリウム砒素（ｐ−ＧａＡｓ）の場合にはＡ
ｕＺｎやＩｎＡｕなどの金属が電極として用いられる。
特に、ＭＥＳＦＥＴもしくはＭＭＩＣ(Monolithic Micr
owave IC）を製造するときには、ｎ型ガリウム砒素を半
導体層として利用し、金属としてはＡｕＧｅを主として
用いていた。このようにＧａＡｓ半導体基板にＡｕＧｅ
金属を電極として用いる理由は、ＡｕＧｅをＧａＡｓ半
導体層上に蒸着した後熱処理すると、ＡｕＧｅのＧｅが
ＧａＡｓ半導体層内に拡散してＧａＡｓと金属との間の
障壁を無くすことにより、金属とＧａＡｓとの間の接触
抵抗を減少させるためである。
【０００６】これをより詳しく説明すると、次のようで
ある。図２はＧａＡｓとオーミックメタル(ohmic meta
l) との間における熱処理前後のバンドモデルであり、
図２（ａ）は熱処理前のバンドモデルであり、図２
（ｂ）は熱処理後のバンドモデルである。ＧａＡｓ上に
ＡｕＧｅを蒸着するとショットキー接触を有する。従っ
て、ＡｕＧｅとＧａＡｓ基板との間に障壁（ｑＶ0 ）が
ある。しかし、ＧａＡｓ上にＡｕＧｅを積層した状態で
熱処理すると、ＡｕＧｅのＧｅがＧａＡｓに浸透してｎ
型不純物として作用するので、ＧａＡｓ内の濃度が増加
する。従って、図２（ｂ）に示すように、ＧａＡｓのフ
ェルミ順位（ＥＦＳ）が伝導帯ＥC 側に移動するので、
バンドバンディング(band banding)が逆さまになって拡
散距離Ｗが無くなる。
ある。図２はＧａＡｓとオーミックメタル(ohmic meta
l) との間における熱処理前後のバンドモデルであり、
図２（ａ）は熱処理前のバンドモデルであり、図２
（ｂ）は熱処理後のバンドモデルである。ＧａＡｓ上に
ＡｕＧｅを蒸着するとショットキー接触を有する。従っ
て、ＡｕＧｅとＧａＡｓ基板との間に障壁（ｑＶ0 ）が
ある。しかし、ＧａＡｓ上にＡｕＧｅを積層した状態で
熱処理すると、ＡｕＧｅのＧｅがＧａＡｓに浸透してｎ
型不純物として作用するので、ＧａＡｓ内の濃度が増加
する。従って、図２（ｂ）に示すように、ＧａＡｓのフ
ェルミ順位（ＥＦＳ）が伝導帯ＥC 側に移動するので、
バンドバンディング(band banding)が逆さまになって拡
散距離Ｗが無くなる。
【０００７】このような原理によって金属と半導体との
間の接触抵抗を最小化するために、金属を蒸着し、熱処
理をしているが、それによる問題点もある。つまり、上
述したように、熱処理してＧｅをＧａＡｓ内に拡散させ
ると、それと同時にＧａとＡｓの外方拡散が発生し、こ
れにより金属の表面に酸化膜が発生することになる。従
って、このようなＧａＡｓの欠陥を防止するようにした
半導体素子の金属接触方法が開発された。
間の接触抵抗を最小化するために、金属を蒸着し、熱処
理をしているが、それによる問題点もある。つまり、上
述したように、熱処理してＧｅをＧａＡｓ内に拡散させ
ると、それと同時にＧａとＡｓの外方拡散が発生し、こ
れにより金属の表面に酸化膜が発生することになる。従
って、このようなＧａＡｓの欠陥を防止するようにした
半導体素子の金属接触方法が開発された。
【０００８】以下、このようなＧａＡｓの欠陥を防止す
るための従来の半導体素子の金属接触方法を添付図面を
参照して説明する。図３は従来の半導体素子の金属接触
を説明するための断面図であり、図４は従来のＰｔを使
用した半導体素子の金属接触を説明するための断面図で
ある。まず、ＧａＡｓの欠陥を防止するための従来の一
つの金属接触方法は、図３のようにＧａＡｓ層１上にＡ
ｕＧｅからなる第１金属層２を形成した後、その上に前
記ＧａとＡｓの外方拡散を防止するためにＮｉを蒸着し
て第２金属層３を形成する。そして、前記ニッケルの酸
化を防止するために前記第２金属層３上に再びＡｕを蒸
着して第３金属層４を形成した。そして、このように形
成された基板を熱処理して半導体にオーム接触を有する
金属を形成した。ここで、第１金属層２の厚さは約１５
００Å程度、第２金属層３の厚さは２５０Å程度、第３
金属層４の厚さは２０００Å程度にして、総金属層の厚
さを約３５００〜３７５０Åにした。
るための従来の半導体素子の金属接触方法を添付図面を
参照して説明する。図３は従来の半導体素子の金属接触
を説明するための断面図であり、図４は従来のＰｔを使
用した半導体素子の金属接触を説明するための断面図で
ある。まず、ＧａＡｓの欠陥を防止するための従来の一
つの金属接触方法は、図３のようにＧａＡｓ層１上にＡ
ｕＧｅからなる第１金属層２を形成した後、その上に前
記ＧａとＡｓの外方拡散を防止するためにＮｉを蒸着し
て第２金属層３を形成する。そして、前記ニッケルの酸
化を防止するために前記第２金属層３上に再びＡｕを蒸
着して第３金属層４を形成した。そして、このように形
成された基板を熱処理して半導体にオーム接触を有する
金属を形成した。ここで、第１金属層２の厚さは約１５
００Å程度、第２金属層３の厚さは２５０Å程度、第３
金属層４の厚さは２０００Å程度にして、総金属層の厚
さを約３５００〜３７５０Åにした。
【０００９】しかし、このような従来の一実施例による
半導体素子の金属接触方法では、次の問題点があった。
即ち、ＧａもしくはＡｓの外方拡散を防止するために、
ニッケルＮｉを使用したが、Ｎｉは温度と時間によって
大きく変化するので、安定性及び構造に悪影響を与える
ばかりではなく、コスト的に高いＡｕが厚く蒸着される
ので、生産コストが上昇するという短所を持っていた。
半導体素子の金属接触方法では、次の問題点があった。
即ち、ＧａもしくはＡｓの外方拡散を防止するために、
ニッケルＮｉを使用したが、Ｎｉは温度と時間によって
大きく変化するので、安定性及び構造に悪影響を与える
ばかりではなく、コスト的に高いＡｕが厚く蒸着される
ので、生産コストが上昇するという短所を持っていた。
【００１０】従って、前記従来の例の問題点を解決する
ために、Ｐｔを使用する別の半導体素子の金属接触方法
が開発された。即ち、図４に示すように、ＧａＡｓ１上
にＡｕＧｅからなる第１金属層２、Ｎｉからなる第２金
属層３、Ａｕからなる第３金属層４、Ｇｅからなる第４
金属層５、Ｐｔからなる第５金属層６、およびＡｕから
なる第６金属層７を順次積層した。そして、このように
形成された基板を熱処理して、半導体にオーム接触を有
する金属を形成した。ここで、第１金属層２の厚さは約
１０００Å程度、第２金属層３の厚さは２００Å程度、
第３金属層４の厚さは５００程度、第４金属層５の厚さ
は約３００Å程度、第５金属層６の厚さは約５００Å程
度、第６金属層７の厚さは約１０００Å程度にして、総
金属層の厚さは約３５００Å程度にした。
ために、Ｐｔを使用する別の半導体素子の金属接触方法
が開発された。即ち、図４に示すように、ＧａＡｓ１上
にＡｕＧｅからなる第１金属層２、Ｎｉからなる第２金
属層３、Ａｕからなる第３金属層４、Ｇｅからなる第４
金属層５、Ｐｔからなる第５金属層６、およびＡｕから
なる第６金属層７を順次積層した。そして、このように
形成された基板を熱処理して、半導体にオーム接触を有
する金属を形成した。ここで、第１金属層２の厚さは約
１０００Å程度、第２金属層３の厚さは２００Å程度、
第３金属層４の厚さは５００程度、第４金属層５の厚さ
は約３００Å程度、第５金属層６の厚さは約５００Å程
度、第６金属層７の厚さは約１０００Å程度にして、総
金属層の厚さは約３５００Å程度にした。
【００１１】しかし、このような従来の他の例による半
導体素子の金属接触方法でも、下記のような問題点があ
った。第１、多層の金属層を蒸着しなければならないの
で構造が複雑となり、製造時間が長くなり、価格の競争
力が低下する。第２、金の厚さはやや減少したが、融点
が非常に高いＰｔを約５００Å程度の厚さに蒸着しなけ
ればならないので、熱によって素子の特性が悪化する。
導体素子の金属接触方法でも、下記のような問題点があ
った。第１、多層の金属層を蒸着しなければならないの
で構造が複雑となり、製造時間が長くなり、価格の競争
力が低下する。第２、金の厚さはやや減少したが、融点
が非常に高いＰｔを約５００Å程度の厚さに蒸着しなけ
ればならないので、熱によって素子の特性が悪化する。
【００１２】
【発明が解決しようとする課題】本発明はかかる問題点
を解決するためのもので、その目的は最小の厚さで、安
定性に優れており、生産率を高めることができる半導体
素子の金属接触方法を提供することにある。
を解決するためのもので、その目的は最小の厚さで、安
定性に優れており、生産率を高めることができる半導体
素子の金属接触方法を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体素子の金属接触方法は、ＧａＡｓ層
上にＡｕＧｅの第１金属層、Ｎｉの第２金属層、Ｐｔの
第３金属層、及びＡｕの第４金属層を順次積層する段階
と、前記第１乃至第４金属層を熱処理する段階とを含ん
でなることを特徴とする。
に、本発明の半導体素子の金属接触方法は、ＧａＡｓ層
上にＡｕＧｅの第１金属層、Ｎｉの第２金属層、Ｐｔの
第３金属層、及びＡｕの第４金属層を順次積層する段階
と、前記第１乃至第４金属層を熱処理する段階とを含ん
でなることを特徴とする。
【００１４】
【実施例】以下、本発明の半導体素子の金属接触方法を
添付図面を参照してより詳しく説明する。図５は本発明
の半導体素子の金属接触方法を説明するための断面図で
ある。本発明の一実施例の半導体素子の金属接触方法
は、図５に示すように、まず、ｎ型ガリウム砒素層１１
上にＡｕＧｅからなる第１金属層１２、Ｎｉからなる第
２金属層１３、Ｐｔからなる第３金属層１４、及びＡｕ
からなる第４金属層１５を順次積層する。この際、各金
属層の厚さは次のようである。第１金属層１２の厚さは
約７００〜９００Å程度（一番好ましくは８００Å）、
第２金属層１３の厚さは１００〜２００Å程度（一番好
ましくは１５０Å）、第３金属層１４の厚さは１８０〜
２２０Å程度（一番好ましくは２００Å）、第４金属層
１５の厚さは４００〜６００Å程度（一番好ましくは５
００Å）にして、前記金属層の総厚さが約１４００〜１
８００Å（一番好ましくは１６５０Å）となるように形
成する。
添付図面を参照してより詳しく説明する。図５は本発明
の半導体素子の金属接触方法を説明するための断面図で
ある。本発明の一実施例の半導体素子の金属接触方法
は、図５に示すように、まず、ｎ型ガリウム砒素層１１
上にＡｕＧｅからなる第１金属層１２、Ｎｉからなる第
２金属層１３、Ｐｔからなる第３金属層１４、及びＡｕ
からなる第４金属層１５を順次積層する。この際、各金
属層の厚さは次のようである。第１金属層１２の厚さは
約７００〜９００Å程度（一番好ましくは８００Å）、
第２金属層１３の厚さは１００〜２００Å程度（一番好
ましくは１５０Å）、第３金属層１４の厚さは１８０〜
２２０Å程度（一番好ましくは２００Å）、第４金属層
１５の厚さは４００〜６００Å程度（一番好ましくは５
００Å）にして、前記金属層の総厚さが約１４００〜１
８００Å（一番好ましくは１６５０Å）となるように形
成する。
【００１５】そして、前記金属層を４１０℃〜５００℃
の温度範囲で急速熱処理（ＲＴＰ）する。この際、前記
した温度条件で時間を１０秒〜１分の範囲内で変化させ
た結果、全ての温度及び時間変化に対してＴＬＭ（Tran
smisson Line Measurement）が１×１０ー6〜３×１０ー6
程度と非常に良好であった。さらに、オーム接触時にＧ
ａ及びＡｓの外方拡散を完全に封鎖し得る形態とするこ
とができた。
の温度範囲で急速熱処理（ＲＴＰ）する。この際、前記
した温度条件で時間を１０秒〜１分の範囲内で変化させ
た結果、全ての温度及び時間変化に対してＴＬＭ（Tran
smisson Line Measurement）が１×１０ー6〜３×１０ー6
程度と非常に良好であった。さらに、オーム接触時にＧ
ａ及びＡｓの外方拡散を完全に封鎖し得る形態とするこ
とができた。
【００１６】
【発明の効果】以上説明したように、本発明の半導体素
子の金属接触方法では下記の効果がある。第１、Ｐｔ層
を含んだ総金属層の厚さを所定値に制限し、熱処理時に
急速熱処理することにより、ガリウム砒素と金属との間
の表面が安定であり、長時間にわたり電流及び電圧を加
えても安定した特性が得られる。第２、金属層の数が多
くないので製造工程が簡単であって生産率を高めること
が出来、厚さを最小化することにより製造費用を低下さ
せて価格の競争力を向上させることができる。
子の金属接触方法では下記の効果がある。第１、Ｐｔ層
を含んだ総金属層の厚さを所定値に制限し、熱処理時に
急速熱処理することにより、ガリウム砒素と金属との間
の表面が安定であり、長時間にわたり電流及び電圧を加
えても安定した特性が得られる。第２、金属層の数が多
くないので製造工程が簡単であって生産率を高めること
が出来、厚さを最小化することにより製造費用を低下さ
せて価格の競争力を向上させることができる。
【図１】 一般的なＭＥＳＦＥＴの構造断面図である。
【図２】 一般的な金属と半導体間のショットキー及び
オーム接触部のバンドダイアグラムである。
オーム接触部のバンドダイアグラムである。
【図３】 従来の半導体素子の金属接触を説明するため
の断面図である。
の断面図である。
【図４】 従来のＰｔを使用した半導体素子の金属接触
を説明するための断面図である。
を説明するための断面図である。
【図５】 本発明の半導体素子の金属接触を説明するた
めの断面図である。
めの断面図である。
１１ ＧａＡｓ １２、１３、１４、１５ 金属層
Claims (5)
- 【請求項１】 ガリウム砒素層上にＡｕＧｅの第１金属
層、Ｎｉの第２金属層、Ｐｔの第３金属層、及びＡｕの
第４金属層を順次積層する段階と、 前記第１乃至第４金属層を熱処理する段階とを含んでな
ることを特徴とする半導体素子の金属接触方法。 - 【請求項２】 第１乃至第４金属層の総厚さは１４００
Å〜１８００Åにすることを特徴とする請求項１記載の
半導体素子の金属接触方法。 - 【請求項３】 前記第１乃至第４金属層は４１０℃〜５
００℃の温度で急速熱処理することを特徴とする請求項
１記載の半導体素子の金属接触方法。 - 【請求項４】 前記第３金属層の厚さは１８０Å〜２２
０Åにすることを特徴とする請求項１記載の半導体素子
の金属接触方法。 - 【請求項５】 第１金属層の厚さは約７００〜９００
Å、第２金属層の厚さは約１００〜２００Å、第３金属
層の厚さは約１８０〜２２０Å、第４金属層の厚さは約
４００〜６００Åにすることを特徴とする請求項１記載
の半導体素子の金属接触方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR34426/1994 | 1994-12-15 | ||
| KR1019940034426A KR960026483A (ko) | 1994-12-15 | 1994-12-15 | 반도체소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255767A true JPH08255767A (ja) | 1996-10-01 |
Family
ID=19401684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7347058A Withdrawn JPH08255767A (ja) | 1994-12-15 | 1995-12-15 | 半導体素子の金属接触方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH08255767A (ja) |
| KR (1) | KR960026483A (ja) |
| CN (1) | CN1132929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049645A1 (en) * | 1999-02-18 | 2000-08-24 | The Furukawa Electric Co., Ltd. | Electrode for semiconductor device and its manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100585810C (zh) * | 2007-12-05 | 2010-01-27 | 中国科学院微电子研究所 | 一种制备p型砷化镓欧姆接触的方法 |
-
1994
- 1994-12-15 KR KR1019940034426A patent/KR960026483A/ko not_active Application Discontinuation
-
1995
- 1995-12-15 CN CN95121561A patent/CN1132929A/zh active Pending
- 1995-12-15 JP JP7347058A patent/JPH08255767A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000049645A1 (en) * | 1999-02-18 | 2000-08-24 | The Furukawa Electric Co., Ltd. | Electrode for semiconductor device and its manufacturing method |
| US6639316B1 (en) | 1999-02-18 | 2003-10-28 | The Furukawa Electric Co., Ltd. | Electrode having substrate and surface electrode components for a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026483A (ko) | 1996-07-22 |
| CN1132929A (zh) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001108A (en) | Semiconductor device having a superconductive wiring | |
| EP0631324B1 (en) | Method of making ohmic contacts to a complementary semiconductor device | |
| EP0631323A1 (en) | III-V Complementary heterostructure device with compatible non-gold ohmic contacts | |
| US5557141A (en) | Method of doping, semiconductor device, and method of fabricating semiconductor device | |
| JPH08255767A (ja) | 半導体素子の金属接触方法 | |
| JPS5932174A (ja) | 電界効果トランジスタの製造方法 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| Nissim et al. | Nonalloyed ohmic contacts to n-GaAs by CW laser-assisted diffusion from a SnO 2/SiO 2 source | |
| US5539248A (en) | Semiconductor device with improved insulating/passivating layer of indium gallium fluoride (InGaF) | |
| JP3292193B2 (ja) | オーミック電極の製造方法及び半導体装置の製造方法 | |
| JPH05335348A (ja) | 半導体装置 | |
| KR940011738B1 (ko) | 화합물 반도체장치의 고온 오믹접합 제조방법 | |
| JP3438100B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3834074B2 (ja) | 相補形半導体デバイスにオーム接触を形成する方法 | |
| JP3407926B2 (ja) | ドーピング方法、半導体装置、抵抗層、電界効果型トランジスタの製造方法、半導体回路素子の製造方法、電気伝導領域の作製方法、量子細線の形成方法、量子箱の形成方法、量子細線トランジスタ、半導体集積回路の製造方法、電子波干渉素子 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS59227164A (ja) | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH07201887A (ja) | 電界効果トランジスタ | |
| EP0264932A1 (en) | Field effect transistor | |
| JPH0457338A (ja) | 半導体装置の製造方法 | |
| JPH07283402A (ja) | 半導体装置とその製造方法 | |
| JPS6113659A (ja) | 半導体装置の製造方法 | |
| JPH0260220B2 (ja) | ||
| JP2002217210A (ja) | ショットキバリア電極を有する半導体素子及びその製造方法 | |
| JP2000306861A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |