JPH08250670A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08250670A JPH08250670A JP7726595A JP7726595A JPH08250670A JP H08250670 A JPH08250670 A JP H08250670A JP 7726595 A JP7726595 A JP 7726595A JP 7726595 A JP7726595 A JP 7726595A JP H08250670 A JPH08250670 A JP H08250670A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- schottky
- current
- transistor
- driver transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】 ショットキー接合ゲート電極Ｇを有するショ
ットキー接合形電界効果トランジスタＤのゲート電極Ｇ
のショットキー接合と並列的に、ショットキーダイオー
ド１６を順方向に挿入する。 【効果】 ショットキーダイオード１６は、電界効果ト
ランジスタＤのゲート電極Ｇに流れ込む電流を分流させ
ることにより、このゲート電流ＩL1を低減させる。この
ゲート電流ＩL1の低減により、寄生容量の大きな増加を
招くことなく、また断線等による動作の信頼性の低下を
招くことなく、ゲート長ＬG の減少を図ることが可能と
なり、高周波特性および動作の高速性能の改善を図るこ
とができる。
ットキー接合形電界効果トランジスタＤのゲート電極Ｇ
のショットキー接合と並列的に、ショットキーダイオー
ド１６を順方向に挿入する。 【効果】 ショットキーダイオード１６は、電界効果ト
ランジスタＤのゲート電極Ｇに流れ込む電流を分流させ
ることにより、このゲート電流ＩL1を低減させる。この
ゲート電流ＩL1の低減により、寄生容量の大きな増加を
招くことなく、また断線等による動作の信頼性の低下を
招くことなく、ゲート長ＬG の減少を図ることが可能と
なり、高周波特性および動作の高速性能の改善を図るこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、ショットキー接合形電
界効果トランジスタを含む半導体装置に関する。
界効果トランジスタを含む半導体装置に関する。
【０００２】
【従来の技術】ガリュウム砒素のような化合物半導体を
用いたショットキー接合形電界効果トランジスタ（以
下、ショットキー形ＦＥＴと称する。）は、その動作の
高速性から、マイクロ波帯ＭＭＩＣ、超高速論理ＩＣの
ゲート素子として用いられている。このようなゲート素
子の１つに、ディプレッションモード（Ｄ）ＦＥＴを負
荷とし、エンハンスメントモード（Ｅ）ＦＥＴをドライ
バとするＥＤインバータがある。
用いたショットキー接合形電界効果トランジスタ（以
下、ショットキー形ＦＥＴと称する。）は、その動作の
高速性から、マイクロ波帯ＭＭＩＣ、超高速論理ＩＣの
ゲート素子として用いられている。このようなゲート素
子の１つに、ディプレッションモード（Ｄ）ＦＥＴを負
荷とし、エンハンスメントモード（Ｅ）ＦＥＴをドライ
バとするＥＤインバータがある。
【０００３】このようなインバータの高周波特性および
動作の高速性能の一層の向上を図るには、インバータを
構成するショットキー形ＦＥＴの遮断周波数を高める必
要がある。遮断周波数を高める一方法として、ゲート長
すなわち、ＦＥＴの基板に形成されるチャネルの電子の
移動方向に沿ったゲート電極の幅寸法を小さくすること
が考えられる。
動作の高速性能の一層の向上を図るには、インバータを
構成するショットキー形ＦＥＴの遮断周波数を高める必
要がある。遮断周波数を高める一方法として、ゲート長
すなわち、ＦＥＴの基板に形成されるチャネルの電子の
移動方向に沿ったゲート電極の幅寸法を小さくすること
が考えられる。
【０００４】ところが、ゲート長を小さくするというこ
とは、一般的には、ゲート電極を流れる電流の電路の断
面減少につながる。そのため、負荷ＦＥＴのゲート電極
とソース電極とを結線して定電流源として用いるＤＣＦ
Ｌ（Direct Coupled FET Logic）と呼ばれるＥＤインバ
ータでは、負荷ＦＥＴの出力電流が次段のドライバーの
ゲート電極で構成されるショットキー接合に順方向電流
として流れることから、ゲート長の縮小は、ゲート電極
での電流密度の増大を招き、エレクトロマイグレーショ
ンによるゲート電極の断線等の問題を生じ、信頼性の低
下を招く結果となる。そこで、ゲート電極での電流密度
の増大を防止するために、このゲート電極の上部に、そ
の横断面で見て、マッシュルーム状の頭部を形成し、ゲ
ート電極の全域に形成されたマッシュルーム部による断
面積の増大を図ることが試みられている。
とは、一般的には、ゲート電極を流れる電流の電路の断
面減少につながる。そのため、負荷ＦＥＴのゲート電極
とソース電極とを結線して定電流源として用いるＤＣＦ
Ｌ（Direct Coupled FET Logic）と呼ばれるＥＤインバ
ータでは、負荷ＦＥＴの出力電流が次段のドライバーの
ゲート電極で構成されるショットキー接合に順方向電流
として流れることから、ゲート長の縮小は、ゲート電極
での電流密度の増大を招き、エレクトロマイグレーショ
ンによるゲート電極の断線等の問題を生じ、信頼性の低
下を招く結果となる。そこで、ゲート電極での電流密度
の増大を防止するために、このゲート電極の上部に、そ
の横断面で見て、マッシュルーム状の頭部を形成し、ゲ
ート電極の全域に形成されたマッシュルーム部による断
面積の増大を図ることが試みられている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなマッシュルームルーム部をゲート電極の全域に形成
すると、寄生容量が増加することから、必要とする遮断
周波数特性および動作の高速性が損なわれてしまう。そ
のために、ショットキー接合ゲート電極を有するショッ
トキー接合形電界効果トランジスタを含む半導体装置に
おいては、寄生容量の大きな増加を招くことなく、ま
た、断線等による動作の信頼性の低下を招くことなく、
高周波特性および動作の高速性能に優れた半導体装置の
実現が望まれていた。
うなマッシュルームルーム部をゲート電極の全域に形成
すると、寄生容量が増加することから、必要とする遮断
周波数特性および動作の高速性が損なわれてしまう。そ
のために、ショットキー接合ゲート電極を有するショッ
トキー接合形電界効果トランジスタを含む半導体装置に
おいては、寄生容量の大きな増加を招くことなく、ま
た、断線等による動作の信頼性の低下を招くことなく、
高周波特性および動作の高速性能に優れた半導体装置の
実現が望まれていた。
【０００６】
【課題を解決するための手段】本発明は、前述した課題
を解決するために、ショットキー接合ゲート電極を有す
るショットキー接合形電界効果トランジスタを含む半導
体装置において、ゲート電極のショットキー接合と並列
的に、ショットキーダイオードを順方向に挿入したこと
を特徴とする。
を解決するために、ショットキー接合ゲート電極を有す
るショットキー接合形電界効果トランジスタを含む半導
体装置において、ゲート電極のショットキー接合と並列
的に、ショットキーダイオードを順方向に挿入したこと
を特徴とする。
【０００７】
【作用】電界効果トランジスタのゲート電極のショット
キー接合に並列的に挿入されたショットキーダイオード
は、電界効果トランジスタのゲート電極に流れ込む電流
を分流させることにより、電界効果トランジスタのゲー
ト電流の低減が図られる。このゲート電流の低減によ
り、寄生容量の大きな増加を招くことなく、ゲート電極
の電流密度の低減を図ることができ、断線等による動作
の信頼性の低下を招くことなく、ゲート長の減少を図る
ことが可能となる。
キー接合に並列的に挿入されたショットキーダイオード
は、電界効果トランジスタのゲート電極に流れ込む電流
を分流させることにより、電界効果トランジスタのゲー
ト電流の低減が図られる。このゲート電流の低減によ
り、寄生容量の大きな増加を招くことなく、ゲート電極
の電流密度の低減を図ることができ、断線等による動作
の信頼性の低下を招くことなく、ゲート長の減少を図る
ことが可能となる。
【０００８】挿入されるショットキーダイオードによる
ゲート電流の低減割合は、ショットキーダイオードの接
合面積と、電界効果トランジスタのゲート電極のショッ
トキー接合面積との比によって適正に設定することがで
きる。また、挿入されるショットキーダイオードのビル
トインポテンシャルをゲート電極のショットキー接合の
それよりも小さくすることによってもゲート電流の低減
割合を、適正に設定することができる。この場合、ショ
ットキーダイオードのビルトインポテンシャルが低減す
る分、このダイオードの接合面積の低減を図ることが可
能となり、この接合面積の低減により、ショットキーダ
イオードの挿入による容量の増大を極めて低く抑えるこ
とができる。また、ダイオードの不純物濃度の低減を図
ることが可能となり、このダイオードの挿入による容量
の増大を低く抑えることができる。
ゲート電流の低減割合は、ショットキーダイオードの接
合面積と、電界効果トランジスタのゲート電極のショッ
トキー接合面積との比によって適正に設定することがで
きる。また、挿入されるショットキーダイオードのビル
トインポテンシャルをゲート電極のショットキー接合の
それよりも小さくすることによってもゲート電流の低減
割合を、適正に設定することができる。この場合、ショ
ットキーダイオードのビルトインポテンシャルが低減す
る分、このダイオードの接合面積の低減を図ることが可
能となり、この接合面積の低減により、ショットキーダ
イオードの挿入による容量の増大を極めて低く抑えるこ
とができる。また、ダイオードの不純物濃度の低減を図
ることが可能となり、このダイオードの挿入による容量
の増大を低く抑えることができる。
【０００９】
【実施例】以下、本発明を図示の実施例に沿って詳細に
説明する。図１は、本発明に係るＤＣＦＬ（Direct Cou
pled FET Logic）インバータの回路図である。ＤＣＦＬ
インバータ１０は、ＥＤインバータ１２（１２Ａ、１２
Ｂ）を二段に接続して構成され、各インバータ１２は、
ディプレッションモード（Ｄ）電界効果トランジスタ
（ＦＥＴ）を負荷Ｌ（Ｌ1 、Ｌ2 ）とし、エンハンスメ
ントモード（Ｅ）電界効果トランジスタ（ＦＥＴ）をド
ライバートランジスタＤ（Ｄ1 、Ｄ2 ）とする。ＤＣＦ
Ｌインバータ１０では、高速動作に適するように、各ト
ランジスタＤ1〜Ｌ2 の内、少なくともドライバートラ
ンジスタＤ1 、Ｄ2 は、そのゲート電極Ｇがショットキ
ー接合ゲート電極により構成された例えばガリュウム砒
素のようなキャリアの移動度の高い化合物半導体で構成
されている。
説明する。図１は、本発明に係るＤＣＦＬ（Direct Cou
pled FET Logic）インバータの回路図である。ＤＣＦＬ
インバータ１０は、ＥＤインバータ１２（１２Ａ、１２
Ｂ）を二段に接続して構成され、各インバータ１２は、
ディプレッションモード（Ｄ）電界効果トランジスタ
（ＦＥＴ）を負荷Ｌ（Ｌ1 、Ｌ2 ）とし、エンハンスメ
ントモード（Ｅ）電界効果トランジスタ（ＦＥＴ）をド
ライバートランジスタＤ（Ｄ1 、Ｄ2 ）とする。ＤＣＦ
Ｌインバータ１０では、高速動作に適するように、各ト
ランジスタＤ1〜Ｌ2 の内、少なくともドライバートラ
ンジスタＤ1 、Ｄ2 は、そのゲート電極Ｇがショットキ
ー接合ゲート電極により構成された例えばガリュウム砒
素のようなキャリアの移動度の高い化合物半導体で構成
されている。
【００１０】このＤＣＦＬインバータ１０では、従来よ
く知られているように、負荷トランジスタＬ1 、Ｌ2 の
ゲート電極Ｇはソースに接続されており、またドレイン
が電源電圧ＶDDに接続されることにより、負荷トランジ
スタＬ1 、Ｌ2 は定電流源として機能する。第１段のド
ライバートランジスタＤ1 のゲート入力電圧Ｖinがイン
バータ１２Ａの理論閾値よりも低いＬレベルにあると、
ドライバートランジスタＤ1 がオフ状態に維持される。
また、ドライバートランジスタＤ1 のゲート入力電圧Ｖ
inがＨレベルにあると、ドライバートランジスタＤ1 が
オン状態に維持される。
く知られているように、負荷トランジスタＬ1 、Ｌ2 の
ゲート電極Ｇはソースに接続されており、またドレイン
が電源電圧ＶDDに接続されることにより、負荷トランジ
スタＬ1 、Ｌ2 は定電流源として機能する。第１段のド
ライバートランジスタＤ1 のゲート入力電圧Ｖinがイン
バータ１２Ａの理論閾値よりも低いＬレベルにあると、
ドライバートランジスタＤ1 がオフ状態に維持される。
また、ドライバートランジスタＤ1 のゲート入力電圧Ｖ
inがＨレベルにあると、ドライバートランジスタＤ1 が
オン状態に維持される。
【００１１】ドライバートランジスタＤ1 のオフ状態で
は、インバータ１２Ａの出力電圧Ｖout1は、Ｖinの否定
であるＨレベルに維持され、逆にドライバートランジス
タＤ1 のオン状態では、インバータ１２Ａの出力電圧Ｖ
out1は、Ｌレベルに維持される。従って、インバータ１
２Ａの入力電圧である入力信号は増幅された反転信号と
してその出力端子に出力されるが、この出力電圧Ｖout1
は、配線１４を経て、さらに次段のインバータ１２Ｂの
ドライバートランジスタＤ2 のゲート入力電圧として入
力されることから、ドライバートランジスタＤ2 の同様
なオン・オフ動作により、インバータ１２Ｂから反転さ
れた出力信号として出力され、結果的に、ゲート入力電
圧Ｖinが増幅された出力電圧Ｖout2として出力される。
は、インバータ１２Ａの出力電圧Ｖout1は、Ｖinの否定
であるＨレベルに維持され、逆にドライバートランジス
タＤ1 のオン状態では、インバータ１２Ａの出力電圧Ｖ
out1は、Ｌレベルに維持される。従って、インバータ１
２Ａの入力電圧である入力信号は増幅された反転信号と
してその出力端子に出力されるが、この出力電圧Ｖout1
は、配線１４を経て、さらに次段のインバータ１２Ｂの
ドライバートランジスタＤ2 のゲート入力電圧として入
力されることから、ドライバートランジスタＤ2 の同様
なオン・オフ動作により、インバータ１２Ｂから反転さ
れた出力信号として出力され、結果的に、ゲート入力電
圧Ｖinが増幅された出力電圧Ｖout2として出力される。
【００１２】このようなＤＣＦＬインバータ１０では、
ドライバートランジスタＤ1 のオフ時には、負荷トラン
ジスタＬ1 に流れる比較的大きなソース・ドレイン電流
ＩLが、配線１４を経て、次段インバータ１２Ｂのドラ
イバートランジスタＤ2 のゲート電極Ｇへ向けて流れ
る。このドライバートランジスタＤ2 のゲート電極Ｇで
の電流密度の低減を図るために、ドライバートランジス
タＤ2 のゲート電極Ｇと並列的に、ショットキーダイオ
ード１６が順方向に挿入されている。
ドライバートランジスタＤ1 のオフ時には、負荷トラン
ジスタＬ1 に流れる比較的大きなソース・ドレイン電流
ＩLが、配線１４を経て、次段インバータ１２Ｂのドラ
イバートランジスタＤ2 のゲート電極Ｇへ向けて流れ
る。このドライバートランジスタＤ2 のゲート電極Ｇで
の電流密度の低減を図るために、ドライバートランジス
タＤ2 のゲート電極Ｇと並列的に、ショットキーダイオ
ード１６が順方向に挿入されている。
【００１３】ショットキーダイオード１６は、負荷トラ
ンジスタＬ1 から流れ込むソース・ドレイン電流ＩL
を、ドライバートランジスタＤ2 のゲート電極Ｇと分け
合う。すなわち、負荷トランジスタＬ1 から流れ込むソ
ース・ドレイン電流ＩL は、ゲート電極Ｇへ流れ込む電
流ＩL1とショットキーダイオード１６を流れる電流ＩL2
との和になることから、ドライバートランジスタＤ1 の
オフ時に、負荷トランジスタＬ1 からドライバートラン
ジスタＤ2 のゲート電極Ｇに流れ込む電流値を低減させ
ることができ、ドライバートランジスタＤ2 のゲート電
極Ｇ電流密度の低減を図ることができる。
ンジスタＬ1 から流れ込むソース・ドレイン電流ＩL
を、ドライバートランジスタＤ2 のゲート電極Ｇと分け
合う。すなわち、負荷トランジスタＬ1 から流れ込むソ
ース・ドレイン電流ＩL は、ゲート電極Ｇへ流れ込む電
流ＩL1とショットキーダイオード１６を流れる電流ＩL2
との和になることから、ドライバートランジスタＤ1 の
オフ時に、負荷トランジスタＬ1 からドライバートラン
ジスタＤ2 のゲート電極Ｇに流れ込む電流値を低減させ
ることができ、ドライバートランジスタＤ2 のゲート電
極Ｇ電流密度の低減を図ることができる。
【００１４】図２および図３は、図１に示したドライバ
ートランジスタＤ2 およびそのゲート電極Ｇに並列的に
挿入されたショットキーダイオード１６の構造１８の一
例を示すそれぞれ平面図および断面図である。
ートランジスタＤ2 およびそのゲート電極Ｇに並列的に
挿入されたショットキーダイオード１６の構造１８の一
例を示すそれぞれ平面図および断面図である。
【００１５】ドライバートランジスタＤ2 は、図示の例
では、ＭＥＳ（Metal Semiconductor ）ＦＥＴであり、
基板２０として、例えば半絶縁性ガリュウム砒素基板が
用いられている。この基板２０には、Ｎ型ガリュウム砒
素層から成るチャネル層２２および活性領域層２４が形
成されている。チャネル層２２には、このチャネル層２
２とオーミック接続されたソース電極２６およびドレイ
ン電極２８が形成され、両電極２６および２８間には、
チャネル層２２との間でショットキー接合されるゲート
電極Ｇが形成されている。このゲート電極Ｇは、チャネ
ル２２層内の電子走行方向に沿ったゲート長ＬG を有す
る。ゲート電極Ｇは、配線１４に接続されており、図１
に沿って説明したように、配線１４を経てゲート電極Ｇ
に入力する信号に応じて、オン・オフ動作する。
では、ＭＥＳ（Metal Semiconductor ）ＦＥＴであり、
基板２０として、例えば半絶縁性ガリュウム砒素基板が
用いられている。この基板２０には、Ｎ型ガリュウム砒
素層から成るチャネル層２２および活性領域層２４が形
成されている。チャネル層２２には、このチャネル層２
２とオーミック接続されたソース電極２６およびドレイ
ン電極２８が形成され、両電極２６および２８間には、
チャネル層２２との間でショットキー接合されるゲート
電極Ｇが形成されている。このゲート電極Ｇは、チャネ
ル２２層内の電子走行方向に沿ったゲート長ＬG を有す
る。ゲート電極Ｇは、配線１４に接続されており、図１
に沿って説明したように、配線１４を経てゲート電極Ｇ
に入力する信号に応じて、オン・オフ動作する。
【００１６】また、活性領域層２４には、この活性領域
層２４とショットキー接合される幅寸法Ｗを有するショ
ットキー電極１６Ｇが形成されている。このショットキ
ー電極１６Ｇは、配線１４に接続され、活性領域層２４
と共に、図１に示したダイオード１６を構成する。
層２４とショットキー接合される幅寸法Ｗを有するショ
ットキー電極１６Ｇが形成されている。このショットキ
ー電極１６Ｇは、配線１４に接続され、活性領域層２４
と共に、図１に示したダイオード１６を構成する。
【００１７】図示の例では、チャネル層２２および活性
領域層２４は、同一材料で構成され、また、ゲート電極
Ｇおよびショットキー電極１６Ｇは同一材料で構成され
ていることから、ドライバートランジスタＤ2 における
ゲート電極Ｇのショットキー接合およびショットキーダ
イオード１６におけるショットキー電極１６Ｇのショッ
トキー接合の両ビルトインポテンシャルはほぼ等しい。
このビルトインポテンシャルは、接合部に生じる拡散電
位差であり、順方向の電流−電圧特性で見た立ち上がり
電圧を決める要素である。このビルトインポテンシャル
が等しいとき、ドライバートランジスタＤ2 のゲート電
極Ｇに流れる電流ＩL1と、ショットキーダイオード１６
のショットキー電極１６Ｇに流れる電流ＩL2との比ＩL1
／ＩL2は、ゲート電極Ｇのショットキー接合面積Ｓ1
と、ショットキー電極１６Ｇのショットキー接合面積Ｓ
2 との接合面積比Ｓ1 ／Ｓ2 に等しい。
領域層２４は、同一材料で構成され、また、ゲート電極
Ｇおよびショットキー電極１６Ｇは同一材料で構成され
ていることから、ドライバートランジスタＤ2 における
ゲート電極Ｇのショットキー接合およびショットキーダ
イオード１６におけるショットキー電極１６Ｇのショッ
トキー接合の両ビルトインポテンシャルはほぼ等しい。
このビルトインポテンシャルは、接合部に生じる拡散電
位差であり、順方向の電流−電圧特性で見た立ち上がり
電圧を決める要素である。このビルトインポテンシャル
が等しいとき、ドライバートランジスタＤ2 のゲート電
極Ｇに流れる電流ＩL1と、ショットキーダイオード１６
のショットキー電極１６Ｇに流れる電流ＩL2との比ＩL1
／ＩL2は、ゲート電極Ｇのショットキー接合面積Ｓ1
と、ショットキー電極１６Ｇのショットキー接合面積Ｓ
2 との接合面積比Ｓ1 ／Ｓ2 に等しい。
【００１８】従って、図２に示すとおり、ゲート電極Ｇ
のゲート長ＬG およびショットキー電極１６Ｇの幅寸法
Ｗを相等しくして、ゲート電極Ｇおよびショットキー電
極１６Ｇのそれぞれのショットキー接合におけるの接合
面積Ｓ1 、Ｓ2 を等しくすることにより、負荷トランジ
スタＬ1 から流れ込むソース・ドレイン電流ＩL の半分
をショットキーダイオード１６に流すことができること
から、ドライバートランジスタＤ2 のゲート電極Ｇに流
れ込む電流値を半減することができる。
のゲート長ＬG およびショットキー電極１６Ｇの幅寸法
Ｗを相等しくして、ゲート電極Ｇおよびショットキー電
極１６Ｇのそれぞれのショットキー接合におけるの接合
面積Ｓ1 、Ｓ2 を等しくすることにより、負荷トランジ
スタＬ1 から流れ込むソース・ドレイン電流ＩL の半分
をショットキーダイオード１６に流すことができること
から、ドライバートランジスタＤ2 のゲート電極Ｇに流
れ込む電流値を半減することができる。
【００１９】図４は、このＤＣＦＬインバータ１０のス
イッチング特性を示す電圧−電流特性曲線図である。特
性曲線Ａは、負荷トランジスタＬ1 の電流−電圧特性を
示し、特性曲線Ｂは、ドライバートランジスタＤ1 の電
流−電圧特性を示し、両特性線曲線ＡおよびＢの交点の
電圧ＶL がドライバートランジスタＤ1 のオン時の出力
電圧Ｖout1となる。また、特性曲線ＣおよびＤは、互い
に重なりあったゲート電極Ｇおよびショットキー電極１
６Ｇの電流−電圧特性曲線であり、両電極Ｇ、１６Ｇが
並列的に作用することから、これらは両電流値を併せた
特性曲線Ｅとして、表される。このことから、特性曲線
Ｅと特性曲線Ａとの交点の電圧ＶH がドライバートラン
ジスタＤ1 のオフ時の出力電圧Ｖout1となる。
イッチング特性を示す電圧−電流特性曲線図である。特
性曲線Ａは、負荷トランジスタＬ1 の電流−電圧特性を
示し、特性曲線Ｂは、ドライバートランジスタＤ1 の電
流−電圧特性を示し、両特性線曲線ＡおよびＢの交点の
電圧ＶL がドライバートランジスタＤ1 のオン時の出力
電圧Ｖout1となる。また、特性曲線ＣおよびＤは、互い
に重なりあったゲート電極Ｇおよびショットキー電極１
６Ｇの電流−電圧特性曲線であり、両電極Ｇ、１６Ｇが
並列的に作用することから、これらは両電流値を併せた
特性曲線Ｅとして、表される。このことから、特性曲線
Ｅと特性曲線Ａとの交点の電圧ＶH がドライバートラン
ジスタＤ1 のオフ時の出力電圧Ｖout1となる。
【００２０】この特性曲線図からも明らかなように、動
作電圧ＶH をダイオード１６を接続しないときの動作電
圧Ｖh よりも低くし、また、そのときのゲート電極Ｇを
流れる電流ＩL1を半値に低減することができる。
作電圧ＶH をダイオード１６を接続しないときの動作電
圧Ｖh よりも低くし、また、そのときのゲート電極Ｇを
流れる電流ＩL1を半値に低減することができる。
【００２１】従って、ドライバートランジスタＤ2 のゲ
ート電極Ｇの電流密度を半値に下げることができ、電流
密度の増大に起因するゲート電極Ｇの断線等を防止し、
作動の信頼性を高めることができる。また、電流密度が
低下する分、ゲート長ＬG の短縮化を図ることが可能と
なり、寄生容量の大きな増大を招くことなく、高周波数
特性および動作の高速性を高めることができる。
ート電極Ｇの電流密度を半値に下げることができ、電流
密度の増大に起因するゲート電極Ｇの断線等を防止し、
作動の信頼性を高めることができる。また、電流密度が
低下する分、ゲート長ＬG の短縮化を図ることが可能と
なり、寄生容量の大きな増大を招くことなく、高周波数
特性および動作の高速性を高めることができる。
【００２２】ドライバートランジスタＤ2 のゲート電極
Ｇに流れる電流ＩL1と、ショットキーダイオード１６の
ショットキー電極１６Ｇに流れる電流ＩL2との比ＩL1／
ＩL2は、ゲート電極Ｇのショットキー接合面積Ｓ1 と、
ショットキー電極１６Ｇのショットキー接合面積Ｓ2 と
の比Ｓ1 ／Ｓ2 に等しいことから、ゲート電極Ｇまたは
ショットキー電極１６Ｇの接合面積比を変えるために、
それらの形状、例えばゲート電極Ｇのゲート長ＬG をシ
ョットキー電極１６Ｇの幅寸法Ｗより小さく、あるいは
後者Ｗを前者ＬG よりも大きくすることができ、これに
より所望の電流配分比ＩL1／ＩL2を得ることができる。
Ｇに流れる電流ＩL1と、ショットキーダイオード１６の
ショットキー電極１６Ｇに流れる電流ＩL2との比ＩL1／
ＩL2は、ゲート電極Ｇのショットキー接合面積Ｓ1 と、
ショットキー電極１６Ｇのショットキー接合面積Ｓ2 と
の比Ｓ1 ／Ｓ2 に等しいことから、ゲート電極Ｇまたは
ショットキー電極１６Ｇの接合面積比を変えるために、
それらの形状、例えばゲート電極Ｇのゲート長ＬG をシ
ョットキー電極１６Ｇの幅寸法Ｗより小さく、あるいは
後者Ｗを前者ＬG よりも大きくすることができ、これに
より所望の電流配分比ＩL1／ＩL2を得ることができる。
【００２３】また、このような寸法変更によって所望の
電流配分比ＩL1／ＩL2を得ることに代えて、チャネル層
２２および活性領域層２４の材料あるいはゲート電極Ｇ
およびショットキー電極１６Ｇの材料の何れかを互いに
異ならせることにより、ドライバートランジスタＤ2 の
ゲート電極Ｇのショットキー接合およびショットキーダ
イオード１６のショットキー電極１６Ｇのショットキー
接合での両ビルトインポテンシャルを異ならせることが
できる。
電流配分比ＩL1／ＩL2を得ることに代えて、チャネル層
２２および活性領域層２４の材料あるいはゲート電極Ｇ
およびショットキー電極１６Ｇの材料の何れかを互いに
異ならせることにより、ドライバートランジスタＤ2 の
ゲート電極Ｇのショットキー接合およびショットキーダ
イオード１６のショットキー電極１６Ｇのショットキー
接合での両ビルトインポテンシャルを異ならせることが
できる。
【００２４】この場合、ショットキー電極１６Ｇのビル
トインポテンシャルがゲート電極Ｇのそれよりも低くな
るように、チャネル層２２および活性領域層２４の材料
あるいはゲート電極Ｇおよびショットキー電極１６Ｇの
材料を選択することにより、ドライバートランジスタＤ
2 のゲート電極Ｇに流れる電流を効果的に低減させるこ
とができる。
トインポテンシャルがゲート電極Ｇのそれよりも低くな
るように、チャネル層２２および活性領域層２４の材料
あるいはゲート電極Ｇおよびショットキー電極１６Ｇの
材料を選択することにより、ドライバートランジスタＤ
2 のゲート電極Ｇに流れる電流を効果的に低減させるこ
とができる。
【００２５】また、ビルトインポテンシャルの差を利用
するに際し、各トランジスタＬ1 〜Ｄ2 をＨＥＭＴ（高
電子移動度トランジスタ）で構成することが好ましい。
ＨＥＭＴでは、チャネル構造が多層構造であり、ドライ
バートランジスタＤのチャネルを構成する材料と異なる
材料の層にショットキー電極１６Ｇを形成することによ
り、ゲート電極Ｇおよびショットキー電極１６Ｇの材料
を相互に異ならせることなく、また、基板に格別な不純
物層を新たに形成することなく、ショットキー電極１６
Ｇのビルトインポテンシャルがゲート電極Ｇのそれより
も低いショットキーダイオード１６を比較的容易に形成
することができる。
するに際し、各トランジスタＬ1 〜Ｄ2 をＨＥＭＴ（高
電子移動度トランジスタ）で構成することが好ましい。
ＨＥＭＴでは、チャネル構造が多層構造であり、ドライ
バートランジスタＤのチャネルを構成する材料と異なる
材料の層にショットキー電極１６Ｇを形成することによ
り、ゲート電極Ｇおよびショットキー電極１６Ｇの材料
を相互に異ならせることなく、また、基板に格別な不純
物層を新たに形成することなく、ショットキー電極１６
Ｇのビルトインポテンシャルがゲート電極Ｇのそれより
も低いショットキーダイオード１６を比較的容易に形成
することができる。
【００２６】図５は、各トランジスタＬ1 〜Ｄ2 をＨＥ
ＭＴで構成した例での図４と同様な図面である。図４に
おけると同様に、特性曲線Ａおよび特性曲線Ｂは、それ
ぞれ負荷トランジスタＬ1 の電流−電圧特性およびドラ
イトランジスタＤ1 の電流−電圧特性を示し、両特性線
曲線ＡおよびＢの交点の電圧ＶL がドライバートランジ
スタＤ1のオン時の出力電圧Ｖout1となる。また、特性
曲線Ｃは、ドライバートランジスタＤ2 のゲート電極Ｇ
の電流−電圧特性曲線であり、特性曲線Ｄはショットキ
ーダイオード１６のショットキー電極１６Ｇの電流電圧
特性曲線である。
ＭＴで構成した例での図４と同様な図面である。図４に
おけると同様に、特性曲線Ａおよび特性曲線Ｂは、それ
ぞれ負荷トランジスタＬ1 の電流−電圧特性およびドラ
イトランジスタＤ1 の電流−電圧特性を示し、両特性線
曲線ＡおよびＢの交点の電圧ＶL がドライバートランジ
スタＤ1のオン時の出力電圧Ｖout1となる。また、特性
曲線Ｃは、ドライバートランジスタＤ2 のゲート電極Ｇ
の電流−電圧特性曲線であり、特性曲線Ｄはショットキ
ーダイオード１６のショットキー電極１６Ｇの電流電圧
特性曲線である。
【００２７】この例では、ショットキー電極１６Ｇのビ
ルトインポテンシャルがドライバートランジスタＤ2 の
ゲート電極Ｇのそれに比較して大きく低減されているこ
とから、これらの両電流値を併せた特性曲線はほぼ特性
曲線Ｄに等しくなる。このことから、ショットキーダイ
オード１６を接続しないときの動作電圧Ｖhに比較し
て、その動作電圧ＶH を低減させ、また、そのときの電
流ＩL のほぼ全てをショットキーダイオード１６に導く
ことができる。従って、ドライバートランジスタＤ2 の
ゲート電極Ｇに流れる電流ＩL1をほぼ零と言う動作に必
要な最小限の値にまで低減させることができる。
ルトインポテンシャルがドライバートランジスタＤ2 の
ゲート電極Ｇのそれに比較して大きく低減されているこ
とから、これらの両電流値を併せた特性曲線はほぼ特性
曲線Ｄに等しくなる。このことから、ショットキーダイ
オード１６を接続しないときの動作電圧Ｖhに比較し
て、その動作電圧ＶH を低減させ、また、そのときの電
流ＩL のほぼ全てをショットキーダイオード１６に導く
ことができる。従って、ドライバートランジスタＤ2 の
ゲート電極Ｇに流れる電流ＩL1をほぼ零と言う動作に必
要な最小限の値にまで低減させることができる。
【００２８】このように、ビルトインポテンシャル差に
よって電流配分比ＩL1／ＩL2を変えることができるが、
この場合、ショットキーダイオード１６のビルトインポ
テンシャルの低下分、低減させることができる。この接
合面積の低減は、ショットキーダイオード１６の付加に
よる静電容量の増大の影響をできる限り小さくする上
で、極めて好ましい。また、ショットキーダイオード１
６の活性領域層２４の不純物濃度を低減させることがで
き、これによっても静電容量の増大の影響をできる限り
小さくすることができる。
よって電流配分比ＩL1／ＩL2を変えることができるが、
この場合、ショットキーダイオード１６のビルトインポ
テンシャルの低下分、低減させることができる。この接
合面積の低減は、ショットキーダイオード１６の付加に
よる静電容量の増大の影響をできる限り小さくする上
で、極めて好ましい。また、ショットキーダイオード１
６の活性領域層２４の不純物濃度を低減させることがで
き、これによっても静電容量の増大の影響をできる限り
小さくすることができる。
【００２９】本発明は以上の実施例に限定されない。Ｍ
ＥＳＦＥＴがガリュウム砒素化合物半導体で構成された
例について説明したが、このような化合物半導体に限ら
ず、高速動作に適したショットキー接合形電界効果トラ
ンジスタを含む種々の論理ゲートを構成する半導体装置
に、本発明を適用することができる。
ＥＳＦＥＴがガリュウム砒素化合物半導体で構成された
例について説明したが、このような化合物半導体に限ら
ず、高速動作に適したショットキー接合形電界効果トラ
ンジスタを含む種々の論理ゲートを構成する半導体装置
に、本発明を適用することができる。
【００３０】
【発明の効果】以上説明した本発明のショットキー接合
形電界効果トランジスタを含む半導体装置では、電界効
果トランジスタのゲートのショットキー接合に並列的に
挿入されたショットキーダイオードにより、ゲート電流
の低減が図られる。このゲート電流の低減により、寄生
容量の大きな増加を招くことなく、また断線等による動
作の信頼性の低下を招くことなく、ゲート長の減少を図
ることが可能となり、これにより、動作の信頼性の低下
を招くことなく、高周波特性および動作の高速性能の改
善を図ることができる。
形電界効果トランジスタを含む半導体装置では、電界効
果トランジスタのゲートのショットキー接合に並列的に
挿入されたショットキーダイオードにより、ゲート電流
の低減が図られる。このゲート電流の低減により、寄生
容量の大きな増加を招くことなく、また断線等による動
作の信頼性の低下を招くことなく、ゲート長の減少を図
ることが可能となり、これにより、動作の信頼性の低下
を招くことなく、高周波特性および動作の高速性能の改
善を図ることができる。
【図１】本発明に係るＤＣＦＬインバータを示す回路図
である。
である。
【図２】図１に示したドライバートランジスタおよびシ
ョットキーダイオードの構造を示す平面図である。
ョットキーダイオードの構造を示す平面図である。
【図３】図２に示した線 III−III に沿って得られた断
面図である。
面図である。
【図４】本発明のＤＣＦＬインバータの動作を説明する
ための電圧−電流特性曲線図（その１）である。
ための電圧−電流特性曲線図（その１）である。
【図５】本発明の他のＤＣＦＬインバータの動作を説明
するための電圧−電流特性曲線図（その２）である。
するための電圧−電流特性曲線図（その２）である。
１０ ＤＣＦＬインバータ １２ ＥＤインバータ １６ ショットキーダイオード Ｄ（Ｄ1 、Ｄ2 ） ショットキー接合形電界効果トラン
ジスタ Ｇ ゲート電極
ジスタ Ｇ ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西 清次 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (3)
- 【請求項１】 ショットキー接合ゲート電極を有するシ
ョットキー接合形電界効果トランジスタを含む半導体装
置であって、 前記ゲート電極のショットキー接合と並列的に、ショッ
トキーダイオードが順方向に挿入されていることを特徴
とする半導体装置。 - 【請求項２】 前記ショットキーダイオードのビルトイ
ンポテンシャルは、前記ゲート電極のショットキー接合
のそれよりも小さいことを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 負荷トランジスタおよびドライバートラ
ンジスタを備えるＥＤインバータの前記負荷トランジス
タを定電流源として次段のＥＤインバータのドライバー
トランジスタのゲート電極に出力するＤＣＦＬインバー
タを備える半導体装置であって、 少なくとも前記次段のＥＤインバータにおけるドライバ
ートランジスタは、ショットキー接合ゲート電極を有す
るショットキー接合形電界効果トランジスタであり、 前記ゲート電極のショットキー接合と並列的に、ショッ
トキーダイオードが順方向に挿入されていることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7726595A JPH08250670A (ja) | 1995-03-08 | 1995-03-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7726595A JPH08250670A (ja) | 1995-03-08 | 1995-03-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250670A true JPH08250670A (ja) | 1996-09-27 |
Family
ID=13629020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7726595A Pending JPH08250670A (ja) | 1995-03-08 | 1995-03-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08250670A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533027A (ja) * | 2000-04-27 | 2003-11-05 | モトローラ・インコーポレイテッド | 温度補償型単一電源ｈｆｅｔ |
| JP2016134551A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | ショットキーバリアダイオード |
-
1995
- 1995-03-08 JP JP7726595A patent/JPH08250670A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003533027A (ja) * | 2000-04-27 | 2003-11-05 | モトローラ・インコーポレイテッド | 温度補償型単一電源ｈｆｅｔ |
| JP2016134551A (ja) * | 2015-01-21 | 2016-07-25 | 三菱電機株式会社 | ショットキーバリアダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5567961A (en) | Semiconductor device | |
| EP0442413B1 (en) | E/D integrated circuit formed in compound semiconductor substrate | |
| JPH022179A (ja) | メタル・セミコンダクタ・ｆｅｔ | |
| US4709251A (en) | Double Schottky-gate field effect transistor | |
| JPH06349859A (ja) | 電界効果トランジスタ | |
| US4707622A (en) | GaAs MESFET logic buffers using enhancement and depletion FETs | |
| JPH0661441A (ja) | コンプリメンタリのトランジスタを有する半導体ディバイス | |
| EP0110916B1 (en) | Current-driven enfet logic circuits | |
| EP0562719B1 (en) | An integrated circuit device made by compound semiconductor | |
| JPS62283718A (ja) | 論理集積回路装置 | |
| JPH08250670A (ja) | 半導体装置 | |
| US7012285B2 (en) | Semiconductor device | |
| US5087836A (en) | Electronic circuit including a parallel combination of an E-FET and a D-FET | |
| US5291077A (en) | Semiconductor logical FET device | |
| JP3493956B2 (ja) | 論理回路 | |
| JPS6232722A (ja) | プツシユプル出力回路 | |
| JP2687664B2 (ja) | 電界効果トランジスタ | |
| JP2546996B2 (ja) | 論理回路 | |
| JP2792476B2 (ja) | 半導体集積回路 | |
| JPH05206840A (ja) | 半導体集積回路 | |
| JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS6028413B2 (ja) | 半導体集積回路装置 | |
| JPH0582804A (ja) | 化合物半導体装置 | |
| JPH0628336B2 (ja) | 論理回路 | |
| JPS6269710A (ja) | 化合物半導体プツシユプルアンプ |