JPH08249181A - ブランチ予測式データ処理装置および動作方法 - Google Patents
ブランチ予測式データ処理装置および動作方法Info
- Publication number
- JPH08249181A JPH08249181A JP7009011A JP901195A JPH08249181A JP H08249181 A JPH08249181 A JP H08249181A JP 7009011 A JP7009011 A JP 7009011A JP 901195 A JP901195 A JP 901195A JP H08249181 A JPH08249181 A JP H08249181A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- address
- unit
- sets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title 1
- 238000012545 processing Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 8
- 101100018862 Mus musculus Ifnar1 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000930354 Homo sapiens Protein dispatched homolog 1 Proteins 0.000 description 1
- 102100035622 Protein dispatched homolog 1 Human genes 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- WZPMZMCZAGFKOC-UHFFFAOYSA-N diisopropyl hydrogen phosphate Chemical compound CC(C)OP(O)(=O)OC(C)C WZPMZMCZAGFKOC-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000001046 rapid expansion of supercritical solution Methods 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【目的】 改良されたブランチ予測ユニットを有するデ
ータ処理装置を開示する。 【構成】 データ処理装置は、複数の最新実行ブランチ
命令のターゲット・アドレスを格納するためのブランチ
・ターゲット・アドレス・キャッシュを有する。通常、
それぞれの取出しアドレスが、前記キャッシュの内容と
比較される。ヒットが発生すると、データ処理装置はキ
ャッシュ・ターゲット・アドレスにブランチする。ま
た、データ処理装置は、前記キャッシュがブランチ命令
ではなかった命令を「ヒット」したと判定された場合
に、前記キャッシュに格納されたデータを無効にするタ
スク指名ユニットも有し、これによりコンテキスト切替
え後にそのブランチ・ターゲット・アドレス・キャッシ
ュ・データを自動的に無効にする。
ータ処理装置を開示する。 【構成】 データ処理装置は、複数の最新実行ブランチ
命令のターゲット・アドレスを格納するためのブランチ
・ターゲット・アドレス・キャッシュを有する。通常、
それぞれの取出しアドレスが、前記キャッシュの内容と
比較される。ヒットが発生すると、データ処理装置はキ
ャッシュ・ターゲット・アドレスにブランチする。ま
た、データ処理装置は、前記キャッシュがブランチ命令
ではなかった命令を「ヒット」したと判定された場合
に、前記キャッシュに格納されたデータを無効にするタ
スク指名ユニットも有し、これによりコンテキスト切替
え後にそのブランチ・ターゲット・アドレス・キャッシ
ュ・データを自動的に無効にする。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはディジタル
計算システムに関し、より具体的にはブランチ予測機能
を備えたデータ処理装置に関する。
計算システムに関し、より具体的にはブランチ予測機能
を備えたデータ処理装置に関する。
【０００２】
【従来の技術】本発明は、その主題が、"Data Processo
r with Branch Target Address Cacheand Method of Op
eration"という名称のBlack他による米国特許出願第０
８／１８８９８７号に関連する。
r with Branch Target Address Cacheand Method of Op
eration"という名称のBlack他による米国特許出願第０
８／１８８９８７号に関連する。
【０００３】ブランチ予測は、データ処理装置のパフォ
ーマンスを改善するのに使用する技法の１つである。ブ
ランチ命令が依存するオペランドが入手不能の場合、デ
ータ処理装置は、ブランチ命令の結果を予測するか、オ
ペランドが入手できるまでブランチ命令を停止しなけれ
ばならない。データ処理装置が停止するか、またはブラ
ンチ命令の実行を遅延させると、データ処理装置は、次
にどの命令が必要なのかを判定できなくなる。このよう
な遅延は、データ処理装置のパフォーマンスに大幅な影
響を及ぼす。
ーマンスを改善するのに使用する技法の１つである。ブ
ランチ命令が依存するオペランドが入手不能の場合、デ
ータ処理装置は、ブランチ命令の結果を予測するか、オ
ペランドが入手できるまでブランチ命令を停止しなけれ
ばならない。データ処理装置が停止するか、またはブラ
ンチ命令の実行を遅延させると、データ処理装置は、次
にどの命令が必要なのかを判定できなくなる。このよう
な遅延は、データ処理装置のパフォーマンスに大幅な影
響を及ぼす。
【０００４】ブランチ予測技法を使用するデータ処理装
置は、ブランチ命令を受け取るたびに「推測」を行い、
その推測に基づいて動作し、さらにその命令を実行する
ことで推測が正しかったかどうかを判定する。このよう
なデータ処理装置は、最終的にブランチを行って新しい
命令アドレスに「ジャンプ」するかどうか、またはブラ
ンチが「失敗」して次の順次命令に移行するかどうかを
推測する。ブランチ命令を予測するデータ処理装置は、
ブランチ命令を完全に実行する場合より速く正確な推測
を行うことができるので、パフォーマンスが向上する。
したがって、このようなデータ処理装置では、間違った
推測を訂正するだけでよい。
置は、ブランチ命令を受け取るたびに「推測」を行い、
その推測に基づいて動作し、さらにその命令を実行する
ことで推測が正しかったかどうかを判定する。このよう
なデータ処理装置は、最終的にブランチを行って新しい
命令アドレスに「ジャンプ」するかどうか、またはブラ
ンチが「失敗」して次の順次命令に移行するかどうかを
推測する。ブランチ命令を予測するデータ処理装置は、
ブランチ命令を完全に実行する場合より速く正確な推測
を行うことができるので、パフォーマンスが向上する。
したがって、このようなデータ処理装置では、間違った
推測を訂正するだけでよい。
【０００５】ブランチ・ターゲット・アドレス・キャッ
シュ（ＢＴＡＣ）は、ブランチ予測を行うための装置で
ある。ＢＴＡＣは、データ処理装置の最近のブランチ先
であるアドレスを格納している。このような「ブランチ
・ターゲット」には、それを生成するブランチ命令のア
ドレスによって索引が付けられる。データ処理装置は、
次に実行しなければならない命令のアドレスを決定する
と、そのＢＴＡＣを探索する。アドレスがＢＴＡＣ内の
有効項目に対応する場合、データ処理装置は、もう一度
ブランチを行うものと想定し、自動的に対応するキャッ
シュ・ターゲット・アドレスにブランチする。アドレス
がＢＴＡＣ内のどの有効項目にも対応していない場合、
データ処理装置は、何らかの方法によって次の命令のア
ドレスを決定する。
シュ（ＢＴＡＣ）は、ブランチ予測を行うための装置で
ある。ＢＴＡＣは、データ処理装置の最近のブランチ先
であるアドレスを格納している。このような「ブランチ
・ターゲット」には、それを生成するブランチ命令のア
ドレスによって索引が付けられる。データ処理装置は、
次に実行しなければならない命令のアドレスを決定する
と、そのＢＴＡＣを探索する。アドレスがＢＴＡＣ内の
有効項目に対応する場合、データ処理装置は、もう一度
ブランチを行うものと想定し、自動的に対応するキャッ
シュ・ターゲット・アドレスにブランチする。アドレス
がＢＴＡＣ内のどの有効項目にも対応していない場合、
データ処理装置は、何らかの方法によって次の命令のア
ドレスを決定する。
【０００６】多くのデータ処理装置が使用するアドレス
指定方式は、ＢＴＡＣの動作を複雑にしている。一般
に、データ処理装置は、内部で命令に索引を付けるため
に第一のアドレス指定方式として仮想アドレスを使用
し、外部でメモリに索引を付けるために第二のアドレス
指定方式として実アドレスを使用する。このようなデー
タ処理装置は、１つまたは複数の専用アレイの内容を使
用して第一のアドレス指定方式から第二のアドレス指定
方式にアドレスを変換する。たとえば、様々なアプリケ
ーション・プログラムまたはサブルーチンの実行を開始
する場合、データ処理装置はこれらのアレイの内容を変
更する。すなわち、コンテキスト切替えを行う。このた
め、他の処置が行われない場合、変換アレイは、コンテ
キスト切替え後にＢＡＴＣ内に非ブランチ命令を誤って
ブランチ命令にマッピングすることがある。このマッピ
ングの結果、データ処理装置は対応するキャッシュ・タ
ーゲット・アドレスにある命令を誤って取り出してしま
う。このようなシナリオは、「ファントム・ブランチ」
と呼ばれている。
指定方式は、ＢＴＡＣの動作を複雑にしている。一般
に、データ処理装置は、内部で命令に索引を付けるため
に第一のアドレス指定方式として仮想アドレスを使用
し、外部でメモリに索引を付けるために第二のアドレス
指定方式として実アドレスを使用する。このようなデー
タ処理装置は、１つまたは複数の専用アレイの内容を使
用して第一のアドレス指定方式から第二のアドレス指定
方式にアドレスを変換する。たとえば、様々なアプリケ
ーション・プログラムまたはサブルーチンの実行を開始
する場合、データ処理装置はこれらのアレイの内容を変
更する。すなわち、コンテキスト切替えを行う。このた
め、他の処置が行われない場合、変換アレイは、コンテ
キスト切替え後にＢＡＴＣ内に非ブランチ命令を誤って
ブランチ命令にマッピングすることがある。このマッピ
ングの結果、データ処理装置は対応するキャッシュ・タ
ーゲット・アドレスにある命令を誤って取り出してしま
う。このようなシナリオは、「ファントム・ブランチ」
と呼ばれている。
【０００７】
【発明が解決しようとする課題】ファントム・ブランチ
問題を解決するための既知の方法としては、データ処理
装置の命令セット・アーキテクチャにコンテキスト切替
え命令を組み込む方法がある。このような命令により、
データ処理装置は、ＢＴＡＣ内にキャッシュされた項目
を無効にする。残念ながら、この解決策は、命令セット
・アーキテクチャで使用できる命令コードの数を減らす
ことになり、プログラムとコンパイラとの調整が必要に
なり、データ処理装置のオペレーティング・システムの
長さを増してしまう。
問題を解決するための既知の方法としては、データ処理
装置の命令セット・アーキテクチャにコンテキスト切替
え命令を組み込む方法がある。このような命令により、
データ処理装置は、ＢＴＡＣ内にキャッシュされた項目
を無効にする。残念ながら、この解決策は、命令セット
・アーキテクチャで使用できる命令コードの数を減らす
ことになり、プログラムとコンパイラとの調整が必要に
なり、データ処理装置のオペレーティング・システムの
長さを増してしまう。
【０００８】
【課題を解決するための手段】本発明により、既知のデ
ータ処理装置の欠点をほぼ解消する、ブランチ予測ユニ
ットを有するデータ処理装置が開示される。
ータ処理装置の欠点をほぼ解消する、ブランチ予測ユニ
ットを有するデータ処理装置が開示される。
【０００９】ブランチ予測を備えたデータ処理装置は、
キャッシュ・アレイと、互いに接続されたタスク指名回
路とを有する。キャッシュ・アレイは複数のセットを格
納する。それぞれのセットは、取出しアドレスと、タグ
と、有効ビットとを含む。キャッシュ・アドレスは、対
応するタグが入力アドレスと論理的に等価であれば、セ
ットの１つの取出しアドレスを出力する。また、キャッ
シュ・アレイは、タグが入力アドレスと論理的に等価で
あるときに制御信号をアサートする。タスク指名回路
は、制御信号と、出力された取出しアドレスによって索
引が付けられた命令とを受け取る。キャッシュ・アレイ
が制御信号をアサートし、受け取った命令がブランチ命
令ではない場合、タスク指名回路は選択されたセットの
有効ビットを第一の論理状態に設定する。
キャッシュ・アレイと、互いに接続されたタスク指名回
路とを有する。キャッシュ・アレイは複数のセットを格
納する。それぞれのセットは、取出しアドレスと、タグ
と、有効ビットとを含む。キャッシュ・アドレスは、対
応するタグが入力アドレスと論理的に等価であれば、セ
ットの１つの取出しアドレスを出力する。また、キャッ
シュ・アレイは、タグが入力アドレスと論理的に等価で
あるときに制御信号をアサートする。タスク指名回路
は、制御信号と、出力された取出しアドレスによって索
引が付けられた命令とを受け取る。キャッシュ・アレイ
が制御信号をアサートし、受け取った命令がブランチ命
令ではない場合、タスク指名回路は選択されたセットの
有効ビットを第一の論理状態に設定する。
【００１０】データ処理装置を操作する方法は、第一の
期間中にキャッシュ・アレイ内の命令の入力アドレスを
受け取るステップと、キャッシュ・アレイから取出しア
ドレスを出力するステップと、制御信号をアサートする
ステップとを含む。この方法は、第二の期間中にタスク
指名回路内の命令を受け取るステップと、キャッシュ・
アレイが制御信号をアサートし、命令がブランチ命令で
はない場合に、キャッシュ・アレイ内の有効ビットを第
一の論理状態に設定するステップとをさらに含む。出力
された取出しアドレスは、キャッシュ・アレイ内に格納
されている複数のセットから選択されたセットの一部に
なる。各セットは、取出しアドレスと、有効ビットと、
タグとを含む。設定された有効ビットは、出力された取
出しアドレスの格納済みセットに対応する。また、出力
された取出しアドレスに対応するタグは、入力アドレス
のサブセットと論理的に等価である。格納済みタグの１
つが入力アドレスのサブセットと一致すると、キャッシ
ュ・アレイは制御信号をアサートする。
期間中にキャッシュ・アレイ内の命令の入力アドレスを
受け取るステップと、キャッシュ・アレイから取出しア
ドレスを出力するステップと、制御信号をアサートする
ステップとを含む。この方法は、第二の期間中にタスク
指名回路内の命令を受け取るステップと、キャッシュ・
アレイが制御信号をアサートし、命令がブランチ命令で
はない場合に、キャッシュ・アレイ内の有効ビットを第
一の論理状態に設定するステップとをさらに含む。出力
された取出しアドレスは、キャッシュ・アレイ内に格納
されている複数のセットから選択されたセットの一部に
なる。各セットは、取出しアドレスと、有効ビットと、
タグとを含む。設定された有効ビットは、出力された取
出しアドレスの格納済みセットに対応する。また、出力
された取出しアドレスに対応するタグは、入力アドレス
のサブセットと論理的に等価である。格納済みタグの１
つが入力アドレスのサブセットと一致すると、キャッシ
ュ・アレイは制御信号をアサートする。
【００１１】
【実施例】図１は、本発明に従って構築されたデータ処
理装置１０のブロック図である。データ処理装置１０
は、それぞれのブランチ命令が実行されるか実行されな
いかを予測することでそのパフォーマンスを改善するデ
ータ処理装置である。データ処理装置１０は次に、予測
されたアドレスにある命令を取り出し、その命令の実行
を開始する。その後、データ処理装置１０は、そのブラ
ンチが行われるべきだったか行われるべきではなかった
かを解決し、初期の段階で間違った予測を行った場合に
は訂正措置を実行する。開示された発明によると、デー
タ処理装置１０は、ブランチ・ターゲット・アドレス・
キャッシュ（ＢＴＡＣ）の出力と復号した命令とを比較
することにより、コンテキスト切替えが行われたかどう
かを自動的に判定する。ＢＴＡＣが非ブランチ命令とし
て後で復号される命令のターゲット・アドレスを生成す
る場合、データ処理装置１０は、コンテキスト切替えが
行われたものと想定する。この場合、データ処理装置１
０は、他の命令が誤って前のプログラムのブランチ命令
にマッピングされないように、ＢＴＡＣの内容を自動的
に無効にする。開示された本発明は、自動的なもので、
特殊な命令を必要とせず、データ処理装置のオペレーテ
ィング・システムの長さを増すこともない。さらに、開
示された方法は、自己修正ソフトウェア・コードのコン
テキストにファントム・ブランチが発生するのを防止す
るために使用できるという利点がある。このような場
合、格納操作では、以前にブランチ命令を格納したメモ
リ・アドレスに非ブランチ命令を書き込むことができ
る。
理装置１０のブロック図である。データ処理装置１０
は、それぞれのブランチ命令が実行されるか実行されな
いかを予測することでそのパフォーマンスを改善するデ
ータ処理装置である。データ処理装置１０は次に、予測
されたアドレスにある命令を取り出し、その命令の実行
を開始する。その後、データ処理装置１０は、そのブラ
ンチが行われるべきだったか行われるべきではなかった
かを解決し、初期の段階で間違った予測を行った場合に
は訂正措置を実行する。開示された発明によると、デー
タ処理装置１０は、ブランチ・ターゲット・アドレス・
キャッシュ（ＢＴＡＣ）の出力と復号した命令とを比較
することにより、コンテキスト切替えが行われたかどう
かを自動的に判定する。ＢＴＡＣが非ブランチ命令とし
て後で復号される命令のターゲット・アドレスを生成す
る場合、データ処理装置１０は、コンテキスト切替えが
行われたものと想定する。この場合、データ処理装置１
０は、他の命令が誤って前のプログラムのブランチ命令
にマッピングされないように、ＢＴＡＣの内容を自動的
に無効にする。開示された本発明は、自動的なもので、
特殊な命令を必要とせず、データ処理装置のオペレーテ
ィング・システムの長さを増すこともない。さらに、開
示された方法は、自己修正ソフトウェア・コードのコン
テキストにファントム・ブランチが発生するのを防止す
るために使用できるという利点がある。このような場
合、格納操作では、以前にブランチ命令を格納したメモ
リ・アドレスに非ブランチ命令を書き込むことができ
る。
【００１２】引き続き図１を参照して説明すると、バス
・インタフェース・ユニット（以下ＢＩＵという）１２
は、データ処理装置１０とデータ処理システム（図示せ
ず）の残りの部分との間のデータの流れを制御する。Ｂ
ＩＵ１２は、命令キャッシュ１４とデータ・キャッシュ
１６に接続されている。命令キャッシュ１４は、シーケ
ンサ・ユニット１８に命令ストリームを供給する。シー
ケンサ・ユニット１８については、図３に関連して以下
に詳述する。シーケンサ・ユニット１８は、適切な実行
ユニットに個々の命令を転送する。データ処理装置１０
は、ブランチ・ユニット２０、固定小数点実行ユニット
Ａ ２２、固定小数点実行ユニットＢ２４、複合固定小
数点実行ユニット２６、ロード／ストア実行ユニット２
８、および浮動小数点実行ユニット３０を有する。固定
小数点実行ユニットＡ ２２、固定小数点実行ユニット
Ｂ ２４、複合固定小数点実行ユニット２６、およびロ
ード／ストア実行ユニット２８は、その結果を読み取っ
て、汎用レジスタ・ファイル３２（ＧＰＲというラベル
が付けられているので、以下ＧＰＲファイルという）お
よび第一の名前変更バッファ３４に書き込む。浮動小数
点実行ユニット３０およびロード／ストア実行ユニット
２８は、その結果を読み取って、浮動小数点レジスタ・
ファイル３６（ＦＰＲというラベルが付けられているの
で、以下ＦＰＲファイルという）および第二の名前変更
バッファ３８に書き込む。
・インタフェース・ユニット（以下ＢＩＵという）１２
は、データ処理装置１０とデータ処理システム（図示せ
ず）の残りの部分との間のデータの流れを制御する。Ｂ
ＩＵ１２は、命令キャッシュ１４とデータ・キャッシュ
１６に接続されている。命令キャッシュ１４は、シーケ
ンサ・ユニット１８に命令ストリームを供給する。シー
ケンサ・ユニット１８については、図３に関連して以下
に詳述する。シーケンサ・ユニット１８は、適切な実行
ユニットに個々の命令を転送する。データ処理装置１０
は、ブランチ・ユニット２０、固定小数点実行ユニット
Ａ ２２、固定小数点実行ユニットＢ２４、複合固定小
数点実行ユニット２６、ロード／ストア実行ユニット２
８、および浮動小数点実行ユニット３０を有する。固定
小数点実行ユニットＡ ２２、固定小数点実行ユニット
Ｂ ２４、複合固定小数点実行ユニット２６、およびロ
ード／ストア実行ユニット２８は、その結果を読み取っ
て、汎用レジスタ・ファイル３２（ＧＰＲというラベル
が付けられているので、以下ＧＰＲファイルという）お
よび第一の名前変更バッファ３４に書き込む。浮動小数
点実行ユニット３０およびロード／ストア実行ユニット
２８は、その結果を読み取って、浮動小数点レジスタ・
ファイル３６（ＦＰＲというラベルが付けられているの
で、以下ＦＰＲファイルという）および第二の名前変更
バッファ３８に書き込む。
【００１３】開示されたブランチ予測方法を使用しない
データ処理装置１０の操作は、当技術分野では既知であ
る。一般に、ブランチ・ユニット２０は、所与のデータ
・レジスタの内容と命令そのものを考慮して、どのシー
ケンスのプログラム式命令が適切かを判定する。ブラン
チ・ユニット２０がブランチ命令を予測するのに使用す
る２つのレジスタは、カウンタ・レジスタ３７と条件レ
ジスタ３９である。ブランチ・ユニット２０について
は、図４および図５に関連して以下に説明する。命令キ
ャッシュ１４は、このシーケンスのプログラム式命令を
シーケンサ１８に提供する。命令キャッシュ１４に必要
な命令が格納されていない場合、命令キャッシュ１４
は、データ処理装置１０の外部にあるメイン・メモリ・
システム（図示せず）からその命令を取り出す。（以下
に述べるように、シーケンサ・ユニット１８は、ブラン
チ・ユニット２０が特定のブランチ命令を最終的に解決
する前にブランチ命令ごとに数回の予測を行う。）
データ処理装置１０の操作は、当技術分野では既知であ
る。一般に、ブランチ・ユニット２０は、所与のデータ
・レジスタの内容と命令そのものを考慮して、どのシー
ケンスのプログラム式命令が適切かを判定する。ブラン
チ・ユニット２０がブランチ命令を予測するのに使用す
る２つのレジスタは、カウンタ・レジスタ３７と条件レ
ジスタ３９である。ブランチ・ユニット２０について
は、図４および図５に関連して以下に説明する。命令キ
ャッシュ１４は、このシーケンスのプログラム式命令を
シーケンサ１８に提供する。命令キャッシュ１４に必要
な命令が格納されていない場合、命令キャッシュ１４
は、データ処理装置１０の外部にあるメイン・メモリ・
システム（図示せず）からその命令を取り出す。（以下
に述べるように、シーケンサ・ユニット１８は、ブラン
チ・ユニット２０が特定のブランチ命令を最終的に解決
する前にブランチ命令ごとに数回の予測を行う。）
【００１４】シーケンサ・ユニット１８は、このシーケ
ンスのプログラム式命令の個々の命令を様々な実行ユニ
ット２０、２２、２４、２６、２８、および３０に発行
する。それぞれの実行ユニットは、特定クラスの命令の
うちの１つまたは複数の命令を実行する。各実行ユニッ
トの特定クラスの命令は、実行ユニットの名前によって
示される。たとえば、固定小数点実行ユニットＡおよび
Ｂは、固定小数点表記で表されたオペランドに対して加
算、減算、ＡＮＤ、ＯＲ、ＸＯＲなどの単純な数学演算
を実行する。複合固定小数点実行ユニット２６は、固定
小数点表記で表されたオペランドに対して乗算、除算な
どのより複雑な数学演算を実行する。浮動小数点実行ユ
ニット３０は、浮動小数点表記で表されたオペランドに
対して乗算、除算などの数学演算を実行する。
ンスのプログラム式命令の個々の命令を様々な実行ユニ
ット２０、２２、２４、２６、２８、および３０に発行
する。それぞれの実行ユニットは、特定クラスの命令の
うちの１つまたは複数の命令を実行する。各実行ユニッ
トの特定クラスの命令は、実行ユニットの名前によって
示される。たとえば、固定小数点実行ユニットＡおよび
Ｂは、固定小数点表記で表されたオペランドに対して加
算、減算、ＡＮＤ、ＯＲ、ＸＯＲなどの単純な数学演算
を実行する。複合固定小数点実行ユニット２６は、固定
小数点表記で表されたオペランドに対して乗算、除算な
どのより複雑な数学演算を実行する。浮動小数点実行ユ
ニット３０は、浮動小数点表記で表されたオペランドに
対して乗算、除算などの数学演算を実行する。
【００１５】固定小数点実行ユニットＡおよびＢと、複
合固定小数点実行ユニット２６は、その演算結果を第一
の名前変更バッファ３４内の指定の項目に返す。第一の
名前変更バッファ３４は、その結果を生成した命令より
前のすべての命令がそのＧＰＲファイル項目の更新を完
了したときに、第一の名前変更バッファ３４からの項目
によってＧＰＲファイル３２の項目を定期的に更新す
る。シーケンサ・ユニット１８はこの更新を調整する。
第一の名前変更バッファ３４とＧＰＲファイル３２はど
ちらも、固定小数点実行ユニットＡおよびＢと、複合固
定小数点ユニット２６にオペランドを提供することがで
きる。
合固定小数点実行ユニット２６は、その演算結果を第一
の名前変更バッファ３４内の指定の項目に返す。第一の
名前変更バッファ３４は、その結果を生成した命令より
前のすべての命令がそのＧＰＲファイル項目の更新を完
了したときに、第一の名前変更バッファ３４からの項目
によってＧＰＲファイル３２の項目を定期的に更新す
る。シーケンサ・ユニット１８はこの更新を調整する。
第一の名前変更バッファ３４とＧＰＲファイル３２はど
ちらも、固定小数点実行ユニットＡおよびＢと、複合固
定小数点ユニット２６にオペランドを提供することがで
きる。
【００１６】浮動小数点実行ユニット３０は、その演算
結果を第二の名前変更バッファ３８内の指定の項目に返
す。第二の名前変更バッファ３８は、その結果を生成し
た命令より前のすべての命令がそのＦＰＲファイル項目
の更新を完了したときに、第二の名前変更バッファ３８
内の項目によってＦＰＲファイル３６の項目を定期的に
更新する。シーケンサ・ユニット１８はこの更新も調整
する。第二の名前変更バッファ３８とＦＰＲファイル３
６はどちらも、浮動小数点実行ユニット３０にオペラン
ドを提供する。
結果を第二の名前変更バッファ３８内の指定の項目に返
す。第二の名前変更バッファ３８は、その結果を生成し
た命令より前のすべての命令がそのＦＰＲファイル項目
の更新を完了したときに、第二の名前変更バッファ３８
内の項目によってＦＰＲファイル３６の項目を定期的に
更新する。シーケンサ・ユニット１８はこの更新も調整
する。第二の名前変更バッファ３８とＦＰＲファイル３
６はどちらも、浮動小数点実行ユニット３０にオペラン
ドを提供する。
【００１７】ロード／ストア実行ユニット２８は、ＧＰ
Ｒファイル３２、第一の名前変更バッファ３４、ＦＰＲ
ファイル３６、または第二の名前変更バッファ３８に格
納されたデータを読み取り、選択したデータをデータ・
キャッシュ１６に書き込む。このデータは、開示された
発明に関連しないデータ処理装置１０の動作特性に応じ
て、外部メモリ・システム（図示せず）に書き込むこと
もできる。上記とは反対に、ロード／ストア実行ユニッ
ト２８は、データ・キャッシュ１６に格納されたデータ
を読み取り、読み取ったデータを第一の名前変更バッフ
ァ３４または第二の名前変更バッファ３８に書き込む。
データ・キャッシュ１６に必要なデータが格納されてい
ない場合は、このキャッシュがＢＩＵ１２を介してデー
タ処理装置１０の外部にあるメイン・メモリ・システム
からそのデータを取り出す。
Ｒファイル３２、第一の名前変更バッファ３４、ＦＰＲ
ファイル３６、または第二の名前変更バッファ３８に格
納されたデータを読み取り、選択したデータをデータ・
キャッシュ１６に書き込む。このデータは、開示された
発明に関連しないデータ処理装置１０の動作特性に応じ
て、外部メモリ・システム（図示せず）に書き込むこと
もできる。上記とは反対に、ロード／ストア実行ユニッ
ト２８は、データ・キャッシュ１６に格納されたデータ
を読み取り、読み取ったデータを第一の名前変更バッフ
ァ３４または第二の名前変更バッファ３８に書き込む。
データ・キャッシュ１６に必要なデータが格納されてい
ない場合は、このキャッシュがＢＩＵ１２を介してデー
タ処理装置１０の外部にあるメイン・メモリ・システム
からそのデータを取り出す。
【００１８】開示されたブランチ予測方法を備えたデー
タ処理装置１０の操作について、図２ないし図５に関連
して以下に説明する。一般に、データ処理装置１０は、
縮小命令セット・コンピュータ（ＲＩＳＣ）である。デ
ータ処理装置１０は、それぞれの命令を一連のより小さ
いステップに分解することで高性能を達成するが、それ
ぞれのステップは他の命令のステップと時間的に重なり
合うこともある。このパフォーマンス対策は、「パイプ
ライン方式」と呼ばれている。
タ処理装置１０の操作について、図２ないし図５に関連
して以下に説明する。一般に、データ処理装置１０は、
縮小命令セット・コンピュータ（ＲＩＳＣ）である。デ
ータ処理装置１０は、それぞれの命令を一連のより小さ
いステップに分解することで高性能を達成するが、それ
ぞれのステップは他の命令のステップと時間的に重なり
合うこともある。このパフォーマンス対策は、「パイプ
ライン方式」と呼ばれている。
【００１９】図２は、図１に示すデータ処理装置１０に
よって実行される命令のタイミング図である。図２は、
所与のブランチ命令機能のタイミングを記述する注釈も
含んでいる。図示の実施例では、それぞれの命令が、取
出し、復号、タスク指名、実行、完了の５つの個別ステ
ップに分割されている。
よって実行される命令のタイミング図である。図２は、
所与のブランチ命令機能のタイミングを記述する注釈も
含んでいる。図示の実施例では、それぞれの命令が、取
出し、復号、タスク指名、実行、完了の５つの個別ステ
ップに分割されている。
【００２０】取出し段階では、命令キャッシュ１４が、
前のクロック・サイクルでシーケンサ・ユニット１８ま
たはブランチ・ユニット２０によって識別されたメモリ
・アドレスから始まる１つまたは複数の命令を取り出
す。このメモリ・アドレスは、取出しアドレスと呼ばれ
ている。シーケンサ・ユニット１８は、取出しパイプラ
イン段階で第一のブランチ予測を行う。また、シーケン
サ・ユニット１８は、ＢＴＡＣを使用して、複数の最新
ブランチ命令用として複数対の取出しアドレスと、それ
に対応するターゲット・アドレスを格納する。その入力
取出しアドレスが特定のターゲット・アドレスの取出し
アドレスに対応する場合、シーケンサ・ユニット１８は
ＢＴＡＣに格納されている特定のターゲット・アドレス
にある命令を取り出す。
前のクロック・サイクルでシーケンサ・ユニット１８ま
たはブランチ・ユニット２０によって識別されたメモリ
・アドレスから始まる１つまたは複数の命令を取り出
す。このメモリ・アドレスは、取出しアドレスと呼ばれ
ている。シーケンサ・ユニット１８は、取出しパイプラ
イン段階で第一のブランチ予測を行う。また、シーケン
サ・ユニット１８は、ＢＴＡＣを使用して、複数の最新
ブランチ命令用として複数対の取出しアドレスと、それ
に対応するターゲット・アドレスを格納する。その入力
取出しアドレスが特定のターゲット・アドレスの取出し
アドレスに対応する場合、シーケンサ・ユニット１８は
ＢＴＡＣに格納されている特定のターゲット・アドレス
にある命令を取り出す。
【００２１】復号段階では、後続の段階で使用するため
に、シーケンサ・ユニット１８によって命令が複数の制
御信号に復号される。シーケンサ・ユニット１８は、復
号パイプライン段階で第二のブランチ予測を行う。ま
た、シーケンサ・ユニット１８は、１つまたは複数の単
純なブランチ命令用として取出しアドレスを生成するこ
ともできる。シーケンサ・ユニット１８は、最近検出し
た各ブランチ命令の履歴状態をブランチ履歴テーブル
（ＢＨＴ）に入れて管理する。各ブランチ命令の状態に
よって、ブランチ命令が実行されるか実行されないかを
シーケンサ・ユニット１８が予測できるかどうかが決ま
る。
に、シーケンサ・ユニット１８によって命令が複数の制
御信号に復号される。シーケンサ・ユニット１８は、復
号パイプライン段階で第二のブランチ予測を行う。ま
た、シーケンサ・ユニット１８は、１つまたは複数の単
純なブランチ命令用として取出しアドレスを生成するこ
ともできる。シーケンサ・ユニット１８は、最近検出し
た各ブランチ命令の履歴状態をブランチ履歴テーブル
（ＢＨＴ）に入れて管理する。各ブランチ命令の状態に
よって、ブランチ命令が実行されるか実行されないかを
シーケンサ・ユニット１８が予測できるかどうかが決ま
る。
【００２２】タスク指名段階では、許されないデータま
たは資源依存関係が存在しないと判定し、命令の結果用
に名前変更バッファの項目を予約した後で、シーケンサ
・ユニット１８がそれぞれの命令を適切な実行ユニット
に経路指定する。このタスク指名段階では、タスク指名
される命令にオペランド情報を提供することも担当す
る。シーケンサ・ユニット１８は、タスク指名パイプラ
イン段階で第三のブランチ予測を行う。また、シーケン
サ・ユニット１８は、カウンタ・レジスタ３７の値に依
存する１つまたは複数のブランチ命令用として取出しア
ドレスを生成することもできる。このタスク指名段階の
間に、ファントム・ブランチ命令が発生したかどうかを
シーケンサ・ユニット１８が判定する。ファントム・ブ
ランチ命令が発生した場合は、シーケンサ・ユニット１
８がそのＢＴＡＣの内容を無効にする。
たは資源依存関係が存在しないと判定し、命令の結果用
に名前変更バッファの項目を予約した後で、シーケンサ
・ユニット１８がそれぞれの命令を適切な実行ユニット
に経路指定する。このタスク指名段階では、タスク指名
される命令にオペランド情報を提供することも担当す
る。シーケンサ・ユニット１８は、タスク指名パイプラ
イン段階で第三のブランチ予測を行う。また、シーケン
サ・ユニット１８は、カウンタ・レジスタ３７の値に依
存する１つまたは複数のブランチ命令用として取出しア
ドレスを生成することもできる。このタスク指名段階の
間に、ファントム・ブランチ命令が発生したかどうかを
シーケンサ・ユニット１８が判定する。ファントム・ブ
ランチ命令が発生した場合は、シーケンサ・ユニット１
８がそのＢＴＡＣの内容を無効にする。
【００２３】実行段階では、それぞれの特定の実行ユニ
ットがそのプログラム式命令を実行する。結果がある場
合は、それぞれ整数結果および浮動小数点結果用の名前
変更バッファ３４または３８のいずれかに結果が返され
る。カウンタ・レジスタ３７および条件レジスタ３９の
内容は、すべてのブランチの最終解決のためにこの実行
段階で使用できる。したがって、実行段階でブランチ・
ユニット２０が生成する取出しアドレスは予測ではな
い。
ットがそのプログラム式命令を実行する。結果がある場
合は、それぞれ整数結果および浮動小数点結果用の名前
変更バッファ３４または３８のいずれかに結果が返され
る。カウンタ・レジスタ３７および条件レジスタ３９の
内容は、すべてのブランチの最終解決のためにこの実行
段階で使用できる。したがって、実行段階でブランチ・
ユニット２０が生成する取出しアドレスは予測ではな
い。
【００２４】完了段階では、特定の命令より前のすべて
の命令が汎用レジスタ・ファイルを更新した後で、シー
ケンサ・ユニット１８が名前変更バッファに格納された
特定の命令の結果によって汎用レジスタ・ファイルを更
新する。完了段階では、特定の命令より前のすべての命
令がアーキテクチャ状態を更新した後で、マシン内の他
のアーキテクチャ状態もすべて更新する。
の命令が汎用レジスタ・ファイルを更新した後で、シー
ケンサ・ユニット１８が名前変更バッファに格納された
特定の命令の結果によって汎用レジスタ・ファイルを更
新する。完了段階では、特定の命令より前のすべての命
令がアーキテクチャ状態を更新した後で、マシン内の他
のアーキテクチャ状態もすべて更新する。
【００２５】一般に、それぞれの命令段階は、マシン１
のクロック・サイクル分の時間を要する。しかし、複合
固定小数点命令などの一部の命令は、実行するのに１ク
ロック・サイクル以上の時間を要する。したがって、前
の命令が実行に要した時間に幅があるため、特定の命令
の実行段階と完了段階との間に遅延が生じる場合もあ
る。
のクロック・サイクル分の時間を要する。しかし、複合
固定小数点命令などの一部の命令は、実行するのに１ク
ロック・サイクル以上の時間を要する。したがって、前
の命令が実行に要した時間に幅があるため、特定の命令
の実行段階と完了段階との間に遅延が生じる場合もあ
る。
【００２６】図３は、図１に示すシーケンサ・ユニット
１８のブロック図である。マルチプレクサ４０は、各ク
ロック・サイクルごとに複数のソースから新しい取出し
アドレスを選択する。アドレス・セレクタ４２は、以下
に説明する優先順位方式に応じてマルチプレクサ４０の
出力として複数のソースから１つを選択する。この取出
しアドレスは、データ処理装置１０が実行すべき次の命
令または命令グループの位置を識別する仮想アドレスで
ある。取出しアドレスは、命令取出しアドレス・レジス
タ（ＩＦＡＲというラベルが付けられているので、以下
ＩＦＡＲという）４４によってラッチされ、命令キャッ
シュ１４に転送される。図示の実施例では、シーケンサ
・ユニット１８とブランチ・ユニット２０が、５つのパ
イプライン段階のそれぞれの間に取出しアドレスを生成
する。この場合、（最高）４つの取出しアドレスのそれ
ぞれが特定のブランチ命令によって生成され、パイプラ
インの様々な段階で例外アドレスが返されることに留意
されたい。これに対して、２つ以上のブランチ命令の間
隔が密である場合、シーケンサ・ユニット１８とブラン
チ・ユニット２０は、２つの異なる取出しアドレスを同
時にマルチプレクサ４０に転送することもある。後者の
場合、アドレス・セレクタは、遅い方のパイプライン段
階で生成された取出しアドレスを選択する。
１８のブロック図である。マルチプレクサ４０は、各ク
ロック・サイクルごとに複数のソースから新しい取出し
アドレスを選択する。アドレス・セレクタ４２は、以下
に説明する優先順位方式に応じてマルチプレクサ４０の
出力として複数のソースから１つを選択する。この取出
しアドレスは、データ処理装置１０が実行すべき次の命
令または命令グループの位置を識別する仮想アドレスで
ある。取出しアドレスは、命令取出しアドレス・レジス
タ（ＩＦＡＲというラベルが付けられているので、以下
ＩＦＡＲという）４４によってラッチされ、命令キャッ
シュ１４に転送される。図示の実施例では、シーケンサ
・ユニット１８とブランチ・ユニット２０が、５つのパ
イプライン段階のそれぞれの間に取出しアドレスを生成
する。この場合、（最高）４つの取出しアドレスのそれ
ぞれが特定のブランチ命令によって生成され、パイプラ
インの様々な段階で例外アドレスが返されることに留意
されたい。これに対して、２つ以上のブランチ命令の間
隔が密である場合、シーケンサ・ユニット１８とブラン
チ・ユニット２０は、２つの異なる取出しアドレスを同
時にマルチプレクサ４０に転送することもある。後者の
場合、アドレス・セレクタは、遅い方のパイプライン段
階で生成された取出しアドレスを選択する。
【００２７】シーケンサ・ユニット１８は、データ処理
装置１０の５つのパイプライン段階に似た５つの部分に
便宜的に分割することができる。（シーケンサ・ユニッ
ト１８の実行部分は、図１に示す６つの実行ユニットに
よって実現される。）
装置１０の５つのパイプライン段階に似た５つの部分に
便宜的に分割することができる。（シーケンサ・ユニッ
ト１８の実行部分は、図１に示す６つの実行ユニットに
よって実現される。）
【００２８】取出し段階では、ＩＦＡＲ４４内の仮想ア
ドレスが、順次アドレス計算回路４６、ＢＴＡＣ４８、
ＢＨＴ５０、および復号バッファ５２に転送される。Ｉ
ＦＡＲ４４からの取出しアドレスは、復号バッファ５２
で命令のアドレスを追跡するために復号バッファ５２に
よってラッチされる。
ドレスが、順次アドレス計算回路４６、ＢＴＡＣ４８、
ＢＨＴ５０、および復号バッファ５２に転送される。Ｉ
ＦＡＲ４４からの取出しアドレスは、復号バッファ５２
で命令のアドレスを追跡するために復号バッファ５２に
よってラッチされる。
【００２９】順次アドレス計算回路４６は、取出しアド
レスを生成し、それを"ＳＥＱＵＥＮＴＩＡＬ ＡＤＤ
ＲＥＳＳ"としてマルチプレクサ４０に転送する。順次
アドレス計算回路４６は、現マシン・サイクルで取り出
した複数の命令をＩＦＡＲ４４の内容に追加することに
より、順次取り出しアドレスを生成する。
レスを生成し、それを"ＳＥＱＵＥＮＴＩＡＬ ＡＤＤ
ＲＥＳＳ"としてマルチプレクサ４０に転送する。順次
アドレス計算回路４６は、現マシン・サイクルで取り出
した複数の命令をＩＦＡＲ４４の内容に追加することに
より、順次取り出しアドレスを生成する。
【００３０】ＢＴＡＣ４８は、"ＢＴＡＣ ＡＤＤＲＥ
ＳＳ"として取出しアドレスを生成することもあり、そ
のような場合には、そのアドレスをマルチプレクサ４０
に転送する。ＢＴＡＣ４８は、完全連想内容アドレス可
能記憶装置（fully associative content addressable
memory：ＣＡＭ）アレイである。ＢＴＡＣ４８は複数の
３０ビット・ターゲット・アドレスを格納する。各ター
ゲット・アドレスは、２９ビット・アドレス・タグと、
有効ビットとに関連付けられている。ＢＴＡＣ４８は、
現取出しアドレスの最上位の２９ビットと格納されてい
るそれぞれのタグとを比較する。取出しアドレスのビッ
トが格納済み有効タグと一致すると、ＢＴＡＣ４８は、
対応する格納済みターゲット・アドレスをマルチプレク
サ４０に出力する。この場合、ＢＴＡＣ４８は、制御信
号ＨＩＴ／ＭＩＳＳもアサートする。また、ＢＴＡＣ４
８は、後でパイプラインで使用するために、予測された
ターゲット・アドレスとＨＩＴ／ＭＩＳＳ信号を復号バ
ッファ５２に転送する。
ＳＳ"として取出しアドレスを生成することもあり、そ
のような場合には、そのアドレスをマルチプレクサ４０
に転送する。ＢＴＡＣ４８は、完全連想内容アドレス可
能記憶装置（fully associative content addressable
memory：ＣＡＭ）アレイである。ＢＴＡＣ４８は複数の
３０ビット・ターゲット・アドレスを格納する。各ター
ゲット・アドレスは、２９ビット・アドレス・タグと、
有効ビットとに関連付けられている。ＢＴＡＣ４８は、
現取出しアドレスの最上位の２９ビットと格納されてい
るそれぞれのタグとを比較する。取出しアドレスのビッ
トが格納済み有効タグと一致すると、ＢＴＡＣ４８は、
対応する格納済みターゲット・アドレスをマルチプレク
サ４０に出力する。この場合、ＢＴＡＣ４８は、制御信
号ＨＩＴ／ＭＩＳＳもアサートする。また、ＢＴＡＣ４
８は、後でパイプラインで使用するために、予測された
ターゲット・アドレスとＨＩＴ／ＭＩＳＳ信号を復号バ
ッファ５２に転送する。
【００３１】ブランチ・ユニット２０は、それぞれの実
行段階中にＢＴＡＣ４８への項目の追加、削除、および
更新を行う。ブランチ・ユニット２０が項目の追加を示
している（ブランチを行う）場合、ＢＴＡＣ４８の探索
が行われる。その項目がすでにＢＴＡＣ４８内にある場
合、そのアドレス情報が更新される。ブランチ・ターゲ
ット情報用にレジスタを使用するブランチがＢＴＡＣ４
８内に間違った情報を置き込んでいる可能性があるの
で、この操作は有益である。その項目がＢＴＡＣ４８内
にない場合、ブランチ・ユニット２０はそれをＢＴＡＣ
４８に追加し、別の項目を置換する。ブランチ・ユニッ
ト２０が項目の削除を示している（ブランチを行わな
い）場合、ＢＴＡＣ４８の探索が行われ、一致する項目
（ある場合）が無効になる。ＢＴＡＣ４８は、上記の実
行段階操作と前述の取出し段階操作を容易にするため、
２つの読取りポートと１つの書込みポートを有する。図
４および図５は、ブランチ・ユニット２０がＢＴＡＣ４
８とＢＨＴ５０を更新する方法を示している。
行段階中にＢＴＡＣ４８への項目の追加、削除、および
更新を行う。ブランチ・ユニット２０が項目の追加を示
している（ブランチを行う）場合、ＢＴＡＣ４８の探索
が行われる。その項目がすでにＢＴＡＣ４８内にある場
合、そのアドレス情報が更新される。ブランチ・ターゲ
ット情報用にレジスタを使用するブランチがＢＴＡＣ４
８内に間違った情報を置き込んでいる可能性があるの
で、この操作は有益である。その項目がＢＴＡＣ４８内
にない場合、ブランチ・ユニット２０はそれをＢＴＡＣ
４８に追加し、別の項目を置換する。ブランチ・ユニッ
ト２０が項目の削除を示している（ブランチを行わな
い）場合、ＢＴＡＣ４８の探索が行われ、一致する項目
（ある場合）が無効になる。ＢＴＡＣ４８は、上記の実
行段階操作と前述の取出し段階操作を容易にするため、
２つの読取りポートと１つの書込みポートを有する。図
４および図５は、ブランチ・ユニット２０がＢＴＡＣ４
８とＢＨＴ５０を更新する方法を示している。
【００３２】ＢＨＴ５０は、最近検出した５１２通りの
ブランチ命令について２ビットのブランチ履歴状態を管
理する、直接マッピング式ランダム・アクセス・メモリ
（ＲＡＭ）アレイである。それぞれの項目には、４通り
の状態を符号化するための２つのビットが格納されてい
る。ＢＨＴ５０には、ＩＦＡＲ４４からの取出しアドレ
ス・ビットのサブセットによって索引が付けられる。現
取出しアドレスのマッピング先である項目の最新値は、
ＢＨＴ５０から読み取られ、復号バッファ５２でラッチ
される。ブランチ・ユニット２０は、以下に説明する通
り、実行段階でＢＨＴ５０の各項目を更新する。ＢＨＴ
５０は、上記の実行段階操作と前述の取出し段階操作を
容易にするため、１つの読取りポートと１つの書込みポ
ートを有する。
ブランチ命令について２ビットのブランチ履歴状態を管
理する、直接マッピング式ランダム・アクセス・メモリ
（ＲＡＭ）アレイである。それぞれの項目には、４通り
の状態を符号化するための２つのビットが格納されてい
る。ＢＨＴ５０には、ＩＦＡＲ４４からの取出しアドレ
ス・ビットのサブセットによって索引が付けられる。現
取出しアドレスのマッピング先である項目の最新値は、
ＢＨＴ５０から読み取られ、復号バッファ５２でラッチ
される。ブランチ・ユニット２０は、以下に説明する通
り、実行段階でＢＨＴ５０の各項目を更新する。ＢＨＴ
５０は、上記の実行段階操作と前述の取出し段階操作を
容易にするため、１つの読取りポートと１つの書込みポ
ートを有する。
【００３３】データ処理装置１０は、条件レジスタ３９
の１つまたは複数のビットの値に基づくブランチ命令を
予測するために動的ブランチ予測方法を使用する。Ｐｏ
ｗｅｒＰＣアーキテクチャでは、他の命令が、ブランチ
命令実行の前兆として条件レジスタ３９の全ビットを変
更する場合もある。動的ブランチ予測方法によると、同
じブランチ命令が以前に発生したか発生しなかったかに
よって、ブランチ命令が実行されたり実行されなかった
りする可能性が強い。このため、各ブランチ命令の履歴
を管理することで、ブランチ命令が実行されるか実行さ
れないかを予測することが可能になる。特定のブランチ
命令の復号段階中に、そのブランチが行われるものとし
て予測されるか行われないものとして予測されるかは、
その特定のブランチ命令の状態によって決まる。図示の
実施例のブランチ状態モデルは、ＳＴＲＯＮＧ−ＮＯＴ
−ＴＡＫＥＮ、ＷＥＡＫ−ＮＯＴ−ＴＡＫＥＮ、ＷＥＡ
Ｋ−ＴＡＫＥＮ、ＳＴＲＯＮＧ−ＴＡＫＥＮの４状態モ
デルである。シーケンサ・ユニット１８は、命令のブラ
ンチ状態がＳＴＲＯＮＧ−ＮＯＴ−ＴＡＫＥＮまたはＷ
ＥＡＫ−ＮＯＴ−ＴＡＫＥＮに対応する場合、ブランチ
は行われないと予測する。また、シーケンサ・ユニット
１８は、命令のブランチ状態がＳＴＲＯＮＧ−ＴＡＫＥ
ＮまたはＷＥＡＫ−ＴＡＫＥＮに対応する場合、ブラン
チは行われると予測する。ブランチ・ユニット２０はＢ
ＨＴ５０の各項目の状態を更新する。また、ブランチ・
ユニット２０は、ＢＨＴ項目の現状態と実行中のブラン
チの方向に関する情報を使用して、実行中のブランチ命
令に対応するＢＨＴ項目の次の状態を計算する。シーケ
ンサ・ユニット１８がブランチ命令を誤って予測する
と、ブランチ・ユニット２０は、ＢＨＴ５０内の対応す
る項目を任意のＳＴＲＯＮＧ状態から同じＷＥＡＫ状態
へ、または任意のＷＥＡＫ状態から反対のＷＥＡＫ状態
へ更新する。これに対して、シーケンサ・ユニット１８
がブランチ命令を正しく予測すると、ブランチ・ユニッ
ト２０は、ＢＨＴ５０内の対応する項目を任意のＷＥＡ
Ｋ状態から同じＳＴＲＯＮＧ状態へ、または任意のＳＴ
ＲＯＮＧ状態から同じＳＴＲＯＮＧ状態へ更新する。
の１つまたは複数のビットの値に基づくブランチ命令を
予測するために動的ブランチ予測方法を使用する。Ｐｏ
ｗｅｒＰＣアーキテクチャでは、他の命令が、ブランチ
命令実行の前兆として条件レジスタ３９の全ビットを変
更する場合もある。動的ブランチ予測方法によると、同
じブランチ命令が以前に発生したか発生しなかったかに
よって、ブランチ命令が実行されたり実行されなかった
りする可能性が強い。このため、各ブランチ命令の履歴
を管理することで、ブランチ命令が実行されるか実行さ
れないかを予測することが可能になる。特定のブランチ
命令の復号段階中に、そのブランチが行われるものとし
て予測されるか行われないものとして予測されるかは、
その特定のブランチ命令の状態によって決まる。図示の
実施例のブランチ状態モデルは、ＳＴＲＯＮＧ−ＮＯＴ
−ＴＡＫＥＮ、ＷＥＡＫ−ＮＯＴ−ＴＡＫＥＮ、ＷＥＡ
Ｋ−ＴＡＫＥＮ、ＳＴＲＯＮＧ−ＴＡＫＥＮの４状態モ
デルである。シーケンサ・ユニット１８は、命令のブラ
ンチ状態がＳＴＲＯＮＧ−ＮＯＴ−ＴＡＫＥＮまたはＷ
ＥＡＫ−ＮＯＴ−ＴＡＫＥＮに対応する場合、ブランチ
は行われないと予測する。また、シーケンサ・ユニット
１８は、命令のブランチ状態がＳＴＲＯＮＧ−ＴＡＫＥ
ＮまたはＷＥＡＫ−ＴＡＫＥＮに対応する場合、ブラン
チは行われると予測する。ブランチ・ユニット２０はＢ
ＨＴ５０の各項目の状態を更新する。また、ブランチ・
ユニット２０は、ＢＨＴ項目の現状態と実行中のブラン
チの方向に関する情報を使用して、実行中のブランチ命
令に対応するＢＨＴ項目の次の状態を計算する。シーケ
ンサ・ユニット１８がブランチ命令を誤って予測する
と、ブランチ・ユニット２０は、ＢＨＴ５０内の対応す
る項目を任意のＳＴＲＯＮＧ状態から同じＷＥＡＫ状態
へ、または任意のＷＥＡＫ状態から反対のＷＥＡＫ状態
へ更新する。これに対して、シーケンサ・ユニット１８
がブランチ命令を正しく予測すると、ブランチ・ユニッ
ト２０は、ＢＨＴ５０内の対応する項目を任意のＷＥＡ
Ｋ状態から同じＳＴＲＯＮＧ状態へ、または任意のＳＴ
ＲＯＮＧ状態から同じＳＴＲＯＮＧ状態へ更新する。
【００３４】復号段階では、復号バッファ５２が復号予
測ユニット５４に命令、アドレス、および制御情報を提
供する。復号バッファ５２は、命令復号器５６に命令を
提供する。タスク指名バッファ５８は、復号バッファ５
２からの命令、アドレス、および制御情報と、命令復号
器５６からの命令復号情報をラッチする。復号予測ユニ
ット５４は、マルチプレクサ４０に"ＤＥＣＯＤＥ Ａ
ＤＤＲＥＳＳ"として復号段階取出しアドレスを提供す
る。また、復号予測ユニット５４は、無条件ブランチ命
令を予測し、条件レジスタ３９内の１つまたは複数のビ
ットに基づいてブランチ命令を予測する。復号予測ユニ
ット５４による無条件ブランチ命令の予測は、その命令
の存在を復号し、ブランチ命令に応じて適切な取出しア
ドレスを決定することによって行う。条件レジスタ３９
内の１つまたは複数のビットに基づく復号予測ユニット
５４によるブランチ命令の予測は、ＢＨＴ５０の内容を
復号することによって行う。前述の通り、復号されたブ
ランチ命令の取出しアドレスに対応するＢＨＴ５０内の
項目によって、ブランチ命令が実行されるか実行されな
いかが決まる。ブランチ命令自体は、ターゲット・アド
レスを判定する。
測ユニット５４に命令、アドレス、および制御情報を提
供する。復号バッファ５２は、命令復号器５６に命令を
提供する。タスク指名バッファ５８は、復号バッファ５
２からの命令、アドレス、および制御情報と、命令復号
器５６からの命令復号情報をラッチする。復号予測ユニ
ット５４は、マルチプレクサ４０に"ＤＥＣＯＤＥ Ａ
ＤＤＲＥＳＳ"として復号段階取出しアドレスを提供す
る。また、復号予測ユニット５４は、無条件ブランチ命
令を予測し、条件レジスタ３９内の１つまたは複数のビ
ットに基づいてブランチ命令を予測する。復号予測ユニ
ット５４による無条件ブランチ命令の予測は、その命令
の存在を復号し、ブランチ命令に応じて適切な取出しア
ドレスを決定することによって行う。条件レジスタ３９
内の１つまたは複数のビットに基づく復号予測ユニット
５４によるブランチ命令の予測は、ＢＨＴ５０の内容を
復号することによって行う。前述の通り、復号されたブ
ランチ命令の取出しアドレスに対応するＢＨＴ５０内の
項目によって、ブランチ命令が実行されるか実行されな
いかが決まる。ブランチ命令自体は、ターゲット・アド
レスを判定する。
【００３５】タスク指名段階では、タスク指名バッファ
５８がタスク指名ユニット６０に命令および制御情報を
供給する。タスク指名ユニット６０は、これらの命令に
関する資源割振りと競合検査を行い、可能ならば、適切
な実行ユニットに命令と制御情報を送る。タスク指名ユ
ニット６０は、完了ユニット６２にも制御情報を送る。
５８がタスク指名ユニット６０に命令および制御情報を
供給する。タスク指名ユニット６０は、これらの命令に
関する資源割振りと競合検査を行い、可能ならば、適切
な実行ユニットに命令と制御情報を送る。タスク指名ユ
ニット６０は、完了ユニット６２にも制御情報を送る。
【００３６】タスク指名ユニット６０は、"ＤＩＳＰＡ
ＴＣＨ ＡＤＤＲＥＳＳ"として取出しアドレスをマル
チプレクサ４０に提供する。タスク指名ユニット６０
は、カウンタ・レジスタ３７の初期値に基づいてブラン
チ命令を予測する。実行段階ではブランチ・ユニット２
０がカウンタ・レジスタ３７の値を使用して各ブランチ
命令を解決することに留意されたい。ＰｏｗｅｒＰＣア
ーキテクチャでは、カウンタ・レジスタ３７にループの
反復回数を表す値を便宜的にロードすることができ、ル
ープ出口条件を提供するために１回の反復ごとにカウン
タ・レジスタ３７を減らすことができる。タスク指名ユ
ニット６０は、タスク指名段階中にカウンタ・レジスタ
３７の値を考慮して、特定のブランチ命令の命令コード
に応じてブランチを行うか行わないかを予測する（カウ
ンタ・レジスタが０であればブランチするなど）。カウ
ンタ・レジスタ３７と条件レジスタ３９との組合せを使
用するブランチは、タスク指名段階で予測される。タス
ク指名ユニット６０によるこのようなブランチ命令の予
測は、条件レジスタ３９によって指定される条件が満た
されているものと想定し、タスク指名段階中にカウンタ
・レジスタ３７の値を使用することにより行う。
ＴＣＨ ＡＤＤＲＥＳＳ"として取出しアドレスをマル
チプレクサ４０に提供する。タスク指名ユニット６０
は、カウンタ・レジスタ３７の初期値に基づいてブラン
チ命令を予測する。実行段階ではブランチ・ユニット２
０がカウンタ・レジスタ３７の値を使用して各ブランチ
命令を解決することに留意されたい。ＰｏｗｅｒＰＣア
ーキテクチャでは、カウンタ・レジスタ３７にループの
反復回数を表す値を便宜的にロードすることができ、ル
ープ出口条件を提供するために１回の反復ごとにカウン
タ・レジスタ３７を減らすことができる。タスク指名ユ
ニット６０は、タスク指名段階中にカウンタ・レジスタ
３７の値を考慮して、特定のブランチ命令の命令コード
に応じてブランチを行うか行わないかを予測する（カウ
ンタ・レジスタが０であればブランチするなど）。カウ
ンタ・レジスタ３７と条件レジスタ３９との組合せを使
用するブランチは、タスク指名段階で予測される。タス
ク指名ユニット６０によるこのようなブランチ命令の予
測は、条件レジスタ３９によって指定される条件が満た
されているものと想定し、タスク指名段階中にカウンタ
・レジスタ３７の値を使用することにより行う。
【００３７】タスク指名ユニット６０は、シーケンサ・
ユニット１８がファントム・ブランチを検出したと判定
した場合、ＢＴＡＣ４８に対してＢＴＡＣ ＦＬＵＳＨ
制御信号をアサートする。特定の命令がＢＴＡＣ４８に
予測ターゲットを置いた（ＢＴＡＣ４８がＨＩＴ／ＭＩ
ＳＳをアサートした）ことが制御情報によって示されて
いるが、その特定の命令がブランチ命令ではない場合、
タスク指名ユニット６０はＢＴＡＣ ＦＬＵＳＨをアサ
ートする。ＢＴＡＣ ＦＬＵＳＨをアサートすると、Ｂ
ＴＡＣ４８内のすべての項目が無効になる。次に、タス
ク指名ユニット６０は、順次アドレス計算回路４６によ
る出力として、ＤＩＳＰＡＴＣＨ ＡＤＤＲＥＳＳを介
してマルチプレクサ４０に同じ順次アドレスを出力す
る。ＢＴＡＣ項目は前のコンテキストからのものである
可能性があり、そのため、もはや有益ではなくなってい
るので、タスク指名ユニット６０はＢＴＡＣ４８を無効
にする。「ファントム・ブランチ」が発生するたびに、
シーケンサ・ユニット１８は、ファントム・パスに沿っ
て命令を取り出し、複数サイクルを浪費する。ＢＴＡＣ
のフラッシュは、この現象と、近い将来に発生する他の
多くの「ファントム・ブランチ」を防止するものであ
る。
ユニット１８がファントム・ブランチを検出したと判定
した場合、ＢＴＡＣ４８に対してＢＴＡＣ ＦＬＵＳＨ
制御信号をアサートする。特定の命令がＢＴＡＣ４８に
予測ターゲットを置いた（ＢＴＡＣ４８がＨＩＴ／ＭＩ
ＳＳをアサートした）ことが制御情報によって示されて
いるが、その特定の命令がブランチ命令ではない場合、
タスク指名ユニット６０はＢＴＡＣ ＦＬＵＳＨをアサ
ートする。ＢＴＡＣ ＦＬＵＳＨをアサートすると、Ｂ
ＴＡＣ４８内のすべての項目が無効になる。次に、タス
ク指名ユニット６０は、順次アドレス計算回路４６によ
る出力として、ＤＩＳＰＡＴＣＨ ＡＤＤＲＥＳＳを介
してマルチプレクサ４０に同じ順次アドレスを出力す
る。ＢＴＡＣ項目は前のコンテキストからのものである
可能性があり、そのため、もはや有益ではなくなってい
るので、タスク指名ユニット６０はＢＴＡＣ４８を無効
にする。「ファントム・ブランチ」が発生するたびに、
シーケンサ・ユニット１８は、ファントム・パスに沿っ
て命令を取り出し、複数サイクルを浪費する。ＢＴＡＣ
のフラッシュは、この現象と、近い将来に発生する他の
多くの「ファントム・ブランチ」を防止するものであ
る。
【００３８】ブランチ命令の実行段階の開始時に、ブラ
ンチ・ユニット２０は、取出しアドレスの基礎となるブ
ランチ条件の実際の値を把握している。通常、この条件
は、カウンタ・レジスタ３７の値と条件レジスタ３９内
の１ビットを組み合わせたものである。この時点では、
すべてのブランチに対する最終解決が可能である。ブラ
ンチ・ユニット２０は、その計算結果である「ＥＸＥＣ
ＵＴＩＯＮ ＡＤＤＲＥＳＳ」を反映して、マルチプレ
クサ４０に取出しアドレスを供給する。各種の実行ユニ
ットが実行段階中に完了ユニット６２に対して様々な制
御情報を供給する。
ンチ・ユニット２０は、取出しアドレスの基礎となるブ
ランチ条件の実際の値を把握している。通常、この条件
は、カウンタ・レジスタ３７の値と条件レジスタ３９内
の１ビットを組み合わせたものである。この時点では、
すべてのブランチに対する最終解決が可能である。ブラ
ンチ・ユニット２０は、その計算結果である「ＥＸＥＣ
ＵＴＩＯＮ ＡＤＤＲＥＳＳ」を反映して、マルチプレ
クサ４０に取出しアドレスを供給する。各種の実行ユニ
ットが実行段階中に完了ユニット６２に対して様々な制
御情報を供給する。
【００３９】完了段階では、完了ユニット６２がアーキ
テクチャ・マシン状態を更新する。何らかの実行ユニッ
トからの割込みが発生した場合、完了ユニット６２は、
「ＩＮＴＥＲＲＵＰＴ ＡＤＤＲＥＳＳ」として取出し
アドレスを提供する。割込み条件を有する命令がいつで
も完了できる状態になると、完了ユニット６２はＩＮＴ
ＥＲＲＵＰＴ ＡＤＤＲＥＳＳを出力する。通常、ソフ
トウェアによって割込みが処理された後、割込み条件の
原因となった命令の次の命令から実行を再開するため
に、割込みからの復帰が実行される。また、完了ユニッ
ト６２は、そのユニットそのものと全実行ユニットのア
ーキテクチャ状態を更新するための制御信号も提供す
る。ブランチ命令の場合、このステップでアーキテクチ
ャ・プログラム・カウンタとカウンタ・レジスタ３７が
更新される。
テクチャ・マシン状態を更新する。何らかの実行ユニッ
トからの割込みが発生した場合、完了ユニット６２は、
「ＩＮＴＥＲＲＵＰＴ ＡＤＤＲＥＳＳ」として取出し
アドレスを提供する。割込み条件を有する命令がいつで
も完了できる状態になると、完了ユニット６２はＩＮＴ
ＥＲＲＵＰＴ ＡＤＤＲＥＳＳを出力する。通常、ソフ
トウェアによって割込みが処理された後、割込み条件の
原因となった命令の次の命令から実行を再開するため
に、割込みからの復帰が実行される。また、完了ユニッ
ト６２は、そのユニットそのものと全実行ユニットのア
ーキテクチャ状態を更新するための制御信号も提供す
る。ブランチ命令の場合、このステップでアーキテクチ
ャ・プログラム・カウンタとカウンタ・レジスタ３７が
更新される。
【００４０】アドレス・セレクタ４２は、最高６つのア
ドレスのうちのどのアドレスをマルチプレクサ４０から
ＩＦＡＲ４４に出力させるかを判定する。マルチプレク
サ４０は、ＢＴＡＣ４８からＨＩＴ／ＭＩＳＳ制御信号
を、復号予測ユニット５４からＤＥＣＯＤＥ ＣＯＲＲ
ＥＣＴＩＯＮ制御信号を、タスク指名ユニット６０から
ＤＩＳＰＡＴＣＨ ＣＯＲＲＥＣＴＩＯＮ制御信号を、
ブランチ・ユニット２０からＥＸＥＣＵＴＩＯＮ ＣＯ
ＲＲＥＣＴＩＯＮ制御信号を、完了ユニット６２からＩ
ＮＴＥＲＲＵＰＴ制御信号を、それぞれ受け取る。各制
御信号のソースは、前のパイプライン段階中に生成され
た取出しアドレスとは異なる取出しアドレス、すなわち
訂正済み取出しアドレスを生成する場合に、その制御信
号をアサートする。一般に、パイプラインの各段階は、
ブランチを解決するか、または前の段階（複数も可）よ
り統計的に正確なブランチ方向の予測を行う。このた
め、パイプラインの後続段階は、訂正については前の段
階より優先される。取出し段階の場合、ＢＴＡＣ４８の
出力は順次アドレス計算回路４６の出力より優先され
る。その後、取出しアドレスを訂正するたびに、これに
対応するブランチ命令以降のパイプライン内のすべての
命令が無効になる。たとえば、ブランチ・ユニット２０
が前の取出しアドレスを訂正した場合、復号段階の取出
しアドレス（直後のブランチ命令のもの）は無関係にな
る。この場合、復号段階の取出しアドレスの基礎となる
のは、取り出されないはずのブランチ命令である。
ドレスのうちのどのアドレスをマルチプレクサ４０から
ＩＦＡＲ４４に出力させるかを判定する。マルチプレク
サ４０は、ＢＴＡＣ４８からＨＩＴ／ＭＩＳＳ制御信号
を、復号予測ユニット５４からＤＥＣＯＤＥ ＣＯＲＲ
ＥＣＴＩＯＮ制御信号を、タスク指名ユニット６０から
ＤＩＳＰＡＴＣＨ ＣＯＲＲＥＣＴＩＯＮ制御信号を、
ブランチ・ユニット２０からＥＸＥＣＵＴＩＯＮ ＣＯ
ＲＲＥＣＴＩＯＮ制御信号を、完了ユニット６２からＩ
ＮＴＥＲＲＵＰＴ制御信号を、それぞれ受け取る。各制
御信号のソースは、前のパイプライン段階中に生成され
た取出しアドレスとは異なる取出しアドレス、すなわち
訂正済み取出しアドレスを生成する場合に、その制御信
号をアサートする。一般に、パイプラインの各段階は、
ブランチを解決するか、または前の段階（複数も可）よ
り統計的に正確なブランチ方向の予測を行う。このた
め、パイプラインの後続段階は、訂正については前の段
階より優先される。取出し段階の場合、ＢＴＡＣ４８の
出力は順次アドレス計算回路４６の出力より優先され
る。その後、取出しアドレスを訂正するたびに、これに
対応するブランチ命令以降のパイプライン内のすべての
命令が無効になる。たとえば、ブランチ・ユニット２０
が前の取出しアドレスを訂正した場合、復号段階の取出
しアドレス（直後のブランチ命令のもの）は無関係にな
る。この場合、復号段階の取出しアドレスの基礎となる
のは、取り出されないはずのブランチ命令である。
【００４１】図４は、図１に示すブランチ・ユニット２
０がＢＴＡＣ４８を更新する方法を示す流れ図６６であ
る。ＰｏｗｅｒＰＣアーキテクチャによると、ブランチ
・ユニット２０は、無条件ブランチ、条件レジスタ３９
に基づく条件付きブランチ、カウンタ・レジスタ３７に
基づく条件付きブランチ、カウンタ・レジスタ３７およ
び条件レジスタ３９に基づく条件付きブランチという４
通りのクラスのブランチ命令を実行する。無条件ブラン
チ命令は、復号段階中にその命令の復号に基づいて予測
（解決）される。条件レジスタ３９に基づく条件付きブ
ランチ命令は、ＢＨＴ５０からの履歴ビットを使用し
て、復号段階中に予測される。カウンタ・レジスタ３７
に基づく条件付きブランチ命令と、カウンタ・レジスタ
３７および条件レジスタ３９の組合せに基づく条件付き
ブランチ命令は、タスク指名段階中に予測される。上記
の後者の命令では、減分されたカウンタ・レジスタ３７
の値を使用し、条件レジスタ３９のすべての条件が満た
されているものと想定する。
０がＢＴＡＣ４８を更新する方法を示す流れ図６６であ
る。ＰｏｗｅｒＰＣアーキテクチャによると、ブランチ
・ユニット２０は、無条件ブランチ、条件レジスタ３９
に基づく条件付きブランチ、カウンタ・レジスタ３７に
基づく条件付きブランチ、カウンタ・レジスタ３７およ
び条件レジスタ３９に基づく条件付きブランチという４
通りのクラスのブランチ命令を実行する。無条件ブラン
チ命令は、復号段階中にその命令の復号に基づいて予測
（解決）される。条件レジスタ３９に基づく条件付きブ
ランチ命令は、ＢＨＴ５０からの履歴ビットを使用し
て、復号段階中に予測される。カウンタ・レジスタ３７
に基づく条件付きブランチ命令と、カウンタ・レジスタ
３７および条件レジスタ３９の組合せに基づく条件付き
ブランチ命令は、タスク指名段階中に予測される。上記
の後者の命令では、減分されたカウンタ・レジスタ３７
の値を使用し、条件レジスタ３９のすべての条件が満た
されているものと想定する。
【００４２】引き続き図４を参照して説明すると、ブラ
ンチ・ユニット２０は、それが実行する各ブランチ命令
ごとに新しい取出しアドレスを計算する（ステップ６
８）。ブランチ・ユニット２０は、ブランチ命令の命令
コードと、カウンタ・レジスタ３７および条件レジスタ
３９の内容に応じて、そのユニットが同じ命令パスに沿
って続行する（ブランチを行わない）かどうか、または
そのユニットが新しい命令ストリームにジャンプする
（ブランチを行う）かどうかを解決する。ブランチ・ユ
ニット２０は、ブランチ命令のアドレス指定形式に従っ
て、実行するブランチの取出しアドレスを計算する。
ンチ・ユニット２０は、それが実行する各ブランチ命令
ごとに新しい取出しアドレスを計算する（ステップ６
８）。ブランチ・ユニット２０は、ブランチ命令の命令
コードと、カウンタ・レジスタ３７および条件レジスタ
３９の内容に応じて、そのユニットが同じ命令パスに沿
って続行する（ブランチを行わない）かどうか、または
そのユニットが新しい命令ストリームにジャンプする
（ブランチを行う）かどうかを解決する。ブランチ・ユ
ニット２０は、ブランチ命令のアドレス指定形式に従っ
て、実行するブランチの取出しアドレスを計算する。
【００４３】ブランチ・ユニット２０は、無条件ブラン
チ、カウンタ・レジスタ３７が０の場合のブランチ、カ
ウンタ・レジスタ３７が０でない場合のブランチ、条件
レジスタ３９が真の場合のブランチ、条件レジスタ３９
が偽の場合のブランチ、条件レジスタ３９が真でカウン
タ・レジスタ３７が０の場合のブランチ、条件レジスタ
３９が偽でカウンタ・レジスタ３７が０の場合のブラン
チ、条件レジスタ３９が真でカウンタ・レジスタ３７が
０でない場合のブランチ、または条件レジスタ３９が偽
でカウンタ・レジスタ３７が０でない場合のブランチと
いうそれぞれのブランチ命令の命令コードの定義された
先行条件に応じて、それぞれのブランチを行うかどうか
を予測する。
チ、カウンタ・レジスタ３７が０の場合のブランチ、カ
ウンタ・レジスタ３７が０でない場合のブランチ、条件
レジスタ３９が真の場合のブランチ、条件レジスタ３９
が偽の場合のブランチ、条件レジスタ３９が真でカウン
タ・レジスタ３７が０の場合のブランチ、条件レジスタ
３９が偽でカウンタ・レジスタ３７が０の場合のブラン
チ、条件レジスタ３９が真でカウンタ・レジスタ３７が
０でない場合のブランチ、または条件レジスタ３９が偽
でカウンタ・レジスタ３７が０でない場合のブランチと
いうそれぞれのブランチ命令の命令コードの定義された
先行条件に応じて、それぞれのブランチを行うかどうか
を予測する。
【００４４】ブランチ・ユニット２０は、新しい取出し
アドレス用として、順次アドレス、絶対ターゲット・ア
ドレス、オフセット・ターゲット・アドレス、カウンタ
・レジスタ３７の内容、およびリンク・レジスタ（図示
せず）の内容の５通りのアドレスのうちの１つを出力す
る。ブランチ・ユニット２０による順次アドレスの計算
は、ブランチ命令の取出しアドレスに命令ワードのサイ
ズ（バイト、ハーフワードなど）を加算することで行
う。ブランチ・ユニット２０による絶対ターゲット・ア
ドレスの計算は、６つの０、ブランチ命令内の埋込みオ
ペランド、および２つの０を（最上位ビットから最下位
ビットへ）連結することで行う。ブランチ・ユニット２
０によるオフセット・ターゲット・アドレスの計算は、
埋込みオペランドとブランチの取出しアドレスを加算す
ることで行う。ブランチが行われないものとして解決さ
れた場合、ブランチ・ユニット２０は順次アドレスを選
択する。また、ブランチが行われるものとして解決され
た場合は、ブランチ・ユニット２０は、絶対ターゲット
・アドレス、オフセット・ターゲット・アドレス、カウ
ンタ・レジスタ３７の内容、またはリンク・レジスタの
内容のいずれか１つを選択する。４通りの可能な値のう
ちの特定の値を選択する場合、ブランチ・ユニット２０
は、ブランチ命令のアドレス指定形式に応じて選択す
る。
アドレス用として、順次アドレス、絶対ターゲット・ア
ドレス、オフセット・ターゲット・アドレス、カウンタ
・レジスタ３７の内容、およびリンク・レジスタ（図示
せず）の内容の５通りのアドレスのうちの１つを出力す
る。ブランチ・ユニット２０による順次アドレスの計算
は、ブランチ命令の取出しアドレスに命令ワードのサイ
ズ（バイト、ハーフワードなど）を加算することで行
う。ブランチ・ユニット２０による絶対ターゲット・ア
ドレスの計算は、６つの０、ブランチ命令内の埋込みオ
ペランド、および２つの０を（最上位ビットから最下位
ビットへ）連結することで行う。ブランチ・ユニット２
０によるオフセット・ターゲット・アドレスの計算は、
埋込みオペランドとブランチの取出しアドレスを加算す
ることで行う。ブランチが行われないものとして解決さ
れた場合、ブランチ・ユニット２０は順次アドレスを選
択する。また、ブランチが行われるものとして解決され
た場合は、ブランチ・ユニット２０は、絶対ターゲット
・アドレス、オフセット・ターゲット・アドレス、カウ
ンタ・レジスタ３７の内容、またはリンク・レジスタの
内容のいずれか１つを選択する。４通りの可能な値のう
ちの特定の値を選択する場合、ブランチ・ユニット２０
は、ブランチ命令のアドレス指定形式に応じて選択す
る。
【００４５】次に、ブランチ・ユニット２０は、そのユ
ニットが次にブランチ命令を実行するときに同じブラン
チ命令を予測する方法を決定する（ステップ７０）。ス
テップ７０については、図５に関連してさらに詳細に説
明する。次に、ブランチ・ユニット２０は、ブランチ命
令に対応する取出しアドレスとターゲット・アドレスの
対をＢＴＡＣ４８から削除する（ステップ７２）か、あ
るいはブランチ命令に対応する取出しアドレスとターゲ
ット・アドレスの対をＢＴＡＣ４８に追加する（ステッ
プ７４）。
ニットが次にブランチ命令を実行するときに同じブラン
チ命令を予測する方法を決定する（ステップ７０）。ス
テップ７０については、図５に関連してさらに詳細に説
明する。次に、ブランチ・ユニット２０は、ブランチ命
令に対応する取出しアドレスとターゲット・アドレスの
対をＢＴＡＣ４８から削除する（ステップ７２）か、あ
るいはブランチ命令に対応する取出しアドレスとターゲ
ット・アドレスの対をＢＴＡＣ４８に追加する（ステッ
プ７４）。
【００４６】図５は、図４に示すステップ７０の流れ図
である。ブランチ・ユニット２０はまず、それが実行中
のブランチ命令が無条件ブランチ命令かどうかを判定す
る（ステップ７６）。ブランチ・ユニット２０が実行中
のブランチ命令が無条件ブランチ命令であれば、ブラン
チ・ユニット２０は、次にその命令を実行するときにブ
ランチ命令を実行すると予測する（実際に認識する）。
この場合、ブランチ・ユニット２０は、ブランチ命令の
取出しアドレスと、ステップ６８でそのユニットが計算
したターゲット・アドレスをＢＴＡＣ４８に追加する。
ブランチ・ユニット２０が実行中のブランチ命令が無条
件ブランチ命令でなければ、ブランチ・ユニット２０は
引き続き、そのユニットがどのタイプのブランチ命令を
実行したかを判定する。
である。ブランチ・ユニット２０はまず、それが実行中
のブランチ命令が無条件ブランチ命令かどうかを判定す
る（ステップ７６）。ブランチ・ユニット２０が実行中
のブランチ命令が無条件ブランチ命令であれば、ブラン
チ・ユニット２０は、次にその命令を実行するときにブ
ランチ命令を実行すると予測する（実際に認識する）。
この場合、ブランチ・ユニット２０は、ブランチ命令の
取出しアドレスと、ステップ６８でそのユニットが計算
したターゲット・アドレスをＢＴＡＣ４８に追加する。
ブランチ・ユニット２０が実行中のブランチ命令が無条
件ブランチ命令でなければ、ブランチ・ユニット２０は
引き続き、そのユニットがどのタイプのブランチ命令を
実行したかを判定する。
【００４７】ブランチ・ユニット２０は次に、それが実
行中のブランチ命令が条件付きブランチ命令かどうかを
判定する（ステップ７８）。前述の通り、条件付きブラ
ンチ命令は、条件レジスタ３９内の１つまたは複数のビ
ットによって決まる。また、条件付きブランチ命令は、
条件付きブランチ命令の取出しアドレスに対応してＢＨ
Ｔ５０に格納されている値に応じて、実行されるものま
たは実行されないものとして予測される。ブランチ・ユ
ニット２０が実行中のブランチ命令が条件付きブランチ
命令であれば、ブランチ・ユニット２０はＢＨＴ５０用
として新しいブランチ状態を計算する（ステップ８
０）。また、ブランチ・ユニット２０は、この新しいブ
ランチ状態をＢＨＴ５０に書き込む（ステップ８０）。
次に、ブランチ・ユニット２０は、新しいブランチ状態
がＳＴＲＯＮＧ−ＴＡＫＥＮまたはＷＥＡＫ−ＴＡＫＥ
Ｎかどうかを判定する（ステップ８２）。いずれの場合
も、条件付きブランチ命令は、次にデータ処理装置１０
がこの条件付きブランチ命令を実行するときに行われる
ものとして予測される。このため、ブランチ・ユニット
２０は、ブランチ命令の取出しアドレスと、ステップ６
８で計算したターゲット・アドレスをＢＴＡＣ４８に追
加する。ＳＴＲＯＮＧ−ＮＯＴ−ＴＡＫＥＮまたはＷＥ
ＡＫ−ＮＯＴ−ＴＡＫＥＮに対応するブランチ状態を有
する条件付きブランチ命令は、次にデータ処理装置１０
がこの条件付きブランチ命令を実行するときに行われな
いものとして予測される。このため、ブランチ・ユニッ
ト２０は、ブランチ命令の取出しアドレスと、ステップ
６８で計算したターゲット・アドレスをＢＴＡＣ４８か
ら削除する。
行中のブランチ命令が条件付きブランチ命令かどうかを
判定する（ステップ７８）。前述の通り、条件付きブラ
ンチ命令は、条件レジスタ３９内の１つまたは複数のビ
ットによって決まる。また、条件付きブランチ命令は、
条件付きブランチ命令の取出しアドレスに対応してＢＨ
Ｔ５０に格納されている値に応じて、実行されるものま
たは実行されないものとして予測される。ブランチ・ユ
ニット２０が実行中のブランチ命令が条件付きブランチ
命令であれば、ブランチ・ユニット２０はＢＨＴ５０用
として新しいブランチ状態を計算する（ステップ８
０）。また、ブランチ・ユニット２０は、この新しいブ
ランチ状態をＢＨＴ５０に書き込む（ステップ８０）。
次に、ブランチ・ユニット２０は、新しいブランチ状態
がＳＴＲＯＮＧ−ＴＡＫＥＮまたはＷＥＡＫ−ＴＡＫＥ
Ｎかどうかを判定する（ステップ８２）。いずれの場合
も、条件付きブランチ命令は、次にデータ処理装置１０
がこの条件付きブランチ命令を実行するときに行われる
ものとして予測される。このため、ブランチ・ユニット
２０は、ブランチ命令の取出しアドレスと、ステップ６
８で計算したターゲット・アドレスをＢＴＡＣ４８に追
加する。ＳＴＲＯＮＧ−ＮＯＴ−ＴＡＫＥＮまたはＷＥ
ＡＫ−ＮＯＴ−ＴＡＫＥＮに対応するブランチ状態を有
する条件付きブランチ命令は、次にデータ処理装置１０
がこの条件付きブランチ命令を実行するときに行われな
いものとして予測される。このため、ブランチ・ユニッ
ト２０は、ブランチ命令の取出しアドレスと、ステップ
６８で計算したターゲット・アドレスをＢＴＡＣ４８か
ら削除する。
【００４８】ブランチ・ユニット２０が実行中のブラン
チ命令が無条件ブランチ命令でも条件付きブランチ命令
でもない場合、その命令はカウンタ・レジスタ３７の値
に基づくものでなければならない。前述の通り、ブラン
チ・ユニット２０は、カウンタ・レジスタ３７の値が０
かまたは０でない場合にブランチする可能性のあるブラ
ンチ命令を実行する。したがって、ブランチ・ユニット
２０は、カウンタ・ベースのブランチ命令が、カウンタ
・レジスタ３７の値が０であるという条件でブランチす
るかどうかを判定する（ステップ８４）。
チ命令が無条件ブランチ命令でも条件付きブランチ命令
でもない場合、その命令はカウンタ・レジスタ３７の値
に基づくものでなければならない。前述の通り、ブラン
チ・ユニット２０は、カウンタ・レジスタ３７の値が０
かまたは０でない場合にブランチする可能性のあるブラ
ンチ命令を実行する。したがって、ブランチ・ユニット
２０は、カウンタ・ベースのブランチ命令が、カウンタ
・レジスタ３７の値が０であるという条件でブランチす
るかどうかを判定する（ステップ８４）。
【００４９】カウンタ・レジスタ・ベースのブランチ命
令が、カウンタ・レジスタ３７の値が０であるという条
件でブランチする場合、ブランチ・ユニット２０は、カ
ウンタ・レジスタ３７の現在値が１であるかどうかを判
定する（ステップ８６）。カウンタ・レジスタ３７の値
が１であれば、ブランチ・ユニット２０は、ブランチ命
令の取出しアドレスと、ステップ６８で計算したターゲ
ット・アドレスをＢＴＡＣ４８に追加する。また、カウ
ンタ・レジスタ３７の現在値が１でなければ、ブランチ
・ユニット２０は、ブランチ命令の取出しアドレスと、
ステップ６８で計算したターゲット・アドレスをＢＴＡ
Ｃ４８から削除する。ＰｏｗｅｒＰＣアーキテクチャで
は、各ブランチ命令の実行段階の開始時に、ブランチ・
ユニット２０がカウンタ・レジスタ３７の値を減らす。
その後、ブランチ・ユニット２０は、ブランチ解決の一
部として、カウンタ・レジスタ３７の値を検査する。し
たがって、カウンタ・レジスタ３７の現在の値が１であ
れば、次のブランチ命令によって、カウンタ・レジスタ
３７の値が０になる。ブランチ・ユニット２０は、それ
が実行中のブランチ命令が次に実行するブランチ命令に
もなると想定する。このため、カウンタ・レジスタ３７
の値が０であることというブランチ実行要件は、カウン
タの現在値が１の場合に論理的に真になる。同様に、カ
ウンタ・レジスタ３７の値が０であることというブラン
チ実行要件は、カウンタの現在値が１ではない場合に論
理的に偽になる。（あるいは、ブランチ・ユニット２０
は、次にブランチ命令を検出したときにそのブランチ命
令を実行するか実行しないかを予測する場合、カウンタ
・レジスタ３７の値が０（または１）ではないと想定す
ることもできる。統計的には、カウンタ・レジスタ３７
の値が特定の数値である確率より特定の数値ではない確
率の方が高い。）
令が、カウンタ・レジスタ３７の値が０であるという条
件でブランチする場合、ブランチ・ユニット２０は、カ
ウンタ・レジスタ３７の現在値が１であるかどうかを判
定する（ステップ８６）。カウンタ・レジスタ３７の値
が１であれば、ブランチ・ユニット２０は、ブランチ命
令の取出しアドレスと、ステップ６８で計算したターゲ
ット・アドレスをＢＴＡＣ４８に追加する。また、カウ
ンタ・レジスタ３７の現在値が１でなければ、ブランチ
・ユニット２０は、ブランチ命令の取出しアドレスと、
ステップ６８で計算したターゲット・アドレスをＢＴＡ
Ｃ４８から削除する。ＰｏｗｅｒＰＣアーキテクチャで
は、各ブランチ命令の実行段階の開始時に、ブランチ・
ユニット２０がカウンタ・レジスタ３７の値を減らす。
その後、ブランチ・ユニット２０は、ブランチ解決の一
部として、カウンタ・レジスタ３７の値を検査する。し
たがって、カウンタ・レジスタ３７の現在の値が１であ
れば、次のブランチ命令によって、カウンタ・レジスタ
３７の値が０になる。ブランチ・ユニット２０は、それ
が実行中のブランチ命令が次に実行するブランチ命令に
もなると想定する。このため、カウンタ・レジスタ３７
の値が０であることというブランチ実行要件は、カウン
タの現在値が１の場合に論理的に真になる。同様に、カ
ウンタ・レジスタ３７の値が０であることというブラン
チ実行要件は、カウンタの現在値が１ではない場合に論
理的に偽になる。（あるいは、ブランチ・ユニット２０
は、次にブランチ命令を検出したときにそのブランチ命
令を実行するか実行しないかを予測する場合、カウンタ
・レジスタ３７の値が０（または１）ではないと想定す
ることもできる。統計的には、カウンタ・レジスタ３７
の値が特定の数値である確率より特定の数値ではない確
率の方が高い。）
【００５０】カウンタ・レジスタ・ベースのブランチ命
令が、カウンタ・レジスタ３７の値が０ではないという
条件でブランチする場合、ブランチ・ユニット２０は、
カウンタ・レジスタ３７の現在値が１であるかどうかを
判定する（ステップ８８）。カウンタ・レジスタ３７の
現在値が１でない場合、ブランチ・ユニット２０は、ブ
ランチ命令の取出しアドレスと、ステップ６８で計算し
たターゲット・アドレスをＢＴＡＣ４８に追加する。カ
ウンタ・レジスタ３７の値が１であれば、ブランチ・ユ
ニット２０は、ブランチ命令の取出しアドレスと、ステ
ップ６８で計算したターゲット・アドレスをＢＴＡＣ４
８から削除する。ＰｏｗｅｒＰＣアーキテクチャでは、
各ブランチ命令の実行段階の開始時に、ブランチ・ユニ
ット２０がカウンタ・レジスタ３７の値を減らす。その
後、ブランチ・ユニット２０は、ブランチ解決の一部と
して、カウンタ・レジスタ３７の値を検査する。したが
って、カウンタ・レジスタ３７の現在の値が１であれ
ば、次のブランチ命令によって、カウンタ・レジスタ３
７の値が０になる。ブランチ・ユニット２０は、それが
実行中のブランチ命令が次に実行するブランチ命令にも
なると想定する。このため、カウンタ・レジスタ３７の
値が０でないことというブランチ実行要件は、カウンタ
の現在値が１の場合に論理的に偽になる。同様に、カウ
ンタ・レジスタ３７の値が０でないことというブランチ
実行要件は、カウンタの現在値が１ではない場合に論理
的に真になる。
令が、カウンタ・レジスタ３７の値が０ではないという
条件でブランチする場合、ブランチ・ユニット２０は、
カウンタ・レジスタ３７の現在値が１であるかどうかを
判定する（ステップ８８）。カウンタ・レジスタ３７の
現在値が１でない場合、ブランチ・ユニット２０は、ブ
ランチ命令の取出しアドレスと、ステップ６８で計算し
たターゲット・アドレスをＢＴＡＣ４８に追加する。カ
ウンタ・レジスタ３７の値が１であれば、ブランチ・ユ
ニット２０は、ブランチ命令の取出しアドレスと、ステ
ップ６８で計算したターゲット・アドレスをＢＴＡＣ４
８から削除する。ＰｏｗｅｒＰＣアーキテクチャでは、
各ブランチ命令の実行段階の開始時に、ブランチ・ユニ
ット２０がカウンタ・レジスタ３７の値を減らす。その
後、ブランチ・ユニット２０は、ブランチ解決の一部と
して、カウンタ・レジスタ３７の値を検査する。したが
って、カウンタ・レジスタ３７の現在の値が１であれ
ば、次のブランチ命令によって、カウンタ・レジスタ３
７の値が０になる。ブランチ・ユニット２０は、それが
実行中のブランチ命令が次に実行するブランチ命令にも
なると想定する。このため、カウンタ・レジスタ３７の
値が０でないことというブランチ実行要件は、カウンタ
の現在値が１の場合に論理的に偽になる。同様に、カウ
ンタ・レジスタ３７の値が０でないことというブランチ
実行要件は、カウンタの現在値が１ではない場合に論理
的に真になる。
【００５１】ブランチ・ユニット２０が次にブランチ命
令を実行するときにそのブランチ命令が実行されるか実
行されないかの予測は、ブランチ命令の現在の解決だけ
に依存するわけではないことに留意されたい。たとえ
ば、条件付きブランチ命令は、その命令の事前履歴のた
め、または何らかの始動状態のため、ＳＴＲＯＮＧ−Ｔ
ＡＫＥＮに等しいブランチ状態を持つ場合もある。この
ようなブランチ命令は、命令のパイプライン・サイクル
の復号段階中に実行されるものとして予測されるはずで
ある。しかし、この命令の基礎となる条件によって、ブ
ランチ・ユニット２０が命令の実行段階中にブランチを
行わなくなる可能性がある。この場合、ブランチ・ユニ
ットは、実行段階の取出しアドレスによって復号段階の
取出しアドレスを訂正するものと思われる。また、ブラ
ンチ・ユニット２０は、ブランチ命令のブランチ状態も
ＷＥＡＫ−ＴＡＫＥＮに変更するはずである（ステップ
８０）。ブランチ・ユニット２０は、このＷＥＡＫ−Ｔ
ＡＫＥＮブランチ状態に基づいて、次に命令を実行する
ときにこの条件付きブランチ命令を実行すべきであると
予測するだろう。このため、ブランチ・ユニット２０
は、この条件付きブランチ命令の取出しアドレスとター
ゲット・アドレスの対をＢＴＡＣ４８に追加する。
令を実行するときにそのブランチ命令が実行されるか実
行されないかの予測は、ブランチ命令の現在の解決だけ
に依存するわけではないことに留意されたい。たとえ
ば、条件付きブランチ命令は、その命令の事前履歴のた
め、または何らかの始動状態のため、ＳＴＲＯＮＧ−Ｔ
ＡＫＥＮに等しいブランチ状態を持つ場合もある。この
ようなブランチ命令は、命令のパイプライン・サイクル
の復号段階中に実行されるものとして予測されるはずで
ある。しかし、この命令の基礎となる条件によって、ブ
ランチ・ユニット２０が命令の実行段階中にブランチを
行わなくなる可能性がある。この場合、ブランチ・ユニ
ットは、実行段階の取出しアドレスによって復号段階の
取出しアドレスを訂正するものと思われる。また、ブラ
ンチ・ユニット２０は、ブランチ命令のブランチ状態も
ＷＥＡＫ−ＴＡＫＥＮに変更するはずである（ステップ
８０）。ブランチ・ユニット２０は、このＷＥＡＫ−Ｔ
ＡＫＥＮブランチ状態に基づいて、次に命令を実行する
ときにこの条件付きブランチ命令を実行すべきであると
予測するだろう。このため、ブランチ・ユニット２０
は、この条件付きブランチ命令の取出しアドレスとター
ゲット・アドレスの対をＢＴＡＣ４８に追加する。
【００５２】具体的な実施例に関連して本発明を説明し
てきたが、当業者は、他の変更態様および改良態様を思
いつくだろう。たとえば、開示された発明は、複雑命令
セット・コンピュータ、すなわち、ＣＩＳＣマシンとし
て従来分類されているデータ処理装置に取り入れること
もできる。あるいは、ＢＴＡＣ ＦＬＵＳＨのタイミン
グを他のパイプライン段階で生成することもできる。ま
た、所与の実施例で所与の機能ユニットを省略したり、
所与の機能ユニットをデータ処理装置１０の他の領域に
再配置することもできる。このため、本発明は、特許請
求の範囲で定義する本発明の精神および範囲から逸脱し
ないこのような変更態様をすべて包含することに留意さ
れたい。
てきたが、当業者は、他の変更態様および改良態様を思
いつくだろう。たとえば、開示された発明は、複雑命令
セット・コンピュータ、すなわち、ＣＩＳＣマシンとし
て従来分類されているデータ処理装置に取り入れること
もできる。あるいは、ＢＴＡＣ ＦＬＵＳＨのタイミン
グを他のパイプライン段階で生成することもできる。ま
た、所与の実施例で所与の機能ユニットを省略したり、
所与の機能ユニットをデータ処理装置１０の他の領域に
再配置することもできる。このため、本発明は、特許請
求の範囲で定義する本発明の精神および範囲から逸脱し
ないこのような変更態様をすべて包含することに留意さ
れたい。
【００５３】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００５４】（１）複数のセットを格納するキャッシュ
・アレイであって、複数のセットのそれぞれが取出しア
ドレスと、タグと、有効ビットとを含み、複数のセット
から選択された１つのセットのタグが入力アドレスのサ
ブセットと論理的に等価である場合にキャッシュ・アレ
イが複数のセットから選択された１つのセットの取出し
アドレスを出力し、複数のセットから選択された１つの
セットの取出しアドレスが第一の取出しアドレスであ
り、複数のセットから選択された１つのセットのタグが
入力アドレスのサブセットと論理的に等価である場合に
キャッシュ・アレイが制御信号をアサートするキャッシ
ュ・アレイと、キャッシュ・アレイに連結され、制御信
号と、受け取ったアドレスによって索引が付けられた命
令とを受け取り、キャッシュ・アレイが制御信号をアサ
ートし、受け取ったアドレスによって索引が付けられた
命令がブランチ命令ではない場合に、複数のセットから
選択された１つのセットの有効ビットを第一の論理状態
に設定するタスク指名回路とを含む、ブランチ予測式デ
ータ処理装置。 （２）入力アドレスに応じて、第二の取出しアドレスを
生成する順次アドレス計算回路と、順次アドレス計算回
路とキャッシュ・アレイとに連結され、制御信号のアサ
ートに応じて第一の取出しアドレスを出力し、制御信号
の非アサートに応じて第二の取出しアドレスを出力する
マルチプレクサとをさらに含むことを特徴とする、上記
（１）に記載のデータ処理装置。 （３）キャッシュ・アレイが制御信号をアサートし、受
け取ったアドレスによって索引が付けられた命令がブラ
ンチ命令ではない場合に、複数のセットの各有効ビット
を第一の論理状態に設定するための回路が、タスク指名
回路にさらに含まれることを特徴とする、上記（２）に
記載のデータ処理装置。 （４）キャッシュ・アレイが制御信号をアサートし、受
け取ったアドレスによって索引が付けられた命令がブラ
ンチ命令ではない場合に、複数のセットの各有効ビット
を第一の論理状態に設定するための回路が、タスク指名
回路にさらに含まれることを特徴とする、上記（１）に
記載のデータ処理装置。 （５）キャッシュ・アレイが連想記憶装置であることを
特徴とする、上記（１）、（３）または（４）に記載の
データ処理装置。 （６）第一の期間中に、命令の入力アドレスをキャッシ
ュ・メモリで受け取るステップと、複数のセットから選
択された１つのセットのタグが入力アドレスのサブセッ
トと論理的に等価である場合に、複数のセットから選択
された１つのセットの取出しアドレスを出力するステッ
プであって、複数のセットから選択された１つのセット
の取出しアドレスが第一の取出しアドレスであり、複数
のセットのそれぞれが取出しアドレスと、タグと、有効
ビットとを含むステップと、複数のセットから選択され
た１つのセットのタグが入力アドレスのサブセットと論
理的に等価である場合に、制御信号をアサートするステ
ップと、第二の期間中に、タスク指名回路で命令を受け
取るステップと、キャッシュ・アレイが制御信号をアサ
ートし、命令がブランチ命令ではない場合に、複数のセ
ットから選択された１つのセットの有効ビットをタスク
指名回路により第一の論理状態に設定するステップとを
含む、データ処理装置の動作方法。 （７）第一の期間中に、入力アドレスに応じて、順次ア
ドレス計算回路で第二の取出しアドレスを生成するステ
ップと、キャッシュ・アレイと順次アドレス計算回路と
に連結されたマルチプレクサにより、制御信号のアサー
トに応じて第一の取出しアドレスを、または制御信号の
非アサートに応じて第二の取出しアドレスを選択するス
テップとをさらに含むことを特徴とする、上記（６）に
記載の方法。 （８）キャッシュ・アレイが制御信号をアサートし、命
令がブランチ命令ではない場合に、複数のセットの各有
効ビットを第一の論理状態に設定するステップが、設定
ステップにさらに含まれることを特徴とする、上記
（７）に記載の方法。 （９）キャッシュ・アレイが制御信号をアサートし、命
令がブランチ命令ではない場合に、複数のセットの各有
効ビットを第一の論理状態に設定するステップが、設定
ステップにさらに含まれることを特徴とする、上記
（６）に記載の方法。 （１０）連想記憶装置で入力アドレスを受け取るステッ
プが、入力アドレスを受け取るステップにさらに含まれ
ることを特徴とする、上記（６）、（８）または（９）
に記載の方法。
・アレイであって、複数のセットのそれぞれが取出しア
ドレスと、タグと、有効ビットとを含み、複数のセット
から選択された１つのセットのタグが入力アドレスのサ
ブセットと論理的に等価である場合にキャッシュ・アレ
イが複数のセットから選択された１つのセットの取出し
アドレスを出力し、複数のセットから選択された１つの
セットの取出しアドレスが第一の取出しアドレスであ
り、複数のセットから選択された１つのセットのタグが
入力アドレスのサブセットと論理的に等価である場合に
キャッシュ・アレイが制御信号をアサートするキャッシ
ュ・アレイと、キャッシュ・アレイに連結され、制御信
号と、受け取ったアドレスによって索引が付けられた命
令とを受け取り、キャッシュ・アレイが制御信号をアサ
ートし、受け取ったアドレスによって索引が付けられた
命令がブランチ命令ではない場合に、複数のセットから
選択された１つのセットの有効ビットを第一の論理状態
に設定するタスク指名回路とを含む、ブランチ予測式デ
ータ処理装置。 （２）入力アドレスに応じて、第二の取出しアドレスを
生成する順次アドレス計算回路と、順次アドレス計算回
路とキャッシュ・アレイとに連結され、制御信号のアサ
ートに応じて第一の取出しアドレスを出力し、制御信号
の非アサートに応じて第二の取出しアドレスを出力する
マルチプレクサとをさらに含むことを特徴とする、上記
（１）に記載のデータ処理装置。 （３）キャッシュ・アレイが制御信号をアサートし、受
け取ったアドレスによって索引が付けられた命令がブラ
ンチ命令ではない場合に、複数のセットの各有効ビット
を第一の論理状態に設定するための回路が、タスク指名
回路にさらに含まれることを特徴とする、上記（２）に
記載のデータ処理装置。 （４）キャッシュ・アレイが制御信号をアサートし、受
け取ったアドレスによって索引が付けられた命令がブラ
ンチ命令ではない場合に、複数のセットの各有効ビット
を第一の論理状態に設定するための回路が、タスク指名
回路にさらに含まれることを特徴とする、上記（１）に
記載のデータ処理装置。 （５）キャッシュ・アレイが連想記憶装置であることを
特徴とする、上記（１）、（３）または（４）に記載の
データ処理装置。 （６）第一の期間中に、命令の入力アドレスをキャッシ
ュ・メモリで受け取るステップと、複数のセットから選
択された１つのセットのタグが入力アドレスのサブセッ
トと論理的に等価である場合に、複数のセットから選択
された１つのセットの取出しアドレスを出力するステッ
プであって、複数のセットから選択された１つのセット
の取出しアドレスが第一の取出しアドレスであり、複数
のセットのそれぞれが取出しアドレスと、タグと、有効
ビットとを含むステップと、複数のセットから選択され
た１つのセットのタグが入力アドレスのサブセットと論
理的に等価である場合に、制御信号をアサートするステ
ップと、第二の期間中に、タスク指名回路で命令を受け
取るステップと、キャッシュ・アレイが制御信号をアサ
ートし、命令がブランチ命令ではない場合に、複数のセ
ットから選択された１つのセットの有効ビットをタスク
指名回路により第一の論理状態に設定するステップとを
含む、データ処理装置の動作方法。 （７）第一の期間中に、入力アドレスに応じて、順次ア
ドレス計算回路で第二の取出しアドレスを生成するステ
ップと、キャッシュ・アレイと順次アドレス計算回路と
に連結されたマルチプレクサにより、制御信号のアサー
トに応じて第一の取出しアドレスを、または制御信号の
非アサートに応じて第二の取出しアドレスを選択するス
テップとをさらに含むことを特徴とする、上記（６）に
記載の方法。 （８）キャッシュ・アレイが制御信号をアサートし、命
令がブランチ命令ではない場合に、複数のセットの各有
効ビットを第一の論理状態に設定するステップが、設定
ステップにさらに含まれることを特徴とする、上記
（７）に記載の方法。 （９）キャッシュ・アレイが制御信号をアサートし、命
令がブランチ命令ではない場合に、複数のセットの各有
効ビットを第一の論理状態に設定するステップが、設定
ステップにさらに含まれることを特徴とする、上記
（６）に記載の方法。 （１０）連想記憶装置で入力アドレスを受け取るステッ
プが、入力アドレスを受け取るステップにさらに含まれ
ることを特徴とする、上記（６）、（８）または（９）
に記載の方法。
【図１】本発明に従って構築されたデータ処理装置のブ
ロック図である。
ロック図である。
【図２】図１に示すデータ処理装置によって実行される
命令のタイミング図である。
命令のタイミング図である。
【図３】図１に示すシーケンサ・ユニットのブロック図
である。
である。
【図４】図１に示すブランチ・ユニットがブランチ・タ
ーゲット・アドレス・キャッシュを更新する方法を示す
流れ図である。
ーゲット・アドレス・キャッシュを更新する方法を示す
流れ図である。
【図５】図４に示す１つのステップの流れ図である。
１０ データ処理装置 １２ バス・インタフェース・ユニット（ＢＩＵ） １４ 命令キャッシュ １６ データ・キャッシュ １８ シーケンサ・ユニット ２０ ブランチ・ユニット ２２ 固定小数点実行ユニットＡ ２４ 固定小数点実行ユニットＢ ２６ 複合固定小数点実行ユニット ２８ ロード／ストア実行ユニット ３０ 浮動小数点実行ユニット ３２ ＧＰＲファイル ３４ 第一の名前変更バッファ ３６ ＦＰＲファイル ３７ カウンタ・レジスタ ３８ 第二の名前変更バッファ ３９ 条件レジスタ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 594083818 モトローラ・インコーポレイテッド アメリカ合衆国60196、イリノイ州シャー ムバーク、イースト・アルゴンクイン・ロ ード1303、サ−ド・フロワー (72)発明者 ブライアン・ピー・ブラック アメリカ合衆国78759 テキサス州オース チン シェパード・マウンテン・コーブ 6000 (72)発明者 マーヴィン・デンマン アメリカ合衆国78727 テキサス州オース チン ルスタウン・ドライブ 4804 (72)発明者 マーク・エイ・ケアニー アメリカ合衆国78746 テキサス州オース チン ブレディー・レーン 408 (72)発明者 センヨン・ピーター・ソン アメリカ合衆国78759 テキサス州オース チン バケロ・コーブ 8405
Claims (10)
- 【請求項１】複数のセットを格納するキャッシュ・アレ
イであって、複数のセットのそれぞれが取出しアドレス
と、タグと、有効ビットとを含み、複数のセットから選
択された１つのセットのタグが入力アドレスのサブセッ
トと論理的に等価である場合にキャッシュ・アレイが複
数のセットから選択された１つのセットの取出しアドレ
スを出力し、複数のセットから選択された１つのセット
の取出しアドレスが第一の取出しアドレスであり、複数
のセットから選択された１つのセットのタグが入力アド
レスのサブセットと論理的に等価である場合にキャッシ
ュ・アレイが制御信号をアサートするキャッシュ・アレ
イと、 キャッシュ・アレイに連結され、制御信号と、受け取っ
たアドレスによって索引が付けられた命令とを受け取
り、キャッシュ・アレイが制御信号をアサートし、受け
取ったアドレスによって索引が付けられた命令がブラン
チ命令ではない場合に、複数のセットから選択された１
つのセットの有効ビットを第一の論理状態に設定するタ
スク指名回路とを含む、ブランチ予測式データ処理装
置。 - 【請求項２】入力アドレスに応じて、第二の取出しアド
レスを生成する順次アドレス計算回路と、 順次アドレス計算回路とキャッシュ・アレイとに連結さ
れ、制御信号のアサートに応じて第一の取出しアドレス
を出力し、制御信号の非アサートに応じて第二の取出し
アドレスを出力するマルチプレクサとをさらに含むこと
を特徴とする、請求項１に記載のデータ処理装置。 - 【請求項３】キャッシュ・アレイが制御信号をアサート
し、受け取ったアドレスによって索引が付けられた命令
がブランチ命令ではない場合に、複数のセットの各有効
ビットを第一の論理状態に設定するための回路が、タス
ク指名回路にさらに含まれることを特徴とする、請求項
２に記載のデータ処理装置。 - 【請求項４】キャッシュ・アレイが制御信号をアサート
し、受け取ったアドレスによって索引が付けられた命令
がブランチ命令ではない場合に、複数のセットの各有効
ビットを第一の論理状態に設定するための回路が、タス
ク指名回路にさらに含まれることを特徴とする、請求項
１に記載のデータ処理装置。 - 【請求項５】キャッシュ・アレイが連想記憶装置である
ことを特徴とする、請求項１、３または４に記載のデー
タ処理装置。 - 【請求項６】第一の期間中に、命令の入力アドレスをキ
ャッシュ・メモリで受け取るステップと、 複数のセットから選択された１つのセットのタグが入力
アドレスのサブセットと論理的に等価である場合に、複
数のセットから選択された１つのセットの取出しアドレ
スを出力するステップであって、複数のセットから選択
された１つのセットの取出しアドレスが第一の取出しア
ドレスであり、複数のセットのそれぞれが取出しアドレ
スと、タグと、有効ビットとを含むステップと、 複数のセットから選択された１つのセットのタグが入力
アドレスのサブセットと論理的に等価である場合に、制
御信号をアサートするステップと、 第二の期間中に、タスク指名回路で命令を受け取るステ
ップと、 キャッシュ・アレイが制御信号をアサートし、命令がブ
ランチ命令ではない場合に、複数のセットから選択され
た１つのセットの有効ビットをタスク指名回路により第
一の論理状態に設定するステップとを含む、データ処理
装置の動作方法。 - 【請求項７】第一の期間中に、入力アドレスに応じて、
順次アドレス計算回路で第二の取出しアドレスを生成す
るステップと、 キャッシュ・アレイと順次アドレス計算回路とに連結さ
れたマルチプレクサにより、制御信号のアサートに応じ
て第一の取出しアドレスを、または制御信号の非アサー
トに応じて第二の取出しアドレスを選択するステップと
をさらに含むことを特徴とする、請求項６に記載の方
法。 - 【請求項８】キャッシュ・アレイが制御信号をアサート
し、命令がブランチ命令ではない場合に、複数のセット
の各有効ビットを第一の論理状態に設定するステップ
が、設定ステップにさらに含まれることを特徴とする、
請求項７に記載の方法。 - 【請求項９】キャッシュ・アレイが制御信号をアサート
し、命令がブランチ命令ではない場合に、複数のセット
の各有効ビットを第一の論理状態に設定するステップ
が、設定ステップにさらに含まれることを特徴とする、
請求項６に記載の方法。 - 【請求項１０】連想記憶装置で入力アドレスを受け取る
ステップが、入力アドレスを受け取るステップにさらに
含まれることを特徴とする、請求項６、８または９に記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19229294A | 1994-02-04 | 1994-02-04 | |
| US192292 | 1994-02-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08249181A true JPH08249181A (ja) | 1996-09-27 |
| JP2744890B2 JP2744890B2 (ja) | 1998-04-28 |
Family
ID=22709074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009011A Expired - Lifetime JP2744890B2 (ja) | 1994-02-04 | 1995-01-24 | ブランチ予測式データ処理装置および動作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5761723A (ja) |
| JP (1) | JP2744890B2 (ja) |
| TW (1) | TW253946B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812838A (en) * | 1997-03-13 | 1998-09-22 | International Business Machines Corporation | Branch history table |
| US6834338B1 (en) * | 2000-02-18 | 2004-12-21 | Texas Instruments Incorporated | Microprocessor with branch-decrement instruction that provides a target and conditionally modifies a test register if the register meets a condition |
| US7134005B2 (en) * | 2001-05-04 | 2006-11-07 | Ip-First, Llc | Microprocessor that detects erroneous speculative prediction of branch instruction opcode byte |
| US7707397B2 (en) * | 2001-05-04 | 2010-04-27 | Via Technologies, Inc. | Variable group associativity branch target address cache delivering multiple target addresses per cache line |
| US20020194461A1 (en) * | 2001-05-04 | 2002-12-19 | Ip First Llc | Speculative branch target address cache |
| US7165169B2 (en) * | 2001-05-04 | 2007-01-16 | Ip-First, Llc | Speculative branch target address cache with selective override by secondary predictor based on branch instruction type |
| US6895498B2 (en) * | 2001-05-04 | 2005-05-17 | Ip-First, Llc | Apparatus and method for target address replacement in speculative branch target address cache |
| US20020194462A1 (en) * | 2001-05-04 | 2002-12-19 | Ip First Llc | Apparatus and method for selecting one of multiple target addresses stored in a speculative branch target address cache per instruction cache line |
| US7200740B2 (en) * | 2001-05-04 | 2007-04-03 | Ip-First, Llc | Apparatus and method for speculatively performing a return instruction in a microprocessor |
| US6886093B2 (en) * | 2001-05-04 | 2005-04-26 | Ip-First, Llc | Speculative hybrid branch direction predictor |
| US7165168B2 (en) * | 2003-01-14 | 2007-01-16 | Ip-First, Llc | Microprocessor with branch target address cache update queue |
| JP4027620B2 (ja) * | 2001-06-20 | 2007-12-26 | 富士通株式会社 | 分岐予測装置、プロセッサ、及び分岐予測方法 |
| US7162619B2 (en) * | 2001-07-03 | 2007-01-09 | Ip-First, Llc | Apparatus and method for densely packing a branch instruction predicted by a branch target address cache and associated target instructions into a byte-wide instruction buffer |
| US6823444B1 (en) * | 2001-07-03 | 2004-11-23 | Ip-First, Llc | Apparatus and method for selectively accessing disparate instruction buffer stages based on branch target address cache hit and instruction stage wrap |
| US7203824B2 (en) * | 2001-07-03 | 2007-04-10 | Ip-First, Llc | Apparatus and method for handling BTAC branches that wrap across instruction cache lines |
| US7234045B2 (en) * | 2001-07-03 | 2007-06-19 | Ip-First, Llc | Apparatus and method for handling BTAC branches that wrap across instruction cache lines |
| US7159097B2 (en) * | 2002-04-26 | 2007-01-02 | Ip-First, Llc | Apparatus and method for buffering instructions and late-generated related information using history of previous load/shifts |
| JP3843048B2 (ja) * | 2002-06-28 | 2006-11-08 | 富士通株式会社 | 分岐予測機構を有する情報処理装置 |
| US7185186B2 (en) * | 2003-01-14 | 2007-02-27 | Ip-First, Llc | Apparatus and method for resolving deadlock fetch conditions involving branch target address cache |
| US7152154B2 (en) * | 2003-01-16 | 2006-12-19 | Ip-First, Llc. | Apparatus and method for invalidation of redundant branch target address cache entries |
| TWI249131B (en) * | 2003-01-14 | 2006-02-11 | Ip First Llc | Apparatus and method for killing an instruction after loading the instruction into an instruction queue in a pipelined microprocessor |
| US7143269B2 (en) * | 2003-01-14 | 2006-11-28 | Ip-First, Llc | Apparatus and method for killing an instruction after loading the instruction into an instruction queue in a pipelined microprocessor |
| US7178010B2 (en) * | 2003-01-16 | 2007-02-13 | Ip-First, Llc | Method and apparatus for correcting an internal call/return stack in a microprocessor that detects from multiple pipeline stages incorrect speculative update of the call/return stack |
| US7237098B2 (en) * | 2003-09-08 | 2007-06-26 | Ip-First, Llc | Apparatus and method for selectively overriding return stack prediction in response to detection of non-standard return sequence |
| US7360023B2 (en) * | 2003-09-30 | 2008-04-15 | Starcore, Llc | Method and system for reducing power consumption in a cache memory |
| US8719837B2 (en) * | 2004-05-19 | 2014-05-06 | Synopsys, Inc. | Microprocessor architecture having extendible logic |
| US7752426B2 (en) * | 2004-08-30 | 2010-07-06 | Texas Instruments Incorporated | Processes, circuits, devices, and systems for branch prediction and other processor improvements |
| US7890735B2 (en) * | 2004-08-30 | 2011-02-15 | Texas Instruments Incorporated | Multi-threading processors, integrated circuit devices, systems, and processes of operation and manufacture |
| US7673122B1 (en) | 2005-09-29 | 2010-03-02 | Sun Microsystems, Inc. | Software hint to specify the preferred branch prediction to use for a branch instruction |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159230A (ja) * | 1986-01-07 | 1987-07-15 | Nec Corp | 命令先取り装置 |
| JPS62159233A (ja) * | 1986-01-07 | 1987-07-15 | Nec Corp | 命令先取り装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0128945B1 (en) * | 1982-12-09 | 1991-01-30 | Sequoia Systems, Inc. | Memory backup system |
| US5136697A (en) * | 1989-06-06 | 1992-08-04 | Advanced Micro Devices, Inc. | System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache |
| US5226130A (en) * | 1990-02-26 | 1993-07-06 | Nexgen Microsystems | Method and apparatus for store-into-instruction-stream detection and maintaining branch prediction cache consistency |
| US5093778A (en) * | 1990-02-26 | 1992-03-03 | Nexgen Microsystems | Integrated single structure branch prediction cache |
| US5163140A (en) * | 1990-02-26 | 1992-11-10 | Nexgen Microsystems | Two-level branch prediction cache |
| JP2560889B2 (ja) * | 1990-05-22 | 1996-12-04 | 日本電気株式会社 | マイクロプロセッサ |
| EP0463965B1 (en) * | 1990-06-29 | 1998-09-09 | Digital Equipment Corporation | Branch prediction unit for high-performance processor |
| JPH0820950B2 (ja) * | 1990-10-09 | 1996-03-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチ予測型分岐予測機構 |
| US5265213A (en) * | 1990-12-10 | 1993-11-23 | Intel Corporation | Pipeline system for executing predicted branch target instruction in a cycle concurrently with the execution of branch instruction |
| US5414822A (en) * | 1991-04-05 | 1995-05-09 | Kabushiki Kaisha Toshiba | Method and apparatus for branch prediction using branch prediction table with improved branch prediction effectiveness |
| US5319760A (en) * | 1991-06-28 | 1994-06-07 | Digital Equipment Corporation | Translation buffer for virtual machines with address space match |
| WO1993017384A1 (en) * | 1992-02-27 | 1993-09-02 | Wang Laboratories, Inc. | Cpu having pipelined instruction unit and effective address calculation unit with retained virtual address capability |
| US5423011A (en) * | 1992-06-11 | 1995-06-06 | International Business Machines Corporation | Apparatus for initializing branch prediction information |
| US5423048A (en) * | 1992-08-27 | 1995-06-06 | Northern Telecom Limited | Branch target tagging |
-
1994
- 1994-03-25 TW TW083102651A patent/TW253946B/zh active
-
1995
- 1995-01-24 JP JP7009011A patent/JP2744890B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-08 US US08/637,189 patent/US5761723A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159230A (ja) * | 1986-01-07 | 1987-07-15 | Nec Corp | 命令先取り装置 |
| JPS62159233A (ja) * | 1986-01-07 | 1987-07-15 | Nec Corp | 命令先取り装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5761723A (en) | 1998-06-02 |
| JP2744890B2 (ja) | 1998-04-28 |
| TW253946B (en) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744890B2 (ja) | ブランチ予測式データ処理装置および動作方法 | |
| US5805877A (en) | Data processor with branch target address cache and method of operation | |
| US5530825A (en) | Data processor with branch target address cache and method of operation | |
| US7159103B2 (en) | Zero-overhead loop operation in microprocessor having instruction buffer | |
| US5687349A (en) | Data processor with branch target address cache and subroutine return address cache and method of operation | |
| US5553255A (en) | Data processor with programmable levels of speculative instruction fetching and method of operation | |
| US5136696A (en) | High-performance pipelined central processor for predicting the occurrence of executing single-cycle instructions and multicycle instructions | |
| EP0381444B1 (en) | Branch prediction | |
| US4477872A (en) | Decode history table for conditional branch instructions | |
| US6502185B1 (en) | Pipeline elements which verify predecode information | |
| US6122727A (en) | Symmetrical instructions queue for high clock frequency scheduling | |
| JP4027620B2 (ja) | 分岐予測装置、プロセッサ、及び分岐予測方法 | |
| CA1325288C (en) | Method and apparatus for controlling the conversion of virtual to physical memory addresses in a digital computer system | |
| US5592634A (en) | Zero-cycle multi-state branch cache prediction data processing system and method thereof | |
| US6550004B1 (en) | Hybrid branch predictor with improved selector table update mechanism | |
| JPH0334024A (ja) | 分岐予測の方法とそのための装置 | |
| KR101081674B1 (ko) | 워킹 글로벌 히스토리 레지스터를 이용하기 위한 시스템 및 방법 | |
| KR20010075258A (ko) | 간접 분기 목적지 산출 방법 | |
| JP2006520964A (ja) | 分岐ターゲットに基づいて分岐予測をするための方法および装置 | |
| JP2006520964A5 (ja) | ||
| US6289444B1 (en) | Method and apparatus for subroutine call-return prediction | |
| EP1121635B1 (en) | Mechanism for load block on store address generation and universal dependency vector | |
| US5748976A (en) | Mechanism for maintaining data coherency in a branch history instruction cache | |
| EP0550289A2 (en) | A mechanism to detect stores into the instruction stream | |
| US6978361B2 (en) | Effectively infinite branch prediction table mechanism |