JP3843048B2 - 分岐予測機構を有する情報処理装置 - Google Patents
分岐予測機構を有する情報処理装置 Download PDFInfo
- Publication number
- JP3843048B2 JP3843048B2 JP2002191433A JP2002191433A JP3843048B2 JP 3843048 B2 JP3843048 B2 JP 3843048B2 JP 2002191433 A JP2002191433 A JP 2002191433A JP 2002191433 A JP2002191433 A JP 2002191433A JP 3843048 B2 JP3843048 B2 JP 3843048B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- branch prediction
- entry
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007246 mechanism Effects 0.000 title description 31
- 230000010365 information processing Effects 0.000 title description 28
- 238000000034 method Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 9
- 238000012217 deletion Methods 0.000 claims description 6
- 230000037430 deletion Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 18
- 101000685824 Homo sapiens Probable RNA polymerase II nuclear localization protein SLC7A6OS Proteins 0.000 description 7
- 102100023136 Probable RNA polymerase II nuclear localization protein SLC7A6OS Human genes 0.000 description 7
- ZGSXEXBYLJIOGF-BOPNQXPFSA-N iwr-1 Chemical compound C=1C=CC2=CC=CN=C2C=1NC(=O)C(C=C1)=CC=C1N1C(=O)[C@@H]2C(C=C3)CC3[C@@H]2C1=O ZGSXEXBYLJIOGF-BOPNQXPFSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Description
【０００１】
【発明の属する技術分野】
本発明は情報処理装置、特に分岐を含む命令列を高速に実行するための分岐予測機構（ブランチヒストリなど）を採用した情報処理装置に関し、特に性能に悪影響を及ぼすエントリの登録抹消方式に関する。
【０００２】
【従来の技術】
パイプライン処理方式以降の高度な命令処理方式を採用した情報処理装置においては、一つの命令の実行の終了を待たずに、投機的に後続の命令の処理を行うことで性能の向上を図ってきた。その中でも分岐命令があると、その分岐命令が分岐するか否か、あるいは、分岐する場合には、その分岐先命令の命令アドレスが確定しないと、次に実行すべき命令を投入できない。この問題を解決するために分岐予測機構を導入し、分岐命令の分岐方向の予測、あるいは分岐先命令アドレスを予測することで、更なる性能向上をするようになった。例えば、特開平６−８９１７３号では、キャッシュメモリと独立した分岐予測機構（ブランチヒストリ）を持つことで、優位な性能を得てきた。
【０００３】
【発明が解決しようとする課題】
ところが、ブランチヒストリの規模の増大に伴い、その内容によって逆に性能劣化を引き起こすケースが目立ってきた。
【０００４】
特に、ブランチヒストリがキャッシュメモリやＴＬＢ（Translation Lookaside Buffer）などと独立しているために、命令列が更新される等で命令域の状態が更新されたとしても、ブランチヒストリに対して通常その更新情報が反映されない、あるいは、全ての更新ケースに対して反映仕切れない。その結果、
・かつて分岐命令が存在した命令アドレスに別の命令がロードされる
・ＴＬＢを変更したなどで論理空間に別のプログラムがディスパッチされる
などで、分岐命令以外の命令に対して分岐予測を行う、という事態が発生する。ブランチヒストリ上に存在するこのようなエントリをファントムエントリと呼ぶ。
【０００５】
図９は、ファントムエントリが生じる仕組みを概略説明する図である。
従来のブランチヒストリは、ファントムエントリを積極的に消去せず、新たなエントリが登録されることで発生するリプレース動作により、古いエントリが消去される動作により、ファントムエントリもまた、そのうち消滅することを期待していた。
【０００６】
しかし、図９に示されるように、プログラムＡとプログラムＢとがあり、これらをプロセッサが時分割制御によって、並列に実行している場合を考えると、ある時は、プログラムＡが実行され、別の時は、プログラムＢが実行されるという状態が起きる。図９の場合、プログラムＡのアドレスが１５００番地にブランチ命令があるとしている。この場合、ブランチヒストリなどの分岐予測機構は、アドレスの１５００番地を検出すると、分岐予測を行う。プログラムＡのみが実行されている場合には、１５００番地に格納されている命令はブランチ命令なので、分岐予測をするのは正しいが、時分割制御のように、ある時命令実行がプログラムＢに移ったとすると、ブランチヒストリなどの分岐予測機構は、命令のデコードを待たず、アドレスの検出のみによって分岐予測をするので、１５００番地を検出すると自動的に分岐予測をしてしまう。しかし、現在は、プログラムＢを実行しているので、図９に示されるように、１５００番地には、分岐予測の必要のないアド命令が格納されている。したがって、ブランチヒストリが正しくエントリを保持していないと、このような分岐予測すべきでない、プログラムＢのアド命令についても、プログラムＡのブランチ命令だと判断して分岐予測を行ってしまう。
【０００７】
命令の実行制御において、このように、分岐命令でないにも関わらず分岐予測を行われると、その不整合を解消する処理が必要になり、オーバヘッドを伴う。従って、このファントムエントリに対しては判明次第消去しなければ、性能向上のために開発されたはずのブランチヒストリが、逆に性能劣化を伴うものとなる。特に、ブランチヒストリのエントリ容量が少なかった場合にはリプレース動作などで消去されるまでの時間が短かったものが、容量や連想度の増大に伴い、ファントムエントリの残留も多くなり、問題が顕在化するようになった。
【０００８】
本発明の課題は、このような状況を解決するため、ファントムエントリを効果的に消去する装置を提供し、従って、情報処理装置の処理性能の高速化を実現することである。
【０００９】
【課題を解決するための手段】
本発明の第１の情報処理装置は、分岐予測機構を有する情報処理装置において、分岐予測を行った対象の命令が分岐命令であるか否かを判断する判断手段と、該分岐予測を行った対象の命令が分岐命令でないと判断された場合に、前記分岐予測機構に格納される該命令に対応する分岐予測のためのエントリを削除するファントム削除手段とを備えることを特徴とする。
【００１０】
本発明の第２の情報処理装置は、分岐予測機構を有する情報処理装置において、命令を切り出し、実行のために格納するキュー手段と、該キュー手段に格納される命令について分岐予測を行った場合、該分岐予測を行ったアドレス位置が該キュー手段に格納された命令語の境界にあるか否かを検出する検出手段と、該分岐予測を行ったアドレス位置が命令語の境界にないと判断された場合には、該分岐予測を行う基となった、分岐予測機構に格納される分岐予測のためのエントリを削除するミスアライン削除手段とを備えることを特徴とする。
【００１１】
本発明の第３の情報処理装置は、分岐予測機構を有する情報処理装置において、分岐命令であっても高速に実行されない命令、あるいは、分岐命令ではないが、命令シーケンスを不連続にする命令を検出するファントム対象命令検出手段と、該ファントム対象命令検出手段が検出した命令に対応するエントリを、分岐予測機構に格納される分岐予測のためのエントリに生成して加えるファントムエントリ生成手段とを備え、分岐予測のためのエントリを用いて命令プリフェッチを行うことによって命令の高速処理を実現することを特徴とする。
【００１２】
本発明によれば、分岐予測機構に格納されるブランチヒストリのエントリの内、余分なエントリであるファントムエントリを確実に消去し、アプリケーションが時分割に情報処理装置によって実行されるような場合でも、間違った分岐予測が行われるのを避けることができる。従って、誤った分岐予測をただすために必要とされる時間を節約し、情報処理装置の処理性能を向上することができる。
【００１３】
また、情報処理装置が処理に時間がかかる命令などを故意にファントムエントリとしてブランチヒストリに登録し、これらの命令について命令プリフェッチを行うようにすることで、これらの命令の実行を高速化することができ、やはり、情報処理装置の処理性能を向上することができる。
【００１４】
【発明の実施の形態】
分岐予測は当然ながら分岐命令の実行制御と密接に関連する。分岐処理の結果、その分岐予測が成功したか否かを分岐制御部は知っており、ブランチヒストリを更新するための情報・更新制御構造を持っている。この構成は実用化されている（特開２０００−２８２７１０号公報参照）。
【００１５】
ここで分岐制御部において、分岐命令でないにも関わらず分岐予測された命令に対応したエントリを生成することで、分岐予測部（ブランチヒストリ）に対して分岐予測の成否を報告する装置は、特開２０００−１８１７１０号公報において述べられているので、これを有効活用する。
【００１６】
また、通常のブランチヒストリ更新については、例えば、特開２０００−１７２５０３号公報において述べられているので、これも有効活用する。
装置によっては、命令長が一定ではなく可変長である（複数の命令長を持つ）命令セットを採用しているものがある。このような命令セット上でブランチヒストリを採用したマイクロアーキテクチャの場合、状況によって図１のように、命令境界とは異なる位置に対して分岐予測を行うケースが生じる。これもファントムエントリの一種であるが、前述の状況からさらに困難な問題が控える。
【００１７】
図１は、命令境界でないところで分岐予測が生じる場合について説明する図である。
図１（ａ）に記載されている通常の分岐予測では、命令と命令の間の境界の部分で分岐予測がなされる。しかし、従来技術で述べたような、別のプログラムがロードされ、ブランチヒストリが更新されないままの場合、図１（ｂ）のように、命令の境界以外の場所で分岐予測がなされることがある。これは、前のプログラムにおいて、分岐命令が図１（ｂ）の点線で示される部分にあった場合に、次のプログラムが読み込まれた後では、前のプログラムの命令の境界が必ずしも後のプログラムの命令の境界になるとは限らないと言うことを意味している。
【００１８】
この場合、命令境界からのオフセットなど、該予測位置を正確に復元できる情報を記憶しておかなければ、対応するブランチヒストリ上のファントムエントリを消せない場合がある。
【００１９】
また、必ず割り込みを発生させる命令（ソフトウェアトラップ命令）など、分岐命令同様に命令アドレスを変更する命令がある。これらの命令は命令アドレスを変更すると同時にプロセッサステートなどを変更するため、分岐命令制御部のみで高速に動作させられないことがある。
【００２０】
これらの特殊な命令についてもブランチヒストリに登録することができれば、ブランチヒストリを索引した結果、当該情報より分岐予測先フェッチを行うことができるようになるので、命令キャッシュ領域に実行される命令を先読みする効果をもたらし、キャッシュミスペナルティを軽減することができる。
【００２１】
このように、分岐実行制御部が操作しない命令においても、本発明の実施形態に従ったファントムエントリ消去手法を用いることで、矛盾無く、また他の分岐命令の予測を含む動作を阻害することなく動作する事ができるようになる。
【００２２】
図２は、本発明の実施形態における情報処理装置の概略を示す図である。
本実施形態においては、スーパスカラ方式の情報処理装置で、３命令同時処理可能であり、命令フェッチ部においては、そのための最大３命令をＩＷＲ０〜ＩＷＲ２（Instruction Word Register）にセットするものとする。また、１命令の命令語長は、２、４、６バイトの３通りがあるものとし、ただし長さ６バイトの命令はＩＷＲ０にのみセットされる（それ以外には次以降のサイクルにまわる）ものとする。以下、ハーフワード単位での表現が入ることがある（従って、Ｈａｌｆ−Ｗｏｒｄは、１、２、３ハーフワードの３通り）。
【００２３】
分岐処理上の分岐命令キューをここではＲＳＢＲとし、ＲＳＢＲ上の各キューには、各分岐命令の命令アドレスＰＣ、分岐先アドレスＴＰＣに、分岐予測情報であるＢＲＨＩＳ Ｈｉｔタグと、Ｈｉｔ−Ｗａｙタグ情報があるものとする。この構成は、特開２０００−１７２５０３号公報に記載のものと同じである。本実施形態においては、更にＨｉｔ−Ｏｆｆｓｅｔを持ち、これは分岐予測された位置の当該命令アドレスＰＣからのオフセットで示される。従って、普通に分岐命令について分岐予測されていればＨｉｔ−Ｏｆｆｓｅｔは０を示す。
【００２４】
ただし、本発明の実施形態とは異なり、ある種のＲＩＳＣ命令セットでは、命令語が必ず４バイトなどの一定値であり、また、命令の実行位置を命令語境界に持ってくる境界位置保障がなされている。こういった命令セット上では分岐予測位置が命令語境界にならないという事象は起こらない（わざわざ起こるように作ることは可能だが、そのメリットはない）。従って、このような命令セットを実現する装置ではＨｉｔ−Ｏｆｆｓｅｔは不要であるので、本実施形態のこのような命令セットへの応用は当業者によって適宜変型されるべきである。
【００２５】
図２において、ＩＦ−ＥＡＧ（Instruction Fetch-Effective Address Generator）すなわち、フェッチアドレス生成部１０においては、命令フェッチすべき命令のアドレスが計算される。計算されたアドレスは、ブランチヒストリ（ＢＲＨＩＳ）を有する分岐予測部１１とI-Cacheすなわち、命令キャッシュ１２に入力される。分岐予測部１１では、入力されたアドレスから分岐予測を行うか否か、及び分岐予測をした場合には、予測分岐先アドレスを出力する。予測分岐先アドレスはフェッチアドレス生成部１０に渡され、そのまま命令キャッシュ１２に入力される。また、分岐予測部１１の出力である、分岐予測をした旨の信号は、命令投入制御部１３に入力される。
【００２６】
命令キャッシュ１２は、入力されたアドレスから実行すべき命令を取り出し、命令投入制御部１３へ入力する。命令投入制御部１３は、入力された命令を、分岐予測されたものか否かの情報と共に、命令解読の方法を指示してＩＷＲ、すなわち、命令解読部１４に渡す。命令解読部１４において命令が解読されると、命令の内容によって、それぞれの命令処理部に渡されるが、特に、分岐命令である場合には、分岐命令キューＲＳＢＲの生成制御を行うＲＳＢＲ生成制御部１５に入力される。分岐命令キューＲＳＢＲは、分岐処理部１６内に生成され、分岐命令の処理が順次行われる。
【００２７】
分岐処理部１６の分岐命令の処理の結果は、分岐完了制御部１７に渡され、分岐予測が成功したか、あるいは、失敗したかの判断をし、処理完了した分岐情報をＢＲＨＩＳ更新制御部１８に渡す。ＢＲＨＩＳ更新制御部１８では、取得した分岐情報を基に、分岐予測部１１のブランチヒストリの更新を行う。
【００２８】
命令をＩＷＲにセットする際、同時に分岐予測結果を命令毎に切り分けて送る。そして、その分岐予測に関連付けられたＨｉｔ−Ｗａｙを含む分岐予測情報と共に、Ｈｉｔ−ＯｆｆｓｅｔをＲＳＢＲに渡す。
【００２９】
図３は、ＢＲＨＩＳ−ＨｉｔとＨｉｔ−Ｏｆｆｓｅｔ（ＭＩＳＡＬＩＧＮ Ｈａｌｆ−Ｗｏｒｄ）の生成回路例を示す図である。なお、図３の回路は、図２の構成の内、命令投入制御部１３内に設けられるものである。
【００３０】
この図においてＬ１ ＨＷｍ ＩＬＣ ｎ信号は、命令切り出し開始点からハーフワード距離ｍにある命令の（そこが命令境界点であれば）命令語長がｎであることを意味する信号である（ｎは、この場合２、４、６のいずれかであり、使用されている命令語の長さを示す。また、ｍは、命令の切り出し位置から、命令の先頭が、ハーフワード数（例えば２ハーフワード）を単位としてどの位置にあるかを示す）。またＬ１ ＨＩＴ ＨＷ ｐ信号は、分岐予測された点が命令切りだし開始点からハーフワード距離ｐに有ることを示す信号である。
【００３１】
分岐予測が命令境界位置に無かった場合にも対応する命令のＨｉｔ（ＳＥＴ ＩＷＲｘ ＨＩＴ）として検出し、同時に、ＳＥＴ ＩＷＲｘ ＭＩＳＡＬＩＧＮ ＨＷ ｙ信号を出すことで、命令語境界になかったことを判別する。
【００３２】
すなわち、図３の上段の「for IWR0」の回路においては、命令の切り出し位置が命令語境界であることを示すＬ１ ＨＩＴ ＨＷ ０の論理値が真で入力されると、ＩＷＲ０がヒットしたことを意味するＳＥＴ ＩＷＲ０ ＨＩＴの論理値が真となる。また、同じく、命令語長が４あるいは６である場合であって、命令切り出し位置からハーフワード距離０のところに命令があり（Ｌ１ ＨＷ ０ ＩＬＣ ４、６）、かつ、分岐予測された点が命令切り出し開始点からハーフワード距離１にある場合には、ＳＥＴ ＩＷＲ０ ＨＩＴの論理値を真にすると共に、ハーフワード距離１のところで命令語境界になっていないことを示すＳＥＴ ＩＷＲ０ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値が真となる。同様に、命令切り出し開始点からハーフワード距離２のところに分岐予測された点が有る場合であって（Ｌ１ ＨＩＴ ＨＷ ２）、かつ、命令語長が６である場合であって、命令切り出し位置からハーフワード距離０のところに命令がある場合、ハーフワード距離２のところで、ミスアラインされている（分岐予測が命令語境界でないところで行われている）ことを示すＳＥＴ ＩＷＲ０ ＭＩＳＡＬＩＧＮ ＨＷ ２の論理値が真となる。ただし、ＳＥＴ ＩＷＲ０ ＨＩＴは、何れの場合にも分岐予測が行われたことを示すために真とされる。
【００３３】
以上のように、図３の信号を読むと、「for IWR1」の回路の場合には、
１）ハーフワード距離１のところで分岐予測され、命令語長２で、ハーフワード距離０のところに命令がある場合は、ミスアラインではなく、分岐予測が行われたことを示すＳＥＴ ＩＷＲ１ ＨＩＴの論理値が真となる。
２）ハーフワード距離２のところで分岐予測され、命令語長４で、ハーフワード距離０のところに命令がある場合には、ミスアラインではなく、ＳＥＴ ＩＷＲ１ ＨＩＴの論理値が真となる。
３）ハーフワード距離２のところで分岐予測され、命令語長が２でハーフワード距離０のところに命令があり、かつ、命令語長が４でハーフワード距離１のところに命令がある場合には、ミスアラインであるとして、ＳＥＴ ＩＷＲ１ ＨＩＴ及びＳＥＴ ＩＷＲ１ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値が真になる（ここでは、最初の命令が命令語長２で次の命令の命令語長が４であり、分岐予測が次の命令の真ん中で起こっている場合を示している）。
４）ハーフワード距離３のところで分岐予測され、命令語長が４でハーフワード距離０のところに命令があり、かつ、命令語長が４でハーフワード距離２のところに命令がある場合には、ミスアラインであるとして、ＳＥＴ ＩＷＲ１ ＨＩＴ及びＳＥＴ ＩＷＲ１ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
【００３４】
更に、「for IWR2」の回路においては、
１）ハーフワード距離２のところで分岐予測され、命令語長が２でハーフワード距離０と１のところに命令がある場合は、通常にヒットしたとしてＳＥＴ ＩＷＲ２ ＨＩＴの論理値が真となる。
２）ハーフワード距離３のところで分岐予測され、命令語長が２でハーフワード距離０のところに命令があり、かつ、命令語長４でハーフワード距離２のところに命令がある場合は、通常にヒットしたとしてＳＥＴ ＩＷＲ２ ＨＩＴの論理値が真となる。
３）ハーフワード距離３のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離１のところに命令語長２の命令が有る場合には、通常にヒットしたとして、ＳＥＴ ＩＷＲ２ ＨＩＴの論理値が真となる。
４）ハーフワード距離４のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離２のところに命令語長４の命令がある場合には、通常にヒットしたとして、ＳＥＴ ＩＷＲ２ ＨＩＴの論理値を真にする。
５）ハーフワード距離３のところで分岐予測され、ハーフワード距離０のところに、命令語長２の命令が、ハーフワード距離１のところに命令語長２の命令が、ハーフワード距離２のところに命令語長４の命令がある場合には、ミスアラインが起きたとして、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値が真とする。
６）ハーフワード距離４のところで分岐予測され、ハーフワード距離０のところに命令語長２の命令が、ハーフワード距離１のところに命令語長４の命令が、ハーフワード距離３のところに命令語長４の命令がある場合には、ミスアラインが起きたとして、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
７）ハーフワード距離４のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離２のところに命令語長２の命令が、ハーフワード距離３のところに命令語長４の命令がある場合、ミスアラインが起きたとして、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
８）ハーフワード距離５のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離２のところに命令語長４の命令が、ハーフワード距離４のところに命令語長４の命令がある場合には、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
【００３５】
これらを他の分岐予測情報タグと組でＲＳＢＲに渡す。他の分岐予測情報タグと組でＲＳＢＲに渡す構成の詳細は既知である。
図４は、分岐命令とファントムの実行制御キューＲＳＢＲの構成例を示す図である。同図のＲＳＢＲは、図２の分岐処理部１６に設けられるものである。
【００３６】
この構成では、キューＲＳＢＲのエントリの有効性を示すvalidフラグと、ファントムエントリか否かを示すPhantom-Validフラグ、条件分岐のアドレスや分岐条件などを記述する分岐制御情報、分岐予測する命令のアドレスＩＡＲ、分岐先の命令アドレスＴＩＡＲ、図３のＳＥＴ ＩＷＲｙ ＨＩＴ（ここで、ｙは、ＩＷＲを識別する整数）を格納するＨｉｔ部、ブランチヒストリのＷＡＹを示すＷａｙ部、及び、図３のミスアラインを示す信号を格納するMisalign-HW部からなる。Misalign-HWのデータは、ＲＳＢＲのエントリがファントムエントリの時にのみ有効である。
【００３７】
なお、ＲＳＢＲのPhantom−Validフラグの設定は、前述の特開２０００−１８１７１０号公報に記載の技術を使って設定するものとする。
ＲＳＢＲで分岐処理もしくはファントムエントリ処理が完了すると、ブランチヒストリに対して、その完了報告が行われる。
【００３８】
図５は、分岐実行完了の報告を行うための動作を説明する図である。なお、図５の回路は、図２の分岐完了制御部１７に設けられるものである。
図６は、エントリ消去のための指示信号を生成する回路例を示す図である。図６の回路は、図２のＢＲＨＩＳ更新制御部１８に設けられる。
【００３９】
分岐完了制御回路は、ファントムエントリ処理完了の場合、当該命令がファントムエントリであったことを示すＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭとともに、完了した命令の命令アドレスＢＲ ＣＯＭＰ ＩＡＲ＜０：３１＞、ＢＲＨＩＳ ＨｉｔしたＷＡＹ位置ＢＲ ＣＯＭＰ ＨＩＴ ＷＡＹ＜１：０＞、それがミスアラインしていた場合のＢＲ ＣＯＭＰ ＭＩＳＡＬＩＧＮ ＨＷ ｙ（と必要に応じて他の制御フラグ）をＢＲＨＩＳ更新制御部に送る。
【００４０】
図６において、通常の分岐予測の場合には、命令境界位置に予測されるので、Ｈｉｔしたエントリ位置はＢＲ ＣＯＭＰ ＩＡＲ＜０：３１＞であるが、ファントムエントリであって、ミスアラインを検出している場合、Ｈｉｔを検出したエントリの本来の位置はＢＲ ＣＯＭＰ ＩＡＲ＜０：３１＞＋ＢＲ ＣＯＭＰ ＭＩＳＡＬＩＧＮ ＨＷ ｙ（ここで、ｙはハーフワード距離の値であり、整数である。この演算は、ｙ＝１の場合、２を加算するなど）となる。これで決まるアドレス位置でＢＲ ＣＯＭＰ ＨＩＴ ＷＡＹによって指示されたＷＡＹへ消去動作を行えば良い。
【００４１】
たまたまミスアラインを検出した命令が分岐命令であった場合、ＢＲ ＣＯＭＰ ＡＳ ＴＡＫＥＮ（分岐成立の場合）、あるいはＢＲ ＣＯＭＰ ＡＳ ＮＯＴ ＴＡＫＥＮ（分岐不成立の場合）が送られ、通常の分岐処理と同様に処理される。この場合も、ミスアラインの情報を加算したアドレスに対して更新制御を行えばよい。ミスアライン分を加算することを除けば、従来に既知の技術と同じである。
【００４２】
図６の下の回路は、通常の消去条件とファントムエントリであることを示すＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭのいずれかが入力されたときに、ブランチヒストリのエントリを消去すべき旨を通知するＢＲＨＩＳ ＥＲＡＳＥ ＥＮＴＲＹの信号を送出する。また、どのブランチヒストリのエントリを消去するかは、図６の上の回路で計算される。ＢＲ ＣＯＭＰ ＩＡＲのアドレスを入力として、ＢＲ ＣＯＭＰ ＭＩＳＡＬＩＧＮ ＨＷｙによって、ｙの値で示されるハーフワード距離分アドレスを加算器２０によって入力アドレスＢＲ ＣＯＭＰ ＩＡＲに加算して、ＢＲＨＩＳ ＵＰＤＡＴＥ ＩＡＲとして出力する。
【００４３】
このようにして、ファントムエントリを特定し、ブランチヒストリのファントムエントリのうち、消すべきファントムエントリについての消去依頼の信号を設ける。この消去依頼信号を従来のブランチヒストリのエントリの消去依頼と同様に扱い、従来ブランチヒストリが持っているエントリの消去手段を利用してファントムエントリを消去する。
【００４４】
以上により、ファントムエントリを確実に消去できる実施形態を示した。逆に故意にファントムエントリを作成することで命令プリフェッチ効果を見いだす実施形態を以下に示す。
【００４５】
図７は、故意にファントムエントリを生成する構成を説明する図である。この回路は、図２のＲＳＢＲ生成制御部１５に設けられるものである。
命令をデコードして発行する時（ＩＷＲｘ Ｒｅｌｅａｓｅによって処理の開始許可が示される）に、その命令がマイクロコードやファームウェアエミュレートされるような複雑な命令（分岐命令であっても高速に実行されない命令）あるいは、ＲＳＢＲで処理されるような分岐命令ではないが命令アドレスを不連続にするような命令（ソフトウェア例外処理を発生させる命令やプログラムカウンタを直接書き換える命令など、図中ＩＷＲｘ ＣＴＩ ＩＮＳＴ）であることが判明した場合、ＲＳＢＲにはファントムエントリ相当のエントリとして生成する。ここで当該命令が故意に生成されるファントムエントリであることを識別可能なタグ（図７ではＣＴＩフィールド）を登録しておき、これを完了時にＢＲＨＩＳ更新部へ通知する。また、ＲＳＢＲでは、命令のアドレスの変更先を、該複雑命令の処理部から受け取るようにしておく。従って、完了時には変更先のアドレスはＢＲ ＣＯＭＰ ＴＩＡＲとしてＢＲＨＩＳに送られる。
【００４６】
図７では、分岐命令ではないが命令アドレスを不連続にする命令である（ＩＷＲｘ ＣＴＩ ｉｎｓｔ）か、ブランチヒストリにヒットし（ＩＷＲｘ ＢＲＨＩＳ Ｈｉｔ）、命令が分岐命令ではない場合（ＩＷＲｘ ＢＲＡＮＣＨの論理反転）である場合であって、ＩＷＲｘ Ｒｅｌｅａｓｅ（命令デコードが終了し、処理開始許可）が出た場合、Phantom-Validにフラグを立てる。また、ブランチヒストリにヒットしているので、Ｈｉｔフラグにもフラグを立てる。また、ＩＷＲｘ ＢＲＡＮＣＨとＩＷＲｘ Ｒｅｌｅａｓｅが入力されている場合には、エントリが有効であるとしてValidフラグを立てる。
【００４７】
図８は、故意にファントムエントリを生成する場合のＢＲＨＩＳの更新信号の生成回路例を示す図である。図８の回路は、図２のＢＲＨＩＳ更新制御部１８に設けられる。
【００４８】
ＢＲＨＩＳ更新制御部１８においては、該タグ付きのＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭ通知が来た場合には消去をせず、通常の分岐予測情報更新と同じ様な動作、すなわち、既にエントリが存在して（ＢＲＨＩＳ Ｈｉｔ）いれば必要に応じて更新、エントリが存在しなければ（Ｎｏｔ ｈｉｔ）新規エントリ生成を行う。エントリの作成／更新に用いられる分岐先アドレスはＲＳＢＲから送られるＢＲ ＣＯＭＰ ＴＩＡＲを使う等他の制御は従来技術と同様になる。
【００４９】
図８においては、ブランチヒストリのエントリがファントムエントリであり（ＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭ）、分岐命令である場合には（ＢＲ ＣＯＭＰ ＣＴＩ ＩＮＳＴの反転論理）、通常の消去条件と同様に、ブランチヒストリのエントリを消去する命令（ＢＲＨＩＳ ＥＲＡＳＥ ＥＮＴＲＹ）を出力する。また、エントリがファントムエントリであり（ＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭ）、分岐命令でない（ＢＲ ＣＯＭＰ ＣＴＩ ＩＮＳＴ）の場合であって、ブランチヒストリにヒットしていない（ＢＲ ＣＯＭＰ ＢＲＨＩＳ ＨＩＴの反転論理）には、通常の新規エントリの生成条件と共に、故意にファントムエントリを生成する旨の指示（ＢＲＨＩＳ ＣＲＥＡＴＥ ＮＥＷ ＥＮＴＲＹ）を出す。また、ブランチヒストリにヒットし、エントリがファントムであり、分岐命令でない場合には、そのファントムエントリを維持すべき命令（ＢＲＨＩＳ ＵＰＤＡＴＥ ＯＬＤ ＥＮＴＲＹ）を出力する。
【００５０】
このようにすると、次回当該命令アドレスに対応する命令フェッチ時に、当該エントリが読み出されて分岐予測命令フェッチが行われるようになる。たとえ、これが実行部で即座に使うことができなくとも、命令プリフェッチができることでキャッシュに対してプリフェッチ要求相当の動作になるため、性能改善効果がある。
【００５１】
（付記１）分岐予測機構を有する情報処理装置において、
分岐予測を行った対象の命令が分岐命令であるか否かを判断する判断手段と、
該分岐予測を行った対象の命令が分岐命令でないと判断された場合に、前記分岐予測機構に格納される該命令に対応する分岐予測のためのエントリを削除するファントム削除手段と、
を備えることを特徴とする情報処理装置。
【００５２】
（付記２）分岐予測機構を有する情報処理装置において、
命令を切り出し、実行のために格納するキュー手段と、
該キュー手段に格納される命令について分岐予測を行った場合、該分岐予測を行ったアドレス位置が該キュー手段に格納された命令語の境界にあるか否かを検出する検出手段と、
該分岐予測を行ったアドレス位置が命令語の境界にないと判断された場合には、該分岐予測を行う基となった、分岐予測機構に格納される分岐予測のためのエントリを削除するミスアライン削除手段と、
を備えることを特徴とする情報処理装置。
【００５３】
（付記３）分岐予測を行おうとする命令のアドレス位置が実際の命令境界位置と異なる位置であることが判明した場合、分岐処理を行う機構において、該境界位置からの位置を特定する特定情報を保持し、該特定情報を用いて分岐予測機構の有する分岐予測のためのエントリを削除することを特徴とする付記２に記載の情報処理装置。
【００５４】
（付記４）分岐予測機構を有する情報処理装置において、
分岐命令であっても高速に実行されない命令、あるいは、分岐命令ではないが、命令シーケンスを不連続にする命令を検出するファントム対象命令検出手段と、
該ファントム対象命令検出手段が検出した命令に対応するエントリを、分岐予測機構に格納される分岐予測のためのエントリに生成して加えるファントムエントリ生成手段とを備え、
分岐予測のためのエントリを用いて命令プリフェッチを行うことによって命令の高速処理を実現することを特徴とする情報処理装置。
【００５５】
（付記５）分岐予測機構を有する情報処理装置における分岐予測のためのエントリの内の不要なエントリの削除方法であって、
分岐予測を行った対象の命令が分岐命令であるか否かを判断する判断ステップと、
該分岐予測を行った対象の命令が分岐命令でないと判断された場合に、前記分岐予測機構に格納される該命令に対応する分岐予測のためのエントリを削除するファントム削除ステップと、
を備えることを特徴とする方法。
【００５６】
（付記６）分岐予測機構を有する情報処理装置における分岐予測のためのエントリの内の不要なエントリを削除する方法であって、
命令セットを切り出し、実行のために格納するキューステップと、
該キューステップにおいて格納された命令について分岐予測を行った場合、該分岐予測を行ったアドレス位置が該キューステップにおいて格納された命令語の境界にあるか否かを検出する検出ステップと、
該分岐予測を行ったアドレス位置が命令語の境界にないと判断された場合には、該分岐予測を行う基となった、分岐予測機構に格納される分岐予測のためのエントリを削除するミスアライン削除ステップと、
を備えることを特徴とする方法。
【００５７】
（付記７）分岐予測を行おうとする命令のアドレス位置が実際の命令境界位置と異なる位置であることが判明した場合、分岐処理を行う機構において、該境界位置からのオフセット情報を記憶しておき、該オフセット情報を用いて分岐予測機構の有する分岐予測のためのエントリを削除することを特徴とする付記６に記載の方法。
【００５８】
（付記８）分岐予測機構を有する情報処理装置における命令の高速処理のための方法であって、
分岐命令であっても高速に実行されない命令、あるいは、分岐命令ではないが、命令シーケンスを不連続にする命令を検出するファントム対象命令検出ステップと、
該ファントム対象命令検出手段が検出した命令に対応するエントリを、分岐予測機構に格納される分岐予測のためのエントリに生成して加えるファントムエントリ生成ステップとを備え、
分岐予測のためのエントリを用いて命令プリフェッチを行うことによって命令の高速処理を実現することを特徴とする方法。
【００５９】
【発明の効果】
以上で述べたように、本手法を用いることで、ファントムエントリを確実に消去でき、ブランチヒストリの性能劣化を回避することができるようになる。また、この機能を積極利用することにより、複雑な制御転送命令であっても命令プリフェッチ効果をもたらす制御を可能とし、性能向上に役立つ。
【図面の簡単な説明】
【図１】命令境界でないところで分岐予測が生じる場合について説明する図である。
【図２】本発明の実施形態における情報処理装置の概略を示す図である。
【図３】ＢＲＨＩＳ−ＨｉｔとＨｉｔ−Ｏｆｆｓｅｔ（ＭＩＳＡＬＩＧＮ Ｈａｌｆ−Ｗｏｒｄ）の生成回路例を示す図である。
【図４】分岐命令とファントムの実行制御キューＲＳＢＲの構成例を示す図である。
【図５】分岐実行完了の報告を行うための動作を説明する図である。
【図６】エントリ消去のための指示信号を生成する回路例を示す図である。
【図７】故意にファントムエントリを生成する構成を説明する図である。
【図８】故意にファントムエントリを生成する場合のＢＲＨＩＳの更新信号の生成回路例を示す図である。
【図９】ファントムエントリが生じる仕組みを概略説明する図である。
【符号の説明】
１０ ＩＦ−ＥＡＧ フェッチアドレス生成部
１１ ＢＲＨＩＳ 分岐予測部
１２ Ｉ−ＣＡＣＨＥ 命令キャッシュ
１３ 命令投入制御部
１４ ＩＷＲｓ 命令解読部
１５ ＲＳＢＲ生成制御部
１６ 分岐処理部 ＲＳＢＲｓ
１７ 分岐完了制御部
１８ ＢＲＨＩＳ更新制御部
２０ 加算器
【発明の属する技術分野】
本発明は情報処理装置、特に分岐を含む命令列を高速に実行するための分岐予測機構（ブランチヒストリなど）を採用した情報処理装置に関し、特に性能に悪影響を及ぼすエントリの登録抹消方式に関する。
【０００２】
【従来の技術】
パイプライン処理方式以降の高度な命令処理方式を採用した情報処理装置においては、一つの命令の実行の終了を待たずに、投機的に後続の命令の処理を行うことで性能の向上を図ってきた。その中でも分岐命令があると、その分岐命令が分岐するか否か、あるいは、分岐する場合には、その分岐先命令の命令アドレスが確定しないと、次に実行すべき命令を投入できない。この問題を解決するために分岐予測機構を導入し、分岐命令の分岐方向の予測、あるいは分岐先命令アドレスを予測することで、更なる性能向上をするようになった。例えば、特開平６−８９１７３号では、キャッシュメモリと独立した分岐予測機構（ブランチヒストリ）を持つことで、優位な性能を得てきた。
【０００３】
【発明が解決しようとする課題】
ところが、ブランチヒストリの規模の増大に伴い、その内容によって逆に性能劣化を引き起こすケースが目立ってきた。
【０００４】
特に、ブランチヒストリがキャッシュメモリやＴＬＢ（Translation Lookaside Buffer）などと独立しているために、命令列が更新される等で命令域の状態が更新されたとしても、ブランチヒストリに対して通常その更新情報が反映されない、あるいは、全ての更新ケースに対して反映仕切れない。その結果、
・かつて分岐命令が存在した命令アドレスに別の命令がロードされる
・ＴＬＢを変更したなどで論理空間に別のプログラムがディスパッチされる
などで、分岐命令以外の命令に対して分岐予測を行う、という事態が発生する。ブランチヒストリ上に存在するこのようなエントリをファントムエントリと呼ぶ。
【０００５】
図９は、ファントムエントリが生じる仕組みを概略説明する図である。
従来のブランチヒストリは、ファントムエントリを積極的に消去せず、新たなエントリが登録されることで発生するリプレース動作により、古いエントリが消去される動作により、ファントムエントリもまた、そのうち消滅することを期待していた。
【０００６】
しかし、図９に示されるように、プログラムＡとプログラムＢとがあり、これらをプロセッサが時分割制御によって、並列に実行している場合を考えると、ある時は、プログラムＡが実行され、別の時は、プログラムＢが実行されるという状態が起きる。図９の場合、プログラムＡのアドレスが１５００番地にブランチ命令があるとしている。この場合、ブランチヒストリなどの分岐予測機構は、アドレスの１５００番地を検出すると、分岐予測を行う。プログラムＡのみが実行されている場合には、１５００番地に格納されている命令はブランチ命令なので、分岐予測をするのは正しいが、時分割制御のように、ある時命令実行がプログラムＢに移ったとすると、ブランチヒストリなどの分岐予測機構は、命令のデコードを待たず、アドレスの検出のみによって分岐予測をするので、１５００番地を検出すると自動的に分岐予測をしてしまう。しかし、現在は、プログラムＢを実行しているので、図９に示されるように、１５００番地には、分岐予測の必要のないアド命令が格納されている。したがって、ブランチヒストリが正しくエントリを保持していないと、このような分岐予測すべきでない、プログラムＢのアド命令についても、プログラムＡのブランチ命令だと判断して分岐予測を行ってしまう。
【０００７】
命令の実行制御において、このように、分岐命令でないにも関わらず分岐予測を行われると、その不整合を解消する処理が必要になり、オーバヘッドを伴う。従って、このファントムエントリに対しては判明次第消去しなければ、性能向上のために開発されたはずのブランチヒストリが、逆に性能劣化を伴うものとなる。特に、ブランチヒストリのエントリ容量が少なかった場合にはリプレース動作などで消去されるまでの時間が短かったものが、容量や連想度の増大に伴い、ファントムエントリの残留も多くなり、問題が顕在化するようになった。
【０００８】
本発明の課題は、このような状況を解決するため、ファントムエントリを効果的に消去する装置を提供し、従って、情報処理装置の処理性能の高速化を実現することである。
【０００９】
【課題を解決するための手段】
本発明の第１の情報処理装置は、分岐予測機構を有する情報処理装置において、分岐予測を行った対象の命令が分岐命令であるか否かを判断する判断手段と、該分岐予測を行った対象の命令が分岐命令でないと判断された場合に、前記分岐予測機構に格納される該命令に対応する分岐予測のためのエントリを削除するファントム削除手段とを備えることを特徴とする。
【００１０】
本発明の第２の情報処理装置は、分岐予測機構を有する情報処理装置において、命令を切り出し、実行のために格納するキュー手段と、該キュー手段に格納される命令について分岐予測を行った場合、該分岐予測を行ったアドレス位置が該キュー手段に格納された命令語の境界にあるか否かを検出する検出手段と、該分岐予測を行ったアドレス位置が命令語の境界にないと判断された場合には、該分岐予測を行う基となった、分岐予測機構に格納される分岐予測のためのエントリを削除するミスアライン削除手段とを備えることを特徴とする。
【００１１】
本発明の第３の情報処理装置は、分岐予測機構を有する情報処理装置において、分岐命令であっても高速に実行されない命令、あるいは、分岐命令ではないが、命令シーケンスを不連続にする命令を検出するファントム対象命令検出手段と、該ファントム対象命令検出手段が検出した命令に対応するエントリを、分岐予測機構に格納される分岐予測のためのエントリに生成して加えるファントムエントリ生成手段とを備え、分岐予測のためのエントリを用いて命令プリフェッチを行うことによって命令の高速処理を実現することを特徴とする。
【００１２】
本発明によれば、分岐予測機構に格納されるブランチヒストリのエントリの内、余分なエントリであるファントムエントリを確実に消去し、アプリケーションが時分割に情報処理装置によって実行されるような場合でも、間違った分岐予測が行われるのを避けることができる。従って、誤った分岐予測をただすために必要とされる時間を節約し、情報処理装置の処理性能を向上することができる。
【００１３】
また、情報処理装置が処理に時間がかかる命令などを故意にファントムエントリとしてブランチヒストリに登録し、これらの命令について命令プリフェッチを行うようにすることで、これらの命令の実行を高速化することができ、やはり、情報処理装置の処理性能を向上することができる。
【００１４】
【発明の実施の形態】
分岐予測は当然ながら分岐命令の実行制御と密接に関連する。分岐処理の結果、その分岐予測が成功したか否かを分岐制御部は知っており、ブランチヒストリを更新するための情報・更新制御構造を持っている。この構成は実用化されている（特開２０００−２８２７１０号公報参照）。
【００１５】
ここで分岐制御部において、分岐命令でないにも関わらず分岐予測された命令に対応したエントリを生成することで、分岐予測部（ブランチヒストリ）に対して分岐予測の成否を報告する装置は、特開２０００−１８１７１０号公報において述べられているので、これを有効活用する。
【００１６】
また、通常のブランチヒストリ更新については、例えば、特開２０００−１７２５０３号公報において述べられているので、これも有効活用する。
装置によっては、命令長が一定ではなく可変長である（複数の命令長を持つ）命令セットを採用しているものがある。このような命令セット上でブランチヒストリを採用したマイクロアーキテクチャの場合、状況によって図１のように、命令境界とは異なる位置に対して分岐予測を行うケースが生じる。これもファントムエントリの一種であるが、前述の状況からさらに困難な問題が控える。
【００１７】
図１は、命令境界でないところで分岐予測が生じる場合について説明する図である。
図１（ａ）に記載されている通常の分岐予測では、命令と命令の間の境界の部分で分岐予測がなされる。しかし、従来技術で述べたような、別のプログラムがロードされ、ブランチヒストリが更新されないままの場合、図１（ｂ）のように、命令の境界以外の場所で分岐予測がなされることがある。これは、前のプログラムにおいて、分岐命令が図１（ｂ）の点線で示される部分にあった場合に、次のプログラムが読み込まれた後では、前のプログラムの命令の境界が必ずしも後のプログラムの命令の境界になるとは限らないと言うことを意味している。
【００１８】
この場合、命令境界からのオフセットなど、該予測位置を正確に復元できる情報を記憶しておかなければ、対応するブランチヒストリ上のファントムエントリを消せない場合がある。
【００１９】
また、必ず割り込みを発生させる命令（ソフトウェアトラップ命令）など、分岐命令同様に命令アドレスを変更する命令がある。これらの命令は命令アドレスを変更すると同時にプロセッサステートなどを変更するため、分岐命令制御部のみで高速に動作させられないことがある。
【００２０】
これらの特殊な命令についてもブランチヒストリに登録することができれば、ブランチヒストリを索引した結果、当該情報より分岐予測先フェッチを行うことができるようになるので、命令キャッシュ領域に実行される命令を先読みする効果をもたらし、キャッシュミスペナルティを軽減することができる。
【００２１】
このように、分岐実行制御部が操作しない命令においても、本発明の実施形態に従ったファントムエントリ消去手法を用いることで、矛盾無く、また他の分岐命令の予測を含む動作を阻害することなく動作する事ができるようになる。
【００２２】
図２は、本発明の実施形態における情報処理装置の概略を示す図である。
本実施形態においては、スーパスカラ方式の情報処理装置で、３命令同時処理可能であり、命令フェッチ部においては、そのための最大３命令をＩＷＲ０〜ＩＷＲ２（Instruction Word Register）にセットするものとする。また、１命令の命令語長は、２、４、６バイトの３通りがあるものとし、ただし長さ６バイトの命令はＩＷＲ０にのみセットされる（それ以外には次以降のサイクルにまわる）ものとする。以下、ハーフワード単位での表現が入ることがある（従って、Ｈａｌｆ−Ｗｏｒｄは、１、２、３ハーフワードの３通り）。
【００２３】
分岐処理上の分岐命令キューをここではＲＳＢＲとし、ＲＳＢＲ上の各キューには、各分岐命令の命令アドレスＰＣ、分岐先アドレスＴＰＣに、分岐予測情報であるＢＲＨＩＳ Ｈｉｔタグと、Ｈｉｔ−Ｗａｙタグ情報があるものとする。この構成は、特開２０００−１７２５０３号公報に記載のものと同じである。本実施形態においては、更にＨｉｔ−Ｏｆｆｓｅｔを持ち、これは分岐予測された位置の当該命令アドレスＰＣからのオフセットで示される。従って、普通に分岐命令について分岐予測されていればＨｉｔ−Ｏｆｆｓｅｔは０を示す。
【００２４】
ただし、本発明の実施形態とは異なり、ある種のＲＩＳＣ命令セットでは、命令語が必ず４バイトなどの一定値であり、また、命令の実行位置を命令語境界に持ってくる境界位置保障がなされている。こういった命令セット上では分岐予測位置が命令語境界にならないという事象は起こらない（わざわざ起こるように作ることは可能だが、そのメリットはない）。従って、このような命令セットを実現する装置ではＨｉｔ−Ｏｆｆｓｅｔは不要であるので、本実施形態のこのような命令セットへの応用は当業者によって適宜変型されるべきである。
【００２５】
図２において、ＩＦ−ＥＡＧ（Instruction Fetch-Effective Address Generator）すなわち、フェッチアドレス生成部１０においては、命令フェッチすべき命令のアドレスが計算される。計算されたアドレスは、ブランチヒストリ（ＢＲＨＩＳ）を有する分岐予測部１１とI-Cacheすなわち、命令キャッシュ１２に入力される。分岐予測部１１では、入力されたアドレスから分岐予測を行うか否か、及び分岐予測をした場合には、予測分岐先アドレスを出力する。予測分岐先アドレスはフェッチアドレス生成部１０に渡され、そのまま命令キャッシュ１２に入力される。また、分岐予測部１１の出力である、分岐予測をした旨の信号は、命令投入制御部１３に入力される。
【００２６】
命令キャッシュ１２は、入力されたアドレスから実行すべき命令を取り出し、命令投入制御部１３へ入力する。命令投入制御部１３は、入力された命令を、分岐予測されたものか否かの情報と共に、命令解読の方法を指示してＩＷＲ、すなわち、命令解読部１４に渡す。命令解読部１４において命令が解読されると、命令の内容によって、それぞれの命令処理部に渡されるが、特に、分岐命令である場合には、分岐命令キューＲＳＢＲの生成制御を行うＲＳＢＲ生成制御部１５に入力される。分岐命令キューＲＳＢＲは、分岐処理部１６内に生成され、分岐命令の処理が順次行われる。
【００２７】
分岐処理部１６の分岐命令の処理の結果は、分岐完了制御部１７に渡され、分岐予測が成功したか、あるいは、失敗したかの判断をし、処理完了した分岐情報をＢＲＨＩＳ更新制御部１８に渡す。ＢＲＨＩＳ更新制御部１８では、取得した分岐情報を基に、分岐予測部１１のブランチヒストリの更新を行う。
【００２８】
命令をＩＷＲにセットする際、同時に分岐予測結果を命令毎に切り分けて送る。そして、その分岐予測に関連付けられたＨｉｔ−Ｗａｙを含む分岐予測情報と共に、Ｈｉｔ−ＯｆｆｓｅｔをＲＳＢＲに渡す。
【００２９】
図３は、ＢＲＨＩＳ−ＨｉｔとＨｉｔ−Ｏｆｆｓｅｔ（ＭＩＳＡＬＩＧＮ Ｈａｌｆ−Ｗｏｒｄ）の生成回路例を示す図である。なお、図３の回路は、図２の構成の内、命令投入制御部１３内に設けられるものである。
【００３０】
この図においてＬ１ ＨＷｍ ＩＬＣ ｎ信号は、命令切り出し開始点からハーフワード距離ｍにある命令の（そこが命令境界点であれば）命令語長がｎであることを意味する信号である（ｎは、この場合２、４、６のいずれかであり、使用されている命令語の長さを示す。また、ｍは、命令の切り出し位置から、命令の先頭が、ハーフワード数（例えば２ハーフワード）を単位としてどの位置にあるかを示す）。またＬ１ ＨＩＴ ＨＷ ｐ信号は、分岐予測された点が命令切りだし開始点からハーフワード距離ｐに有ることを示す信号である。
【００３１】
分岐予測が命令境界位置に無かった場合にも対応する命令のＨｉｔ（ＳＥＴ ＩＷＲｘ ＨＩＴ）として検出し、同時に、ＳＥＴ ＩＷＲｘ ＭＩＳＡＬＩＧＮ ＨＷ ｙ信号を出すことで、命令語境界になかったことを判別する。
【００３２】
すなわち、図３の上段の「for IWR0」の回路においては、命令の切り出し位置が命令語境界であることを示すＬ１ ＨＩＴ ＨＷ ０の論理値が真で入力されると、ＩＷＲ０がヒットしたことを意味するＳＥＴ ＩＷＲ０ ＨＩＴの論理値が真となる。また、同じく、命令語長が４あるいは６である場合であって、命令切り出し位置からハーフワード距離０のところに命令があり（Ｌ１ ＨＷ ０ ＩＬＣ ４、６）、かつ、分岐予測された点が命令切り出し開始点からハーフワード距離１にある場合には、ＳＥＴ ＩＷＲ０ ＨＩＴの論理値を真にすると共に、ハーフワード距離１のところで命令語境界になっていないことを示すＳＥＴ ＩＷＲ０ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値が真となる。同様に、命令切り出し開始点からハーフワード距離２のところに分岐予測された点が有る場合であって（Ｌ１ ＨＩＴ ＨＷ ２）、かつ、命令語長が６である場合であって、命令切り出し位置からハーフワード距離０のところに命令がある場合、ハーフワード距離２のところで、ミスアラインされている（分岐予測が命令語境界でないところで行われている）ことを示すＳＥＴ ＩＷＲ０ ＭＩＳＡＬＩＧＮ ＨＷ ２の論理値が真となる。ただし、ＳＥＴ ＩＷＲ０ ＨＩＴは、何れの場合にも分岐予測が行われたことを示すために真とされる。
【００３３】
以上のように、図３の信号を読むと、「for IWR1」の回路の場合には、
１）ハーフワード距離１のところで分岐予測され、命令語長２で、ハーフワード距離０のところに命令がある場合は、ミスアラインではなく、分岐予測が行われたことを示すＳＥＴ ＩＷＲ１ ＨＩＴの論理値が真となる。
２）ハーフワード距離２のところで分岐予測され、命令語長４で、ハーフワード距離０のところに命令がある場合には、ミスアラインではなく、ＳＥＴ ＩＷＲ１ ＨＩＴの論理値が真となる。
３）ハーフワード距離２のところで分岐予測され、命令語長が２でハーフワード距離０のところに命令があり、かつ、命令語長が４でハーフワード距離１のところに命令がある場合には、ミスアラインであるとして、ＳＥＴ ＩＷＲ１ ＨＩＴ及びＳＥＴ ＩＷＲ１ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値が真になる（ここでは、最初の命令が命令語長２で次の命令の命令語長が４であり、分岐予測が次の命令の真ん中で起こっている場合を示している）。
４）ハーフワード距離３のところで分岐予測され、命令語長が４でハーフワード距離０のところに命令があり、かつ、命令語長が４でハーフワード距離２のところに命令がある場合には、ミスアラインであるとして、ＳＥＴ ＩＷＲ１ ＨＩＴ及びＳＥＴ ＩＷＲ１ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
【００３４】
更に、「for IWR2」の回路においては、
１）ハーフワード距離２のところで分岐予測され、命令語長が２でハーフワード距離０と１のところに命令がある場合は、通常にヒットしたとしてＳＥＴ ＩＷＲ２ ＨＩＴの論理値が真となる。
２）ハーフワード距離３のところで分岐予測され、命令語長が２でハーフワード距離０のところに命令があり、かつ、命令語長４でハーフワード距離２のところに命令がある場合は、通常にヒットしたとしてＳＥＴ ＩＷＲ２ ＨＩＴの論理値が真となる。
３）ハーフワード距離３のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離１のところに命令語長２の命令が有る場合には、通常にヒットしたとして、ＳＥＴ ＩＷＲ２ ＨＩＴの論理値が真となる。
４）ハーフワード距離４のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離２のところに命令語長４の命令がある場合には、通常にヒットしたとして、ＳＥＴ ＩＷＲ２ ＨＩＴの論理値を真にする。
５）ハーフワード距離３のところで分岐予測され、ハーフワード距離０のところに、命令語長２の命令が、ハーフワード距離１のところに命令語長２の命令が、ハーフワード距離２のところに命令語長４の命令がある場合には、ミスアラインが起きたとして、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値が真とする。
６）ハーフワード距離４のところで分岐予測され、ハーフワード距離０のところに命令語長２の命令が、ハーフワード距離１のところに命令語長４の命令が、ハーフワード距離３のところに命令語長４の命令がある場合には、ミスアラインが起きたとして、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
７）ハーフワード距離４のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離２のところに命令語長２の命令が、ハーフワード距離３のところに命令語長４の命令がある場合、ミスアラインが起きたとして、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
８）ハーフワード距離５のところで分岐予測され、ハーフワード距離０のところに命令語長４の命令が、ハーフワード距離２のところに命令語長４の命令が、ハーフワード距離４のところに命令語長４の命令がある場合には、ＳＥＴ ＩＷＲ２ ＨＩＴ及びＳＥＴ ＩＷＲ２ ＭＩＳＡＬＩＧＮ ＨＷ １の論理値を真とする。
【００３５】
これらを他の分岐予測情報タグと組でＲＳＢＲに渡す。他の分岐予測情報タグと組でＲＳＢＲに渡す構成の詳細は既知である。
図４は、分岐命令とファントムの実行制御キューＲＳＢＲの構成例を示す図である。同図のＲＳＢＲは、図２の分岐処理部１６に設けられるものである。
【００３６】
この構成では、キューＲＳＢＲのエントリの有効性を示すvalidフラグと、ファントムエントリか否かを示すPhantom-Validフラグ、条件分岐のアドレスや分岐条件などを記述する分岐制御情報、分岐予測する命令のアドレスＩＡＲ、分岐先の命令アドレスＴＩＡＲ、図３のＳＥＴ ＩＷＲｙ ＨＩＴ（ここで、ｙは、ＩＷＲを識別する整数）を格納するＨｉｔ部、ブランチヒストリのＷＡＹを示すＷａｙ部、及び、図３のミスアラインを示す信号を格納するMisalign-HW部からなる。Misalign-HWのデータは、ＲＳＢＲのエントリがファントムエントリの時にのみ有効である。
【００３７】
なお、ＲＳＢＲのPhantom−Validフラグの設定は、前述の特開２０００−１８１７１０号公報に記載の技術を使って設定するものとする。
ＲＳＢＲで分岐処理もしくはファントムエントリ処理が完了すると、ブランチヒストリに対して、その完了報告が行われる。
【００３８】
図５は、分岐実行完了の報告を行うための動作を説明する図である。なお、図５の回路は、図２の分岐完了制御部１７に設けられるものである。
図６は、エントリ消去のための指示信号を生成する回路例を示す図である。図６の回路は、図２のＢＲＨＩＳ更新制御部１８に設けられる。
【００３９】
分岐完了制御回路は、ファントムエントリ処理完了の場合、当該命令がファントムエントリであったことを示すＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭとともに、完了した命令の命令アドレスＢＲ ＣＯＭＰ ＩＡＲ＜０：３１＞、ＢＲＨＩＳ ＨｉｔしたＷＡＹ位置ＢＲ ＣＯＭＰ ＨＩＴ ＷＡＹ＜１：０＞、それがミスアラインしていた場合のＢＲ ＣＯＭＰ ＭＩＳＡＬＩＧＮ ＨＷ ｙ（と必要に応じて他の制御フラグ）をＢＲＨＩＳ更新制御部に送る。
【００４０】
図６において、通常の分岐予測の場合には、命令境界位置に予測されるので、Ｈｉｔしたエントリ位置はＢＲ ＣＯＭＰ ＩＡＲ＜０：３１＞であるが、ファントムエントリであって、ミスアラインを検出している場合、Ｈｉｔを検出したエントリの本来の位置はＢＲ ＣＯＭＰ ＩＡＲ＜０：３１＞＋ＢＲ ＣＯＭＰ ＭＩＳＡＬＩＧＮ ＨＷ ｙ（ここで、ｙはハーフワード距離の値であり、整数である。この演算は、ｙ＝１の場合、２を加算するなど）となる。これで決まるアドレス位置でＢＲ ＣＯＭＰ ＨＩＴ ＷＡＹによって指示されたＷＡＹへ消去動作を行えば良い。
【００４１】
たまたまミスアラインを検出した命令が分岐命令であった場合、ＢＲ ＣＯＭＰ ＡＳ ＴＡＫＥＮ（分岐成立の場合）、あるいはＢＲ ＣＯＭＰ ＡＳ ＮＯＴ ＴＡＫＥＮ（分岐不成立の場合）が送られ、通常の分岐処理と同様に処理される。この場合も、ミスアラインの情報を加算したアドレスに対して更新制御を行えばよい。ミスアライン分を加算することを除けば、従来に既知の技術と同じである。
【００４２】
図６の下の回路は、通常の消去条件とファントムエントリであることを示すＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭのいずれかが入力されたときに、ブランチヒストリのエントリを消去すべき旨を通知するＢＲＨＩＳ ＥＲＡＳＥ ＥＮＴＲＹの信号を送出する。また、どのブランチヒストリのエントリを消去するかは、図６の上の回路で計算される。ＢＲ ＣＯＭＰ ＩＡＲのアドレスを入力として、ＢＲ ＣＯＭＰ ＭＩＳＡＬＩＧＮ ＨＷｙによって、ｙの値で示されるハーフワード距離分アドレスを加算器２０によって入力アドレスＢＲ ＣＯＭＰ ＩＡＲに加算して、ＢＲＨＩＳ ＵＰＤＡＴＥ ＩＡＲとして出力する。
【００４３】
このようにして、ファントムエントリを特定し、ブランチヒストリのファントムエントリのうち、消すべきファントムエントリについての消去依頼の信号を設ける。この消去依頼信号を従来のブランチヒストリのエントリの消去依頼と同様に扱い、従来ブランチヒストリが持っているエントリの消去手段を利用してファントムエントリを消去する。
【００４４】
以上により、ファントムエントリを確実に消去できる実施形態を示した。逆に故意にファントムエントリを作成することで命令プリフェッチ効果を見いだす実施形態を以下に示す。
【００４５】
図７は、故意にファントムエントリを生成する構成を説明する図である。この回路は、図２のＲＳＢＲ生成制御部１５に設けられるものである。
命令をデコードして発行する時（ＩＷＲｘ Ｒｅｌｅａｓｅによって処理の開始許可が示される）に、その命令がマイクロコードやファームウェアエミュレートされるような複雑な命令（分岐命令であっても高速に実行されない命令）あるいは、ＲＳＢＲで処理されるような分岐命令ではないが命令アドレスを不連続にするような命令（ソフトウェア例外処理を発生させる命令やプログラムカウンタを直接書き換える命令など、図中ＩＷＲｘ ＣＴＩ ＩＮＳＴ）であることが判明した場合、ＲＳＢＲにはファントムエントリ相当のエントリとして生成する。ここで当該命令が故意に生成されるファントムエントリであることを識別可能なタグ（図７ではＣＴＩフィールド）を登録しておき、これを完了時にＢＲＨＩＳ更新部へ通知する。また、ＲＳＢＲでは、命令のアドレスの変更先を、該複雑命令の処理部から受け取るようにしておく。従って、完了時には変更先のアドレスはＢＲ ＣＯＭＰ ＴＩＡＲとしてＢＲＨＩＳに送られる。
【００４６】
図７では、分岐命令ではないが命令アドレスを不連続にする命令である（ＩＷＲｘ ＣＴＩ ｉｎｓｔ）か、ブランチヒストリにヒットし（ＩＷＲｘ ＢＲＨＩＳ Ｈｉｔ）、命令が分岐命令ではない場合（ＩＷＲｘ ＢＲＡＮＣＨの論理反転）である場合であって、ＩＷＲｘ Ｒｅｌｅａｓｅ（命令デコードが終了し、処理開始許可）が出た場合、Phantom-Validにフラグを立てる。また、ブランチヒストリにヒットしているので、Ｈｉｔフラグにもフラグを立てる。また、ＩＷＲｘ ＢＲＡＮＣＨとＩＷＲｘ Ｒｅｌｅａｓｅが入力されている場合には、エントリが有効であるとしてValidフラグを立てる。
【００４７】
図８は、故意にファントムエントリを生成する場合のＢＲＨＩＳの更新信号の生成回路例を示す図である。図８の回路は、図２のＢＲＨＩＳ更新制御部１８に設けられる。
【００４８】
ＢＲＨＩＳ更新制御部１８においては、該タグ付きのＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭ通知が来た場合には消去をせず、通常の分岐予測情報更新と同じ様な動作、すなわち、既にエントリが存在して（ＢＲＨＩＳ Ｈｉｔ）いれば必要に応じて更新、エントリが存在しなければ（Ｎｏｔ ｈｉｔ）新規エントリ生成を行う。エントリの作成／更新に用いられる分岐先アドレスはＲＳＢＲから送られるＢＲ ＣＯＭＰ ＴＩＡＲを使う等他の制御は従来技術と同様になる。
【００４９】
図８においては、ブランチヒストリのエントリがファントムエントリであり（ＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭ）、分岐命令である場合には（ＢＲ ＣＯＭＰ ＣＴＩ ＩＮＳＴの反転論理）、通常の消去条件と同様に、ブランチヒストリのエントリを消去する命令（ＢＲＨＩＳ ＥＲＡＳＥ ＥＮＴＲＹ）を出力する。また、エントリがファントムエントリであり（ＢＲ ＣＯＭＰ ＡＳ ＰＨＡＮＴＯＭ）、分岐命令でない（ＢＲ ＣＯＭＰ ＣＴＩ ＩＮＳＴ）の場合であって、ブランチヒストリにヒットしていない（ＢＲ ＣＯＭＰ ＢＲＨＩＳ ＨＩＴの反転論理）には、通常の新規エントリの生成条件と共に、故意にファントムエントリを生成する旨の指示（ＢＲＨＩＳ ＣＲＥＡＴＥ ＮＥＷ ＥＮＴＲＹ）を出す。また、ブランチヒストリにヒットし、エントリがファントムであり、分岐命令でない場合には、そのファントムエントリを維持すべき命令（ＢＲＨＩＳ ＵＰＤＡＴＥ ＯＬＤ ＥＮＴＲＹ）を出力する。
【００５０】
このようにすると、次回当該命令アドレスに対応する命令フェッチ時に、当該エントリが読み出されて分岐予測命令フェッチが行われるようになる。たとえ、これが実行部で即座に使うことができなくとも、命令プリフェッチができることでキャッシュに対してプリフェッチ要求相当の動作になるため、性能改善効果がある。
【００５１】
（付記１）分岐予測機構を有する情報処理装置において、
分岐予測を行った対象の命令が分岐命令であるか否かを判断する判断手段と、
該分岐予測を行った対象の命令が分岐命令でないと判断された場合に、前記分岐予測機構に格納される該命令に対応する分岐予測のためのエントリを削除するファントム削除手段と、
を備えることを特徴とする情報処理装置。
【００５２】
（付記２）分岐予測機構を有する情報処理装置において、
命令を切り出し、実行のために格納するキュー手段と、
該キュー手段に格納される命令について分岐予測を行った場合、該分岐予測を行ったアドレス位置が該キュー手段に格納された命令語の境界にあるか否かを検出する検出手段と、
該分岐予測を行ったアドレス位置が命令語の境界にないと判断された場合には、該分岐予測を行う基となった、分岐予測機構に格納される分岐予測のためのエントリを削除するミスアライン削除手段と、
を備えることを特徴とする情報処理装置。
【００５３】
（付記３）分岐予測を行おうとする命令のアドレス位置が実際の命令境界位置と異なる位置であることが判明した場合、分岐処理を行う機構において、該境界位置からの位置を特定する特定情報を保持し、該特定情報を用いて分岐予測機構の有する分岐予測のためのエントリを削除することを特徴とする付記２に記載の情報処理装置。
【００５４】
（付記４）分岐予測機構を有する情報処理装置において、
分岐命令であっても高速に実行されない命令、あるいは、分岐命令ではないが、命令シーケンスを不連続にする命令を検出するファントム対象命令検出手段と、
該ファントム対象命令検出手段が検出した命令に対応するエントリを、分岐予測機構に格納される分岐予測のためのエントリに生成して加えるファントムエントリ生成手段とを備え、
分岐予測のためのエントリを用いて命令プリフェッチを行うことによって命令の高速処理を実現することを特徴とする情報処理装置。
【００５５】
（付記５）分岐予測機構を有する情報処理装置における分岐予測のためのエントリの内の不要なエントリの削除方法であって、
分岐予測を行った対象の命令が分岐命令であるか否かを判断する判断ステップと、
該分岐予測を行った対象の命令が分岐命令でないと判断された場合に、前記分岐予測機構に格納される該命令に対応する分岐予測のためのエントリを削除するファントム削除ステップと、
を備えることを特徴とする方法。
【００５６】
（付記６）分岐予測機構を有する情報処理装置における分岐予測のためのエントリの内の不要なエントリを削除する方法であって、
命令セットを切り出し、実行のために格納するキューステップと、
該キューステップにおいて格納された命令について分岐予測を行った場合、該分岐予測を行ったアドレス位置が該キューステップにおいて格納された命令語の境界にあるか否かを検出する検出ステップと、
該分岐予測を行ったアドレス位置が命令語の境界にないと判断された場合には、該分岐予測を行う基となった、分岐予測機構に格納される分岐予測のためのエントリを削除するミスアライン削除ステップと、
を備えることを特徴とする方法。
【００５７】
（付記７）分岐予測を行おうとする命令のアドレス位置が実際の命令境界位置と異なる位置であることが判明した場合、分岐処理を行う機構において、該境界位置からのオフセット情報を記憶しておき、該オフセット情報を用いて分岐予測機構の有する分岐予測のためのエントリを削除することを特徴とする付記６に記載の方法。
【００５８】
（付記８）分岐予測機構を有する情報処理装置における命令の高速処理のための方法であって、
分岐命令であっても高速に実行されない命令、あるいは、分岐命令ではないが、命令シーケンスを不連続にする命令を検出するファントム対象命令検出ステップと、
該ファントム対象命令検出手段が検出した命令に対応するエントリを、分岐予測機構に格納される分岐予測のためのエントリに生成して加えるファントムエントリ生成ステップとを備え、
分岐予測のためのエントリを用いて命令プリフェッチを行うことによって命令の高速処理を実現することを特徴とする方法。
【００５９】
【発明の効果】
以上で述べたように、本手法を用いることで、ファントムエントリを確実に消去でき、ブランチヒストリの性能劣化を回避することができるようになる。また、この機能を積極利用することにより、複雑な制御転送命令であっても命令プリフェッチ効果をもたらす制御を可能とし、性能向上に役立つ。
【図面の簡単な説明】
【図１】命令境界でないところで分岐予測が生じる場合について説明する図である。
【図２】本発明の実施形態における情報処理装置の概略を示す図である。
【図３】ＢＲＨＩＳ−ＨｉｔとＨｉｔ−Ｏｆｆｓｅｔ（ＭＩＳＡＬＩＧＮ Ｈａｌｆ−Ｗｏｒｄ）の生成回路例を示す図である。
【図４】分岐命令とファントムの実行制御キューＲＳＢＲの構成例を示す図である。
【図５】分岐実行完了の報告を行うための動作を説明する図である。
【図６】エントリ消去のための指示信号を生成する回路例を示す図である。
【図７】故意にファントムエントリを生成する構成を説明する図である。
【図８】故意にファントムエントリを生成する場合のＢＲＨＩＳの更新信号の生成回路例を示す図である。
【図９】ファントムエントリが生じる仕組みを概略説明する図である。
【符号の説明】
１０ ＩＦ−ＥＡＧ フェッチアドレス生成部
１１ ＢＲＨＩＳ 分岐予測部
１２ Ｉ−ＣＡＣＨＥ 命令キャッシュ
１３ 命令投入制御部
１４ ＩＷＲｓ 命令解読部
１５ ＲＳＢＲ生成制御部
１６ 分岐処理部 ＲＳＢＲｓ
１７ 分岐完了制御部
１８ ＢＲＨＩＳ更新制御部
２０ 加算器
Claims (4)
- 分岐予測のためのエントリを格納する分岐予測手段を有する命令制御装置において、
命令を切り出し、実行のために格納する命令キュー手段と、
前記命令キュー手段に格納される命令について、前記分岐予測手段に格納された分岐予測のためのエントリを使用して分岐予測を行った場合、分岐予測先のアドレス位置が前記命令キュー手段に格納された命令の境界にあるか否かを検出する命令境界検出手段と、
前記命令境界検出手段により前記分岐予測先のアドレス位置が命令の境界にないと判断された場合には、前記エントリを前記分岐予測手段から削除するミスアライン削除手段とを有することを特徴とする命令制御装置。 - 前記命令境界検出手段により前記分岐予測先のアドレス位置が命令の境界にないと判断された場合には、前記エントリに前記命令の境界からの位置を特定する位置特定情報を保持し、前記特定情報を用いて前記分岐予測を行うために使用した前記分岐予測のためのエントリを、前記ミスアライン削除手段が前記分岐予測手段から削除することを特徴とする請求項１に記載の命令制御装置。
- 分岐予測のためのエントリを格納するブランチヒストリを有する命令制御装置の命令制御方法において、
命令を切り出し、実行のために命令キューに格納する命令キュー格納ステップと、
前記命令キューに格納される命令について、前記ブランチヒストリに格納された分岐予測のためのエントリを使用して分岐予測を行った場合、分岐予測先のアドレス位置が前記命令キューに格納された命令の境界にあるか否かを検出する命令境界検出ステップと、
前記分岐予測先のアドレス位置が命令の境界にないと判断された場合には、前記分岐予測を行うために使用した前記分岐予測のためのエントリを前記ブランチヒストリから削除するミスアライン削除ステップとを有することを特徴とする命令制御方法。 - 前記ミスアライン削除ステップは、
前記命令境界検出ステップにより、前記分岐予測先のアドレス位置が命令の境界にないと判断された場合には、前記ブランチヒストリに格納された分岐予測のためのエントリに前記命令の境界からの位置を特定する位置特定情報を保持し、前記特定情報を用いて前記分岐予測を行うために使用した前記分岐予測のためのエントリを、前記ブランチヒストリから削除することを特徴とする請求項３に記載の命令制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002191433A JP3843048B2 (ja) | 2002-06-28 | 2002-06-28 | 分岐予測機構を有する情報処理装置 |
| US10/349,930 US20040003217A1 (en) | 2002-06-28 | 2003-01-24 | Data processing device with branch prediction mechanism |
| US11/330,192 US20060149950A1 (en) | 2002-06-28 | 2006-01-12 | Data processing device with branch prediction mechanism |
| US11/330,191 US20060149949A1 (en) | 2002-06-28 | 2006-01-12 | Data processing device with branch prediction mechanism |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002191433A JP3843048B2 (ja) | 2002-06-28 | 2002-06-28 | 分岐予測機構を有する情報処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006193265A Division JP4113227B2 (ja) | 2006-07-13 | 2006-07-13 | 分岐予測機構を有する情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004038338A JP2004038338A (ja) | 2004-02-05 |
| JP3843048B2 true JP3843048B2 (ja) | 2006-11-08 |
Family
ID=29774404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002191433A Expired - Fee Related JP3843048B2 (ja) | 2002-06-28 | 2002-06-28 | 分岐予測機構を有する情報処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US20040003217A1 (ja) |
| JP (1) | JP3843048B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8607209B2 (en) | 2004-02-04 | 2013-12-10 | Bluerisc Inc. | Energy-focused compiler-assisted branch prediction |
| US7447882B2 (en) * | 2005-04-20 | 2008-11-04 | Arm Limited | Context switching within a data processing system having a branch prediction mechanism |
| US9535701B2 (en) | 2014-01-29 | 2017-01-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Efficient use of branch delay slots and branch prediction in pipelined computer architectures |
| US9430245B2 (en) * | 2014-03-28 | 2016-08-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Efficient branch predictor history recovery in pipelined computer architectures employing branch prediction and branch delay slots of variable size |
| US20180081806A1 (en) * | 2016-09-22 | 2018-03-22 | Qualcomm Incorporated | Memory violation prediction |
| US11086629B2 (en) * | 2018-11-09 | 2021-08-10 | Arm Limited | Misprediction of predicted taken branches in a data processing apparatus |
| CN111258654B (zh) * | 2019-12-20 | 2022-04-29 | 宁波轸谷科技有限公司 | 指令分支预测方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
| US4763253A (en) * | 1986-09-26 | 1988-08-09 | Motorola, Inc. | Microcomputer with change of flow |
| US5228131A (en) * | 1988-02-24 | 1993-07-13 | Mitsubishi Denki Kabushiki Kaisha | Data processor with selectively enabled and disabled branch prediction operation |
| US5210831A (en) * | 1989-10-30 | 1993-05-11 | International Business Machines Corporation | Methods and apparatus for insulating a branch prediction mechanism from data dependent branch table updates that result from variable test operand locations |
| US5276882A (en) * | 1990-07-27 | 1994-01-04 | International Business Machines Corp. | Subroutine return through branch history table |
| TW253946B (en) * | 1994-02-04 | 1995-08-11 | Ibm | Data processor with branch prediction and method of operation |
| US5608886A (en) * | 1994-08-31 | 1997-03-04 | Exponential Technology, Inc. | Block-based branch prediction using a target finder array storing target sub-addresses |
| US5761490A (en) * | 1996-05-28 | 1998-06-02 | Hewlett-Packard Company | Changing the meaning of a pre-decode bit in a cache memory depending on branch prediction mode |
| US6003129A (en) * | 1996-08-19 | 1999-12-14 | Samsung Electronics Company, Ltd. | System and method for handling interrupt and exception events in an asymmetric multiprocessor architecture |
| US6061710A (en) * | 1997-10-29 | 2000-05-09 | International Business Machines Corporation | Multithreaded processor incorporating a thread latch register for interrupt service new pending threads |
| JP3565314B2 (ja) * | 1998-12-17 | 2004-09-15 | 富士通株式会社 | 分岐命令実行制御装置 |
| JP3723020B2 (ja) * | 1999-09-30 | 2005-12-07 | 富士通株式会社 | 分岐履歴情報の書き込み制御装置及びその方法 |
-
2002
- 2002-06-28 JP JP2002191433A patent/JP3843048B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-24 US US10/349,930 patent/US20040003217A1/en not_active Abandoned
-
2006
- 2006-01-12 US US11/330,192 patent/US20060149950A1/en not_active Abandoned
- 2006-01-12 US US11/330,191 patent/US20060149949A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060149949A1 (en) | 2006-07-06 |
| US20040003217A1 (en) | 2004-01-01 |
| US20060149950A1 (en) | 2006-07-06 |
| JP2004038338A (ja) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542020B2 (ja) | 複数予測分岐命令にわたる命令フェッチの位置合わせ命令キャッシュ処理を実行するプロセッサ装置およびプロセッサ制御方法 | |
| US6697932B1 (en) | System and method for early resolution of low confidence branches and safe data cache accesses | |
| US6185676B1 (en) | Method and apparatus for performing early branch prediction in a microprocessor | |
| JP2875909B2 (ja) | 並列演算処理装置 | |
| JP4027620B2 (ja) | 分岐予測装置、プロセッサ、及び分岐予測方法 | |
| US8943300B2 (en) | Method and apparatus for generating return address predictions for implicit and explicit subroutine calls using predecode information | |
| EP0381444A2 (en) | Branch prediction | |
| US20110320787A1 (en) | Indirect Branch Hint | |
| US7017030B2 (en) | Prediction of instructions in a data processing apparatus | |
| US20040117606A1 (en) | Method and apparatus for dynamically conditioning statically produced load speculation and prefetches using runtime information | |
| JP2019526873A (ja) | 分岐ターゲットバッファの圧縮 | |
| JP3486690B2 (ja) | パイプライン方式プロセッサ | |
| KR20080102251A (ko) | 링크 스택 회로를 정정하는 방법 및 장치 | |
| US7877578B2 (en) | Processing apparatus for storing branch history information in predecode instruction cache | |
| US20060149950A1 (en) | Data processing device with branch prediction mechanism | |
| US20030204705A1 (en) | Prediction of branch instructions in a data processing apparatus | |
| US20040225866A1 (en) | Branch prediction in a data processing system | |
| JP3683439B2 (ja) | 分岐予測を抑止する情報処理装置および方法 | |
| US10922082B2 (en) | Branch predictor | |
| US7603545B2 (en) | Instruction control method and processor to process instructions by out-of-order processing using delay instructions for branching | |
| JP4113227B2 (ja) | 分岐予測機構を有する情報処理装置 | |
| US20060015706A1 (en) | TLB correlated branch predictor and method for use thereof | |
| US20050154859A1 (en) | Branch prediction in a data processing apparatus | |
| CN114116002A (zh) | 一种存储重命名的实现方法、处理器及计算机设备 | |
| JP4728877B2 (ja) | マイクロプロセッサおよびパイプライン制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |