JPH08248439A - Display panel - Google Patents

Display panel

Info

Publication number
JPH08248439A
JPH08248439A JP7248095A JP7248095A JPH08248439A JP H08248439 A JPH08248439 A JP H08248439A JP 7248095 A JP7248095 A JP 7248095A JP 7248095 A JP7248095 A JP 7248095A JP H08248439 A JPH08248439 A JP H08248439A
Authority
JP
Japan
Prior art keywords
pixel electrode
stage
line
capacitance
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7248095A
Other languages
Japanese (ja)
Inventor
Ikuhiro Yamaguchi
郁博 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP7248095A priority Critical patent/JPH08248439A/en
Publication of JPH08248439A publication Critical patent/JPH08248439A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE: To decrease the fluctuations (noises) in the potential of pixel electrodes generated when scanning lines for auxiliary capacitor lines turn on and off with a liquid crystal display device of an active matrix type in which the scanning lines are commonly used as the auxiliary capacitor lines. CONSTITUTION: As an example, the scanning line 2B of a fore stage connected via a thin-film transistor(TFT) 4B of the fore stage to a pixel electrode 5B of the fore stage of a pixel electrode 5C and the scanning line 2A of the stage before the previous stage connected via the TFT 4A of the stage before the previous stage to the pixel electrode 5a of the stage before the previous stage of the pixel electrode 5C are commonly used for the auxiliary capacitor line for the pixel electrode 5C. Then, the auxiliary capacitor part for the one pixel electrode is eventually divided to two, by which the noises are decreased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明はアクティブマトリック
ス型液晶表示装置などにおける表示パネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel in an active matrix type liquid crystal display device or the like.

【0002】[0002]

【従来の技術】例えばアクティブマトリックス型液晶表
示装置には、画素容量部のほかに補助容量部を備えたも
のがある。この場合、走査ラインが補助容量ラインを兼
ねた付加容量方式と呼ばれるタイプのものと、走査ライ
ンのほかに専用の補助容量ラインを備えた蓄積容量方式
と呼ばれるタイプのものとがある。両者を比較すると、
付加容量方式の方が、専用の補助容量ラインを有してい
ないとの理由から、蓄積容量方式よりも、開口率や歩留
などの点で有利といわれている。
2. Description of the Related Art For example, some active matrix type liquid crystal display devices have an auxiliary capacitance portion in addition to a pixel capacitance portion. In this case, there are a type called an additional capacitance system in which the scanning line also serves as an auxiliary capacitance line, and a type called a storage capacitance system in which a dedicated auxiliary capacitance line is provided in addition to the scanning line. Comparing the two,
The additional capacitance method is said to be advantageous over the storage capacitance method in terms of aperture ratio and yield because it does not have a dedicated auxiliary capacitance line.

【0003】図4および図5は従来の付加容量方式のア
クティブマトリックス型液晶表示装置における表示パネ
ルの一部を示したものである。この表示パネルはガラス
基板1を備えている。ガラス基板1の上面側には補助容
量ラインを兼ねた走査ライン(ゲートライン)2A、2
B、2Cと信号ライン(ドレインライン)3がマトリッ
クス状に設けられ、その各交点近傍にはスイッチング素
子としての薄膜トランジスタ4A、4B、4Cおよび画
素電極5A、5B、5C、5Dが設けられている。
4 and 5 show a part of a display panel in a conventional active matrix type liquid crystal display device of the additional capacitance type. This display panel includes a glass substrate 1. On the upper surface side of the glass substrate 1, scanning lines (gate lines) 2A, 2 which also serve as auxiliary capacitance lines
B and 2C and signal lines (drain lines) 3 are provided in a matrix, and thin film transistors 4A, 4B and 4C as switching elements and pixel electrodes 5A, 5B, 5C and 5D are provided in the vicinity of respective intersections thereof.

【0004】すなわち、ガラス基板1の上面の所定の個
所にはゲート電極6を含む走査ライン2A、2B、2C
(補助容量ライン兼用部については後で説明する。)が
形成され、その上面全体にはゲート絶縁膜7が形成され
ている。ゲート絶縁膜7の上面の所定の個所にはアモル
ファスシリコンからなる半導体薄膜8が形成され、半導
体薄膜8の上面の中央部にはチャネル保護膜9が形成さ
れている。半導体薄膜8およびチャネル保護膜9の上面
の両側にはn+シリコンからなるコンタクト層10、1
1が形成され、コンタクト層10、11の上面にはドレ
イン電極12およびソース電極13が形成され、またこ
れら電極12、13の形成と同時に信号ライン3が形成
されている。ゲート絶縁膜7の上面の所定の個所にはI
TOからなる画素電極5A、5B、5C、5Dがソース
電極13に接続されて形成されている。
That is, the scanning lines 2A, 2B, 2C including the gate electrode 6 are provided at predetermined positions on the upper surface of the glass substrate 1.
(A portion which also serves as an auxiliary capacitance line will be described later.) Is formed, and a gate insulating film 7 is formed on the entire upper surface thereof. A semiconductor thin film 8 made of amorphous silicon is formed at a predetermined position on the upper surface of the gate insulating film 7, and a channel protective film 9 is formed at the center of the upper surface of the semiconductor thin film 8. On both sides of the upper surfaces of the semiconductor thin film 8 and the channel protection film 9, contact layers 10 and 1 made of n + silicon are provided.
1 is formed, the drain electrode 12 and the source electrode 13 are formed on the upper surfaces of the contact layers 10 and 11, and the signal line 3 is formed at the same time when these electrodes 12 and 13 are formed. I is formed at a predetermined position on the upper surface of the gate insulating film 7.
Pixel electrodes 5A, 5B, 5C, and 5D made of TO are formed so as to be connected to the source electrode 13.

【0005】次に、走査ライン2A、2B、2Cの補助
容量ライン兼用部について説明する。一例として、画素
電極5Bに薄膜トランジスタ4Bを介して接続された走
査ライン2Bは当該画素電極5Bの下辺側に設けられて
いるが、その前段の走査ライン2Aつまり当該画素電極
5Bの上辺側に設けられた走査ライン2Aは当該画素電
極5B用の補助容量ラインを兼ねている。前段の走査ラ
イン2Aは、当該画素電極5Bの上辺部に対応する位置
に設けられた共通直線部2aと、この共通直線部2aか
ら当該画素電極5Bの左辺部および右辺部に沿って引き
出された引出部2b、2cとからなっている。そして、
共通直線部2aおよび引出部2b、2cの各所定の部分
は当該画素電極5Bの上辺部、左辺部および右辺部と重
ね合わされ、この重ね合わされた部分によって補助容量
部が形成されている。一方、図示していないが、画素容
量部は、当該画素電極5Bとこれに対向配置された共通
電極とその間に配置された液晶とによって形成されてい
る。図6はこの場合の等価回路を示したものであり、符
号21は画素容量部、22は補助容量部を示す。
Next, a portion of the scanning lines 2A, 2B and 2C which also serves as an auxiliary capacitance line will be described. As an example, the scanning line 2B connected to the pixel electrode 5B via the thin film transistor 4B is provided on the lower side of the pixel electrode 5B, but is provided on the preceding scanning line 2A, that is, on the upper side of the pixel electrode 5B. The scanning line 2A also serves as an auxiliary capacitance line for the pixel electrode 5B. The scanning line 2A in the previous stage is drawn out along the common straight line portion 2a provided at a position corresponding to the upper side portion of the pixel electrode 5B, and from the common straight line portion 2a along the left side portion and the right side portion of the pixel electrode 5B. It consists of drawer parts 2b and 2c. And
The respective predetermined portions of the common linear portion 2a and the lead portions 2b, 2c are overlapped with the upper side portion, the left side portion and the right side portion of the pixel electrode 5B, and the overlapped portion forms an auxiliary capacitance portion. On the other hand, although not shown, the pixel capacitance portion is formed by the pixel electrode 5B, a common electrode arranged to face the pixel electrode 5B, and liquid crystal arranged between them. FIG. 6 shows an equivalent circuit in this case, in which reference numeral 21 indicates a pixel capacitance portion and 22 indicates an auxiliary capacitance portion.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
このようなアクティブマトリックス型液晶表示装置で
は、補助容量部22の一方の電極が前段の走査ライン2
Aに接続されているので、前段の走査ライン2Aがオン
・オフする際に、当該画素電極5Bの電位が変動するこ
とになる。この変動(ノイズ)は数十μsec程度の短
時間に起こるが、その変動幅が十数Vにも及ぶので、液
晶にかかる実効電圧を少なからず変化させることにな
る。ちなみに、付加容量方式の場合と蓄積容量方式の場
合とで補助容量部22の容量を等しくして、輝度−信号
電圧の関係を調べたところ、図7に示す結果が得られ
た。この図から明らかなように、実線の曲線で示す付加
容量方式の場合には、点線の曲線で示す蓄積容量方式の
場合と比較して、上記ノイズの影響により、液晶にかか
る実効電圧が少なからず変化している。この結果、より
一層良好な画質を得ることができないという問題があっ
た。この発明の目的は、ノイズを低減することができる
表示パネルを提供することにある。
However, in such a conventional active matrix type liquid crystal display device, one electrode of the auxiliary capacitance section 22 has the scanning line 2 in the preceding stage.
Since it is connected to A, the potential of the pixel electrode 5B changes when the scanning line 2A in the preceding stage is turned on / off. This fluctuation (noise) occurs in a short time of about several tens of microseconds, but since the fluctuation range reaches as much as tens of volts, the effective voltage applied to the liquid crystal is changed to some extent. By the way, when the capacitance of the auxiliary capacitance section 22 was made equal in the case of the additional capacitance system and the case of the storage capacitance system, the relationship between the luminance and the signal voltage was examined, and the result shown in FIG. 7 was obtained. As is clear from this figure, in the case of the additional capacitance method indicated by the solid curve, the effective voltage applied to the liquid crystal is not small due to the influence of the noise as compared with the case of the storage capacitance method indicated by the dotted curve. Is changing. As a result, there is a problem that it is not possible to obtain a better image quality. An object of the present invention is to provide a display panel capable of reducing noise.

【0007】[0007]

【課題を解決するための手段】請求項1記載の発明は、
マトリックス状に設けられた走査ラインおよび信号ライ
ンにスイッチング素子を介して画素電極が接続された表
示パネルにおいて、画素電極に対して当該画素電極用走
査ラインとは別の2本の走査ラインの各一部を重ね合わ
せたものである。請求項4記載の発明は、別の2本の走
査ラインのうちの1本と当該画素電極との重なり部の容
量と、他の1本と当該画素電極との重なり部の容量とを
等しくしたものである。
According to the first aspect of the present invention,
In a display panel in which a pixel electrode is connected to a scan line and a signal line provided in a matrix via a switching element, each one of two scan lines different from the pixel electrode scan line is connected to the pixel electrode. It is a stack of parts. According to a fourth aspect of the invention, the capacitance of the overlapping portion of one of the other two scanning lines and the pixel electrode is made equal to the capacitance of the overlapping portion of the other one scanning line and the pixel electrode. It is a thing.

【0008】[0008]

【作用】請求項1記載の発明によれば、画素電極に対し
て当該画素電極用走査ラインとは別の2本の走査ライン
の各一部を重ね合わせているので、1つの画素電極に対
する補助容量部が2つに分割されることになり、これに
よりノイズを低減することができる。この場合、請求項
4記載の発明のように、別の2本の走査ラインのうちの
1本と当該画素電極との重なり部の容量と、他の1本と
当該画素電極との重なり部の容量とを等しくすると、従
来の場合と比較して、電荷保持能力をそのまま維持して
ノイズをほぼ半分に低減することができる。
According to the first aspect of the invention, since a part of each of the two scanning lines different from the scanning line for the pixel electrode is overlapped with the pixel electrode, the auxiliary for one pixel electrode is provided. Since the capacitance section is divided into two, noise can be reduced. In this case, as in the invention described in claim 4, of the capacitance of the overlapping portion of one of the other two scanning lines and the pixel electrode, and the capacitance of the overlapping portion of the other one of the scanning lines and the pixel electrode. When the capacitances are made equal to each other, it is possible to maintain the charge retention capability as it is and reduce the noise to about half as compared with the conventional case.

【0009】[0009]

【実施例】図1はこの発明の一実施例を適用した表示パ
ネルの要部を示したものである。なお、この図におい
て、図4と同一名称部分には同一の符号を付し、その説
明を適宜省略する。この実施例では、一例として、画素
電極5Cの前段の画素電極5Bに前段の薄膜トランジス
タ4Bを介して接続された前段の走査ライン2Bと、当
該画素電極5Cの前々段の画素電極5Aに前々段の薄膜
トランジスタ4Aを介して接続された前々段の走査ライ
ン2Aとが、当該画素電極5C用の補助容量ラインを兼
ねている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a main part of a display panel to which an embodiment of the present invention is applied. In this figure, the same reference numerals are given to the same names as those in FIG. 4, and the description thereof will be omitted as appropriate. In this embodiment, as an example, the scanning line 2B in the preceding stage connected to the pixel electrode 5B in the preceding stage of the pixel electrode 5C via the thin film transistor 4B in the preceding stage and the pixel electrode 5A in the preceding stage before the pixel electrode 5C in question are preceded by one. The scanning line 2A on the preceding stage connected via the thin film transistor 4A on the preceding stage also serves as the auxiliary capacitance line for the pixel electrode 5C.

【0010】前段の走査ライン2Bは、当該画素電極5
Cの上下方向ほぼ中央部と下辺との間に配置された共通
直線部2dと、この共通直線部2dから当該画素電極5
Cの左辺部に沿って上方に引き出された引出部2eとを
備えている。この場合、共通直線部2dの所定の一部は
下方に向かって突出するほぼコ字状の突出部とされ、す
なわち当該画素電極5Cの左右方向ほぼ中央部から下方
に延びる左延出部2fと、当該画素電極5Cの右辺部に
沿って下方に延びる右延出部2gと、当該画素電極5C
の下辺部に沿って両延出部2f、2g間に設けられた下
部2hとからなるほぼコ字状の突出部とされている。そ
して、共通直線部2dおよび左延出部2fのほぼ全部は
当該画素電極5Cと重ね合わされ、引出部2e、右延出
部2gおよび下部2hの各所定の部分は当該画素電極5
Cの左辺部、右辺部及び下辺部と重ね合わされ、これら
重ね合わされた部分によって第1の補助容量部が形成さ
れている。なお、引出部2eの先端部は、前段の画素電
極5Bに接続された前段の薄膜トランジスタ4Bのゲー
ト電極6となっている。
The scanning line 2B in the preceding stage is connected to the pixel electrode 5 concerned.
A common straight line portion 2d arranged between the substantially central portion of C in the vertical direction and the lower side, and the pixel electrode 5 from the common straight line portion 2d.
A pull-out portion 2e that is pulled upward along the left side portion of C is provided. In this case, a predetermined part of the common straight line portion 2d is a substantially U-shaped protruding portion that protrudes downward, that is, a left extending portion 2f that extends downward from a substantially central portion in the left-right direction of the pixel electrode 5C. A right extending portion 2g extending downward along the right side portion of the pixel electrode 5C, and the pixel electrode 5C.
It is a substantially U-shaped projecting portion including a lower portion 2h provided between both extending portions 2f and 2g along the lower side portion. Almost all of the common straight line portion 2d and the left extending portion 2f are overlapped with the pixel electrode 5C, and the predetermined portions of the extending portion 2e, the right extending portion 2g, and the lower portion 2h are the pixel electrode 5 concerned.
The left side portion, the right side portion, and the lower side portion of C are overlapped with each other, and the overlapped portion forms a first auxiliary capacitance portion. The leading end of the lead-out portion 2e serves as the gate electrode 6 of the thin film transistor 4B in the front stage connected to the pixel electrode 5B in the front stage.

【0011】ところで、前段の走査ライン2Bの下部2
hの下側は後段の画素電極5Dの上辺部とも重ね合わさ
れている。このことを前々段の走査ライン2Aについて
みると、前々段の走査ライン2Aの下部2hの下側が当
該画素電極5Cの上辺部と重ね合わされていることにな
る。そして、この重ね合わされた部分によって第2の補
助容量部が形成されている。図2はこの場合の等価回路
を示したものであり、符号21は画素容量部、22aは
第1の補助容量部、22bは第2の補助容量部を示す。
By the way, the lower part 2 of the preceding scanning line 2B
The lower side of h is also overlapped with the upper side of the pixel electrode 5D in the subsequent stage. As for this, regarding the scanning line 2A in the previous stage, the lower side of the lower portion 2h of the scanning line 2A in the previous stage is overlapped with the upper side of the pixel electrode 5C. And the 2nd auxiliary | assistant capacitor part is formed of this overlapped part. FIG. 2 shows an equivalent circuit in this case. Reference numeral 21 is a pixel capacitance portion, 22a is a first auxiliary capacitance portion, and 22b is a second auxiliary capacitance portion.

【0012】次に、図3(a)は当該画素電極5Cに対
応する液晶に印加される電圧の波形を示し、図3(b)
〜(d)はそれぞれ前々段の走査ライン2A、前段の走
査ライン2Bおよび当該走査ライン2Cに印加されるゲ
ート信号を示したものである。この場合、前々段の走査
ライン2Aおよび前段の走査ライン2Bにそれぞれゲー
ト信号が印加される際にノイズがそれぞれ発生するが、
その各ノイズパルスのパルス幅をVN2、VN1とする。こ
れらのノイズは当該画素電極5Cに対応する液晶にかか
る実効電圧を変化させ、この変化分の信号電圧に対する
割合はおおよそ次の式(1)で与えられる。 [√{(TFSIG 2+TGN1 2+TGN2 2)/TF}−VSIG]/VSIG ≒(1/2)(TG/TF){(VN1 2+VN2 2)/VSIG 2} ……(1) ただし、TFはフィールド周期で通常十数msec程度
である。TGはゲート選択時間で通常数十μsec程度
である。VSIGは信号電圧である。
Next, FIG. 3A shows the waveform of the voltage applied to the liquid crystal corresponding to the pixel electrode 5C, and FIG.
(D) shows the gate signals applied to the scanning line 2A in the front stage, the scanning line 2B in the front stage, and the scanning line 2C in the front stage, respectively. In this case, noise is generated when a gate signal is applied to each of the scanning line 2A in the front stage and the scanning line 2B in the front stage.
The pulse widths of the respective noise pulses are V N2 and V N1 . These noises change the effective voltage applied to the liquid crystal corresponding to the pixel electrode 5C, and the ratio of this change to the signal voltage is approximately given by the following equation (1). [√ {(T F V SIG 2 + T G V N1 2 + T G V N2 2 ) / T F } -V SIG ] / V SIG ≈ (1/2) (T G / T F ) {(V N1 2 + V N2 2 ) / V SIG 2 } (1) However, T F is usually about ten and several msec in the field period. T G is a gate selection time, which is usually about several tens of μsec. V SIG is the signal voltage.

【0013】また、液晶容量部21の容量をCLCとし、
第1および第2の補助容量部22a、22bの容量をそ
れぞれCS1、CS2とし、この両補助容量の和(CS1+C
S2)をCSとし、ゲート電圧の最大値と最小値との差を
GHLとすると、各ノイズパルスのパルス幅VN1、VN2
はそれぞれ次の式(2)および式(3)で与えられる。 VN1≒{CS1/(CS+CLC)}VGHL ……(2) VN2≒{CS2/(CS+CLC)}VGHL ……(3)
Further, the capacitance of the liquid crystal capacitance section 21 is C LC ,
Let C S1 and C S2 be the capacitances of the first and second auxiliary capacitance portions 22a and 22b, respectively, and let the sum of these two auxiliary capacitances (C S1 + C
S2 ) is C S and the difference between the maximum value and the minimum value of the gate voltage is V GHL , the pulse widths V N1 and V N2 of each noise pulse.
Are given by the following equations (2) and (3), respectively. V N1 ≈ {C S1 / (C S + C LC )} V GHL …… (2) V N2 ≈ {C S2 / (C S + C LC )} V GHL …… (3)

【0014】以上の3つの式から明らかなように、ノイ
ズによる変化分の信号電圧に対する割合は、(CS1 2
S2 2)に比例するので、(CS1+CS2)が一定の条件
下では、CS1=CS2の場合に最小となる。ここで、図2
に示すように、補助容量部を第1と第2の補助容量部2
2a、22bの2つに分割しても、その電荷保持能力が
図6に示す従来の1つの補助容量部22の場合と全く同
様であって、その合計容量(CS1+CS2)が図6に示す
従来の1つの補助容量部22の容量と等しいとする。す
ると、図6に示す従来の場合には、(CS1+CS2)のう
ちCS2=0の場合に相当し、このときのノイズによる変
化分の信号電圧に対する割合が最大となる。これに対し
て、本実施例の場合には、CS1=CS2とすると、ノイズ
による変化分の信号電圧に対する割合が最小となり、し
かも図6に示す従来の場合の半分とすることができる。
したがって、本実施例の場合には、図6に示す従来の場
合と比較して、電荷保持能力をそのまま維持してノイズ
をほぼ半分に低減することができ、より一層良好な画質
を得ることができる。
As is clear from the above three equations, the ratio of the change due to noise to the signal voltage is (C S1 2 +
Since it is proportional to C S2 2 ), it is the minimum when C S1 = C S2 under the condition that (C S1 + C S2 ) is constant. Here, FIG.
As shown in FIG.
Even if it is divided into two parts 2a and 22b, its charge holding capacity is exactly the same as in the case of the conventional one auxiliary capacity portion 22 shown in FIG. 6, and the total capacity (C S1 + C S2 ) is shown in FIG. It is assumed that it is equal to the capacity of one conventional auxiliary capacity section 22 shown in FIG. Then, in the conventional case shown in FIG. 6, this corresponds to the case of C S2 = 0 of (C S1 + C S2 ), and the ratio of the change due to noise at this time to the signal voltage becomes maximum. On the other hand, in the case of the present embodiment, if C S1 = C S2 , the ratio of the change due to noise to the signal voltage is minimized, and can be half that of the conventional case shown in FIG.
Therefore, in the case of the present embodiment, compared with the conventional case shown in FIG. 6, it is possible to maintain the charge retention capability as it is and reduce the noise to about half, and to obtain a better image quality. it can.

【0015】なお、図1に示すように、前段の走査ライ
ン2Bの共通直線部2dを当該画素電極5Cの上下方向
ほぼ中央部と下辺との間に配置しているので、透過型の
アクティブマトリックス型液晶表示装置に適用する場合
には、走査ラインを例えば画素電極と同一の材料である
ITOによって形成すると、開口率が低下しないように
することができる。反射型のアクティブマトリックス型
液晶表示装置に適用する場合には、走査ラインをアルミ
ニウムやクロム等の不透明な材料によって形成しても、
開口率が低下しないようにすることができる。
As shown in FIG. 1, since the common straight line portion 2d of the preceding scanning line 2B is disposed between the vertical center of the pixel electrode 5C and the lower side, the transmissive active matrix is used. In the case of applying to a liquid crystal display device of the type, if the scanning line is formed of, for example, ITO which is the same material as the pixel electrode, the aperture ratio can be prevented from lowering. When applied to a reflective active matrix type liquid crystal display device, even if the scanning line is formed of an opaque material such as aluminum or chrome,
It is possible to prevent the aperture ratio from decreasing.

【0016】また、上記実施例では、当該画素電極5C
用の補助容量ラインを前段の走査ライン2Bと前々段の
走査ライン2Aとによって兼ねた場合について説明した
が、これに限らず、後段の走査ライン2Cと後々段の走
査ラインとによって兼ねるようにしてもよい。
In the above embodiment, the pixel electrode 5C is
Although a case has been described in which the preceding auxiliary scanning line 2B also serves as the preceding scanning line 2A and the preceding preceding scanning line 2A, the present invention is not limited to this, and the succeeding scanning line 2C and the succeeding scanning line may also serve as the auxiliary capacitance line. May be.

【0017】[0017]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、画素電極に対して当該画素電極用走査ライ
ンとは別の2本の走査ラインの各一部を重ね合わせてい
るので、1つの画素電極に対する補助容量部が2つに分
割されることになり、これによりノイズを低減すること
ができる。この場合、請求項4記載の発明のように、別
の2本の走査ラインのうちの1本と当該画素電極との重
なり部の容量と、他の1本と当該画素電極との重なり部
の容量とを等しくすると、従来の場合と比較して、電荷
保持能力をそのまま維持してノイズをほぼ半分に低減す
ることができ、より一層良好な画質を得ることができ
る。
As described above, according to the first aspect of the present invention, a part of two scanning lines different from the scanning line for the pixel electrode is overlapped with the pixel electrode. Therefore, the auxiliary capacitance portion for one pixel electrode is divided into two, which can reduce noise. In this case, as in the invention described in claim 4, of the capacitance of the overlapping portion of one of the other two scanning lines and the pixel electrode, and the capacitance of the overlapping portion of the other one of the scanning lines and the pixel electrode. When the capacitances are made equal to each other, it is possible to maintain the charge retention capability as it is and reduce noise to about half as compared with the conventional case, and it is possible to obtain a further excellent image quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を適用した表示パネルの要
部の平面図。
FIG. 1 is a plan view of a main part of a display panel to which an embodiment of the present invention is applied.

【図2】この一実施例の等価回路を示す図。FIG. 2 is a diagram showing an equivalent circuit of this embodiment.

【図3】液晶に印加される電圧の波形などを示す図。FIG. 3 is a diagram showing a waveform of a voltage applied to liquid crystal.

【図4】従来の表示パネルの一部の平面図。FIG. 4 is a plan view of part of a conventional display panel.

【図5】図4のX−X線に沿う断面図。5 is a cross-sectional view taken along line XX of FIG.

【図6】従来の等価回路を示す図。FIG. 6 is a diagram showing a conventional equivalent circuit.

【図7】従来の問題点を説明するために示す輝度−信号
電圧特性図。
FIG. 7 is a luminance-signal voltage characteristic diagram shown to explain conventional problems.

【符号の説明】[Explanation of symbols]

2A、2B、2C 走査ライン 3 信号ライン 4A、4B、4C 薄膜トランジスタ(スイッチング素
子) 5A、5B、5C、5D 画素電極
2A, 2B, 2C Scan line 3 Signal line 4A, 4B, 4C Thin film transistor (switching element) 5A, 5B, 5C, 5D Pixel electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 マトリックス状に設けられた走査ライン
および信号ラインにスイッチング素子を介して画素電極
が接続された表示パネルにおいて、 画素電極に対して当該画素電極用走査ラインとは別の2
本の走査ラインの各一部を重ね合わせたことを特徴とす
る表示パネル。
1. In a display panel in which a pixel electrode is connected to a scan line and a signal line provided in a matrix through a switching element, the pixel electrode is provided with a pixel line different from the scan line for the pixel electrode.
A display panel, characterized in that scanning lines of a book are partially overlapped.
【請求項2】 別の2本の走査ラインは当該画素電極の
前段または後段に連続して配置された別の2つの画素電
極用の走査ラインであることを特徴とする請求項1記載
の表示パネル。
2. The display according to claim 1, wherein the other two scan lines are scan lines for the other two pixel electrodes that are continuously arranged in a front stage or a rear stage of the pixel electrode. panel.
【請求項3】 別の2本の走査ラインのうち1本は当該
画素電極の一辺部と重ね合わされ、他の1本は当該画素
電極の一辺と他辺とのほぼ中央部から他辺側において重
ね合わされていることを特徴とする請求項2記載の表示
パネル。
3. One of the other two scanning lines is overlapped with one side of the pixel electrode, and the other one is from the substantially central portion to the other side of the one side and the other side of the pixel electrode. The display panel according to claim 2, wherein the display panels are overlapped.
【請求項4】 別の2本の走査ラインのうちの1本と当
該画素電極との重なり部の容量と、他の1本と当該画素
電極との重なり部の容量とは等しいことを特徴とする請
求項1〜3のいずれかに記載の表示パネル。
4. The capacitance of the overlapping portion of one of the other two scanning lines and the pixel electrode is equal to the capacitance of the overlapping portion of the other one scanning line and the pixel electrode. The display panel according to any one of claims 1 to 3.
JP7248095A 1995-03-07 1995-03-07 Display panel Pending JPH08248439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7248095A JPH08248439A (en) 1995-03-07 1995-03-07 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7248095A JPH08248439A (en) 1995-03-07 1995-03-07 Display panel

Publications (1)

Publication Number Publication Date
JPH08248439A true JPH08248439A (en) 1996-09-27

Family

ID=13490534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7248095A Pending JPH08248439A (en) 1995-03-07 1995-03-07 Display panel

Country Status (1)

Country Link
JP (1) JPH08248439A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362983B2 (en) 2007-07-04 2013-01-29 Samsung Display Co., Ltd. Organic light emitting display and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362983B2 (en) 2007-07-04 2013-01-29 Samsung Display Co., Ltd. Organic light emitting display and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4955697A (en) Liquid crystal display device and method of driving the same
JP2907629B2 (en) LCD panel
US5867139A (en) Liquid crystal display device and method of driving the same
US5521729A (en) Liquid crystal display device with control capacitor for gray scale
JPH08201773A (en) Active matrix type liquid crystal display device
JP2556253B2 (en) Liquid crystal display
US6373456B1 (en) Liquid crystal display
JP4856399B2 (en) TFT element electrode shape of liquid crystal display device
JP3082277B2 (en) Liquid crystal display
JP3325311B2 (en) Driving method of liquid crystal display device
JPH08211406A (en) Active matrix display element
JPS61121081A (en) Liquid crystal display panel
JPH08248439A (en) Display panel
JP3480105B2 (en) Display panel
JPS60192370A (en) Thin film transistor array
US5734453A (en) Electro-optical device and method of driving the same
JPH07175453A (en) Liquid crystal display device
JPH08220561A (en) Display panel
JPH0584883B2 (en)
JP3533476B2 (en) Liquid crystal display
KR100885838B1 (en) Liquid crystal display
JPH08248444A (en) Display panel
JPH07244296A (en) Active matrix driving type liquid crystal display device
JPH04280228A (en) Thin film field effect type transistor driving liquid crystal display element array and driving method thereof
JP3221628B2 (en) Liquid crystal display