JPH08241815A - サージ抑制インダクタ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 トランス出力側にて発生するサージを抑制さ
せるサージ抑制インダクタを提供する。 【構成】 筒状のコア１とこれに通す導線２とで成り、
或いは、環状のコア11とこれに巻回した導線22とから成
り、可飽和型特性を有するサージ抑制インダクタSSの２
個が、導線2,22の一端を共通接続した端子Ａと、他端を
別々の端子Ｂ，Ｃとに有して表面実装型部品に一体に形
成されて成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流からスイッチング
トランスを用いて変圧し整流して直流を供給するスイッ
チング電源において、トランス出力のサージを抑制する
サージ抑制インダクタに関する。

【０００２】スイッチング電源においてはスイッチング
周波数の高周波化により著しい小形化、高能率化が図ら
れ、電子部品の微細化及び高性能化と相まって、電子・
通信装置の小形化、高密度実装化及び高性能化によく貢
献するようになって来た。

【０００３】小形化されたスイッチング電源はサブプリ
ント配線板に実装したモジュールとし、負荷である電子
・通信回路を構成する主プリント配線板に搭載される程
にまで到達して来ており、更なる小形化は、サブプリン
ト配線板実装を廃し、全使用部品を表面実装型化して主
プリント配線板に一体に組み込まれることにより達成さ
れるものと考え、努力している。

【０００４】

【従来の技術】図４に従来の一例のスイッチング電源を
示し、(a) は主要回路図、(b) はサージ抑制インダクタ
の各種例である。

【０００５】スイッチング電源の従来の一例は図４の
(a) に回路を示す如く、トランスＴ1の１次側をトラン
ジスタTR1 にて直流をスイッチングし、２次側の誘起電
圧をダイオードＤ1 の図示横向き素子にて整流しチョー
クコイルＬ1 とコンデンサＣ2とで平滑して直流出力す
る。又、誘起電圧が生じない断の間はチョークコイルＬ
1 からエネルギ放出がなされダイオードＤ1 の図示縦向
き素子にて整流し出力される。尚、出力の一部を制御回
路８を介してトランジスタTR1 のスイッチング回路に帰
還させて出力安定化を図っている。

【０００６】ここで、最近は電子回路を用いた機器が氾
濫して使用されており、中には妨害雑音を発生し、その
影響を受けることも有るので、妨害電磁波の発生は機器
により国際的に規制され実施しており、スイッチング電
源にあってもトランスＴ1 の出力波形は立ち上がり波形
の近辺で鋭いサージ電圧を発生しており、これによる電
磁波妨害雑音を抑える必要があった。

【０００７】又、このサージによりダイオードＤ1 にサ
ージ電流が流れ劣化させるので抑えることも必要であっ
た。この為、ダイオードＤ1 に直列に可飽和型特性のイ
ンダクタを挿入している。

【０００８】

【発明が解決しようとする課題】しかしながら、 この可飽和型特性のインダクタは、図４の(b) に示
すように、可飽和型特性を有するアモルファスコアを筒
状に成形したコア１と、それに導線２を通すことにより
導線２に対しインダクタンスを形成する筒状コアのサー
ジ抑制インダクタがある。 又、同特性のアルモファスコアを環状のコア11と
し、これに導線22を巻回させた環状コアのものもある。 しかし、上記の何れのインダクタも１個１個の単独
なリード挿入型部品として有り、高密度実装となる表面
実装型部品では無かった。この為小形化実装に限界があ
り、実装作業工数も要していた。 更に、筒状コアの場合には、リード挿入型部品のダ
イオードＤ1 の所定リードに直接にコア１を挿入し、そ
の先部をプリント配線板９の接続ランドに挿入させては
んだ接続させる方法もとられており、この形態では表面
実装型部品の取扱は不可であった。等の問題点があっ
た。

【０００９】本発明は、かかる問題点に鑑みて、表面実
装型で使い勝手が良いサージ抑制インダクタを提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記目的は、図１の原理
図に示す如く、 (1) 直流からスイッチングトランスＴ1 を用いて変圧し
整流、平滑して直流を供給するスイッチング電源におい
て、トランスＴ1 出力側にて発生するサージを抑制させ
るサージ抑制インダクタSSであって、筒状のコア１とこ
れに通す導線２とで成り、或いは、環状のコア11とこれ
に巻回した導線22とから成り、可飽和型特性を有するサ
ージ抑制インダクタSSの２個が、導線2,22の一端を共通
に接続した端子Ａと、他端を別々の端子Ｂ，Ｃとに有し
て表面実装型部品に一体に形成されて成る、本発明のサ
ージ抑制インダクタにより達成される。 (2) 更に、導線２と全端子Ａ〜Ｃとがリードフレームに
て一体成形して成る、上記の筒状コア型のサージ抑制イ
ンダクタによっても適えられる。

【００１１】

【作用】即ち、表面実装型部品とすることにより、電子
・通信回路を構成する主プリント配線板に他の表面実装
化した電源回路部品と共に直接に自動搭載させることが
でき、製造の合理化、小形化が図れる。

【００１２】又、サージ抑制インダクタSSの２個を一体
に形成しているので、単独品に比べ実装工数が減ると共
に、図１の(a) に示す如く、通常直流スイッチング電源
回路には整流用のダイオードＤは２素子を用いて整流し
ており、サージ抑制インダクタSSも２個必要となる。こ
こで前述従来例の回路図（図４の(a))では別々の独立し
たサージ抑制インダクタSSが必要であったが、このダイ
オードＤ1(図示横向き素子) に挿入したサージ抑制イン
ダクタSS1 をトランスＴ1 の２次巻線の他端側に移動さ
せてても動作作用は変わらないので、図１の(a) のよう
に他端側に移すともう１個のサージ抑制インダクタSS2
の一端とつながり、２個のサージ抑制インダクタSS1,2
の一端を共通接続させて、３端子構成とすることができ
る。

【００１３】更に、図３にも示すように、抑制量を増や
すために直列接続して用いたり、電流容量を増やすため
ダイオードＤの並列使用回路に於いても夫々に用いるこ
とが出来、且つ一端を共通接続した３端子型部品で接続
箇所を減じ、使い勝手が良く充分な機能を果たすことが
出来る。

【００１４】更に、図１の(b) のように、筒状のコア１
に通す導線２を２個３端子型にリードフレームにて一体
に形成することも、通常の集積回路のリード成形と同様
により、容易に自動化製造が可能であり、コストダウン
を図ることが出来る。

【００１５】かくして、本発明のサージ抑制インダクタ
により、表面実装型で使い勝手が良いサージ抑制インダ
クタを提供することが可能となる。

【００１６】

【実施例】以下図面に示す実施例によって本発明を具体
的に説明する。全図を通し同一符号は同一対象物を示
す。図２に本発明のサージ抑制インダクタの実施例を示
し、(a) は筒状コア型、(b) は環状コア型、図３は本発
明のサージ抑制インダクタ使用のスイッチング電源回路
例で、(a) は通常基本型、(b) は大抑制型、(c) は大電
流型を示す。

【００１７】本実施例は何れもスイッチング周波数が数
100kHzのスイッチング電源に適用したものでる。筒状コ
ア型のサージ抑制インダクタは、図２の(a) に示す如
く、高周波用アルモファスコア材の外径４φ内径２φmm
の筒状で長さは5,10mmの２種類のコア１と、銅合金薄板
帯から連続してプレス成形するリードフレーム方式にて
２本足ホーク形状の導線２を構成し、各足部にコア１を
挿通し、両側を同向きに直角に折り曲げ、更に同一平面
に揃うように端部を外側に直角に折曲させ端子を形成
し、ホーク形状の基部は端子Ａ、各足先端部は端子Ｂと
端子Ｃとなる。

【００１８】コア１は接着材３にて導線２と挿通部分を
固着する。この際、コア１が端子Ａ〜Ｃ面より出張らな
いように注意する必要がある。その後、端子Ａ，Ｂ，Ｃ
は予備はんだ揚げしておく。

【００１９】図示省略するが、端子部分を上記と反対の
内側に一方又は両側共折曲させれば、更に小形化となる
が、内側の端子がプリント配線板とのはんだ付け部分が
目視できない点で不安であるが、作業安定性があれば実
施可能である。この場合に内側の端子の上面とコア１と
の間に絶縁部材を挟挿することもある。

【００２０】又、環状コア型のサージ抑制インダクタ
は、図２の(b) に示す如く、環状のコア11と、これに数
回巻線させた導線22と、端子Ａ〜Ｃを定位置に配置し２
個のサージ抑制インダクタSSを収納する絶縁モールド成
形の端子板４とから成る。

【００２１】端子Ａ〜Ｃは一方にプリント配線板とリフ
ローはんだ接続する折曲舌片の端子部と、他側には突出
片を折り返し導線22の端部を挟み押圧固定しはんだ付け
して接続させる接続部が設けられており、端子Ｂ，Ｃは
独立端子であり、端子Ａは端子部は１個で接続部を２個
一体に形成してある。更に、コア11部分を収納する凹部
が形成してあり接着固定させる。

【００２２】コア11の収納を、図示のように、コア11を
伏せて２個を並べて配置し、プリント配線板に対する実
装面積は大きいが部品の高さを低く抑えたサージ抑制イ
ンダクタと、図示省略するが、コア11を立てて同軸状に
配置して部品の高さは高いがプリント配線板への実装面
積を小さくすることに重点を置いた構造とがある。

【００２３】次に、これらのサージ抑制インダクタSSを
使用するスイッチング電源回路例は、図３に示す如くで
ある。通常用いられる基本型の回路は同図(a) に主要回
路を示してあり、前述の原理図の回路図（図１の(a))と
同一であります。

【００２４】ここで更にサージ抑圧量を増やす場合に、
サージ抑制インダクタSSを大形に変えるのではなく、サ
ージ抑制インダクタSSの２個を直列に使用したのが同図
(b)に示す大抑制型の回路である。この場合には、本発
明の２個一組のサージ抑制インダクタが２個実装され
る。

【００２５】又、電源の出力電流を増やすためにダイオ
ードＤを並列接続して用いる大電流型回路を同図(c) に
示す。この場合、ダイオードＤの各素子を並列接続した
後にサージ抑制インダクタSSを１素子接続する方式も有
るが特性のバラツキの影響や故障時の影響を与えなくす
るためには、各ダイオード素子毎に直列にサージ抑制イ
ンダクタSSをつなげた後に並列接続することが好まし
く、本発明のサージ抑制インダクタを２個使用してい
る。

【００２６】かくして、同一のプリント配線板面の接続
パッド上に上記サージ抑制インダクタを搭載し、他部品
と一緒に端子Ａ，Ｂ，Ｃをリフローはんだ付けして実装
する。

【００２７】上記各実施例は一例を示し、各部の構造、
形状、材料、寸法は上記のものに限定するものではな
い。

【００２８】

【発明の効果】以上の如く、本発明のサージ抑制インダ
クタにより、表面実装型で各種回路にも使い勝手が良
く、所望のサージ抑制が成され、小形化と実装作業の合
理化が図られ、生産性の向上に寄与することができ、実
用的な効果は著しい。

【図面の簡単な説明】

【図１】 本発明の原理図 (a) 使用直流スイッチング電源主要回路図 (b) 筒状型コアのサージ抑制インダクタ (c) 環状型コアのサージ抑制インダクタ

【図２】 本発明のサージ抑制インダクタの実施例 (a) 筒状コア型 (b) 環状コア型

【図３】 本発明のサージ抑制インダクタ使用のスイッ
チング電源回路 (a) 通常基本型 (b) 大抑制型 (c)
大電流型

【図４】 従来の一例のスイッチング電源 (a) 主要回路図 (b) サージ抑制インダクタの
各種例

【符号の説明】

1,11 コア 2,22 導線
３ 接着材 ４ 端子板 ８ 制御回路
９ プリント配線板 Ｃ コンデンサ Ｄ ダイオード
Ｔ トランス TR トランジスタ SS サージ抑制インダクタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 直流からスイッチングトランスを用いて
   変圧し整流、平滑して直流を供給するスイッチング電源
   において、トランス出力側にて発生するサージを抑制さ
   せるサージ抑制インダクタであって、 筒状のコアとこれに通す導線とで成り、或いは、環状の
   コアとこれに巻回した導線とから成り、可飽和型特性を
   有するサージ抑制インダクタの２個が、導線の一端を共
   通に接続した端子Ａと、他端を別々の端子Ｂ，Ｃとに有
   して表面実装型部品に一体に形成されて成ることを特徴
   とするサージ抑制インダクタ。
2. 【請求項２】 導線と全端子Ａ〜Ｃとがリードフレーム
   にて一体成形して成ることを特徴とする請求項１記載の
   筒状コア型のサージ抑制インダクタ。