JPH08241205A - コンピュータの制御システム - Google Patents

Abstract

(57)【要約】 【目的】 従来に比較してコンピュータやその周辺装置
の待機状態における電力消費を大幅に軽減することがで
き、例えば複数の実行プログラムの中から選択的に１つ
の実行プログラムを実行することができるコンピュータ
の制御システムを提供する。 【構成】 電源制御装置２００は、入力された所定のコ
ードデータに基づいてマイクロコンピュータ２０１の電
源の起動を実行する起動する回路（フリップフロップＦ
Ｆ１０１、トランジスタＴＲ１０１、電磁リレーＲＴ１
０１など）を備え、マイクロコンピュータ２０１が起動
されたときに、マイクロコンピュータ２０１が所定のト
リガ処理を実行する。当該トリガ処理においては、入力
されたコードデータに基づいてマイクロコンピュータ２
０１内のハードディスクメモリ２０１ｍに格納されかつ
予め決められた複数のプログラムの中から上記コードに
対応する１つのプログラムを選択的に実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばマイクロコンピ
ュータなどのコンピュータの制御システムに関する。

【０００２】

【従来の技術】従来、マイクロコンピュータの起動や実
行プログラムの選択は、人為的な操作によって行われて
いた。もし、従来のタイマー回路やスイッチ回路によっ
て、所定の時刻でマイクロコンピュータの動作を制御す
る場合、マイクロコンピュータ本体及び周辺機器の電源
は投入されたままの待機状態（以下、待機状態とい
う。）となっている。

【０００３】

【発明が解決しようとする課題】上述の待機状態では、
ハードディスクやＣＲＴディスプレイなどでは、多大の
電力が無駄に消費されていた。また、マイクロコンピュ
ータが待機状態のときでも、少なくとも１つのプログラ
ムは実行されているので、プログラムの内容の変更など
のマイクロコンピュータ上の作業を行うことができない
という問題点があった。

【０００４】本発明の目的は以上の問題点を解決し、従
来に比較してコンピュータやその周辺装置の待機状態に
おける電力消費を大幅に軽減することができ、例えば複
数の実行プログラムの中から選択的に１つの実行プログ
ラムを実行することができるコンピュータの制御システ
ムを提供することにある。

【０００５】

【課題を解決するための手段】本発明に係る請求項１記
載のコンピュータの制御システムは、入力されたコード
に基づいてコンピュータの電源の起動を実行する起動手
段と、上記起動手段によって上記コンピュータが起動さ
れたときに、上記コンピュータが所定のトリガ処理を実
行するように上記コンピュータを制御する制御手段とを
備えたことを特徴とする。

【０００６】また、請求項２記載のコンピュータの制御
システムは、請求項１記載のコンピュータの制御システ
ムにおいて、上記制御手段は、上記トリガ処理におい
て、上記入力されたコードに基づいて予め決められた複
数のプログラムの中から上記コードに対応する１つのプ
ログラムを選択的に実行することを特徴とする。

【０００７】さらに、請求項３記載のコンピュータの制
御システムは、請求項２記載のコンピュータの制御シス
テムにおいて、上記複数のプログラムとその各プログラ
ムを実行すべき実行時刻とを記憶する記憶手段をさらに
備え、上記制御手段は、上記トリガ処理において、現在
時刻が上記実行時刻になったことを検出して、上記複数
のプログラムのうちの上記検出された実行時刻に対応す
るプログラムを実行することを特徴とする。

【０００８】また、請求項４記載のコンピュータの制御
システムは、請求項１又は２記載のコンピュータの制御
システムにおいて、上記コンピュータの周辺装置に設け
られ、上記コードを示すデジタル信号を発生して送信す
る送信装置と、上記コンピュータ側に設けられ、上記送
信装置によって送信されたデジタル信号を受信してコー
ドに変換する受信装置とをさらに備えたことを特徴とす
る。

【０００９】さらに、請求項５記載のコンピュータの制
御システムは、請求項４記載のコンピュータの制御シス
テムにおいて、上記送信装置は、第１の値のとき信号レ
ベルが急峻に立ち上がる立ち上がり部を少なくとも有す
る一方、第２の値のとき信号レベルが急峻に立ち下がる
立ち下がり部を少なくとも有する上記コードを示す２値
デジタル信号を発生して送信する送信手段を備え、上記
受信装置は、上記送信手段によって送信された２値デジ
タル信号を受信する受信手段と、互いに偶数の倍数の関
係にある２つの共振周波数をそれぞれ有し、上記受信手
段によって受信された２値デジタル信号から上記２つの
共振周波数成分である第１と第２の共振信号をそれぞれ
取り出す２つの共振回路手段と、上記２つの共振回路手
段によってそれぞれ取り出された上記第１と第２の共振
信号の位相関係に基づいて上記受信された２値デジタル
信号の値を判別する判別手段と、上記判別手段によって
判別された２値デジタル信号の値を上記コードに変換す
る変換手段とを備えたことを特徴とする。

【００１０】

【作用】以上のように構成された請求項１記載のコンピ
ュータの制御システムにおいては、上記起動手段は、入
力されたコードに基づいてコンピュータの電源の起動を
実行し、上記制御手段は、上記起動手段によって上記コ
ンピュータが起動されたときに、上記コンピュータが所
定のトリガ処理を実行するように上記コンピュータを制
御する。従って、人為的な操作によらず、自動的に上記
コンピュータの電源を起動することができる。

【００１１】また、請求項２記載のコンピュータの制御
システムにおいては、上記制御手段は、上記トリガ処理
において、上記入力されたコードに基づいて予め決めら
れた複数のプログラムの中から上記コードに対応する１
つのプログラムを選択的に実行する。従って、複数の実
行プログラムの中で所定の１つの実行プログラムを選択
的に実行することができる。

【００１２】さらに、請求項３記載のコンピュータの制
御システムにおいては、上記記憶手段は、上記複数のプ
ログラムとその各プログラムを実行すべき実行時刻とを
記憶する。そして、上記制御手段は、上記トリガ処理に
おいて、現在時刻が上記実行時刻になったことを検出し
て、上記複数のプログラムのうちの上記検出された実行
時刻に対応するプログラムを実行する。従って、指定さ
れた時刻において対応するプログラムを実行することが
できる。

【００１３】また、請求項４記載のコンピュータの制御
システムにおいては、上記送信装置は、上記コンピュー
タの周辺装置に設けられ、上記コードを示すデジタル信
号を発生して送信する。一方、上記受信装置は、上記コ
ンピュータ側に設けられ、上記送信装置によって送信さ
れたデジタル信号を受信してコードに変換する。従っ
て、上記コンピュータの周辺装置と、上記コンピュータ
とを接続して、上記コンピュータの周辺装置から上記コ
ンピュータの電源の起動を制御することができるととも
に、複数の実行プログラムの中で所定の１つの実行プロ
グラムを選択的に実行することができる。

【００１４】さらに、請求項５記載のコンピュータの制
御システムにおいての送信装置においては、上記送信手
段は、第１の値のとき信号レベルが急峻に立ち上がる立
ち上がり部を少なくとも有する一方、第２の値のとき信
号レベルが急峻に立ち下がる立ち下がり部を少なくとも
有する上記コードを示す２値デジタル信号を発生して送
信する。一方、上記受信装置においては、上記受信手段
は、上記送信手段によって送信された２値デジタル信号
を受信し、上記２つの共振回路手段は、互いに偶数の倍
数の関係にある２つの共振周波数をそれぞれ有し、上記
受信手段によって受信された２値デジタル信号から上記
２つの共振周波数成分である第１と第２の共振信号をそ
れぞれ取り出す。さらに、上記判別手段は、上記２つの
共振回路手段によってそれぞれ取り出された上記第１と
第２の共振信号の位相関係に基づいて上記受信された２
値デジタル信号の値を判別し、上記変換手段は、上記判
別手段によって判別された２値デジタル信号の値を上記
コードに変換する。従って、従来に比較して回路構成が
簡単であって、送受信システムの製造コストをきわめて
安価にすることができる。ここで、送信信号のレベルを
高くしてやれば、比較的長い距離で、しかも簡単な構成
でデジタルデータ信号を伝送することができる。

【００１５】

【実施例】以下、図面を参照して本発明に係る実施例に
ついて説明する。図１は、本発明に係る一実施例のマイ
クロコンピュータの制御システムの構成を示すブロック
図である。図１において、マイクロコンピュータ２０１
内に内蔵するハードディスクメモリ２０１ｍに格納され
た所定のトリガ処理と実行プログラムを実行するマイク
ロコンピュータ２０１と、マイクロコンピュータ２０１
の計算結果及び実行結果を表示するＣＲＴディスプレイ
２０２と、マイクロコンピュータ２０１に対してデータ
を入力するためのキーボード２０３と、商用の交流１０
０Ｖの電圧源に接続され、マイクロコンピュータ２０１
の電源の起動及びコードデータ、画像データ、測定デー
タ等の送受信を実行する電源制御装置２００とを備え
る。さらに、電源制御装置２００は、ケーブル２０６を
介して、読み取り画像データをマイクロコンピュータ２
０１に送信するスキャナ２０４と、所定の測定データを
送信する測定器２０５とを備える。なお、本実施例にお
いては、マイクロコンピュータ２０１の本体の電源スイ
ッチ（図示せず。）は常時オンとし、ＣＲＴディスプレ
イ２０２への電源もマイクロコンピュータ２０１から供
給する。

【００１６】当該制御システムは、以下の特徴を有す
る。電源制御装置２００は、図２に示すように、入力さ
れたコードデータＦＥ（本明細書において、データは１
６進数表示で表わすこととする。）に基づいてマイクロ
コンピュータ２０１の電源の起動を実行する起動する回
路（フリップフロップＦＦ１０１、トランジスタＴＲ１
０１、電磁リレーＲＴ１０１など）を備え、マイクロコ
ンピュータ２０１が起動されたときに、上記マイクロコ
ンピュータ２０１が、例えばＭＳ−ＤＯＳを用いたオペ
レーティングシステムにおけるＡＵＴＯＥＸＥＣ．ＢＡ
Ｔの起動バッチファイルに予め記載された図４及び図５
のトリガ処理を実行する。ここで、上記トリガ処理にお
いて、上記入力されたコードＦ９乃至ＦＦに基づいてハ
ードディスクメモリ２０１ｍに格納されかつ予め決めら
れた複数のプログラムの中から上記コードに対応する１
つのプログラムを選択的に実行する。また、上記複数の
プログラムとその各プログラムを実行すべき実行時刻と
をマイクロコンピュータ２０１に内蔵のハードディスク
メモリ２０１ｍに記憶し、図６のタイマ起動処理に示す
ように、現在時刻が上記実行時刻になったことを検出し
て、上記複数のプログラムのうちの上記検出された実行
時刻に対応する所定のプログラムを実行する。なお、ト
リガ処理のプログラムはハードディスクメモリ２０１ｍ
に格納される。

【００１７】さらに、図２に示すように、マイクロコン
ピュータ２０１の周辺装置であるスキャナ２０４と測定
器２０５には、放電パルス送信装置１０１ｃ，１０１ｄ
が設けられ、それらの送信装置１０１ｃ，１０１ｄは、
金属ツィストペアケーブル２０６を介して、電源制御装
置２００に設けられた放電パルス受信装置１０２に接続
される。また、電源制御装置２００には、コードデータ
ＦＦを受信装置１０２に送信する放電パルス送信装置１
０１ａと、コードデータＦＥを受信装置１０２に送信す
る放電パルス送信装置１０１ｂとがさらに設けられる。
これら送信装置１０１ａ乃至１０１ｄと受信装置１０２
との間では、詳細後述されるように、放電パルスを用い
た２値デジタル信号で行われる。

【００１８】図３は図１の電源制御装置２００の回路図
であり、図３は図２のインターフェース回路１０３の回
路図である。図３に示すように、インターフェース回路
１０３の８２５５Ａ型インターフェースチップ１０３ｃ
に対して、マイクロコンピュータ２０１におけるアドレ
スＦＦＤＸ（ここで、Ｘはいずれの１６進数のデータで
もよい不定値を表わす。）を付与しておき、マイクロコ
ンピュータ２０１から８ビットのデータバスを介してデ
ータをインターフェース回路１０３と入出力する。マイ
クロコンピュータ２０１のＣＰＵの１６ビットのアドレ
スバスのうち０１及び０２を除く他の１４ビットは、ア
ドレス一致検出回路ＡＤ１０を介してインターフェース
チップ１０３ｃのチップセレクト／ＣＳに接続される。
この明細書で、図３に示すＣＳのバー（上線）を表わす
ことができないため、これに代わって／ＣＳと表し、以
下他の参照記号についても同様とする。アドレス一致検
出回路ＡＤ１０は、５個のインバータＩＮ１０４乃至Ｉ
Ｎ１０７と、３個のナンドゲートＮＡＮＤ１０２乃至Ｎ
ＡＮＤ１０４とを備え、アドレスがＦＦＤＸとなったこ
とを検出してＬレベル信号をインターフェースチップ１
０３ｃのチップセレクト／ＣＳに出力する。本実施例に
おいて、インターフェースチップ１０３ｃへのアクセス
対象に対して次の表１に示すようにアドレスを付与す
る。

【００１９】

【表１】

【００２０】さらに、図３に示すように、マイクロコン
ピュータ２０１のＣＰＵの入出力制御バスのＩＯＲとＩ
ＯＷはそれぞれ、インターフェースチップ１０３ｃの読
み出し信号端子／ＲＤと書き込み信号端子／ＷＲとに接
続される。ＣＰＵの命令で入力命令を実行したとき、Ｉ
ＯＲがＬレベルとなり、インターフェースチップ１０３
ｃからのデータの読み出しができる。一方、出力命令を
実行したときＩＯＷがＬレベルとなり、インターフェー
スチップ１０３ｃへのデータの書き込みを行うことがで
きる。

【００２１】さらに、図２及び図３に示すように、放電
パルス受信装置１０２の８ビットの出力データ端子は、
バッファアンプＢＵ１０１を介してインターフェースチ
ップ１０３ｃのポートＡに接続されるとともに、ナンド
ゲートＮＡＮＤ１０１を介してＲ−Ｓ型フリップフロッ
プＦＦ１０１のセット端子に接続される。そして、８ビ
ットのポートＢは、放電パルス送信装置１０１ａのデー
タ入力端子と、タイマ回路１０４内のダウンカウンタＣ
Ｔ１０１のデータ入力端子とに接続される。さらに、イ
ンターフェースチップ１０３ｃの８ビットのＣポートの
各ビットはそれぞれプルアップ抵抗Ｒｐを介して＋５Ｖ
の電圧源に接続されてプルアップされ、ここで、ポート
ＣのＤ０はインバータＩＮ１０１を介してフリップフロ
ップＦＦ１０１のリセット端子に接続され、ポートＣの
Ｄ１はインバータＩＮ１０２を介して送信装置１０１ａ
のスタート端子に接続され、ポートＣのＤ２はインバー
タＩＮ１０３を介してダウンカウンタＣＴ１０１のロー
ド信号入力端子に接続される。

【００２２】さらに、フリップフロップＦＦ１０１の出
力信号端子は、抵抗Ｒ１０１を介してスイッチング用Ｎ
ＰＮ型トランジスタＴＲ１０１のベースに接続され、そ
のトランジスタＴＲ１０１のエミッタは接地され、その
コレクタは、ダイオードＤ１０１と電磁リレーＲＴ１０
１の電磁コイルＬ１０１との並列回路を介して＋１２Ｖ
の電圧源に接続される。ここで、フリップフロップＦＦ
１０１からＨレベル信号が抵抗Ｒ１０１を介してトラン
ジスタＴＲ１０１のベースに印加されたとき、当該トラ
ンジスタがオンとなり、電磁コイルＬ１０１に電流が流
れて当該電磁リレーＲＴ１０１がオンとなってその接点
ＲＥ１０１，ＲＥ１０２をオフからオンにさせる。

【００２３】交流１００Ｖの電圧源に接続されるコネク
タＣＮＮは、ともに連動して切り換わる電磁リレーＲＴ
１０１の接点スイッチＲＥ１０１，ＲＥ１０２を介して
マイクロコンピュータ２０１の電源入力端子に接続さ
れ、ここで、接点スイッチＲＥ１０１，ＲＥ１０２とそ
れぞれ並列に、マイクロコンピュータ２０１を手動で起
動するためのロック機能付き押しボタンスイッチＳＷ１
０１，ＳＷ１０２とが接続される。従って、電源制御装
置２００において、この装置２００の動作とは関係なし
に、連動して切り換えられる押しボタンスイッチＳＷ１
０１，ＳＷ１０２を押下することにより、マイクロコン
ピュータ２０１に電源の供給を行うことができ、起動す
ることができる。

【００２４】また、放電パルス送信装置１０１ａの送信
端子ＴＲＴは放電パルス受信装置１０２の受信端子ＲＥ
Ｔに接続され、放電パルス送信装置１０１ｂの送信端子
ＴＲＴもまた放電パルス受信装置１０２の受信端子ＲＥ
Ｔに接続される。なお、送信装置１０１ｂのデータ入力
端子には、図２に示すように＋５Ｖの電圧源や接地端子
との結線により予めデータＦＥが入力されるように設定
される。さらに、受信装置１０２の受信端子ＲＥＴに
は、ケーブル２０６を介して、スキャナ２０４の放電パ
ルス送信装置１０１ｃと、測定器２０５の放電パルス送
信装置１０１とが接続される。

【００２５】タイマー回路１０４は、所定のクロック周
波数のクロックを発生するクロック発生回路１０５と、
ダウンカウンタＣＴ１０１とを備えて構成され、ダウン
カウンタＣＴ１０１は、ロード信号入力端子へのＨレベ
ル信号に応答して、インターフェース回路１０３のポー
トＢを介して時間の計算値データをそのデータ入力端子
を介して計数値の初期値としてロードした後、クロック
毎に、その計数値をデクリメントし、計数値が０となっ
たときに、出力端子ＢＯＲＲＯＷからＨレベル信号を放
電パルス送信装置１０１ｂのスタート端子に出力する。

【００２６】以上のように構成された電源制御装置２０
０において、放電パルス受信装置１０２から出力される
データは、インターフェース回路１０３のポートＡに出
力することができ、当該データは、マイクロコンピュー
タ２０１から読み出すことができる。このポートＡを介
するデータの種類は以下の２種類に分類することができ
る。 （ａ）マイクロコンピュータ２０１への電源供給が遮断
されているとき、すなわち、電磁リレーＲＴ１０１の接
点スイッチＲＥ１０１，ＲＥ１０２がオフであるとき
に、フリップフロップＦＦ１０１からＨレベル信号を出
力させて上記接点スイッチＲＥ１０１，ＲＥ１０２をオ
ンにするための１バイトのデータ、すなわち、コードデ
ータＦＦ以外の１バイトのコードデータ。 （ｂ）マイクロコンピュータ２０１への電源供給がされ
ているときであって、フリップフロップＦＦ１０１から
Ｈレベル信号を出力させているとき、スキャナ２０４又
は測定器２０５から送信されるデータ。 上記（ｂ）の場合において、送信されるデータがＦＦで
あっても、フリップフロップＦＦ１０１の出力信号はＨ
レベルのままであるので、電磁リレーＲＴ１０１の動作
に影響を与えない。ここで、フリップフロップＦＦ１０
１からの出力信号をＬレベルにするためには、受信装置
１０２にコードデータＦＦを送信してインターフェース
回路１０３のポートＣのＤ０をＬレベルにすることによ
り、フリップフロップＦＦ１０１をリセットする必要が
ある。この処理は、詳細後述する図４のトリガー処理の
ステップＳ６及びＳ７において実行している。

【００２７】インターフェース回路１０３のポートＢに
所定のデータを設定し、ポートＣのＤ１を一時的にＬレ
ベルにすることにより、上記データをケーブル２０６を
介してスキャナ２０４又は測定器２０５の各放電パルス
受信装置１０２ｃ，１０２ｄに送信することができる。

【００２８】図４及び図５は、図１のマイクロコンピュ
ータ２０１に電源が供給されたときに実行されるトリガ
ー処理を示すフローチャートであり、このトリガー処理
のプログラムは、マイクロコンピュータ２０１内のハー
ドディスクメモリ２０１ｍに格納される。図４に示すよ
うに、ステップＳ１において、マイクロコンピュータ２
０１は、ポートＡに入力されたコードデータＰＡＤをイ
ンターフェース回路１０３から読み出した後、ステップ
Ｓ２において、入力されたコードデータＰＡＤに応じて
以下のように分岐する。

【００２９】ステップＳ２において、コードデータＰＡ
Ｄ＝“Ｆ９”，“ＦＡ”，“ＦＢ”のときはそれぞれ、
図５に示すように、ステップＳ３１，Ｓ３３，Ｓ３５に
おいて、ハードディスクメモリ２０１ｍに格納された所
定の実行プログラムＡ，Ｂ，Ｃを選択した後、ステップ
Ｓ３２，Ｓ３４，Ｓ３６において実行プログラムＡ，
Ｂ，Ｃを実行し、ともに図４のステップＳ６に進む。

【００３０】ステップＳ２において、コードデータＰＡ
Ｄ＝“ＦＦ”のときは、ステップＳ３において押しボタ
ンスイッチＳＷ１０１，ＳＷ１０２が手動で押下された
と判断して、当該トリガ処理をそのまま終了する。

【００３１】ステップＳ２において、コードデータＰＡ
Ｄ＝“ＦＥ”のときは、ステップＳ４においてタイマ回
路１０４が起動したと判断した後、ステップＳ５におい
て図６のタイマ起動処理を実行し、ステップＳ６に進
む。

【００３２】ステップＳ２において、コードデータＰＡ
Ｄ＝“ＦＤ”のときは、ステップＳ１１において測定器
２０５から測定データが送信されると判断した後、ステ
ップＳ１２において測定器２０５との入出力プログラム
を実行し、ステップＳ６に進む。この場合の一例として
は、測定器２０５の電源はオンとされ、測定器２０５の
測定値が例えば２０Ｖである所定のしきい値電圧以上と
なったときに、測定器２０５の制御装置は、コードデー
タＦＤを放電パルス送信装置１０１ｄからケーブル２０
６を介して放電パルス受信装置１０２に送信する。それ
以降、マイクロコンピュータ２０１が起動し、測定器２
０５とマイクロコンピュータ２０１間の入出力プログラ
ムが実行される。

【００３３】ステップＳ２において、コードデータＰＡ
Ｄ＝“ＦＣ”のときは、ステップＳ２１においてスキャ
ナ２０４の電源が投入されたと判断した後ステップＳ２
２においてスキャナ２０４からの画像データを読み込む
プログラムを実行し、ステップＳ６に進む。この場合の
一例としては、スキャナ２０４の電源がオンとされたと
きに、スキャナ２０４の制御装置は、コードデータＦＣ
を放電パルス送信装置１０１ｃからケーブル２０６を介
して放電パルス受信装置１０２に送信する。それ以降、
マイクロコンピュータ２０１が起動し、プログラムに従
って、読み取り画像データをスキャナ２０４から読み取
る。

【００３４】ステップＳ６においては、ポートＢにデー
タＦＦを出力した後、ポートＣのＤ１を一時的にＬレベ
ルにする。これによって、図２に示すように、放電パル
ス送信装置１０１ａからコードデータＦＦをケーブル２
０６を介して放電パルス受信装置１０２に送信する。こ
れによって、ナンドゲートＮＡＮＤ１０１からＬレベル
信号が出力され、Ｒ−Ｓ型フリップフロップＦＦ１０１
のセット端子はＬレベルになる。次いで、ステップＳ８
において、ポートＣのＤ０をＬレベルにすることによ
り、インターフェース回路１０３からインバータＩＮ１
０１を介してＨレベル信号をフリップフロップＦＦ１０
１のリセット端子に出力して当該フリップフロップＦＦ
１０１をリセットする。これによって、フリップフロッ
プＦＦ１０１はＬレベル信号を抵抗Ｒ１０１を介してＮ
ＰＮ型トランジスタＴＲ１０１のベースに印加すること
により、当該トランジスタＴＲ１０１がオフとなり、電
磁リレーＲＴ１０１の接点スイッチＲＥ１０１，ＲＥ１
０２はオフとなる。これによって、マイクロコンピュー
タ２０１への電源供給が遮断される。

【００３５】図６は、図４のタイマ起動処理（ステップ
Ｓ５）のサブルーチンを示すフローチャートである。図
６に示すように、ステップＳ４１において、マイクロコ
ンピュータ２０１は、内蔵するクロック回路（図示せ
ず。）から現在の時刻を読み出した後、ステップＳ４２
において、実行すべきプログラムがあるか否かが判断さ
れる。この実行すべきプログラムは、例えば、ハードデ
ィスクメモリ２０１ｍに格納される実行時刻ファイル
（ファイル名：ｔｉｍｅ．ｄａｔ）内に以下の表２に示
すような、実行すべき日付と指定時刻と、その指定時刻
に実行すべきプログラム名を予め書き込んでおく。

【００３６】

【表２】 ──────────────────────── ９５．０３．１８，０８：３０＝ａｂｃｄ．ｅｘｅ ９５．０３．１８，１０：００＝ｅｆｇｈ．ｂａｔ ９５．０５．０５，０８：００＝ｉｊｋｌ．ｅｘｅ ９５．０５．０５，１２：００＝ｍｎｏｐ．ｅｘｅ ９５．０５．０５，１５：３０＝ｑｒｓｔ．ｅｘｅ ９５．０５．０５，２０：３０＝ｕｖｗｘ．ｂａｔ ────────────────────────

【００３７】なお、表２の実行時刻ファイルに代えて、
実行すべきプログラム（又はバッチファイル）の名前を
時刻指定の時刻に設定しておいてもよい。その例を次の
表３に示す。

【００３８】

【表３】 ───────────── ０１３１０８００．ｂａｔ ００００１２３０．ｂａｔ ＳＵＮ１０４０．ｅｘｅ ─────────────

【００３９】表３において、第１の例は、１月３１日８
時００分に実行すべきバッチプログラムであり、第２の
例は、毎日１２時３０日に実行すべきバッチプログラム
であり、第３の例は、日曜日１０時４０分に実行すべき
実行プログラムである。

【００４０】図６に戻り参照すれば、ステップＳ４２に
おいて実行すべきプログラムがあったときは、ステップ
Ｓ４３においてそのプログラムを実行した後、ステップ
Ｓ４４に進む。このステップＳ４３の例としては、時刻
８時に測定器２０５から送信された測定データを受信し
てハードディスクメモリ２０１ｍに測定データファイル
として記憶するプログラムを実行する。

【００４１】一方、ステップＳ４２において実行すべき
プログラムがない場合は、そのままステップＳ４４に進
む。そして、ステップＳ４４において、次に実行すべき
次回のプログラムを実行時刻ファイルから検索し、ステ
ップＳ４５において次回のプログラムまでの時間を計算
した後、ステップＳ４６においてその計算値データをポ
ートＢに出力し、ステップＳ４７においてポートＣのＤ
２を一時的にＬレベルにする。これにより、Ｈレベル信
号をダウンカウンタＣＴ１０１のロード端子に印加し
て、上記計算値データをダウンカウンタＣＴ１０１にロ
ードする。これに応答して、ダウンカウンタＣＴ１０１
は、そのロード値から、クロック発生回路１０５からの
クロック毎に計数値をデクリメントする。

【００４２】そして、ダウンカウンタＣＴ１０１の計数
値が０になったとき、ダウンカウンタＣＴ１０１は出力
端子ＢＯＲＲＯＷからＨレベル信号を放電パルス送信装
置１０１ｂのスタート端子に出力し、これに応答して、
送信装置１０１ｂは予め設定されたコードデータＦＥを
ケーブル２０６を介して放電パルス受信装置１０２に送
信する。このとき、受信装置１０２は、データコードＦ
Ｅをインターフェース回路１０３のポートＡを介してマ
イクロコンピュータ２０１に送信する。この場合、並び
に、スキャナ２０４又は測定器２０５からコードデータ
ＦＦ以外のコードデータが放電パルス受信装置１０２に
よって受信されたときは、ナンドゲートＮＡＮＤ１０１
からＨレベル信号がフリップフロップＦＦ１０１のセッ
ト端子に印加され、フリップフロップＦＦ１０１の出力
信号がＨレベルとなりその信号が抵抗Ｒ１０１を介して
トランジスタＴＲ１０１に印加されるので、当該トラン
ジスタＴＲ１０１がオンとなり、電磁リレーＲＴ１０１
がオンとなり、このとき、その接点スイッチＲＥ１０
１，ＲＥ１０２がともにオンとなる。これにより、マイ
クロコンピュータ２０１に電源が供給される。このと
き、マイクロコンピュータ２０１は、例えば、ＭＳ−Ｄ
ＯＳを用いたオペレーティングシステムにおけるＡＵＴ
ＯＥＸＥＣ．ＢＡＴの起動バッチファイルに予め記載さ
れた図４及び図５に示した上記トリガー処理のプログラ
ムを実行することになる。

【００４３】以上説明したように、本実施例の制御シス
テムにおいては、人為的な操作によらず、自動的にマイ
クロコンピュータ２０１の電源を起動することができ、
しかも、複数の実行プログラムの中で所定の１つの実行
プログラムを選択的に実行することができる。この制御
システムにおいて、上記待機状態で動作しているのは、
タイマー回路等の回路のみであって、電力消費は従来例
に比較してきわめて小さい。さらに、当該マイクロコン
ピュータ２０１における待機状態では、マイクロコンピ
ュータ２０１の電源がオフ状態であり、人為的に押しボ
タンスイッチＳＷ１０１，ＳＷ１０２を押下してマイク
ロコンピュータ２０１の電源を起動することにより、マ
イクロコンピュータ２０１内のプログラムの内容の変更
などのマイクロコンピュータ上の作業を行うことができ
る。

【００４４】図７は、図１のマイクロコンピュータの制
御システムにおいて用いる、放電パルスを用いたデジタ
ル信号伝送システムの構成を示すブロック図である。当
該伝送システムは、図７に示すように、放電パルス送信
装置（以下、送信装置という。）１と、放電パルス受信
装置（以下、受信装置という。）２と、送信装置１と受
信装置２との間を接続する銅線ツィストペアケーブル
（以下、ケーブルという。）３とから構成される。ここ
で、送信装置１は、８ビットパラレルで入力されるデジ
タルデータを放電パルスを用いた２値デジタル信号に変
換してケーブル３を介して受信装置２に送信する。これ
に応答して、受信装置２は、受信した２値デジタル信号
をデジタルデータに変換して８ビットパラレルで出力す
る。

【００４５】特に、本実施例の伝送システムは、受信装
置２内のパルス検出極性判別回路ＪＵ１において、受信
された２値デジタル信号を、１０ＭＨｚの共振周波数を
有する共振増幅器１１と５ＭＨｚの共振周波数を有する
共振増幅器１２とを用いて各共振周波数の成分のみを帯
域ろ波して増幅した後、それぞれの信号を正半波波形整
形回路１３，１４を用いて正半波のみを取り出して波形
整形し、波形整形後の各信号に基づいて極性の判別を行
って、送信装置１で入力されたデジタルデータを再生す
ることを特徴としている。

【００４６】本実施例のデジタル信号伝送システムにお
いては、以下の２種類のうちの１種類の放電パルスを用
いた２値デジタル信号を用いる。

【００４７】（ａ）第１のデジタル信号：電圧波形が台
形状のもの（図１４参照。）。 （ａ−１）Ｈレベルの第１のデジタル信号：電圧が０Ｖ
レベルから急峻に立ち上がった後に所定の期間所定の正
の電圧レベルを保持し、次いで、経過時間に従って電圧
が低下して０Ｖレベルとなる。 （ａ−２）Ｌレベルの第１のデジタル信号：電圧が所定
のＨレベルから急峻に立ち下がった後に所定の期間０Ｖ
レベルを保持し、次いで、経過時間に従って電圧が上昇
してＨレベルとなる。

【００４８】（ｂ）第２のデジタル信号：電圧が放電し
その電圧波形が指数関数的に低下するもの（図１５参
照。）。 （ｂ−１）Ｈレベルの第２のデジタル信号：電圧が０Ｖ
レベルから急峻に立ち上がった後に指数関数的に低下し
て０Ｖレベルとなる。 （ｂ−２）Ｌレベルの第２のデジタル信号：電圧が０Ｖ
レベルから急峻に立ち下がった後に指数関数的に上昇し
て０Ｖレベルとなる。

【００４９】しかしながら、放電パルスを用いた２値デ
ジタル信号は、本発明はこれに限らず、Ｈレベルのとき
少なくとも電圧が急峻に立ち上がる立ち上がり部を有す
る一方、Ｌレベルのとき少なくとも電圧が急峻に立ち下
がる立ち下がり部を有する信号であればよい。

【００５０】図８は、上記第１のデジタル信号を発生す
る図７の放電パルス送信装置１の構成を示す回路図であ
る。

【００５１】図８において、８ビットのデジタルデータ
を送信することを指示する所定のパルス幅を有するＨレ
ベルのスタート信号ＳＴＡＲＴはＪ−Ｋ型フリップフロ
ップＦＦ１の入力端子Ｊに入力され、そのＫ入力端子は
接地される。また、クロック信号ＣＬＯＣＫはフリップ
フロップＦＦ１のクロック端子ＣＬＫと、アンドゲート
ＡＮＤ１の第１の入力端子とに入力される。フリップフ
ロップＦＦ１は、スタート信号ＳＴＡＲＴが入力された
後クロック信号ＣＬＯＣＫの立ち上がり時から、アップ
カウンタＣＴ１の計数値が“８”となり（ＱＤ＝
“１”）Ｈレベル信号がリセット端子Ｒに入力されるま
で、その出力端子ＱからアンドゲートＡＮＤ１の第２の
入力端子に出力する。

【００５２】アンドゲートＡＮＤ１は、フリップフロッ
プＦＦ１がＨレベル信号を出力しているときのみ上記ク
ロック信号ＣＬＯＣＫをＳＧ１信号として、カウンタＣ
Ｔ１のクロック端子ＣＬＫに出力する。当該ＳＧ１信号
はまた、３ステートバッファアンプＢＵ１を介して、抵
抗Ｒ１とダイオードＤ１とが並列接続された回路のダイ
オードＤ１のアノードに出力されるとともに、インバー
タＩＮ２と、３ステートバッファアンプＢＵ２を介し
て、抵抗Ｒ２とダイオードＤ２とが並列接続された回路
のダイオードＤ２のカソードに出力される。ダイオード
Ｄ１のカソードは、負荷抵抗Ｒ３を介してアースに接続
されるとともに、コンデンサＣ１を介して送信端子ＴＲ
Ｔに接続される。また、ダイオードＤ２のアノードは、
プルアップ抵抗Ｒ４を介して所定の正の電圧源Ｖｐに接
続されてプルアップされるとともに、コンデンサＣ２を
介して送信端子ＴＲＴに接続される。当該送信端子ＴＲ
Ｔは図７に示すようにケーブル３を介して放電パルス受
信装置２の受信端子ＲＥＴ（図１０参照。）に接続され
る。

【００５３】カウンタＣＴ１は、クロック端子ＣＬＫに
入力されるＳＧ１信号を計数し、計数値を出力端子ＱＡ
−ＱＣから３ビットの計数値データをマルチプレクサＭ
ＵＸ１の切り換え制御端子Ａ，Ｂ，Ｃに出力するととも
に、計数値が“８”になったとき、出力端子ＱＤからク
リア信号がフリップフロップＦＦ１のリセット端子Ｒに
出力するとともに、クロック信号ＣＬＯＣＫの周期の約
１／４に等しい所定の遅延時間Δｔ１を有する遅延回路
ＤＬ１を介してカウンタＣＴ１のクリア端子ＣＬＲに出
力して、カウンタＣＴ１の計数値を０にリセットする。

【００５４】送信すべき８ビットのデジタルデータＤＩ
０−ＤＩ７はマルチプレクサＭＵＸ１の入力端子Ｄ０−
Ｄ７にパラレルで同時に入力され、マルチプレクサＭＵ
Ｘ１は、カウンタＣＴ１によって計数された３ビットの
計数値ＱＡ，ＱＢ，ＱＣに応じて、８ビットの入力端子
Ｄ０−Ｄ７のうちの１つの端子から入力されるデジタル
データを１ビットずつ選択的に順次、その出力端子Ｙか
ら３ステートバッファアンプＢＵ２の反転制御端子に出
力するとともに、インバータＩＮ１を介して３ステート
バッファアンプＢＵ１の反転制御端子に出力する。従っ
て、マルチプレクサＭＵＸ１とカウンタＣＴ１と遅延回
路ＤＬ１とによってパラレル・シリアル変換回路を構成
している。

【００５５】以上のように構成された放電パルス送信装
置１の動作について、図１４のタイミングチャートを用
いて説明する。

【００５６】まず、“１”の送信信号を送信する場合
は、図１４のタイミングチャートの前半部に示すよう
に、マルチプレクサＭＵＸ１の出力端子ＹからＨレベル
信号が出力され、これによって、バッファアンプＢＵ１
からＨレベル信号が出力されるとともに、バッファアン
プＢＵ２の出力端子はハイインピーダンスとなる。この
とき、バッファアンプＢＵ１の出力端子がＨレベルとな
るので、電流Ａ１が矢印で示すように、ダイオードＤ１
と負荷抵抗Ｒ１とを介してアースに向かって流れる。当
該電流Ａ１が負荷抵抗Ｒ３に流れることによって、負荷
抵抗Ｒ３に誘起された正のパルス電圧がコンデンサＣ１
を介して送信端子ＴＲＴに出力される。従って、当該正
のパルス電圧は、０Ｖレベルから一旦急峻にＨレベルと
なった後に、バッファアンプＢＵ１から出力される信号
がＨレベルからＬレベルになるまで所定のＨレベルを保
持する。バッファアンプＢＵ１から出力される信号がＬ
レベルとなったとき、コンデンサＣ１に蓄積された電圧
が放電されるので、上記正のパルス電圧は、抵抗Ｒ１と
コンデンサＣ１とによって決まる時定数Ｃ１・Ｒ１の放
電曲線に従って低下して０Ｖレベルとなる。すなわち、
Ｈレベルのデジタル信号が当該送信装置１から送信端子
ＴＲＴを介して送信される。

【００５７】一方、“０”の送信信号を送信する場合
は、図１４のタイミングチャートの後半部に示すよう
に、マルチプレクサＭＵＸ１の出力端子ＹからＬレベル
信号が出力され、これによって、バッファアンプＢＵ１
の出力端子がハイインピーダンスとなるとともに、バッ
ファアンプＢＵ２からＬレベル信号が出力される。この
とき、バッファアンプＢＵ２の出力端子がＬレベルとな
るので、電流Ａ２が矢印で示すように、電圧源Ｖｐから
プルアップ抵抗Ｒ４及びダイオードＤ２を介してバッフ
ァアンプＢＵ２の出力端子に向かって流れる。これによ
って、コンデンサＣ２を介して送信端子ＴＲＴに印加さ
れる電圧は、電圧源ＶｐによってプルアップされたＨレ
ベルからＬレベルに急峻に変化した後、バッファアンプ
ＢＵ２から出力される信号がＨレベルとなるまで所定の
Ｌレベルを保持し、バッファアンプＢＵ１から出力され
る信号がＨレベルとなったとき、当該信号がコンデンサ
Ｃ２に充電されて出力される。従って、上記送信端子Ｔ
ＲＴに出力される電圧は、抵抗Ｒ２とコンデンサＣ２と
によって決まる時定数Ｃ２・Ｒ２の充電曲線に従って上
昇してＨレベルとなる。すなわち、Ｌレベルのデジタル
信号が当該送信装置１から送信端子ＴＲＴを介してＬレ
ベルのデジタル信号が送信される。

【００５８】そして、８ビットの送信信号の送信を完了
したときは、遅延回路ＤＬ１の遅延時間Δｔ１だけ遅延
されて、カウンタＣＴ１とフリップフロップＦＦ１とが
リセットされて、次の８ビットのデジタルデータの送信
に備える。

【００５９】図９に放電パルス送信装置の変形例１ａの
構成を示す。図９と図８との比較から明らかなように、
当該変形例１ａは、図８の実施例の送信装置１に比較し
て、アンドゲートＡＮＤ１以降の回路が以下のように異
なる。

【００６０】すなわち、アンドゲートＡＮＤ１から出力
されるＳＧ１信号はアンドゲートＡＮＤ２の第１の入力
端子に入力されるとともに、アンドゲートＡＮＤ３の第
１の入力端子に入力される。一方、マルチプレクサＭＵ
Ｘ１の出力ＹはアンドゲートＡＮＤ２の第２の入力端子
に入力されるとともに、インバータＩＮ１を介してアン
ドゲートＡＮＤ３の第２の入力端子に入力される。

【００６１】アンドゲートＡＮＤ２から出力される信号
はアナログスイッチＳＷ１の制御端子に入力されるとと
もに、インバータＩＮ３を介してアナログスイッチＳＷ
２の制御端子に入力される。各アナログスイッチＳＷ
１，ＳＷ２の各一方の端子はともに電解コンデンサＣ３
の正極に接続される一方、アナログスイッチＳＷ１の他
方の端子は送信端子ＴＲＴに接続され、アナログスイッ
チＳＷ２の他方の端子は直流電源Ｂ１の正極に接続され
る。ここで、電解コンデンサＣ３の負極と直流電源Ｂ１
の負極は接地される。図９におけるアナログスイッチＳ
Ｗ１，ＳＷ２の切り換え位置はそれぞれ、アンドゲート
ＡＮＤ２からＬレベル信号が出力されるときのものであ
り、アナログスイッチＳＷ１はオフであり、アナログス
イッチＳＷ２はオンである。このとき、電解コンデンサ
Ｃ３は直流電源Ｂ１によって、アナログスイッチＳＷ１
の一方の端子が正の直流電圧となるように充電されてい
る。

【００６２】また、アンドゲートＡＮＤ３から出力され
る信号はアナログスイッチＳＷ３の制御端子に入力され
るとともに、インバータＩＮ４を介してアナログスイッ
チＳＷ４の制御端子に入力される。各アナログスイッチ
ＳＷ３，ＳＷ４の各一方の端子はともに電解コンデンサ
Ｃ４の負極に接続される一方、アナログスイッチＳＷ３
の他方の端子は送信端子ＴＲＴに接続され、アナログス
イッチＳＷ４の他方の端子は直流電源Ｂ２の負極に接続
される。ここで、電解コンデンサＣ４の正極と直流電源
Ｂ２の正極は接地される。図９におけるアナログスイッ
チＳＷ３，ＳＷ４の切り換え位置はそれぞれ、アンドゲ
ートＡＮＤ３からＬレベル信号が出力されるときのもの
であり、アナログスイッチＳＷ３はオフであり、アナロ
グスイッチＳＷ４はオンである。このとき、電解コンデ
ンサＣ４は直流電源Ｂ２によって、アナログスイッチＳ
Ｗ３の一方の端子が負の直流電圧となるように充電され
ている。

【００６３】以上の図９の送信装置１ａにおいて、アナ
ログスイッチＳＷ１乃至ＳＷ４は、接点を用いたリレー
であってもよいし、トランジタなどのスイッチング素子
であってもよい。また、より遠距離でデジタル信号を送
信したいときは、直流電源Ｂ１，Ｂ２の各電圧を昇圧す
ればよい。

【００６４】以上のように構成された放電パルス送信装
置１ａの動作について、図１５のタイミングチャートを
用いて説明する。

【００６５】まず、“１”の送信信号を送信する場合
は、図１５のタイミングチャートの前半部に示すよう
に、アンドゲートＡＮＤ２からＨレベルのパルス信号が
出力され、これによって、アナログスイッチＳＷ１がオ
ンとなりかつアナログスイッチＳＷ２がオフとなり、一
方、アンドゲートＡＮＤ３の出力端子はＬレベルのまま
であるので、アナログスイッチＳＷ３はオフのままであ
る。このとき、電解コンデンサＣ３に充電された電荷が
放電され、すなわち送信端子ＴＲＴの電圧が０Ｖから一
旦急峻に所定の正の電圧となった後、当該正の電圧から
その放電曲線に従って低下し０Ｖとなる。すなわち、Ｈ
レベルの第２のデジタル信号が当該送信装置１ａから送
信端子ＴＲＴを介して送信される。

【００６６】一方、“０”の送信信号を送信する場合
は、図１５のタイミングチャートの後半部に示すよう
に、アンドゲートＡＮＤ３からＨレベルのパルス信号が
出力され、これによって、アナログスイッチＳＷ３がオ
ンとなりかつアナログスイッチＳＷ４がオフとなり、一
方、アンドゲートＡＮＤ２の出力端子はＬレベルのまま
であるので、アナログスイッチＳＷ１はオフのままであ
る。このとき、電解コンデンサＣ４に充電された電荷が
放電され、すなわち送信端子ＴＲＴの電圧が一旦急峻に
所定の負の電圧となった後、当該負の電圧からその放電
曲線に従って上昇し０Ｖレベルとなる。すなわち、Ｌレ
ベルの第２のデジタル信号が当該送信装置１ａから送信
端子ＴＲＴを介して送信される。

【００６７】図１０は図７の放電パルス受信装置２の構
成を示す回路図である。

【００６８】図１０において、パルス検出及び極性判別
回路ＪＵ１（図１１及び図１２参照。）は、上記送信装
置１から受信端子ＲＥＴを介して受信された受信信号か
ら放電パルスを用いたデジタル信号のパルスを検出しか
つその極性を判別して、すなわちＨレベルのデジタル信
号であるか、Ｌレベルのデジタル信号であるかを判別す
る。回路ＪＵ１は、Ｈレベルのデジタル信号を検出した
とき、Ｈレベルの正パルス信号ＰＰＳを出力端子Ｙ１か
らオアゲートＯＲ１の第１の入力端子に出力するととも
に、シフトレジスタＳＲ１のＤ入力端子に出力する。一
方、Ｌレベルのデジタル信号を検出したとき、回路ＪＵ
１は、Ｈレベルの負パルス信号ＮＰＳを出力端子Ｙ２か
らオアゲートＯＲ１の第２の入力端子に出力する。オア
ゲートＯＲ１から出力される信号は、送信装置１側のク
ロック信号ＣＬＯＣＫの約１／４の周期に等しい所定の
遅延時間Δｔ２を有する遅延回路ＤＬ２を介してアップ
カウンタＣＴ２のクロック入力端子ＣＬＫ及びシフトレ
ジスタＳＲ１のクロック入力端子ＣＬＫに入力される。

【００６９】カウンタＣＴ２は、パルス検出及び極性判
別回路ＪＵ１から出力された後、オアゲートＯＲ１と遅
延回路ＤＬ２を介して入力されるＨレベルの正パルス信
号又は負パルス信号を計数し、その計数値が“８”とな
ったときにＱＤ出力端子からＨレベル信号を、上記遅延
時間Δｔ２にほぼ等しい遅延時間Δｔ３を有する遅延回
路ＤＬ３を介して、自分自身のクリア端子ＣＬＲに出力
して計数値を“０”にリセットするとともに、当該Ｈレ
ベル信号は、受信されて復調された８ビットのデジタル
データのラッチ指示信号としてラッチ回路ＬＡ１のラッ
チタイミングＧ入力端子に入力されるとともに、クロッ
ク信号ＣＬＯＣＫとして出力される。

【００７０】シフトレジスタＳＲ１はパルス検出及び判
別回路ＪＵ１のＹ１出力端子から出力される正パルス信
号ＰＰＳを、遅延回路ＤＬ２から出力されるタイミング
信号をクロック信号として用いてシフトしながらシリア
ルに格納する。従って、シフトレジスタＳＲ１は、正パ
ルス信号ＰＰＳをＨレベルデータとして格納するととも
に、負パルス信号ＮＰＳに対応するタイミングのときは
Ｌレベルデータを格納する。そして、８ビット分のデジ
タルデータをシリアルに格納したとき、カウンタＣＴ２
からラッチ回路ＬＡ１にラッチ指示信号が入力されたタ
イミングで、上記８ビットの受信信号に対応し上記シフ
トレジスタＳＲ１にシリアル格納された８ビットのデジ
タルデータはラッチ回路ＬＡ１によってラッチされた
後、８ビットのデジタルデータＤＯ０−ＤＯ７としてパ
ラレルに出力される。

【００７１】以上のように構成された受信装置２の動作
について、図１６のタイミングチャートを参照して説明
する。

【００７２】まず、“１”の受信信号を受信したとき
は、パルス検出及び極性判別回路ＪＵ１は、Ｈレベルの
正パルス信号ＰＰＳを出力し、これから遅延時間Δｔ２
だけ遅れてオアゲートＯＲ１はその正パルス信号ＰＰＳ
をカウンタＣＴ２とシフトレジスタＳＲ１に出力する。
このとき、シフトレジスタＳＲ１のＱＡ出力端子からＨ
レベル信号が出力される。これ以降３ビットの“１”の
受信信号を受信したときは、シフトレジスタＳＲ１が合
計４ビットのＨレベルのデータをシリアルにシフトす
る。

【００７３】次いで、“０”の受信信号を受信したとき
は、パルス検出及び極性判別回路ＪＵ１は、Ｈレベルの
負パルス信号ＮＰＳを出力し、これから遅延時間Δｔ２
だけ遅れてオアゲートＯＲ１はその負パルス信号ＮＰＳ
をカウンタＣＴ２とシフトレジスタＳＲ１に出力する。
このとき、シフトレジスタＳＲ１のＱＡ出力端子からＬ
レベル信号が出力される。これ以降さらに３ビットの
“０”の受信信号を受信したときは、シフトレジスタＳ
Ｒ１が合計８ビットであって、その内訳が４ビットのＨ
レベルのデータと４ビットのＬレベルのデータをシリア
ルにシフトする。そして、合計８ビットの正パルス信号
ＰＰＳ又は負パルス信号ＮＰＳを受信したときから遅延
時間Δｔ２後に、カウンタＣＴ２はラッチ指示信号であ
ってクロック信号ＣＬＯＣＫである信号を出力して、こ
のタイミングで上記合計８ビットのデジタルデータがシ
フトレジスタＳＲ１からラッチ回路ＬＡ１によってラッ
チされて、パラレルデータＤＯ０−ＤＯ７として出力さ
れる。従って、カウンタＣＴ２と、遅延回路ＤＬ３と、
シフトレジスタＳＲ１と、ラッチ回路ＬＡ１とによって
シリアル・パラレル変換回路を構成している。

【００７４】図１１は図１０のパルス検出及び極性判別
回路ＪＵ１の構成を示す回路図である。

【００７５】図１１において、受信端子ＲＥＴを介して
受信された放電パルスを用いたデジタル信号は、１０Ｍ
Ｈｚの共振周波数を有する共振増幅器１１と、５ＭＨｚ
の共振周波数を有する共振増幅器１２とに入力される。
共振増幅器１１は、入力されたデジタル信号の周波数成
分のうち１０ＭＨｚの周波数成分をＬＣＲの共振回路を
用いて同調させることにより帯域ろ波して取り出した後
増幅して、同調増幅後の信号をＳＧ１１信号として出力
する。一方、共振増幅器１２は、入力されたデジタル信
号の周波数成分のうち５ＭＨｚの周波数成分をＬＣＲの
共振回路を用いて同調させることにより帯域ろ波して取
り出した後増幅して、同調増幅後の信号をＳＧ１２信号
として出力する。ここで、送信装置１によって送信され
るデジタル信号においては、急峻に立ち上がる立ち上が
り部又は急峻に立ち下がる立ち下がり部を含むため、非
常に高い周波数までの周波数成分を含むが、各共振増幅
器１１，１２によってその周波数成分を共振回路を用い
て同調させて得られた信号ＳＧ１１，ＳＧ１２は、上記
立ち上がり部又は立ち下がり部が１ビットに対して１つ
のみ含むため、図１７乃至図２０に示すように当該信号
レベルが増大した後減衰する信号となる。

【００７６】次いで、正半波波形整形回路１３は入力さ
れるＳＧ１１信号のうち、所定のしきい値レベルＴｈ１
以上の正半波を取り出した後パルス信号として波形整形
して、パルスＳＧ１３信号をアンドゲートＡＮＤ４の第
１の入力端子に出力する。一方、正半波波形整形回路１
４は、正半波波形整形回路１３と同様に、入力されるＳ
Ｇ１２信号のうち、所定のしきい値レベルＴｈ２以上の
正半波を取り出した後パルス信号として波形整形して、
パルスＳＧ１４信号を、アンドゲートＡＮＤ４の第２の
入力端子及び遅延型フリップフロップＦＦ２のＤ入力端
子に出力する。

【００７７】アンドゲートＡＮＤ４は、２つの共振増幅
器１１，１２において同時に正半波となったときにパル
ス信号を、１０ＭＨｚの１／４の周期よりも若干小さい
遅延時間Δｔ４を有する遅延回路ＤＬ４を介して、ワン
ショットマルチバイブレータＭＶ１及びフリップフロッ
プＦＦ２の反転クロック信号入力端子ＣＬＫに出力す
る。ワンショットマルチバイブレータＭＶ１は、Ｈパル
ス信号の立ち下がりから、所定の時間Ｔ１（本実施例に
おいては、（１０ＭＨｚの２周期）＜Ｔ１＜（１０ＭＨ
ｚの４周期））を有するＨレベルパルス信号を発生して
ＳＧ１６信号としてアンドゲートＡＮＤ５，ＡＮＤ６の
各第１の入力端子に出力する。ここで、上記期間Ｔ１
は、低い共振周波数（５ＭＨｚ）の２周期よりも長く、
かつ送信信号の信号周期よりも短いように設定される。
一方、フリップフロップＦＦ２はクロック入力端子ＣＬ
Ｋに入力されるＳＧ１５信号の立ち下がり時にＳＧ１４
信号のレベルをラッチして、そのレベルの信号をＱ出力
端子からＳＧ１７信号としてアンドゲートＡＮＤ５の第
２の入力端子に出力するとともに、上記ＳＧ１４信号の
レベルの反転信号を反転Ｑ出力端子からＳＧ１８信号と
してアンドゲートＡＮＤ６の第２の入力端子に出力す
る。

【００７８】さらに、アンドゲートＡＮＤ５は、上記正
パルス信号ＰＰＳを出力端子Ｙ１を介して出力する。一
方、アンドゲートＡＮＤ６は、上記負パルス信号ＮＰＳ
を出力端子Ｙ２を介して出力する。

【００７９】以上のように構成された図１１のパルス検
出及び極性判別回路ＪＵ１の動作について、図１７と図
１８のタイミングチャートを参照して説明する。

【００８０】まず、図１１のパルス検出及び極性判別回
路ＪＵ１においてＨレベルの受信信号“１”を受信した
ときは、図１７に示すように、受信信号の急峻な立ち上
がり部から１０ＭＨｚのＳＧ１１信号と５ＭＨｚのＳＧ
１２信号が共に立ち上がり、正半波波形整形回路１３
は、ＳＧ１１信号のしきい値レベルＴｈ１以上の期間を
検出して、その検出した期間にＨレベルパルス信号ＳＧ
１３を出力する。一方、正半波波形整形回路１４は、Ｓ
Ｇ１２信号のしきい値レベルＴｈ２以上の期間を検出し
て、その検出した期間にＨレベルパルス信号ＳＧ１４を
出力する。次いで、ＳＧ１３信号の立ち上がり時から遅
延時間Δｔ４だけ遅延されて、上記ＳＧ１３と信号と上
記ＳＧ１４信号との論理積信号ＳＧ１５が出力される。
ここで、ワンショットマルチバイブレータＭＶ１は、こ
のＳＧ１５信号の立ち下がり時から所定の期間Ｔ１だけ
Ｈレベルパルス信号ＳＧ１６を出力する。当該期間Ｔ１
のＨレベルパルス信号ＳＧ１６が出力されているとき、
フリップフロップＦＦ２の出力信号ＳＧ１７もＨレベル
であるので、アンドゲートＡＮＤ５から上記期間Ｔ１の
Ｈレベルパルス信号が正パルス信号ＰＰＳとして出力さ
れる。

【００８１】一方、図１１のパルス検出及び極性判別回
路ＪＵ１においてＬレベルの受信信号“０”を受信した
ときは、図１８に示すように、受信信号の急峻な立ち下
がり部から１０ＭＨｚのＳＧ１１信号と５ＭＨｚのＳＧ
１２信号が共に立ち下がり、正半波波形整形回路１３
は、ＳＧ１１信号のしきい値レベルＴｈ１以上の期間を
検出して、その検出した期間にＨレベルパルス信号ＳＧ
１３を出力する。一方、正半波波形整形回路１４は、Ｓ
Ｇ１２信号のしきい値レベルＴｈ２以上の期間を検出し
て、その検出した期間にＨレベルパルス信号ＳＧ１４を
出力する。次いで、ＳＧ１３信号の立ち上がり時から遅
延時間Δｔ４だけ遅延されて、上記ＳＧ１３と信号と上
記ＳＧ１４信号との論理積信号ＳＧ１５が出力される。
ここで、ワンショットマルチバイブレータＭＶ１は、こ
のＳＧ１５信号の立ち下がり時から所定の期間Ｔ１だけ
Ｈレベルパルス信号ＳＧ１６を出力する。当該期間Ｔ１
のＨレベルパルス信号ＳＧ１６が出力されているとき、
フリップフロップＦＦ２の反転出力信号ＳＧ１８もＨレ
ベルであるので、アンドゲートＡＮＤ６から上記期間Ｔ
１のＨレベルパルス信号が負パルス信号ＮＰＳとして出
力される。

【００８２】以上説明したように、“１”の受信信号を
受信したとき、図１７に示すように共振増幅後のＳＧ１
１信号とＳＧ１２信号はともに立ち上がりから同期して
発生し、これによって、ＳＧ１３信号の立ち上がりとＳ
Ｇ１４信号の立ち上がりとが同期し、もしくはＳＧ１３
信号の立ち上がりとＳＧ１４信号の立ち下がりとが同期
し、これに基づいてＨレベルの正パルス信号ＰＰＳを出
力している。一方、“０”の受信信号を受信したとき、
図１８に示すように共振増幅後のＳＧ１１信号とＳＧ１
２信号はともに立ち下がりから同期して発生し、これに
よって、ＳＧ１３信号の立ち下がりとＳＧ１４信号の立
ち下がりとが同期し、もしくはＳＧ１３信号の立ち下が
りとＳＧ１４信号の立ち上がりとが同期し、これに基づ
いてＨレベルの負パルス信号ＮＰＳを出力している。

【００８３】図１２は、パルス検出及び極性判別回路第
１の変形例ＪＵ１ａの構成を示す回路図であり、当該変
形例ＪＵ１ａは、図１１の実施例ＪＵ１と比較して、正
半波波形整形回路１３，１４の出力端子以降の回路が以
下のように異なる。

【００８４】正半波波形整形回路１３から出力されるＳ
Ｇ１３信号は、アンドゲートＡＮＤ１１の第１の入力端
子に入力されるとともに、アンドゲートＡＮＤ１３の第
１の入力端子に入力される。一方、正半波波形整形回路
１４から出力されるＳＧ１４信号は、ワンショットマル
チバイブレータＭＶ１１に入力される。ワンショットマ
ルチバイブレータＭＶ１１は、入力されたＳＧ１４信号
の立ち上がり時から、１０ＭＨｚの１／２周期に等しい
期間Ｔ１１を有するＨレベルパルス信号ＳＧ２６をアン
ドゲートＡＮＤ１１の第２の入力端子に出力するととも
に、ワンショットマルチバイブレータＭＶ１２に出力す
る。ワンショットマルチバイブレータＭＶ１２は、入力
されたＳＧ２６信号の立ち下がり時から、上記期間Ｔ１
１に等しい期間Ｔ１２のＨレベルパルス信号をＳＧ２７
をアンドゲートＡＮＤ１３の第２の入力端子に出力す
る。ここで、マルチバイブレータＭＶ１１は、上記ＳＧ
１４信号のパルスの前半部を示すパルス信号ＳＧ２６を
発生する一方、マルチバイブレータＭＶ１２は上記ＳＧ
１４信号のパルスの後半部を示すパルス信号ＳＧ２７を
発生する。

【００８５】アンドゲートＡＮＤ１１は、上記ＳＧ１３
信号と上記ＳＧ２６信号とに基づいてＨレベルのデジタ
ル信号を検出し、検出結果を示すＳＧ２８信号をアンド
ゲートＡＮＤ１２の第２の入力端子に出力する。アンド
ゲートＡＮＤ１２は、後述するマルチバイブレータＭＶ
２２がＬレベルのデジタル信号を検出しているときにも
しアンドゲートＡＮＤ１３の出力がＨレベルとなっても
アンドゲートＡＮＤ１１の出力をＨレベルとしないため
のゲートであって、当該アンドゲートＡＮＤ１２から出
力されたＳＧ３２信号はワンショットマルチバイブレー
タＭＶ２１に入力される。ワンショットマルチバイブレ
ータＭＶ２１は、入力されるＳＧ３２信号の立ち上がり
時から、所定の期間Ｔ２１を有するＨレベルパルス信号
を、そのＱ出力端子から正パルス信号ＰＰＳとして出力
端子Ｙ１から出力するとともに、その反転Ｑ出力端子か
らＳＧ３１信号としてアンドゲートＡＮＤ１４の第１の
入力端子に出力する。ここで、上記期間Ｔ１は、共振の
パルスが減衰して消滅する時間より長く、かつ送信信号
の信号周期よりも短く設定される。

【００８６】上記アンドゲートＡＮＤ１３から出力され
た信号ＳＧ３０はアンドゲートＡＮＤ１４の第２の入力
端子に入力され、アンドゲートＡＮＤ１４はマルチバイ
ブレータＭＶ２１がＬレベルのデジタル信号を検出して
ているときにもしアンドゲートＡＮＤ１１の出力がＨレ
ベルとなってもアンドゲートＡＮＤ１３の出力信号ＳＧ
３０をＨレベルとしないためのゲートであって、当該ア
ンドゲートＡＮＤ１４から出力されたＳＧ３３信号はワ
ンショットマルチバイブレータＭＶ２２に入力される。
ワンショットマルチバイブレータＭＶ２２は、入力され
るＳＧ３３信号の立ち上がり時から、上記期間Ｔ２１に
等しい所定の期間Ｔ２２を有するＨレベルパルス信号
を、そのＱ出力端子から負パルス信号ＮＰＳとして出力
端子Ｙ２から出力するとともに、その反転Ｑ出力端子か
らＳＧ２９信号としてアンドゲートＡＮＤ１２の第１の
入力端子に出力する。

【００８７】以上のように構成された図１２のパルス検
出及び極性判別回路ＪＵ１ａの動作について、図１９と
図２０のタイミングチャートを参照して説明する。

【００８８】まず、図１２のパルス検出及び極性判別回
路ＪＵ１ａにおいてＨレベルの受信信号“１”を受信し
たときは、図１９に示すように、受信信号の急峻な立ち
上がり部から１０ＭＨｚのＳＧ１１信号と５ＭＨｚのＳ
Ｇ１２信号が共に立ち上がり、正半波波形整形回路１３
は、ＳＧ１１信号のしきい値レベルＴｈ１以上の期間を
検出して、その検出した期間にＨレベルパルス信号ＳＧ
１３を出力する。一方、正半波波形整形回路１４は、Ｓ
Ｇ１２信号のしきい値レベルＴｈ２以上の期間を検出し
て、その検出した期間にＨレベルパルス信号ＳＧ１４を
出力する。ＳＧ１４信号の立ち上がり時にマルチバイブ
レータＭＶ１１は、上記ＳＧ１４信号の前半部を示す期
間Ｔ１１のＨレベルパルス信号ＳＧ２６を出力し、これ
に応答してマルチバイブレータＭＶ１２は、当該ＳＧ２
６信号の立ち下がり時に上記ＳＧ１４信号の後半部を示
す期間Ｔ１２のＨレベルパルス信号ＳＧ２７を出力す
る。上記ＳＧ１３信号の立ち上がり時に、アンドゲート
ＡＮＤ１１はＨレベルパルス信号をアンドゲートＡＮＤ
１２を介してマルチバイブレータＭＶ２１に出力し、こ
れに応答してマルチバイブレータＭＶ２１は上記期間Ｔ
２１のＨレベルパルス信号である正パルス信号ＰＰＳを
出力端子Ｙ１を介して出力する。

【００８９】一方、図１２のパルス検出及び極性判別回
路ＪＵ１ａにおいてＬレベルの受信信号“０”を受信し
たときは、図２０に示すように、受信信号の急峻な立ち
下がり部から１０ＭＨｚのＳＧ１１信号と５ＭＨｚのＳ
Ｇ１２信号が共に立ち下がり、正半波波形整形回路１３
は、ＳＧ１１信号のしきい値レベルＴｈ１以上の期間を
検出して、その検出した期間にＨレベルパルス信号ＳＧ
１３を出力する。一方、正半波波形整形回路１４は、Ｓ
Ｇ１２信号のしきい値レベルＴｈ２以上の期間を検出し
て、その検出した期間にＨレベルパルス信号ＳＧ１４を
出力する。ＳＧ１４信号の立ち上がり時にマルチバイブ
レータＭＶ１１は、上記ＳＧ１４信号の前半部を示す期
間Ｔ１１のＨレベルパルス信号ＳＧ２６を出力し、これ
に応答してマルチバイブレータＭＶ１２は、当該ＳＧ２
６信号の立ち下がり時に上記ＳＧ１４信号の後半部を示
す期間Ｔ１２のＨレベルパルス信号ＳＧ２７を出力す
る。上記ＳＧ１３信号の立ち上がり時に対応するＳＧ２
７信号の立ち上がり時に、アンドゲートＡＮＤ１３はＨ
レベルパルス信号ＳＧ３０をアンドゲートＡＮＤ１４を
介してマルチバイブレータＭＶ２２に出力し、これに応
答してマルチバイブレータＭＶ２２は上記期間Ｔ２２の
Ｈレベルパルス信号である負パルス信号ＮＰＳを出力端
子Ｙ２を介して出力する。

【００９０】以上説明したように、検出した正半波の波
形整形信号ＳＧ１３，ＳＧ１４間の位相関係に基づい
て、Ｈレベルのデジタル信号又はＬレベルのデジタル信
号を検出し、それぞれ正パルス信号ＰＰＳ、負パルス信
号ＮＰＳを出力する。

【００９１】本発明者の実験によれば、上述の回路を用
いて２００ｋｂｐｓのデジタル信号の伝送を行うことが
できた。また、当該実験によれば、伝送されるデジタル
信号が有する周波数帯域は直流成分から約５０ＭＨｚま
でであって、当該最大周波数は公知の通り送信するパル
スの立ち上がり度（急峻度又は傾斜角）に依存する。

【００９２】以上のように構成された本実施例の伝送シ
ステムは、従来に比較して回路構成が簡単であって、製
造コストを極めて安価にすることができ、例えば、パー
ソナルコンピュータ間のデジタル信号の伝送に用いるこ
とができ、ここで、送信信号のレベルを高くしてやれ
ば、比較的長い距離で伝送して２値の判別を行うことが
できる。

【００９３】以上の実施例において、１０ＭＨｚと５Ｍ
Ｈｚの共振増幅器１１，１２を用いているが、本発明は
これに限らず、上記周波数帯域の最大周波数以下の高周
波又は低周波の交流であって互いに偶数の倍数の関係に
ある２つの周波数の共振増幅器（同調増幅器ともい
う。）を用いてもよい。上記受信されたデジタル信号の
信号検出は、各共振増幅器１１，１２の出力信号ＳＧ１
１，ＳＧ１２の位相関係に基づいて行ってもよい。すな
わち、実施例においては、より低い共振周波数の５ＭＨ
ｚの共振増幅信号ＳＧ１２のゼロクロス点で、より高い
共振周波数の１０ＭＨｚの共振増幅信号ＳＧ１１が立ち
上がっているとき正パルス信号ＰＰＳを発生し、一方、
共振増幅信号ＳＧ１１が立ち下がっているとき負パルス
信号ＮＰＳを発生するように発生すればよい。

【００９４】以上の実施例において、正半波波形整形回
路１３，１４を用いているが、本発明これに限らず、負
の半波を波形整形する回路を用いてもよい。

【００９５】なお、共振増幅器１１，１２から出力され
る各信号ＳＧ１１，ＳＧ１２は振動後に自然に減衰する
まで当該ビットの処理を実行しかつ次のビットの処理を
しないように伝送速度を選択しているが、本発明はこれ
に限らず、図１３のパルス検出及び極性判別回路の変形
例ＪＵ１ｂに示すように、各共振増幅器１１，１２の各
出力端子からアナログスイッチＳＷ１１，ＳＷ１２を介
して接地して、正パルス信号ＰＰＳと負パルス信号ＮＰ
Ｓとの論理和信号をオアゲートＯＲ２によって形成し、
当該論理和信号によって上記各アナログスイッチＳＷ１
１，ＳＷ１２をオンすることによって、上記ＳＧ１１，
ＳＧ１２信号のうち、より高い共振周波数の最初の２周
期以降の不要な信号成分を短絡接地してもよい。これに
よって、当該デジタル信号の伝送速度を上記実施例より
も高くすることができる。なお、図１３において、極性
判別回路１５とは、図１１及び図１２の回路ＪＵ１，Ｊ
Ｕ１ａにおいて、正半波波形整形回路１３，１４の出力
端子から出力端子Ｙ１，Ｙ２までのパルスの極性判別回
路である。

【００９６】以上の実施例において、ツィストペアケー
ブル３，２０６を用いているが、本発明はこれに限ら
ず、他の金属ケーブルや同軸ケーブルなどの他の種類の
ケーブルを用いてもよい。また、実施例においては、マ
イクロコンピュータ２０１を用いているが、これに限ら
ず、種々のコンピュータを用いることができる。

【００９７】

【発明の効果】以上詳述したように本発明に係る請求項
１記載のコンピュータの制御システムによれば、入力さ
れたコードに基づいてコンピュータの電源の起動を実行
する起動手段と、上記起動手段によって上記コンピュー
タが起動されたときに、上記コンピュータが所定のトリ
ガ処理を実行するように上記コンピュータを制御する制
御手段とを備える。従って、人為的な操作によらず、自
動的にコンピュータの電源を起動することができる。こ
の制御システムにおいて、上記待機状態で動作している
のは、例えばタイマー回路等の回路などの一部の小さな
回路のみであって、電力消費は従来例に比較してきわめ
て小さい。さらに、当該コンピュータにおける待機状態
では、コンピュータの電源はオフ状態であり、人為的に
手動でコンピュータの電源を起動することにより、コン
ピュータ内のプログラムの内容の変更などのコンピュー
タ上の作業を行うことができる。

【００９８】また、請求項２記載のコンピュータの制御
システムにおいては、請求項１記載のコンピュータの制
御システムにおいて、上記制御手段は、上記トリガ処理
において、上記入力されたコードに基づいて予め決めら
れた複数のプログラムの中から上記コードに対応する１
つのプログラムを選択的に実行する。従って、複数の実
行プログラムの中で所定の１つの実行プログラムを選択
的に実行することができる。

【００９９】さらに、請求項３記載のコンピュータの制
御システムにおいては、請求項２記載のコンピュータの
制御システムにおいて、上記複数のプログラムとその各
プログラムを実行すべき実行時刻とを記憶する記憶手段
をさらに備え、上記制御手段は、上記トリガ処理におい
て、現在時刻が上記実行時刻になったことを検出して、
上記複数のプログラムのうちの上記検出された実行時刻
に対応するプログラムを実行する。従って、指定された
時刻において対応するプログラムを実行することができ
る。

【０１００】また、請求項４記載のコンピュータの制御
システムにおいては、請求項１又は２記載のコンピュー
タの制御システムにおいて、上記コンピュータの周辺装
置に設けられ、上記コードを示すデジタル信号を発生し
て送信する送信装置と、上記コンピュータ側に設けら
れ、上記送信装置によって送信されたデジタル信号を受
信してコードに変換する受信装置とをさらに備える。従
って、上記コンピュータの周辺装置と、上記コンピュー
タとを接続して、上記コンピュータの周辺装置から上記
コンピュータの電源の起動を制御することができるとと
もに、複数の実行プログラムの中で所定の１つの実行プ
ログラムを選択的に実行することができる。

【０１０１】さらに、請求項５記載のコンピュータの制
御システムにおいては、請求項４記載のコンピュータの
制御システムにおいて、上記送信装置は、第１の値のと
き信号レベルが急峻に立ち上がる立ち上がり部を少なく
とも有する一方、第２の値のとき信号レベルが急峻に立
ち下がる立ち下がり部を少なくとも有する上記コードを
示す２値デジタル信号を発生して送信する送信手段を備
え、上記受信装置は、上記送信手段によって送信された
２値デジタル信号を受信する受信手段と、互いに偶数の
倍数の関係にある２つの共振周波数をそれぞれ有し、上
記受信手段によって受信された２値デジタル信号から上
記２つの共振周波数成分である第１と第２の共振信号を
それぞれ取り出す２つの共振回路手段と、上記２つの共
振回路手段によってそれぞれ取り出された上記第１と第
２の共振信号の位相関係に基づいて上記受信された２値
デジタル信号の値を判別する判別手段と、上記判別手段
によって判別された２値デジタル信号の値を上記コード
に変換する変換手段とを備える。従って、従来に比較し
て回路構成が簡単であって、送受信システムの製造コス
トをきわめて安価にすることができる。ここで、送信信
号のレベルを高くしてやれば、比較的長い距離で、しか
も簡単な構成でデジタルデータ信号を伝送することがで
きる。

【図面の簡単な説明】

【図１】 本発明に係る一実施例のマイクロコンピュー
タの制御システムの構成を示すブロック図である。

【図２】 図１の電源制御装置２００の回路図である。

【図３】 図１のインターフェース回路１０３の回路図
である。

【図４】 図１のマイクロコンピュータ２０１によって
実行されるトリガー処理の第１の部分を示すフローチャ
ートである。

【図５】 図１のマイクロコンピュータ２０１によって
実行されるトリガー処理の第２の部分を示すフローチャ
ートである。

【図６】 図４のタイマ起動処理のサブルーチンを示す
フローチャートである。

【図７】 図１のマイクロコンピュータの制御システム
において用いる放電パルスを用いたデジタル信号伝送シ
ステムの構成を示すブロック図である。

【図８】 図７の放電パルス送信装置１の構成を示す回
路図である。

【図９】 放電パルス送信装置の変形例１ａの構成を示
す回路図である。

【図１０】 図７の放電パルス受信装置２の構成を示す
回路図である。

【図１１】 図１０のパルス検出及び極性判別回路ＪＵ
１の構成を示す回路図である。

【図１２】 パルス検出及び極性判別回路の第１の変形
例ＪＵ１ａの構成を示す回路図である。

【図１３】 パルス検出及び極性判別回路の第２の変形
例ＪＵ１ｂの構成を示す回路図である。

【図１４】 図８の放電パルス送信装置１の動作を示す
タイミングチャートである。

【図１５】 図９の放電パルス送信装置１ａの動作を示
すタイミングチャートである。

【図１６】 図１０の放電パルス受信装置２の動作を示
すタイミングチャートである。

【図１７】 図１１のパルス検出及び極性判別回路ＪＵ
１において受信信号“１”を受信したときの動作を示す
タイミングチャートである。

【図１８】 図１１のパルス検出及び極性判別回路ＪＵ
１において受信信号“０”を受信したときの動作を示す
タイミングチャートである。

【図１９】 図１２のパルス検出及び極性判別回路ＪＵ
１ａにおいて受信信号“１”を受信したときの動作を示
すタイミングチャートである。

【図２０】 図１２のパルス検出及び極性判別回路ＪＵ
１ａにおいて受信信号“０”を受信したときの動作を示
すタイミングチャートである。

【符号の説明】

１，１ａ，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ…
放電パルス送信装置、 ２，１０２…放電パルス受信装置、 ３…ツィストペアケーブル、 １１…１０ＭＨｚ共振増幅器、 １２…５ＭＨｚ共振増幅器、 １３，１４…正半波波形整形回路、 １５…検出判別回路、 １０３…インターフェース回路、 １０３ｃ…インターフェースチップ、 １０４…タイマ回路、 １０５…クロック発生回路、 ２００…電源制御装置、 ２０１…マイクロコンピュータ、 ２０１ｍ…ハードディスクメモリ、 ２０２…ディスプレイ、 ２０３…キーボード、 ２０４…スキャナ、 ２０５…測定器、 ２０６…ケーブル、 ＡＤ１０１…アドレス一致検出回路、 ＪＵ１，ＪＵ１ａ，ＪＵ１ｂ…パルス検出及び極性判別
回路、 ＦＦ１０１…Ｒ−Ｓ型フリップフロップ、 ＮＡＮＤ１０１乃至ＮＡＮＤ１０４…ナンドゲート、 ＣＴ１０１…ダウンカウンタ、 ＩＮ１０１乃至ＩＮ１０８…インバータ、 Ｌ１０１…電磁コイル、 Ｒ１０１…抵抗、 Ｄ１０１…ダイオード、 ＲＥ１０１，ＲＥ１０２…接点スイッチ、 ＲＴ１０１…電磁リレー、 ＳＷ１０１，ＳＷ１０２…スイッチ、 ＴＲ１０１…トランジスタ、 ＴＲＴ…送信端子、 ＲＥＴ…受信端子。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力されたコードに基づいてコンピュー
   タの電源の起動を実行する起動手段と、 上記起動手段によって上記コンピュータが起動されたと
   きに、上記コンピュータが所定のトリガ処理を実行する
   ように上記コンピュータを制御する制御手段とを備えた
   ことを特徴とするコンピュータの制御システム。
2. 【請求項２】 上記制御手段は、上記トリガ処理におい
   て、上記入力されたコードに基づいて予め決められた複
   数のプログラムの中から上記コードに対応する１つのプ
   ログラムを選択的に実行することを特徴とする請求項１
   記載のコンピュータの制御システム。
3. 【請求項３】 上記複数のプログラムとその各プログラ
   ムを実行すべき実行時刻とを記憶する記憶手段をさらに
   備え、 上記制御手段は、上記トリガ処理において、現在時刻が
   上記実行時刻になったことを検出して、上記複数のプロ
   グラムのうちの上記検出された実行時刻に対応するプロ
   グラムを実行することを特徴とする請求項２記載のコン
   ピュータの制御システム。
4. 【請求項４】 上記コンピュータの周辺装置に設けら
   れ、上記コードを示すデジタル信号を発生して送信する
   送信装置と、 上記コンピュータ側に設けられ、上記送信装置によって
   送信されたデジタル信号を受信してコードに変換する受
   信装置とをさらに備えたことを特徴とする請求項１又は
   ２記載のコンピュータの制御システム。
5. 【請求項５】 上記送信装置は、 第１の値のとき信号レベルが急峻に立ち上がる立ち上が
   り部を少なくとも有する一方、第２の値のとき信号レベ
   ルが急峻に立ち下がる立ち下がり部を少なくとも有する
   上記コードを示す２値デジタル信号を発生して送信する
   送信手段を備え、 上記受信装置は、 上記送信手段によって送信された２値デジタル信号を受
   信する受信手段と、 互いに偶数の倍数の関係にある２つの共振周波数をそれ
   ぞれ有し、上記受信手段によって受信された２値デジタ
   ル信号から上記２つの共振周波数成分である第１と第２
   の共振信号をそれぞれ取り出す２つの共振回路手段と、 上記２つの共振回路手段によってそれぞれ取り出された
   上記第１と第２の共振信号の位相関係に基づいて上記受
   信された２値デジタル信号の値を判別する判別手段と、 上記判別手段によって判別された２値デジタル信号の値
   を上記コードに変換する変換手段とを備えたことを特徴
   とする請求項４記載のコンピュータの制御システム。