JPH08240440A - センサ信号の線形化および温度補償のための装置 - Google Patents

Abstract

(57)【要約】 【課題】 少ない構成部品で、補償された平滑出力信号
が得られるセンサ信号の線形化および温度補償のための
装置を提供する。 【解決手段】 測定用コンデンサと、基準コンデンサ
と、温度センサとしての分圧器と、測定用コンデンサと
基準コンデンサにアナログ信号を作用させるクロック制
御調整回路と、積分段と、クロックジェネレータとを有
し、クロック制御調整回路の第１入力側は動作電位に接
続され、第２入力側は温度センサに接続され、積分段の
出力側は、クロック制御調整回路の第３入力側に接続さ
れ、またこれを装置の出力側とする構成である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は容量センサからのセ
ンサ信号の線形化および温度補償に関する。そのような
センサの容量は圧力等の測定値および温度に対して通常
非線形性を持つ。

【０００２】

【従来の技術】容量センサは、たとえば圧力を測定する
容量圧力センサとして、あるいは湿度や湿気を測定する
容量湿度センサまたは容量湿気センサとして用いられる
が、カルマン渦流により渦流量計に生じる圧力変化を測
定するためにも用いることができる。

【０００３】米国特許第５２５７２１０号明細書に、測
定値の誤差成分をどのように線形にし補償することがで
きるかが包括的に記載されている。この線形化および補
償の原理は、先ず測定値から電気信号（以下「センサ信
号」と称する）を得て、別のセンサから生じた外乱変量
当りの外乱信号を、センサ信号に加算するだけのもので
ある。したがって測定用コンデンサと基準コンデンサと
を設けた容量圧力センサに関する米国特許第５２５７２
１０号明細書の実施例では、測定用コンデンサおよび基
準コンデンサより後の段でスイッチドキャパシタ回路で
量子化した電荷を移送することによってのみ、外乱信号
はセンサ信号と一緒に処理される。このためいくつかの
機能ユニットが設けられ、前記機能ユニットは、基本ク
ロック信号の周期の４０倍の周期のクロック信号により
制御される。機能ユニットの回路はかなり複雑であり、
それらに必要な構成部品の全数はかなりの数になる。ま
た従来技術の装置では、これらの基本クロック信号の４
０倍の周期が経過した後で、補償された所望の平滑出力
信号が出力される。

【０００４】

【発明が解決しようとする課題】本発明の課題は、従来
技術の装置より実質的に少ない構成部品ですみ、かつ補
償された平滑出力信号が従来技術の装置より迅速に得ら
れる装置を提供することである。

【０００５】

【課題を解決するための手段】本発明の課題は、測定用
コンデンサと、基準コンデンサと、動作電位と、第１基
準電位たとえばグランド電位との間に接続されて測定用
コンデンサの温度を測定する抵抗型温度センサを持つ、
温度に依存する分圧器と、前記測定用コンデンサと基準
コンデンサにアナログ信号を作用させる、装置の出力信
号に対するクロック制御調整回路と、前記測定用コンデ
ンサと基準コンデンサにクロック制御された状態で接続
することのできる積分段と、クロックジェネレータとを
有し、前記クロック制御調整回路の第１入力側は動作電
位に接続され、第２入力側は温度センサに接続され、前
記積分段の出力側は、クロック制御調整回路の第３入力
側に接続され、また装置の出力側でもあり、出力信号Ｓ
は、以下の式

【０００６】

【数２】

【０００７】に従い、ここでＣ_v は、以下の容量比 Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m Ｃ_v2＝（Ｃ_m−Ｃ_r）／（Ｃ_m＋Ｃ_r） Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_r のうちの１つであり、Ｃ_m は、測定用コンデンサの容量
であり、Ｃ_r は、基準コンデンサの容量であり、Ｕは、
動作電位であり、ａ₀ は、ゼロ調整値であり、ａ₁ は、
温度係数のゼロ調整値であり、ａ₂ は、第１スパン調整
値であり、ａ₃ は、温度係数のスパン調整値であり、ｂ
₀ は、第２スパン調整値であり、ｂ₁ は、線形調整値で
あり、ｖ_t は、分圧器の温度に依存する抵抗比であるセ
ンサ信号の線形化および温度補償のための装置により達
成される。

【０００８】本発明の実施例では、前記積分段は、クロ
ック制御された状態で、極性が反転するコンデンサを具
備した第１積分器と、前記第１積分器の出力側にクロッ
ク制御された状態で接続することのできる第２積分器と
を有する。

【０００９】本発明の別の実施例では、クロック制御調
整回路は、正の変換信号と負の変換信号とを出力する第
１Ｄ／Ａ変換器と、正の変換信号と負の変換信号とを出
力する第２Ｄ／Ａ変換器と、正の変換信号と負の変換信
号とを出力する第２Ｄ／Ａ変換器と、１つの出力側と６
つの入力側とがそれぞれ設けられた第１加算器および第
２加算器とを有し、前記第１Ｄ／Ａ変換器の基準入力は
クロック制御調整回路の第１入力であり、前記第１Ｄ／
Ａ変換器の第１信号入力側には、ディジタル化したゼロ
調整値Ａ₀ が供給され、前記第１Ｄ／Ａ変換器の第２信
号入力側には、ディジタル化した第１スパン調整値Ａ₂
が供給され、前記第１Ｄ／Ａ変換器の第１信号イネーブ
ル入力側および第２信号イネーブル入力側は、クロック
ジェネレータにより制御され、前記第２Ｄ／Ａ変換器の
基準入力はクロック制御調整回路の第２入力であり、前
記第２Ｄ／Ａ変換器の第１信号入力側には、ディジタル
化した温度係数のゼロ調整値Ａ₁ が供給され、前記第２
Ｄ／Ａ変換器の第２信号入力側には、ディジタル化した
温度係数のスパン調整値Ａ₃ が供給され、前記第２Ｄ／
Ａ変換器の第１信号イネーブル入力側および第２信号イ
ネーブル入力側は、クロックジェネレータにより制御さ
れ、前記第３Ｄ／Ａ変換器の基準入力はクロック制御調
整回路の第３入力であり、前記第３Ｄ／Ａ変換器の第１
信号入力側には、ディジタル化した第２スパン調整値Ｂ
₀ が供給され、前記第３Ｄ／Ａ変換器の第２信号入力側
には、ディジタル化した線形調整値Ｂ₁ が供給され、前
記第３Ｄ／Ａ変換器の第１信号イネーブル入力側および
第２信号イネーブル入力側は、クロックジェネレータに
より制御され、前記第１加算器の第１入力側および第２
入力側には、第１スイッチまたは第２スイッチを介して
第３Ｄ／Ａ変換器の正の変換信号または負の変換信号が
それぞれ入力され、前記第２加算器の第１入力側および
第２入力側には、第３スイッチまたは第４スイッチを介
して第３Ｄ／Ａ変換器の正の変換信号または負の変換信
号がそれぞれ入力され、前記第１加算器の第３入力側お
よび第４入力側には、第５スイッチまたは第６スイッチ
を介して第１Ｄ／Ａ変換器の正の変換信号または負の変
換信号がそれぞれ入力され、前記第２加算器の第３入力
側および第４入力側には、第７スイッチまたは第８スイ
ッチを介して第１Ｄ／Ａ変換器の正の変換信号または負
の変換信号がそれぞれ入力され、前記第１加算器の第５
入力側および第６入力側には、第９スイッチまたは第１
０スイッチを介して第２Ｄ／Ａ変換器の正の変換信号ま
たは負の変換信号がそれぞれ入力され、前記第２加算器
の第５入力側および第６入力側には、第１１スイッチま
たは第１２スイッチを介して第２Ｄ／Ａ変換器の正の変
換信号または負の変換信号がそれぞれ入力され、前記第
１加算器の出力側と第２加算器の出力側は、第１３スイ
ッチおよび第１４スイッチを介して、測定用コンデンサ
にそれぞれ接続され、前記第１加算器の出力側と第２加
算器の出力側は、第１５スイッチおよび第１６スイッチ
を介して、基準コンデンサにそれぞれ接続され、スイッ
チから離されて配設された測定用コンデンサと基準コン
デンサのそれぞれの１つの端子は、第１基準電位に接続
されている。

【００１０】本発明の別の実施例では、 容量比Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m またはＣ_v2＝（Ｃ_m−
Ｃ_r）／（Ｃ_m＋Ｃ_r） を用いる装置に対して、第１積分器は第１演算増幅器を
有し、前記第１積分器の反転入力側は、第１７スイッチ
を介して測定用コンデンサに接続され、また第１８スイ
ッチを介して基準コンデンサに接続され、前記第１積分
器の反転入力側は、さらに３本の並列分岐線を介して出
力側に接続され、前記第１積分器の非反転入力側は、第
２基準電位に接続され、前記第１８スイッチと基準コン
デンサの接続部は、第１９スイッチを介して第２基準電
位に接続され、第１並列分岐線は、直列に接続された第
２０スイッチと第２１スイッチとから構成され、第２並
列分岐線は、直列に接続された第２２スイッチと第２３
スイッチとから構成され、第３並列分岐線は、第２４ス
イッチから構成され、前記第２０スイッチと第２１スイ
ッチの接続部と、第２２スイッチと第２３スイッチの接
続部との間に、コンデンサが接続されている。

【００１１】本発明の別の実施例では、前記第２積分器
は第２演算増幅器を有し、前記第２演算増幅器の反転入
力側は、第２５スイッチを介して、第２０スイッチと第
２１スイッチの接続部接続され、また固定コンデンサを
介して装置の出力側に接続され、前記第２演算増幅器の
非反転入力側は、第２基準電位に接続されている。

【００１２】容量比Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_r を用いる
場合、基準電位と、第１７スイッチと測定用コンデンサ
の接続部との間に、第２６スイッチを接続しなければな
らない。

【００１３】本発明の別の実施例では、積分段の出力側
は平滑段に接続されている。

【００１４】本発明の別の実施例では、第２６スイッチ
と、３個のＤ／Ａ変換器の各信号イネーブル入力とを制
御するために、基本クロック信号からクロックジェネレ
ータが、正のレベルまたは負のレベルを持つクロック信
号を発生し、各レベルは、基本クロック信号の少なくと
も８分の１の期間生じている。

【００１５】本発明の別の特徴および利点は、添付図面
を参照した以下の実施例の説明から明らかである。

【００１６】

【実施例】次に本発明を添付図面を参照して詳細に説明
する。図１に本発明の第１実施例の回路図を示す。図１
の回路図には、容量Ｃ_m の測定用コンデンサＫ_m と、容
量Ｃ_r の基準コンデンサＫ_r が含まれている。圧力セン
サの場合、測定用コンデンサＫｍは圧力に依存し、基準
コンデンサＫ_r はできる限り圧力に依存しないようにさ
れ、また双方のコンデンサは圧力センサ内に設けられて
いる。そのような容量圧力センサの構成は、たとえば前
述の米国特許第５２５７２１０号明細書の図２、または
米国特許第５００５４２１号明細書から公知である。

【００１７】湿度に感応する測定用コンデンサまたは湿
気に感応する測定用コンデンサＫｍを設けた湿度センサ
または湿気センサの場合、たとえば耐湿度性の保護層ま
たは耐湿気性の保護層を用いて、汎用の湿度センサまた
は湿気センサが湿度または湿気に感応しないようにする
ことにより、基準コンデンサＫ_r にすることができる。
基準コンデンサＫ_r をできる限り測定値に感応しないよ
うにし、一定の容量であるとみなすことができるように
すると、様々な場合で有利である。

【００１８】補償したアナログ出力信号Ｓを得るため
に、本発明は３つの容量比の内の１つを用いる。

【００１９】Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m Ｃ_v2＝（Ｃ_m−Ｃ_r）／（Ｃ_m＋Ｃ_r） Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_r センサ温度の測定信号だけを作るために、つまり温度に
依存する信号を作るために、装置の第１基準電位ＳＮと
動作電位Ｕとの間に接続された分圧器７１が用いられ、
前記分圧器７１は、抵抗値Ｒθの抵抗型温度センサθ
と、抵抗値Ｒ₇₂の降圧用抵抗７２とから構成される。こ
の分圧器の抵抗比（温度に依存する）は、Ｖ_t である。
ただしＶ_t＝Ｒθ／（Ｒθ＋Ｒ₇₂） である。分圧器７１
のタップには、信号Ｓ＝Ｕ・Ｖ_t＝Ｕ・Ｒθ／（Ｒθ＋
Ｒ₇₂） が出力される。

【００２０】分圧器７１は温度センサの最も簡単な実施
例であるが、本発明の範囲はそれに限定されない。必要
なら任意の適切な温度に依存するネットワークを用いる
ことができる。たとえば温度に依存する抵抗を、抵抗型
温度センサと並列に接続することができ、つまり温度に
依存するブリッジ回路を設けることができる。

【００２１】第１基準電位ＳＮは、装置の電圧基準点の
電位である。そうしない場合、たとえば第１基準電位Ｓ
Ｎを、動作電圧Ｕの約半分にすることができる。

【００２２】前述の米国特許第５２５７２１０号明細書
に記載の装置と違って、本発明では調整回路３０が設け
られ、前記調整回路３０は測定用コンデンサＫ_m と基準
コンデンサＫ_r に直接作用し、線形化と温度補償を実施
する。調整回路３０から供給されたアナログ信号は、ク
ロック制御された状態で測定用コンデンサＫ_m と基準コ
ンデンサＫ_r とに直接供給される。補正信号がこのよう
に測定用コンデンサＫ_m と基準コンデンサＫ_r とに供給
されるので、装置の出力信号Ｓは、所望の線形性と温度
補償された波形を持つ。

【００２３】センサ信号に対するこの直接の作用によ
り、線形化および温度補償を実施する信号とは別に、以
下に説明するようにスパン調整信号、ゼロ調整信号等を
適用することができる。

【００２４】調整回路３０は、クロックジェネレータ６
１（以下を参照）からのクロック信号により制御され
る。調整回路３０の第１入力側は、動作電位Ｕに接続さ
れ、第２入力側は、温度に依存する分圧器７１のタッ
プ、つまり温度センサθと抵抗７２の接続部に接続され
ている。

【００２５】クロック制御された状態で測定用コンデン
サＫ_m と基準コンデンサＫ_r は、積分段５０（その出力
は装置の出力である）に接続され、出力信号Ｓを出力す
る。この出力側は、調整回路３０の第３入力側に接続さ
れる。

【００２６】必要なら出力信号Ｓを平滑段５５（最も簡
単な構成では十分な容量を持つ平滑用コンデンサを用い
る）で平滑することができ、その場合図３に示すように
平滑段５５を積分段５０の出力側に接続しなければなら
ない。

【００２７】本発明では、出力信号Ｓは以下の式にな
る。

【００２８】

【数３】

【００２９】ここで、Ｃ_v は、以下の容量比のうちの１
つである。

【００３０】Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m Ｃ_v2＝（Ｃ_m−Ｃ_r）／（Ｃ_m＋Ｃ_r） Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_r Ｃ_m は、測定用コンデンサＫ_m の容量である。

【００３１】Ｃ_r は、基準コンデンサＫ_r の容量であ
る。

【００３２】Ｕは、動作電位である。

【００３３】ａ₀ は、ゼロ調整値である。

【００３４】ａ₁ は、温度係数のゼロ調整値である。

【００３５】ａ₂ は、第１スパン調整値である。

【００３６】ａ₃ は、温度係数のスパン調整値である。

【００３７】ｂ₀ は、第２スパン調整値である。

【００３８】ｂ₁ は、線形調整値である。

【００３９】ｖ_t は、分圧器７１の温度に依存する抵抗
比である。

【００４０】調整回路３０には、第１Ｄ／Ａ変換器３１
と、第２Ｄ／Ａ変換器３２と、第３Ｄ／Ａ変換器３３と
が含まれ、各Ｄ／Ａ変換器は正の変換信号と負の変換信
号をそれぞれ出力する。２つの変換信号は、第１基準電
位ＳＮに対して等しい大きさである。たとえば−１倍の
アナログ乗算器を用いて、負の変換信号をそれぞれ関連
する正の変換信号から得ることができる。

【００４１】３個のＤ／Ａ変換器３１、３２、３３の各
ディジタル信号入力側には、ディジタル信号Ａ₀ 、Ａ
₁ 、Ａ₂ 、Ａ₃ 、Ｂ₀ 、Ｂ₁ が供給され、前記ディジタ
ル信号Ａ₀ 、Ａ₁ 、Ａ₂ 、Ａ₃ 、Ｂ₀ 、Ｂ₁ は、たとえ
ば前述の調整値ａ₀ 、ａ₁ 、ａ₂ 、ａ₃ 、ｂ₀ 、ｂ₁ か
ら形成され、それらを記憶した電子メモリ、たとえばＥ
ＥＰＲＯＭから供給することができる。しかしアナログ
調整値ａ₀ 、ａ₁ 、ａ₂、ａ₃ 、ｂ₀ 、ｂ₁ に対応する
ディジタル値を用いてディジタル信号を直接形成するこ
ともでき、たとえば適切なデータバスを介して、それら
をＤ／Ａ変換器に直接供給することができる。

【００４２】３個のＤ／Ａ変換器３１、３２、３３に
は、それぞれ基準入力側がある。これらの基準入力側に
は、別々のアナログ信号（Ｄ／Ａ変換器に関わる各値を
表す）が供給される。各ディジタル信号入力は信号イネ
ーブル入力に関連し、各Ｄ／Ａ変換器には２個の信号イ
ネーブル入力端子があり、各入力端子にはクロックジェ
ネレータ６１からクロック信号Ｔ₂₇、Ｔ₂₈の内の１つが
供給される。

【００４３】第１Ｄ／Ａ変換器３１の基準入力側は、調
整回路３０の第１入力側である。既に述べたようにそれ
は動作電位Ｕに接続されている。第１Ｄ／Ａ変換器３１
の第１信号入力側には、ディジタル化したゼロ調整値Ａ
₀ が供給され、第２信号入力側には、ディジタル化した
第１スパン調整値Ａ₂ が供給される。

【００４４】第２Ｄ／Ａ変換器３２の基準入力側は、調
整回路３０の第２入力側である。この入力側は、既に述
べたように温度に依存する分圧器７１のタップに接続さ
れ、温度に依存する信号Ｕ・Ｖ_t が供給される。第２Ｄ
／Ａ変換器３２の第１信号入力側には、ディジタル化し
た温度係数のゼロ調整値Ａ₁ が供給され、第２信号入力
側には、ディジタル化した温度係数のスパン調整値Ａ₃
が供給される。

【００４５】第３Ｄ／Ａ変換器３３の基準入力側は、調
整回路３０の第３入力側である。既に述べたようにそれ
には出力信号Ｓが供給される。第３Ｄ／Ａ変換器３３の
第１信号入力側には、ディジタル化した第２スパン調整
値Ｂ₀ が供給され、第２信号入力側には、ディジタル化
した線形調整値Ｂ₁ が供給される。

【００４６】さらに調整回路３０には、第１加算器４１
と第２加算器４２が含まれ、各加算器には６つの入力側
と１つの出力側がある。

【００４７】第１加算器４１の第１入力側と第２入力側
には、第１スイッチ１または第２スイッチ２を介して第
３Ｄ／Ａ変換器３３の正の変換信号と負の変換信号がそ
れぞれ供給される。

【００４８】第２加算器４２の第１入力側と第２入力側
には、第３スイッチ３または第４スイッチ４を介して第
３Ｄ／Ａ変換器３３の正の変換信号と負の変換信号がそ
れぞれ供給される。

【００４９】第１加算器４１の第３入力側と第４入力側
には、第５スイッチ５または第６スイッチ６を介して第
１Ｄ／Ａ変換器３１の正の変換信号と負の変換信号がそ
れぞれ供給される。

【００５０】第２加算器４２の第３入力側と第４入力側
には、第７スイッチ７または第８スイッチ８を介して第
１Ｄ／Ａ変換器３１の正の変換信号と負の変換信号がそ
れぞれ供給される。

【００５１】第１加算器４１の第５入力側と第６入力側
には、第９スイッチ９または第１０スイッチ１０を介し
て第２Ｄ／Ａ変換器３２の正の変換信号と負の変換信号
がそれぞれ供給される。

【００５２】第２加算器４２の第５入力側と第６入力側
には、第１１スイッチ１１または第１２スイッチ１２を
介して第２Ｄ／Ａ変換器３２の正の変換信号と負の変換
信号がそれぞれ供給される。

【００５３】スイッチから離されて配設された測定用コ
ンデンサＫ_m および基準コンデンサＫ_r の各端子は、第
１基準電位ＳＮに接続されている。また分圧器７１と動
作電位Ｕは、第１基準電位ＳＮに対するものであるの
で、装置内で比率を処理すれば良い。

【００５４】第１加算器４１および第２加算器４２の出
力側は、第１３スイッチ１３または第１４スイッチ１４
を介して測定用コンデンサＫ_m にそれぞれ接続され、第
１５スイッチ１５または第１６スイッチ１６を介して基
準コンデンサＫ_r にそれぞれ接続されている。

【００５５】図２に第２実施例の回路図を示す。３個の
Ｄ／Ａ変換器３１、３２、３３の代わりにタップ付抵抗
Ｒ_a0、Ｒ_a1、Ｒ_a2、Ｒ_a3、Ｒ_b0、Ｒ_b1が設けられている
点でそれは図１の実施例と異なり、それらによりアナロ
グ調整量ａ₀ 、ａ₁ 、ａ₂ 、ａ₃ 、ｂ₀ 、ｂ₁ が作られ
る。

【００５６】図２の左側の縦の破線は、装置を実現する
際のインターフェースを示す。たとえばハイブリッド技
術を用いてタップ付抵抗を実現することができ、好適に
も半導体モノリシック集積回路を用いてこの破線の右側
に位置する装置の部分を実現することができる。

【００５７】装置のユーザーに調整量を少なくとも一部
変化させる場合タップ付抵抗は、たとえばポテンショメ
ータとして構成される。製造者が装置をプリセットする
場合タップ付抵抗は、レーザーにより調整される半導体
抵抗または薄膜抵抗として構成される。

【００５８】タップ付抵抗Ｒ_a0、Ｒ_a2は、分圧器として
第１基準電位ＳＮと動作電位Ｕとの間にそれぞれ接続さ
れる。抵抗Ｒ_a0、Ｒ_a2のタップは、別のスイッチ２７
₁ 、２８₁ を介して、アナログインバータＩ₁ の入力側
と、第５スイッチ５と、第７スイッチ７とにそれぞれ接
続されている。アナログインバータＩ₁ の出力側は、第
６スイッチ６と、第８スイッチ８とに接続されている。
スイッチ２７₁ には、クロック信号Ｔ₂₇が供給され、ス
イッチ２８₁ にはクロック信号Ｔ₂₈が供給される。

【００５９】抵抗Ｒ_a1、Ｒ_a3のタップは、別のスイッチ
２７₂ 、２８₂ を介して、温度センサθのグランドされ
ていない側の端子と、アナログインバータＩ₂ の入力側
と、第９スイッチ９と、第１１スイッチ１１とにそれぞ
れ接続されている。アナログインバータＩ₂ の出力側
は、第１０スイッチ１０と、第１２スイッチ１２とに接
続されている。スイッチ２７₂ にはクロック信号Ｔ₂₇が
供給され、スイッチ２８₂ にはクロック信号Ｔ₂₈が供給
される。このように図２では、図１の分圧器７１に相当
する２個の分圧器（それぞれに温度センサθが含まれ
る）が、関連するスイッチ２７₂ 、２８₂ を閉じた場合
に実現される。

【００６０】タップ付抵抗Ｒ_b0、Ｒ_b1は、分圧器として
第１基準電位ＳＮと装置の出力側との間にそれぞれ接続
されている。これらの抵抗には、平滑出力信号Ｓが供給
される。抵抗Ｒ_b0、Ｒ_b1のタップは、別のスイッチ２７
₃ 、２８₃ を介してアナログインバータＩ₃ の入力側
と、第１スイッチ１と、第３スイッチ３とにそれぞれ接
続されている。アナログインバータＩ₃ の出力側は、第
２スイッチ２と、第４スイッチ４とに接続されている。
スイッチ２７₃ には、クロック信号Ｔ₂₇が供給され、ス
イッチ２８₃ には、クロック信号Ｔ₂₈が供給される。

【００６１】図３および図４（図１および図２の装置の
実施例を示す）では、右側に位置する回路部分だけが図
１および図２と異なるので、これらの右側の部分だけを
説明する。これらは図１および図２の積分段５０の実施
例である。

【００６２】測定用コンデンサＫ_m と基準コンデンサＫ
_r の信号は、クロック制御された状態で第１積分器５１
に供給される。第１積分器５１には第１演算増幅器５３
が含まれ、反転入力端子は第１７スイッチ１７を介して
測定用コンデンサＫ_m に接続され、また第１８スイッチ
１８を介して基準コンデンサＫ_r に接続され、第１８ス
イッチ１８と基準コンデンサの接合部は、第１９スイッ
チ１９を介して第２基準電位Ｕ_r に接続されている。

【００６３】この第２基準電位Ｕ_r は、グランド電位と
異なり、また動作電位Ｕとも異なる。たとえばそれは、
第１基準電位ＳＮと動作電位Ｕとのほぼ中間にある。し
たがってたとえば動作電位Ｕが５Ｖの値に固定される場
合、第２基準電位Ｕ_r は約２．５Ｖに選択される。

【００６４】また第２基準電位Ｕ_r は、第１演算増幅器
５３の非反転入力端子に接続され、反転入力端子は、３
本の並列分岐線を経て出力側に接続されている。第１並
列分岐線は、直列に接続された第２０スイッチ２０と第
２１スイッチ２１とから構成され、第２並列分岐線は、
直列に接続された第２２スイッチ２２と第２３スイッッ
チ２３から構成され、第３並列分岐線は、第２４スイッ
チ２４から構成される。コンデンサＫ_u （極性を反転し
なければならない）は、第２２スイッチと第２３スイッ
チの接続部と、第２０スイッチと第２１スイッチの接続
部との間に接続され、後者の接続部は、第１積分器５１
の出力側でもある。

【００６５】第１積分器５１の出力側に現れる信号は、
クロック制御された状態で第２積分器５２に供給され
る。第２積分器５２には、第２演算増幅器５４が含ま
れ、反転入力端子は、第２５スイッチ２５を介して第２
０スイッチと第２１スイッチの接続部に接続され、また
固定コンデンサＫ_f を介して装置の出力側に接続され、
非反転入力端子は、第２基準電位Ｕ_r に接続されてい
る。

【００６６】今まで説明してきた装置の信号処理は、容
量比Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_mまたはＣ_v2＝（Ｃ_m−
Ｃ_r）／（Ｃ_m＋Ｃ_r） のいずれかに基づく。容量比Ｃ_v3
＝（Ｃ_m−Ｃ_r）／Ｃ_r を処理する場合、第２基準電位Ｕ
_r と、第１７スイッチ１７と測定用コンデンサＫ_m の接
続部との間に、第２６スイッチ２６を配設しなければな
らない。

【００６７】クロックジェネレータ６１は、基本クロッ
ク信号から２８つのクロック信号Ｔ₁ 〜Ｔ₂₈を発生し、
２６個のスイッチ１，・・・，２６と、３個のＤ／Ａ変
換器３１、３２、３３の各信号イネーブル入力側とを制
御する（図５〜図７参照）。クロック信号Ｔ₁ ，・・
・，Ｔ₂₈は、ハイレベルＨまたはローレベルＬを持つ。
各レベルは、基本クロック信号の期間

【００６８】

【数４】

【００６９】の少なくとも８分の１の期間内（Ｄ
₁ ．．．Ｄ₈ ）に生じる。

【００７０】Ｈレベルで２６個のスイッチと、３個のＤ
／Ａ変換器３１、３２、３３の６つ信号イネーブル入力
側の各スイッチとがそれぞれ導通状態に切り替えられ、
Ｌレベルでこれらのスイッチは非導通状態に切り替えら
れる。スイッチは、トランジスタ等の電子部品、たとえ
ば絶縁ゲート電界効果トランジスタを用いて実現され
る。

【００７１】当業者に公知のようにクロックジェネレー
タ６１内でクロック信号Ｔ₁ 〜Ｔ_２８は、たとえば周波
数分割または分周信号の論理組合せにより、期間Ｄ_１
の発振信号から得られる。前述の基本クロック信号は、
発振信号の周波数を８分周することにより得られる。

【００７２】図５のクロック信号Ｔ₁₃、Ｔ₁₇は、たとえ
ば発振信号を２分周することにより作られ、互いに１８
０°位相をずらされている。図５のクロック信号Ｔ₄ 、
Ｔ₇、Ｔ₁₁は基本クロック信号から得られ、それらのＨ
レベルは期間Ｄの８期間の内の５番目の期間Ｄ₅ にあ
る。

【００７３】次に各クロック信号のそれぞれの８区間に
対するＨレベルおよびＬレベルの割当てとその作用を詳
細に説明する。

【００７４】図５に、容量比Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m
に対する基本クロック信号の一期間Ｄ中のクロック信号
Ｔの波形を示す。図から分かるように、わずかな数のク
ロック信号、つまりクロック信号Ｔ₁₄、Ｔ₂₆が常にＬレ
ベルであるので、実際はそれらによって制御されるスイ
ッチ１４、２６は必要なく、クロック信号Ｔ₁₄、Ｔ₂₆を
作る必要はない。

【００７５】図６に、容量比Ｃ_v2＝（Ｃ_m−Ｃ_r）／（Ｃ
_m＋Ｃ_r）に対する基本クロック信号の一期間Ｄ中のクロ
ック信号Ｔの波形を示す。ここでもわずかな数のクロッ
ク信号、つまりクロック信号Ｔ₁₄、Ｔ₁₅、Ｔ₁₉、Ｔ₂₆が
常にＬレベルであるので、実際はそれらによって制御さ
れるスイッチ１４、１５、１９、２６は必要なく、クロ
ック信号Ｔ₁₄、Ｔ₁₅、Ｔ₁₉、Ｔ₂₆を作る必要はない。

【００７６】図７に、容量比Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_r
に対する基本クロック信号の一期間Ｄ中のクロック信号
Ｔの波形を示す。ここでもわずかな数のクロック信号、
つまりクロック信号Ｔ₁₅、Ｔ₁₉が常にＬレベルであるの
で、実際はそれらによって制御されるスイッチ１５、１
９は必要なく、クロック信号Ｔ₁₅、Ｔ₁₉を作る必要はな
い。

【００７７】図１から図４に、各容量比を実現するのに
必要ないこれらのスイッチおよびクロック信号を示す理
由は、装置の容量比の３つの変分Ｃ_v1、Ｃ_v2、Ｃ_v3の内
の任意の変分を実施するのに共通の回路を示すためであ
る。また本発明の図を系統だてるため、図１から図４と
図５から図７に、特定の容量比に必要のないスイッチお
よびそれと対応するクロック信号もそれぞれ示す。

【００７８】３つの容量比の内の１つだけに基づいて測
定する場合、当然常にＬレベルが印加されるこれらのス
イッチを設ける必要はなく、関連するクロック信号を作
る必要もない。

【００７９】図５から図７のクロック信号の波形から分
かるように、期間Ｄ₁ 〜Ｄ₄ と比較して２番目の４期間
Ｄ₅ 〜Ｄ₈ の間に、図１および図３のＤ／Ａ変換器３
１、３２、３３の各反転出力と図２および図４のタップ
付抵抗の反転信号が、各スイッチを介してコンデンサＫ
_m 、Ｋ_r に供給される。

【００８０】さらに図３および図４の実施例では、関連
するスイッチにより２番目の４期間Ｄ₅ 〜Ｄ₈ の間にコ
ンデンサＫ_u の極性が、最初の４期間Ｄ₁ 〜Ｄ₄ の間の
極性から反転する。この周期的な極性の反転により、装
置の演算増幅器のオフセット電圧を補償することがで
き、このことを「チョッパ技術」と称する。

【００８１】図８に、特別なカレントミラー回路の回路
図を示し、ここでは通常のカレントミラー回路と区別す
るために、「カレントコピー回路」と称する。図２およ
び図４の実施例、つまりアナログ調整量ａ₀ 、ａ₁ 、ａ
₂ 、ａ₃ 、ｂ₀ 、ｂ₁ のジェネレータとしての抵抗を設
けた実施例で、加算器４１、４２の入力側に、できる限
り理想的な電圧信号、つまりできる限り低い内部抵抗を
持つ電圧源からの電圧信号を供給する場合に、このカレ
ントコピー回路８０を用いると有利である。分圧器の各
タップ（図２および図４では図を簡単にするために直付
のタップで示されている）では、当然この条件は満たさ
れない。

【００８２】図８に示したカレントコピー回路は、各分
圧器のタップの電位と無関係に電流を生じる。それから
図９に示す電流−電圧変換器により、電流は低い内部抵
抗を持つ電圧源により伝達される電圧に変換される。

【００８３】詳細に図８を参照すると、導電率がコンプ
リメントのタイプの２個のトランジスタ８３、８４から
構成される第１直列接続列が示されており、動作電位Ｕ
と第１基準電位ＳＮとの間に直列に接続された制御電流
経路を形成する。

【００８４】さらに図には導電率がコンプリメントのタ
イプの２個のトランジスタ８５、８６から構成される第
２直列接続列が示されており、動作電位Ｕと第１基準電
位ＳＮとの間に直列に接続された制御電流経路を形成す
る。

【００８５】一方向に導電するタイプの２個のトランジ
スタ８３、８５の制御端子は、相互に接続され、他方向
に導電するタイプの２個のトランジスタ８４、８６の制
御端子も相互に接続されている。

【００８６】図８の各直列接続列８１、８２のトランジ
スタの表す回路図記号は、エンハンスメント型絶縁ゲー
ト電界効果トランジスタのものであり、トランジスタ８
３、８５はｐチャンネルトランジスタであり、トランジ
スタ８４、８６はｎチャンネルトランジスタであるが、
他のタイプのトランジスタも用いることができ、このこ
とは用いられる所定の実装技術に依存する。

【００８７】第１直列接続列８１のトランジスタ８３、
８４から構成される電流経路の接続部は、別の演算増幅
器８７の反転入力側に接続され、その非反転入力側は第
２基準電位Ｕ_r に接続されている。演算増幅器８７には
異なる出力端子があり、正の端子は、２個のトランジス
タ８４、８６の制御端子の接続部に接続され、負の端子
は、２個のトランジスタ８３、８５の制御端子の接続部
に接続されている。さらにこれらの端子は、コンデンサ
８８、８９を介して、第１直列接続列８１のトランジス
タから構成される制御電流経路の接続部にそれぞれ接続
されている。

【００８８】図８に、入力電流Ｉに対するカーレントコ
ピー回路の動作も示す。入力電流Ｉは、「高電位側」の
電流Ｉ_P （トランジスタ８３を流れる）と「負電位側」
の電流Ｉ_N （トランジスタ８４を流れる）とに分割され
る。同様にコピーされた電流Ｉ_P´、Ｉ_N´が、第２直列
接続列８２のトランジスタ８５、８６にそれぞれ流れ、
加算されてコピーされた電流Ｉ´が出力される。

【００８９】図９に示した電流−電圧変換器９０は、図
８の電流Ｉ´を出力電圧Ｕ_a に変換する働きをする。こ
のためカレントコピー回路８０の出力側を、電流−電圧
変換器９０の入力側に接続しなければならない。後続の
回路は、別の演算増幅器９１から構成され、その反転入
力端子は、抵抗値Ｒ₉₂の抵抗９２を介して出力端子に接
続されている。反転入力端子は電流−電圧変換器９０の
入力側である。対して非反転入力端子は、第２基準電位
Ｕ_r に接続されている。したがって出力電圧は、Ｕ_a＝
Ｉ´・Ｒ₉₂ である。

【００９０】本発明による装置を半導体集積回路として
実現する場合に、図８および図９の回路を用いると有利
である。

【００９１】図８のカレントコピー回路の１つの利点
は、入力側にバッファアンプとを設ける必要がなく、し
たがって抵抗（前述の集積回路技術では固有の困難さを
伴う半導体抵抗として製造しなければならない）も設け
る必要がないということである。さらに本発明に用いら
れるチョッパ技術（前の記述のとおり）により、カレン
トコピー回路のオフセット電圧を補償することができ
る。

【００９２】次に図１０から図１８を参照して、本発明
の前述の実施例の動作を説明する。第２基準電位Ｕ_r が
第１基準電位ＳＮに等しく、後者はグランド電位に等し
い場合について、図３および図５に示した実施例を説明
する。容量比Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m を用いた実施例
に基づいて説明する。

【００９３】図１０から図１７の各図面に、図５の８期
間Ｄ₁ 、・・・、Ｄ₈ の内の１期間にそれぞれ対応する
スイッチ１〜２６の状態を示し、図１８に、図１７の期
間Ｄ₈ の次の期間Ｄ₉ の状態を示し、クロック信号に関
してそれは期間Ｄ₁ と同一である。図１０から図１８で
は、クロック信号Ｔ₁ 、・・・、Ｔ₂₆の各Ｈレベルで導
通されるスイッチは、閉じたスイッチの記号で示され
る。

【００９４】図１０から図１８に、コンデンサＫ_m 、Ｋ
_r 、Ｋ_u 、Ｋ_f の両端の瞬時電圧Ｕ_m 、Ｕ_r 、Ｕ_u 、Ｕ
_f に対する矢印を示す。これらのいく枚かの図面には、
充電電流ｄＱ_m 、ｄＱ_r 、ｄＱに対する電流の矢印を示
す。電圧Ｕ_m 、Ｕ_r 、Ｕ_u 、Ｕ_f および充電電流ｄＱ
_m 、ｄＱ_r 、ｄＱには、関連する期間を示すインデック
スナンバー１、・・・、９をそれぞれ付ける。したがっ
てＵ_m1は期間Ｄ₁ に関係する。以下コンデンサＫ_u 、Ｋ
_f の容量は、Ｃ_u 、Ｃ_f でそれぞれ示す。

【００９５】期間Ｄ₁ のスイッチの位置を図１０に示
す。その期間では、スイッチ２、３、５、８、９、１
２、１３、１６、２２、２３、２４、２５が閉じる。他
のスイッチ、特にスイッチ１７、１８、１９、２６が開
であるので、調整回路３０だけがコンデンサＫ_m 、Ｋ_r
に作用する。クロック信号Ｔ₂₈により、ディジタル信号
Ａ₂ 、Ａ₃ 、Ｂ₁ が３個のＤ／Ａ変換器３１、３２、３
３に送信され、アナログ信号±ａ₂ 、±ａ₃ 、±ｂ₁ が
各変換器の出力側に出力される。信号＋ａ₂ 、＋ａ₃ 、
−ｂ₁ が加算器４１に送信され、信号−ａ₂ 、−ａ₃ 、
＋ｂ₁ は加算器４２に送出される。

【００９６】したがって以下の式が成り立つ。

【００９７】 Ｕ_m1＝−ｂ₁・Ｓ＋（ａ₂＋ａ₃・Ｖ_t）・Ｕ （１₁） Ｕ_r1＝＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ （２₁） Ｕ_u1＝０ （４₁） Ｕ_f1＝Ｓ （５₁） 期間Ｄ₂ のスイッチの位置を図１１に示す。スイッチ１
７、１８、２１、２２は閉じられる。全ての他のスイッ
チは開かれ、演算増幅器５３の反転入力端子はバーチャ
ルショートして０Ｖであるので、調整回路３０は、コン
デンサＫ_m 、Ｋ_r から切り離されて、コンデンサＫ_m 、
Ｋ_r の電荷はコンデンサＫ_u に送出される。したがって
期間Ｄ₂ では、各コンデンサＫ_m 、Ｋ_r の２個の端子間
電圧は０Ｖである。

【００９８】したがって以下の式が成り立つ。

【００９９】 ｄＱ_m2＝（Ｕ_m2−Ｕ_m1）・Ｃ_m ＝−〔−ｂ₁・Ｓ＋（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・Ｃ_m （１₂） ｄＱ_r2＝（Ｕ_r2−Ｕ_r1）・Ｃ_r ＝−〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・Ｃ_r （２₂） ｄＱ₂ ＝ｄＱ_m2＋ｄＱ_r2 ＝＋〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・（Ｃ_m−Ｃ_r） （３₂） Ｕ_u2 ＝Ｕ_u1＋ｄＱ₂／Ｃ_u ＝＋〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・（Ｃ_m−Ｃ_r）／Ｃ_u（４₂） Ｕ_f2 ＝Ｓ （５₂） 期間Ｄ₃ のスイッチの位置を図１２に示す。スイッチ
２、５、９、１３、１５、２１、２２が閉じている。調
整回路３０はコンデンサＫ_m 、Ｋ_r に電流を供給する
が、電圧は図１０に示した電圧とは異なる。他の全ての
スイッチは開である。クロック信号Ｔ₂₇により、ディジ
タル信号Ａ₀ 、Ａ₁ 、Ｂ₀ が３個のＤ／Ａ変換器３１、
３２、３３に送信され、アナログ信号±ａ₀ 、±ａ₁ 、
±ｂ₀ が各変換器の出力側に出力される。したがって信
号＋ａ₀ 、＋ａ₁ 、−ｂ₀ が加算器４１に供給されるの
に対して、加算器４２には信号は供給されない。

【０１００】したがって以下の式が成り立つ。

【０１０１】 Ｕ_m3＝−ｂ₀・Ｓ＋（ａ₀＋ａ₁・Ｖ_t）・Ｕ （１₃） Ｕ_r3＝Ｕ_m3＝−ｂ₀・Ｓ＋（ａ₀＋ａ₁・Ｖ_t）・Ｕ （２₃） Ｕ_u3＝Ｕ_u2 ＝＋〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・（Ｃ_m−Ｃ_r）／Ｃ_u （４₃） Ｕ_f3＝Ｓ （５₃） 期間Ｄ₄ のスイッチの位置を図１３に示す。スイッチ１
７、１９、２１、２２が閉じている。全ての他のスイッ
チは開かれ、演算増幅器５３の反転入力端子はバーチャ
ルショートして０Ｖであるので、調整回路３０は、コン
デンサＫ_m 、Ｋ_r から切り離されて、コンデンサＫ_r は
グランドに放電し、コンデンサＫ_m の電荷だけがコンデ
ンサＫ_u に送出される。期間Ｄ₄ ではコンデンサＫ_m の
端子間電圧も０Ｖである。

【０１０２】したがって以下の式が成り立つ。

【０１０３】 ｄＱ_m4＝（Ｕ_m4−Ｕ_m3）・Ｃ_m ＝−〔−ｂ₀・Ｓ＋（ａ₀＋ａ₁・Ｖ_t）・Ｕ〕・Ｃ_m （１₄） ｄＱ_r4＝Ｕ_r4＝０ （２₄） ｄＱ₄＝ｄＱ_m4＝−〔−ｂ₀・Ｓ＋（ａ₀＋ａ₁・Ｖ_t）・Ｕ〕・Ｃ_m （３₄） Ｕ_u4＝Ｕ_u3＋ｄＱ₄／Ｃ_u ＝〔ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・（Ｃ_m−Ｃ_r）／Ｃ_u −〔−ｂ₀・Ｓ＋（ａ₀＋ａ₁・Ｖ_t）・Ｕ〕・Ｃ_m／Ｃ_u （４₄） Ｕ_f4＝Ｕ_f3＝Ｕ_f2＝Ｓ （５₄） 期間Ｄ₅ のスイッチの位置を図１４に示す。スイッチ
１、４、６、７、１０、１１、１３、１６、２２、２
３、２４、２５が閉じている。調整回路３０は、電流を
コンデンサＫ_m 、Ｋ_r に供給するが、電圧は図１０およ
び図１２の電圧とは異なる。他の全てのスイッチは開で
ある。図１０のようにクロック信号Ｔ₂₈により、ディジ
タル信号Ａ₂ 、Ａ₃ 、Ｂ₁ が３個のＤ／Ａ変換器３１、
３２、３３に送信され、アナログ信号±ａ₂ 、±ａ₃ 、
±ｂ₁ が各変換器の出力側に出力される。しかし加算器
４１、４２に供給される信号は、図１０のそれではな
く、それの反転信号であり、つまり信号−ａ₂ 、−ａ
₃ 、＋ｂ₁ が加算器４１に供給され、信号＋ａ₂ 、＋ａ
₃ 、−ｂ₁ が加算器４２に供給される。

【０１０４】したがって以下の式が成り立つ。

【０１０５】 Ｕ_m5＝＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ （１₅） Ｕ_r5＝−ｂ₁・Ｓ＋（ａ₂＋ａ₃・Ｖ_t）・Ｕ （２₅） ｄＱ_f5＝（Ｕ_u5−Ｕ_u4）・Ｃ_u ＝−〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・（Ｃ_m−Ｃ_r） −〔＋ｂ₀・Ｓ−（ａ₀＋ａ₁・Ｖ_t）・Ｕ〕・Ｃ_m ＝−ｋ₁・（Ｃ_m−Ｃ_r）−ｋ₂・Ｃ_m （３₅） Ｕ_u5＝０ Ｕ_f5＝Ｕ_f4＋ｄＱ_f5／Ｃ_f （４₅） ＝Ｓ−ｋ₁・（Ｃ_m−Ｃ_r）／Ｃ_f−ｋ₂・Ｃ_m／Ｃ_f （５₅） 期間Ｄ₆ のスイッチの位置を図１５に示す。スイッチ１
７、１８、２０、２３が閉じている。全ての他のスイッ
チは開かれ、演算増幅器５３の反転入力端子はバーチャ
ルショートして０Ｖであるので、調整回路３０は、コン
デンサＫ_m 、Ｋ_r から切り離されて、コンデンサＫ_m 、
Ｋ_r の電荷はコンデンサＫ_u に送出される。期間Ｄ₆ で
は各コンデンサＫ_m 、Ｋ_r の２つの端子間電圧も０Ｖで
ある。

【０１０６】したがって以下の式が成り立つ。

【０１０７】 ｄＱ_m6＝（Ｕ_m6−Ｕ_m5）・Ｃ_m ＝−〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・Ｃ_m （１₆） ｄＱ_r6＝（Ｕ_r6−Ｕ_r5）・Ｃ_r ＝−〔−ｂ₁・Ｓ＋（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕・Ｃ_r （２₆） ｄＱ₆＝ｄＱ_m6＋ｄＱ_r6 ＝−〔＋ｂ₁・Ｓ−（ａ₂＋ａ₃・Ｖ_t）・Ｕ〕（Ｃ_m−Ｃ_r） ＝−ｋ₃・（Ｃ_m−Ｃ_r） （３₆） Ｕ_u6＝Ｕ_u5−ｄＱ₆／Ｃ_u＝ｋ₃・（Ｃ_m−Ｃ_r）／Ｃ_u （４₆） Ｕ_f6＝Ｕ_f5＝Ｓ−ｋ₁・（Ｃ_m−Ｃ_r）／Ｃ_f−ｋ₂・Ｃ_m／Ｃ_f （５₆） 期間Ｄ₇ のスイッチの位置を図１６に示す。スイッチ
１、６、１０、１３、１５、２０、２３は閉じている。
調整回路３０は電流をコンデンサＫ_m 、Ｋ_r に供給する
が、電圧は図１０に示した電圧と異なる。他の全てのス
イッチは開である。クロック信号Ｔ₂₇により、ディジタ
ル信号Ａ₀ 、Ａ₁ 、Ｂ₀ は３個のＤ／Ａ変換器３１、３
２、３３に送信され、アナログ信号±ａ₀ 、±ａ₁ 、±
ｂ₀ が、各変換器の出力側に出力される。したがって信
号−ａ₀ 、−ａ₁ 、＋ｂ₀ が加算器４１に供給されるの
に対し、加算器４２には信号は供給されない。

【０１０８】したがって以下の式が成り立つ。

【０１０９】 Ｕ_m7＝ｋ₂＝＋ｂ₀・Ｓ−（ａ₀＋ａ₁・Ｖ_t）・Ｕ （１₇） Ｕ_r7＝Ｕ_m7＝ｋ₂ （２₇） Ｕ_u7＝Ｕ_u6＝＋ｋ₃・（Ｃ_m−Ｃ_r）／Ｃ_u （４₇） Ｕ_f7＝Ｕ_f6＝Ｓ−ｋ₁・（Ｃ_m−Ｃ_r）／Ｃ_f−ｋ₂・Ｃ_m／Ｃ_f （５₇） 期間Ｄ₈ のスイッチの位置を図１７に示す。スイッチ１
７、１９、２０、２３が閉じている。全ての他のスイッ
チは開かれ、演算増幅器５３の反転入力端子はバーチャ
ルショートして０Ｖであるので、調整回路３０は、コン
デンサＫ_m 、Ｋ_r から切り離されて、コンデンサＫ_r は
グランドに放電し、コンデンサＫ_m の電荷だけがコンデ
ンサＫ_u に送出される。期間Ｄ₈ ではコンデンサＫ_m の
端子間電圧も０Ｖである。

【０１１０】したがって以下の式が成り立つ。

【０１１１】 ｄＱ_m8＝（Ｕ_m8−Ｕ_m7）・Ｃ_m ＝−〔＋ｂ₀・Ｓ−（ａ₀＋ａ₁・Ｖ_t）・Ｕ〕・Ｃ_m ＝−ｋ₄・Ｃ_m （１₈） ｄＱ_r8＝Ｕ_r8＝０ （２₈） ｄＱ₈＝ｄＱ_m8＝−ｋ₄・Ｃ_m （３₈） Ｕ_u8＝Ｕ_u7−ｄＱ₈／Ｃ_u ＝＋ｋ₃・（Ｃ_m−Ｃ_r）／Ｃ_u＋ｋ₄・Ｃ_m／Ｃ_u （４₈） Ｕ_f8＝Ｕ_f7＝Ｓ−ｋ₁・（Ｃ_m−Ｃ_r）／Ｃ_f−ｋ₂・Ｃ_m／Ｃ_f （５₈） １サイクルは次の期間Ｄ₉ で完結し、期間Ｄ₉ は期間Ｄ
₁ に相当する。期間Ｄ₉ のスイッチの位置を図１８に示
す。一方では、図１０と同様にスイッチ２、３、５、
８、９、１２、１３、１６、２２、２３、２４、２５が
閉じ、他のスイッチ、特にスイッチ１７、１８、１９、
２６が開であるので、調整回路３０だけがコンデンサＫ
_m 、Ｋ_r に作用する。クロック信号Ｔ₂₈により、また新
たにディジタル信号Ａ₂ 、Ａ₃ 、Ｂ₁ が３個のＤ／Ａ変
換器３１、３２、３３に送信され、アナログ信号±ａ
₂ 、±ａ₃、±ｂ₁ が各変換器の出力側に出力される。
したがって信号＋ａ₂ 、＋ａ₃、−ｂ₁ が再度加算器４
１に送出され、信号−ａ₂ 、−ａ₃、＋ｂ₁ が加算器４
２に送出される。

【０１１２】他方では、積分器５１、５２のコンデンサ
Ｋ_u 、Ｋ_f 間で電荷の受渡しが行われ、スイッチ１７、
１８は開であるので、その受渡しは測定用コンデンサＫ
_m および基準コンデンサＫ_r には作用しない。

【０１１３】したがって前述の式（１₁） 、・・・、
（５₁） とは別に、以下の式が成り立つ。

【０１１４】 ｄＱ_f9＝（Ｕ_u9−Ｕ_u8）・Ｃ_u ＝〔−ｋ₃・（Ｃ_m−Ｃ_r）／Ｃ_u−ｋ₄・Ｃ_m／Ｃ_u〕・Ｃ_u （１₉） Ｕ_u9＝０ （４₉） Ｕ_f9＝Ｕ_f8＋ｄＱ_f9／Ｃ_f ＝Ｓ−（ｋ₁＋ｋ₃）（Ｃ_m−Ｃ_r）／Ｃ_f−（ｋ₂＋ｋ₄）Ｃ_m／Ｃ_f （５₉） ｉが８期間Ｄ₁ ，・・・，Ｄ₈ の連続する数のサイクル
である場合、以下の一般関係式が成り立つ。

【０１１５】 Ｓ_8・(i+1)+1＝Ｓ_8・i+1−（ｋ₁＋ｋ₃）（Ｃ_m−Ｃ_r）／Ｃ_f −（ｋ₂＋ｋ₄）Ｃ_m／Ｃ_f （６） たとえばｉ＝０に対して、式（６）は以下のようにな
る。

【０１１６】 Ｓ₉＝Ｓ₁−（ｋ₁＋ｋ₃）（Ｃ_m−Ｃ_r）／Ｃ_f−（ｋ₂＋ｋ₄）Ｃ_m／Ｃ_f （７） 理想演算増幅器について考えると、常に以下の式が成立
する。

【０１１７】 Ｓ_8・(i+1)+1＝Ｓ_8・i+1 ； ｋ₁＝ｋ₃ ； ｋ₂＝ｋ₄ したがって式（６）の右辺の第２項と第３項との加算値
は、ゼロでなければならない。

【０１１８】 ２（Ｓｂ₁−Ｕａ₂−Ｕａ₃Ｖ_t）（Ｃ_m−Ｃ_r）／Ｃ_f ＋２（Ｓｂ₀−Ｕａ₀−Ｕａ₁Ｖ_t）Ｃ_m／Ｃ_f ＝Ｓ（ｂ₀＋ｂ₁Ｃ_v1）−Ｕ〔ａ₀＋ａ₁Ｖ_t＋（ａ₂＋ａ₃Ｖ_t）Ｃ_v1〕＝０

【０１１９】

【数５】

【０１２０】式（８）は請求項１で与えられた関係式と
同一であり、本発明の装置を満足するものである。

【０１２１】

【発明の効果】上述のように、従来技術の装置より実質
的に少ない構成部品ですみ、かつ補償された平滑出力信
号が従来技術の装置より迅速に得られる装置を提供する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図である。

【図２】本発明の第２実施例の回路図である。

【図３】別の有利な特徴を持つ本発明の図１の回路図で
ある。

【図４】図３の別の有利な特徴を持つ図２の回路図であ
る。

【図５】図３または図４に示した装置を用いて、容量比
（Ｃ_m−Ｃ_r）／Ｃ_m を補償する場合のクロック信号の波
形を示す図である。

【図６】図３または図４に示した装置を用いて、容量比
（Ｃ_m−Ｃ_r）／（Ｃ_m＋Ｃ_r）を補償する場合のクロック
信号の波形を示す図である。

【図７】図３または図４に示した装置を用いて、容量比
（Ｃ_m−Ｃ_r）／Ｃ_r を補償する場合のクロック信号の波
形を示す図である。

【図８】本発明の装置に用いる所定のカレントコピー回
路の回路図である。

【図９】図８の回路に接続して用いる電流−電圧変換器
の回路図である。

【図１０】図５の期間Ｄ₁ での図３の装置のスイッチの
位置を示す回路図である。

【図１１】図５の期間Ｄ₂ での図３の装置のスイッチの
位置を示す回路図である。

【図１２】図５の期間Ｄ₃ での図３の装置のスイッチの
位置を示す回路図である。

【図１３】図５の期間Ｄ₄ での図３の装置のスイッチの
位置を示す回路図である。

【図１４】図５の期間Ｄ₅ での図３の装置のスイッチの
位置を示す回路図である。

【図１５】図５の期間Ｄ₆ での図３の装置のスイッチの
位置を示す回路図である。

【図１６】図５の期間Ｄ₇ での図３の装置のスイッチの
位置を示す回路図である。

【図１７】図５の期間Ｄ₈ での図３の装置のスイッチの
位置を示す回路図である。

【図１８】図５の期間Ｄ₉ での図３の装置のスイッチの
位置を示す回路図である。

【符号の説明】

３０ 調整回路 ３１ 第１Ｄ／Ａ変換器 ３２ 第２Ｄ／Ａ変換器 ３３ 第３Ｄ／Ａ変換器 ５０ 積分段 ５１ 第１積分器 ５２ 第２積分器 ６１ クロックジェネレータ

───────────────────────────────────────────────────── フロントページの続き (71)出願人 594204055 エンヴェック メス− ウント レーゲル テヒニク ゲゼルシャフト ミット ベシ ュレンクテル ハフツング ウント コン パニー ドイツ連邦共和国 カッセル ミラームシ ュトラーセ 87 (71)出願人 595158245 ヴェガ グリースハーバー コマンディト ゲゼルシャフト ドイツ連邦共和国 ヴォルフアッハ ハウ プトシュトラーセ １−７ (71)出願人 595158256 カヴリコ コーポレイション アメリカ合衆国 カリフォルニア ムーア パーク ロスアンジェルス アヴェニュー 14501 (72)発明者 ペトルス エヌ セーシンク オランダ国 アインドーフェン シャモニ クスラーン 210 (72)発明者 ゲオルク シュナイダー ドイツ連邦共和国 ショプフハイム ター ルシュトラーセ 55 (72)発明者 リヒャルト ヴァーグナー ドイツ連邦共和国 ラインフェルデン イ ム フンゲリッヒ 16 (72)発明者 マルティン メレルト ドイツ連邦共和国 シュタイナッハ オー バータール 22

Claims (8)

【特許請求の範囲】
1. 【請求項１】 容量センサからのセンサ信号の線形化お
   よび温度補償のための装置において、 測定用コンデンサと、 基準コンデンサと、 動作電位と、第１基準電位たとえばグランド電位との間
   に接続されて測定用コンデンサの温度を測定する抵抗型
   温度センサを持つ、温度に依存する分圧器と、 前記測定用コンデンサと基準コンデンサにアナログ信号
   を作用させる、装置の出力信号に対するクロック制御調
   整回路と、 前記測定用コンデンサと基準コンデンサにクロック制御
   された状態で接続することのできる積分段と、 クロックジェネレータとを有し、 前記クロック制御調整回路の第１入力側は動作電位に接
   続され、第２入力側は温度センサに接続され、 前記積分段の出力側は、クロック制御調整回路の第３入
   力側に接続され、また装置の出力側でもあり、 出力信号Ｓは、以下の式 【数１】 に従い、ここでＣ_v は、以下の容量比 Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m Ｃ_v2＝（Ｃ_m−Ｃ_r）／（Ｃ_m＋Ｃ_r） Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_ｒ のうちの１つであり、Ｃ_ｍ は、測定用コンデンサの容
   量であり、Ｃ_r は、基準コンデンサの容量であり、Ｕ
   は、動作電位であり、ａ₀ は、ゼロ調整値であり、ａ₁
   は、温度係数のゼロ調整値であり、ａ₂ は、第１スパン
   調整値であり、ａ₃ は、温度係数のスパン調整値であ
   り、ｂ₀ は、第２スパン調整値であり、ｂ₁ は、線形調
   整値であり、ｖ_t は、分圧器の温度に依存する抵抗比で
   あることを特徴とするセンサ信号の線形化および温度補
   償のための装置。
2. 【請求項２】前記積分段は、 クロック制御された状態で、極性が反転するコンデンサ
   を具備した第１積分器と、 前記第１積分器の出力側にクロック制御された状態で接
   続することのできる第２積分器とを有する請求項２に記
   載の装置。
3. 【請求項３】前記クロック制御調整回路は、 正の変換信号と負の変換信号とを出力する第１Ｄ／Ａ変
   換器と、 正の変換信号と負の変換信号とを出力する第２Ｄ／Ａ変
   換器と、 正の変換信号と負の変換信号とを出力する第２Ｄ／Ａ変
   換器と、 １つの出力側と６つの入力側とがそれぞれ設けられた第
   １加算器および第２加算器とを有し、 前記第１Ｄ／Ａ変換器の基準入力はクロック制御調整回
   路の第１入力であり、 前記第１Ｄ／Ａ変換器の第１信号入力側には、ディジタ
   ル化したゼロ調整値Ａ ₀ が供給され、 前記第１Ｄ／Ａ変換器の第２信号入力側には、ディジタ
   ル化した第１スパン調整値Ａ₂ が供給され、 前記第１Ｄ／Ａ変換器の第１信号イネーブル入力側およ
   び第２信号イネーブル入力側は、クロックジェネレータ
   により制御され、 前記第２Ｄ／Ａ変換器の基準入力はクロック制御調整回
   路の第２入力であり、 前記第２Ｄ／Ａ変換器の第１信号入力側には、ディジタ
   ル化した温度係数のゼロ調整値Ａ₁ が供給され、 前記第２Ｄ／Ａ変換器の第２信号入力側には、ディジタ
   ル化した温度係数のスパン調整値Ａ₃ が供給され、 前記第２Ｄ／Ａ変換器の第１信号イネーブル入力側およ
   び第２信号イネーブル入力側は、クロックジェネレータ
   により制御され、 前記第３Ｄ／Ａ変換器の基準入力はクロック制御調整回
   路の第３入力であり、 前記第３Ｄ／Ａ変換器の第１信号入力側には、ディジタ
   ル化した第２スパン調整値Ｂ₀ が供給され、 前記第３Ｄ／Ａ変換器の第２信号入力側には、ディジタ
   ル化した線形調整値Ｂ₁ が供給され、 前記第３Ｄ／Ａ変換器の第１信号イネーブル入力側およ
   び第２信号イネーブル入力側は、クロックジェネレータ
   により制御され、 前記第１加算器の第１入力側および第２入力側には、第
   １スイッチまたは第２スイッチを介して第３Ｄ／Ａ変換
   器の正の変換信号または負の変換信号がそれぞれ入力さ
   れ、 前記第２加算器の第１入力側および第２入力側には、第
   ３スイッチまたは第４スイッチを介して第３Ｄ／Ａ変換
   器の正の変換信号または負の変換信号がそれぞれ入力さ
   れ、 前記第１加算器の第３入力側および第４入力側には、第
   ５スイッチまたは第６スイッチを介して第１Ｄ／Ａ変換
   器の正の変換信号または負の変換信号がそれぞれ入力さ
   れ、 前記第２加算器の第３入力側および第４入力側には、第
   ７スイッチまたは第８スイッチを介して第１Ｄ／Ａ変換
   器の正の変換信号または負の変換信号がそれぞれ入力さ
   れ、 前記第１加算器の第５入力側および第６入力側には、第
   ９スイッチまたは第１０スイッチを介して第２Ｄ／Ａ変
   換器の正の変換信号または負の変換信号がそれぞれ入力
   され、 前記第２加算器の第５入力側および第６入力側には、第
   １１スイッチまたは第１２スイッチを介して第２Ｄ／Ａ
   変換器の正の変換信号または負の変換信号がそれぞれ入
   力され、 前記第１加算器の出力側と第２加算器の出力側は、第１
   ３スイッチおよび第１４スイッチを介して、測定用コン
   デンサにそれぞれ接続され、 前記第１加算器の出力側と第２加算器の出力側は、第１
   ５スイッチおよび第１６スイッチを介して、基準コンデ
   ンサにそれぞれ接続され、 スイッチから離されて配設された測定用コンデンサと基
   準コンデンサのそれぞれの１つの端子は、第１基準電位
   に接続されている請求項１に記載の装置。
4. 【請求項４】容量比Ｃ_v1＝（Ｃ_m−Ｃ_r）／Ｃ_m またはＣ
   _v2＝（Ｃ_m−Ｃ_r）／（Ｃ_m＋Ｃ_r） を用いる装置であって、 第１積分器は第１演算増幅器を有し、 前記第１積分器の反転入力側は、第１７スイッチを介し
   て測定用コンデンサに接続され、また第１８スイッチを
   介して基準コンデンサに接続され、 前記第１積分器の反転入力側は、さらに３本の並列分岐
   線を介して出力側に接続され、 前記第１積分器の非反転入力側は、第２基準電位に接続
   され、 前記第１８スイッチと基準コンデンサの接続部は、第１
   ９スイッチを介して第２基準電位に接続され、 第１並列分岐線は、直列に接続された第２０スイッチと
   第２１スイッチとから構成され、 第２並列分岐線は、直列に接続された第２２スイッチと
   第２３スイッチとから構成され、 第３並列分岐線は、第２４スイッチから構成され、 前記第２０スイッチと第２１スイッチの接続部と、第２
   ２スイッチと第２３スイッチの接続部との間に、コンデ
   ンサが接続されている請求項２に記載の装置。
5. 【請求項５】第２積分器は第２演算増幅器を有し、 前記第２演算増幅器の反転入力側は、第２５スイッチを
   介して、第２０スイッチと第２１スイッチの接続部接続
   され、また固定コンデンサを介して装置の出力側に接続
   され、 前記第２演算増幅器の非反転入力側は、第２基準電位に
   接続されている請求項２に記載の装置。
6. 【請求項６】容量比Ｃ_v3＝（Ｃ_m−Ｃ_r）／Ｃ_r を用いる
   装置であって、第２６スイッチが、第２基準電位と、第
   １７スイッチと測定用コンデンサの接続部との間に接続
   されている請求項４に記載の装置。
7. 【請求項７】平滑用コンデンサが積分段の出力側に接続
   されている請求項１に記載の装置。
8. 【請求項８】第２６スイッチと、３個のD／A変換器の各
   信号イネーブル入力とを制御するために、基本クロック
   信号からクロックジェネレータが、正のレベルまたは負
   のレベルを持つクロック信号を発生し、各レベルは、基
   本クロック信号の少なくとも８分の１の期間生じている
   請求項１から７までのいずれか１項に記載の装置。