JPH08237147A - デジタルデータのデインタリーブを行うシステム及び方法 - Google Patents
デジタルデータのデインタリーブを行うシステム及び方法Info
- Publication number
- JPH08237147A JPH08237147A JP7335702A JP33570295A JPH08237147A JP H08237147 A JPH08237147 A JP H08237147A JP 7335702 A JP7335702 A JP 7335702A JP 33570295 A JP33570295 A JP 33570295A JP H08237147 A JPH08237147 A JP H08237147A
- Authority
- JP
- Japan
- Prior art keywords
- address
- digital data
- data array
- interleaved
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
- H03M13/2764—Circuits therefore
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 デジタルデータ（ＤＤ）のデインタリーブを
行うシステム及び方法 【解決手段】 本発明は、元のＤＤ配列を得るために、
インタリーブがなされたＤＤ配列（データパケット）の
要素を再配列するためのデインタリーバ（ＤＩＬ）に関
する。元のＤＤ配列の連続的な位置に配置されたＤＤ要
素は、インタリーブ（ＩＬ）がなされたＤＤ配列におい
ては、介在するＤＤ要素によって分割される位置に配置
されるように、ＩＬがなされたＤＤ配列は、元のＤＤ配
列の要素についてＩＬがなされることにより、前もって
生成されている。当該ＤＩＬは、ＩＬがなされたＤＤ配
列を保存するためのデータバッファー、ＩＬがなされた
ＤＤ配列のうち望みのデータ要素の第一のアドレス（Ａ
Ｄ）、生成するための復号器、第一のＡＤを、ＩＬがな
されたＤＤ配列における望みのデータ要素の位置に対応
している第二のＡＤへと変換するためのアドレスツイス
ター、を含んでいる。ここで、データバッファーは、元
のＤＤ配列のうち望みのデータ要素を取り出すために、
第二のＡＤに従ってアクセスされる。
行うシステム及び方法 【解決手段】 本発明は、元のＤＤ配列を得るために、
インタリーブがなされたＤＤ配列（データパケット）の
要素を再配列するためのデインタリーバ（ＤＩＬ）に関
する。元のＤＤ配列の連続的な位置に配置されたＤＤ要
素は、インタリーブ（ＩＬ）がなされたＤＤ配列におい
ては、介在するＤＤ要素によって分割される位置に配置
されるように、ＩＬがなされたＤＤ配列は、元のＤＤ配
列の要素についてＩＬがなされることにより、前もって
生成されている。当該ＤＩＬは、ＩＬがなされたＤＤ配
列を保存するためのデータバッファー、ＩＬがなされた
ＤＤ配列のうち望みのデータ要素の第一のアドレス（Ａ
Ｄ）、生成するための復号器、第一のＡＤを、ＩＬがな
されたＤＤ配列における望みのデータ要素の位置に対応
している第二のＡＤへと変換するためのアドレスツイス
ター、を含んでいる。ここで、データバッファーは、元
のＤＤ配列のうち望みのデータ要素を取り出すために、
第二のＡＤに従ってアクセスされる。
Description
【０００１】
【発明の属する技術分野】本発明は、移動体通信（セル
ラ通信）システム一般に関するものであり、より特定す
るに、移動体通信（セルラ通信）システムにおいて利用
されるためのデインタリーバ回路に関するものである。
ラ通信）システム一般に関するものであり、より特定す
るに、移動体通信（セルラ通信）システムにおいて利用
されるためのデインタリーバ回路に関するものである。
【０００２】
【従来の技術】北アメリカ規格（スタンダード）ＩＳ９
５は、移動体電話通信（セルラ電話通信）規格である。
規格（スタンダード）ＩＳ９５は、拡大された帯域幅の
様式（すなわち、広いスペクトル）において、デジタル
情報が符号化され、インタリーブされる変調形式であ
る、符号分割多重アクセス（Ｃｏｄｅ Ｄｉｖｉｓｉｏ
ｎＭｕｌｔｉｐｌｅ Ａｃｃｅｓｓ，ＣＤＭＡ）の利用
を特定している。
５は、移動体電話通信（セルラ電話通信）規格である。
規格（スタンダード）ＩＳ９５は、拡大された帯域幅の
様式（すなわち、広いスペクトル）において、デジタル
情報が符号化され、インタリーブされる変調形式であ
る、符号分割多重アクセス（Ｃｏｄｅ Ｄｉｖｉｓｉｏ
ｎＭｕｌｔｉｐｌｅ Ａｃｃｅｓｓ，ＣＤＭＡ）の利用
を特定している。
【０００３】移動体通信（セルラ通信）の環境下では、
信号強度は移動局の位置及び動きと共に変化する。信号
強度におけるそのような変化は、高い誤り率をもたらす
結果となりえ、さらに重要なことには、通信の質に対し
てマイナスの方向へ影響を及ぼしうるのである。規格
（スタンダード）ＩＳ９５は、そのような信号の干渉や
誤りを最小限にするために、畳み込み符号化及び復号化
とインタリーブ及びデインタリーブを元にした誤り訂正
スキームを提供するものである。
信号強度は移動局の位置及び動きと共に変化する。信号
強度におけるそのような変化は、高い誤り率をもたらす
結果となりえ、さらに重要なことには、通信の質に対し
てマイナスの方向へ影響を及ぼしうるのである。規格
（スタンダード）ＩＳ９５は、そのような信号の干渉や
誤りを最小限にするために、畳み込み符号化及び復号化
とインタリーブ及びデインタリーブを元にした誤り訂正
スキームを提供するものである。
【０００４】移動体通信（セルラ通信）システムにおい
ては、以下のようにして、基地局が移動局（すなわち、
移動体−セルラ−電話機）へ向けてデータパケットの流
れを伝送する。基地局はデジタルデータパケット（例え
ば、デジタル化されたオーデイオデータの配列）を、例
えば電話網のようなデータ源から受信する。基地局は、
データパケットを符号化し、インタリーブがなされる。
ては、以下のようにして、基地局が移動局（すなわち、
移動体−セルラ−電話機）へ向けてデータパケットの流
れを伝送する。基地局はデジタルデータパケット（例え
ば、デジタル化されたオーデイオデータの配列）を、例
えば電話網のようなデータ源から受信する。基地局は、
データパケットを符号化し、インタリーブがなされる。
【０００５】インタリーブのプロセスが、データパケッ
トにおけるデータ要素を再配列するように動作するので
ある。例えば、５つの要素からなるデータパケットにお
けるデータ要素は、元は次のように配列している。すな
わち、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５である。インタリ
ーブを行った後では、当該データパケットにおけるデー
タ要素は、次のように再配列がなされうる。すなわち、
Ｄ２、Ｄ４、Ｄ１、Ｄ５、Ｄ３である。（なお、このよ
うな特別な再配列の配列は、例示的な目的のためだけに
用いられている。）
トにおけるデータ要素を再配列するように動作するので
ある。例えば、５つの要素からなるデータパケットにお
けるデータ要素は、元は次のように配列している。すな
わち、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５である。インタリ
ーブを行った後では、当該データパケットにおけるデー
タ要素は、次のように再配列がなされうる。すなわち、
Ｄ２、Ｄ４、Ｄ１、Ｄ５、Ｄ３である。（なお、このよ
うな特別な再配列の配列は、例示的な目的のためだけに
用いられている。）
【０００６】基地局は、符号化され、インタリーブされ
たデータパケットを移動局に伝送する（すなわち、放送
する。）移動局は、当該デジタルデータをデインタリー
ブがなされ復号化し、それによって元のデータパケット
を得ることになる。
たデータパケットを移動局に伝送する（すなわち、放送
する。）移動局は、当該デジタルデータをデインタリー
ブがなされ復号化し、それによって元のデータパケット
を得ることになる。
【０００７】デインタリーブのプロセスは、インタリー
ブがなされたデータパケットにおけるデータ要素が、元
のデータパケットにあったように配列されるように、こ
れらのデータ要素を再配列するように動作するのであ
る。上の例においては、インタリーブがなされたデータ
パケットにおけるデータ要素は、次のように配列されて
いる。すなわち、Ｄ２、Ｄ４、Ｄ１、Ｄ５、Ｄ３であ
る。デインタリーブを行った後では、デインタリーブが
なされたデータパケットにおけるデータ要素は、次のよ
うに再配列されている。すなわち、Ｄ１、Ｄ２、Ｄ３、
Ｄ４、Ｄ５である。
ブがなされたデータパケットにおけるデータ要素が、元
のデータパケットにあったように配列されるように、こ
れらのデータ要素を再配列するように動作するのであ
る。上の例においては、インタリーブがなされたデータ
パケットにおけるデータ要素は、次のように配列されて
いる。すなわち、Ｄ２、Ｄ４、Ｄ１、Ｄ５、Ｄ３であ
る。デインタリーブを行った後では、デインタリーブが
なされたデータパケットにおけるデータ要素は、次のよ
うに再配列されている。すなわち、Ｄ１、Ｄ２、Ｄ３、
Ｄ４、Ｄ５である。
【０００８】デインタリーブがなされ、復号化されたデ
ータパケットは、次に、よく知られている手法で処理さ
れる。例えば、データパケットは、移動局のオーデイオ
コンポーネント（オーデイオ構成要素）へと転送されう
る。
ータパケットは、次に、よく知られている手法で処理さ
れる。例えば、データパケットは、移動局のオーデイオ
コンポーネント（オーデイオ構成要素）へと転送されう
る。
【０００９】インタリーブのプロセス（畳み込み符号化
と共になされる）は、バースト性の誤り率を低下するた
めに動作する。バースト性の誤りとは、長い時間間隔に
わたって生じる誤りに対して、比較的短い時間間隔にお
いて生じる誤りの集合である。バースト性の誤りは、デ
ータの流れ全体にわたって生じるランダムな誤りに対し
て、伝送されたデータパケットにおける連続的なビット
へ影響を及ぼす誤りである。
と共になされる）は、バースト性の誤り率を低下するた
めに動作する。バースト性の誤りとは、長い時間間隔に
わたって生じる誤りに対して、比較的短い時間間隔にお
いて生じる誤りの集合である。バースト性の誤りは、デ
ータの流れ全体にわたって生じるランダムな誤りに対し
て、伝送されたデータパケットにおける連続的なビット
へ影響を及ぼす誤りである。
【００１０】インタリーブのプロセスは、何らかの潜在
的な、バースト性の誤りの影響を（時間的に）分散させ
るものである。とりわけ、基地局から移動局へと伝送さ
れた、インタリーブがなされたデータパケットは、バー
スト性の誤りを受けうる。しかしながら、そのような誤
りは、移動局によってデインタリーブがなされた後に
は、時間的に分散させられている。バースト性の誤りに
ついての誤り率を低下させることによって、畳み込み符
号化を用いる誤り訂正の能力が、強化されることになる
のである。
的な、バースト性の誤りの影響を（時間的に）分散させ
るものである。とりわけ、基地局から移動局へと伝送さ
れた、インタリーブがなされたデータパケットは、バー
スト性の誤りを受けうる。しかしながら、そのような誤
りは、移動局によってデインタリーブがなされた後に
は、時間的に分散させられている。バースト性の誤りに
ついての誤り率を低下させることによって、畳み込み符
号化を用いる誤り訂正の能力が、強化されることになる
のである。
【００１１】図３は、従来からの移動局３６０のブロッ
ク線図である。アンテナ３１４は、基地局によって伝送
されたデータパケットを受信し、このデータパケット
を、デインタリーバ３５４の一部を形成する入力バッフ
ァー３１０に保存する。デインタリーブモジュール３２
０は入力バッファー３１０へアクセスし、インタリーブ
がなされている配列に相補的な、デインタリーブがなさ
れる配列に従って、データパケットのデータ要素を取り
出す。（すなわち、基地局において、インタリーブのプ
ロセスの間に、データ要素が配列された順序である。）
これらのデータ要素は、それらが入力バッファー３１０
から取り出された順序で、出力バッファー３３０に保存
される。畳み込み復号器３５６が、出力バッファー３３
０から、デインタリーブがなされたデータ要素を取り出
し、次に、元のデータパケットを得るために、これらの
データ要素を復号化する。復号化されたデータパケット
は、処理のために、次にオーデイオコンポーネント（オ
ーデイオ構成要素）３５８（例として）へと転送され
る。
ク線図である。アンテナ３１４は、基地局によって伝送
されたデータパケットを受信し、このデータパケット
を、デインタリーバ３５４の一部を形成する入力バッフ
ァー３１０に保存する。デインタリーブモジュール３２
０は入力バッファー３１０へアクセスし、インタリーブ
がなされている配列に相補的な、デインタリーブがなさ
れる配列に従って、データパケットのデータ要素を取り
出す。（すなわち、基地局において、インタリーブのプ
ロセスの間に、データ要素が配列された順序である。）
これらのデータ要素は、それらが入力バッファー３１０
から取り出された順序で、出力バッファー３３０に保存
される。畳み込み復号器３５６が、出力バッファー３３
０から、デインタリーブがなされたデータ要素を取り出
し、次に、元のデータパケットを得るために、これらの
データ要素を復号化する。復号化されたデータパケット
は、処理のために、次にオーデイオコンポーネント（オ
ーデイオ構成要素）３５８（例として）へと転送され
る。
【００１２】インタリーブ及びデインタリーブがなされ
るプロセスは、ここで、上の例を参照することによっ
て、より一層詳細に考慮されることになるであろう。こ
こでは、データパケットにおけるデータ要素は、元は次
のように配列していた。すなわち、Ｄ１、Ｄ２、Ｄ３、
Ｄ４、Ｄ５である。そして、インタリーブがなされたデ
ータパケットにおけるデータ要素（すなわち、基地局に
おいてインタリーブがなされた後）は、次のように再配
列されている。すなわち、Ｄ２、Ｄ４、Ｄ１、Ｄ５、Ｄ
３である。このように、インタリーブの配列は、元のデ
ータパケットの位置１におけるデータ要素が、インタリ
ーブがなされたデータパケットの位置３に保存されてい
るということを特定していることになる。元のデータパ
ケットの位置２におけるデータ要素は、インタリーブが
なされたデータパケットの位置１に保存されている。完
全なインタリーブの配列は表１に示されている通りであ
る。
るプロセスは、ここで、上の例を参照することによっ
て、より一層詳細に考慮されることになるであろう。こ
こでは、データパケットにおけるデータ要素は、元は次
のように配列していた。すなわち、Ｄ１、Ｄ２、Ｄ３、
Ｄ４、Ｄ５である。そして、インタリーブがなされたデ
ータパケットにおけるデータ要素（すなわち、基地局に
おいてインタリーブがなされた後）は、次のように再配
列されている。すなわち、Ｄ２、Ｄ４、Ｄ１、Ｄ５、Ｄ
３である。このように、インタリーブの配列は、元のデ
ータパケットの位置１におけるデータ要素が、インタリ
ーブがなされたデータパケットの位置３に保存されてい
るということを特定していることになる。元のデータパ
ケットの位置２におけるデータ要素は、インタリーブが
なされたデータパケットの位置１に保存されている。完
全なインタリーブの配列は表１に示されている通りであ
る。
【表１】
【００１３】この例においては、デインタリーブがなさ
れる配列は、インタリーブがなされたデータパケットの
位置２におけるデータ要素が、デインタリーブがなされ
たデータパケットの位置１に保存されているということ
を特定していることになる。（すなわち、出力バッファ
３３０のメモリー位置１ということである。）インタリ
ーブがなされたデータパケットの位置４におけるデータ
要素は、デインタリーブがなされたデータパケットの位
置２に保存されている。（すなわち、出力バッファ３３
０のメモリー位置２ということである。）完全なデイン
タリーブの配列は表２に示されている通りである。
れる配列は、インタリーブがなされたデータパケットの
位置２におけるデータ要素が、デインタリーブがなされ
たデータパケットの位置１に保存されているということ
を特定していることになる。（すなわち、出力バッファ
３３０のメモリー位置１ということである。）インタリ
ーブがなされたデータパケットの位置４におけるデータ
要素は、デインタリーブがなされたデータパケットの位
置２に保存されている。（すなわち、出力バッファ３３
０のメモリー位置２ということである。）完全なデイン
タリーブの配列は表２に示されている通りである。
【表２】
【００１４】
【発明が解決しようとする課題】従来、デインタリーブ
モジュール３２０は、複雑な演算技術を用いることで、
入力バッファ３１０に保存されたデータパケットについ
て、デインタリーブを行っている。そのような複雑な演
算技術は、特殊な回路やソフトウエアの設備を用いるこ
とで実施されうる数式を含むものである。そのような回
路は、スペースの点で大きく、膨大な量の電流を消費す
る。それに伴って、複雑な演算技術を用いて、デインタ
リーブを行うことは、システム資源に負担を課するもの
である。とりわけ、システム資源は、移動局においては
限られているのである。
モジュール３２０は、複雑な演算技術を用いることで、
入力バッファ３１０に保存されたデータパケットについ
て、デインタリーブを行っている。そのような複雑な演
算技術は、特殊な回路やソフトウエアの設備を用いるこ
とで実施されうる数式を含むものである。そのような回
路は、スペースの点で大きく、膨大な量の電流を消費す
る。それに伴って、複雑な演算技術を用いて、デインタ
リーブを行うことは、システム資源に負担を課するもの
である。とりわけ、システム資源は、移動局においては
限られているのである。
【００１５】選択的には、従来は、デインタリーブモジ
ュール３２０は、上に示された表２のようなルックアッ
プテーブル（参照表）を用いて、入力バッファ３１０に
保存されたデータパケットについてデインタリーブを行
っている。ルックアップテーブル（参照表）は、特殊の
回路を用いて実施される。そのような回路は、大抵の場
合、スペースの点で大きなものである。それに伴って、
ルックアップテーブル（参照表）を用いて、デインタリ
ーブを行うこともまた、システム資源に負担を課するも
のである。
ュール３２０は、上に示された表２のようなルックアッ
プテーブル（参照表）を用いて、入力バッファ３１０に
保存されたデータパケットについてデインタリーブを行
っている。ルックアップテーブル（参照表）は、特殊の
回路を用いて実施される。そのような回路は、大抵の場
合、スペースの点で大きなものである。それに伴って、
ルックアップテーブル（参照表）を用いて、デインタリ
ーブを行うこともまた、システム資源に負担を課するも
のである。
【００１６】
【課題を解決する手段】本発明は、上で記述されたよう
な欠点を解消するものである。本発明は、デジタルデー
タのデインタリーブのためのシステム及び方法に向けら
れているものである。本発明は、このようなデインター
リーブを実行するために、大きな回路あるいは高い電流
消費量を必要とする、複雑な演算技術やルックアップテ
ーブル（参照表）を用いるものではない。本システム
は、元のデジタルデータ配列を得るために、インタリー
ブがなされたデジタルデータ配列のデータ要素を再配列
するデインターリーバを備えている。当該デインターリ
ーバは、インタリーブされたデジタルデータ配列を保存
するデータバッファ、インタリーブされたデジタルデー
タ配列のうち望みのデータ要素についての第一のアドレ
ス、この第一のアドレスは元のデジタルデータ配列にお
ける、望みのデータ要素の位置に対応している訳である
が、を生成する復号器、第一のアドレスをインタリーブ
がなされたデジタルデータ配列における望みのデータ要
素の位置に対応している第二のアドレスへと変換するア
ドレスツイスター、及び、元のデジタルデータ配列のう
ち、望みのデータ要素を取り出すために、第二のアドレ
スに従ってデータバッファへアクセスする手段を含んで
いる。このような、デジタルデータについてデインター
リーブを行うための方法は、実施が簡単であり、最小限
の回路のスペース及び電流の消費量のみを必要とするも
のである。
な欠点を解消するものである。本発明は、デジタルデー
タのデインタリーブのためのシステム及び方法に向けら
れているものである。本発明は、このようなデインター
リーブを実行するために、大きな回路あるいは高い電流
消費量を必要とする、複雑な演算技術やルックアップテ
ーブル（参照表）を用いるものではない。本システム
は、元のデジタルデータ配列を得るために、インタリー
ブがなされたデジタルデータ配列のデータ要素を再配列
するデインターリーバを備えている。当該デインターリ
ーバは、インタリーブされたデジタルデータ配列を保存
するデータバッファ、インタリーブされたデジタルデー
タ配列のうち望みのデータ要素についての第一のアドレ
ス、この第一のアドレスは元のデジタルデータ配列にお
ける、望みのデータ要素の位置に対応している訳である
が、を生成する復号器、第一のアドレスをインタリーブ
がなされたデジタルデータ配列における望みのデータ要
素の位置に対応している第二のアドレスへと変換するア
ドレスツイスター、及び、元のデジタルデータ配列のう
ち、望みのデータ要素を取り出すために、第二のアドレ
スに従ってデータバッファへアクセスする手段を含んで
いる。このような、デジタルデータについてデインター
リーブを行うための方法は、実施が簡単であり、最小限
の回路のスペース及び電流の消費量のみを必要とするも
のである。
【００１７】
【発明の実施の形態】図１は、電話網１４０、交換局１
３０、複数のセル（無線ゾーン）１５０、複数の基地局
（セル（無線ゾーン）のサイトにおける）１１０、及び
複数の移動局（セルラ電話（携帯電話）のような、無線
電話である。）３６０を含む、移動体通信（セルラ通
信）システムのブロック線図である。電話網１４０は、
デジタルデータパケット（デジタル化されたオーデイオ
データの流れとして）を交換局１３０へと送る。そこ
で、交換局は、当該デジタルデータパケットを基地局１
１０へと経路選択（ルーチング）する。最終的には、デ
ジタルデータパケットは基地局１１０から移動局３６０
へと伝送（放送）されるのである。
３０、複数のセル（無線ゾーン）１５０、複数の基地局
（セル（無線ゾーン）のサイトにおける）１１０、及び
複数の移動局（セルラ電話（携帯電話）のような、無線
電話である。）３６０を含む、移動体通信（セルラ通
信）システムのブロック線図である。電話網１４０は、
デジタルデータパケット（デジタル化されたオーデイオ
データの流れとして）を交換局１３０へと送る。そこ
で、交換局は、当該デジタルデータパケットを基地局１
１０へと経路選択（ルーチング）する。最終的には、デ
ジタルデータパケットは基地局１１０から移動局３６０
へと伝送（放送）されるのである。
【００１８】移動局３６０から電話網１４０への通信
は、類似しているが逆の手法により、なされる。このよ
うに、基地局１１０及び移動局３６０における符号器、
復号器、インタリーバ、及びデインタリーバは同じ機能
を実行する。しかしながら、それぞれの回路は、基地局
と移動局の間における、異なった要求要件、機能、限定
条件のために異なっている。例えば、これらの限定条件
は、移動局３６０のサイズや出力の要求要件を含むもの
である。本発明は、新しいデインタリーバ及び移動局３
６０におけるＩＣ（集積回路）のスペース及び出力消費
を最小限にするようにデインタリーブを行う方法に向け
られたものである。
は、類似しているが逆の手法により、なされる。このよ
うに、基地局１１０及び移動局３６０における符号器、
復号器、インタリーバ、及びデインタリーバは同じ機能
を実行する。しかしながら、それぞれの回路は、基地局
と移動局の間における、異なった要求要件、機能、限定
条件のために異なっている。例えば、これらの限定条件
は、移動局３６０のサイズや出力の要求要件を含むもの
である。本発明は、新しいデインタリーバ及び移動局３
６０におけるＩＣ（集積回路）のスペース及び出力消費
を最小限にするようにデインタリーブを行う方法に向け
られたものである。
【００１９】図２を参照すると、基地局１１０は、畳み
込み符号器３０４及びインタリーバ３０８を含んでい
る。移動局３６０は、デインタリーバ３５４、畳み込み
復号器３５６、オーデイオコンポーネント（オーデイオ構
成要素）３５８を含んでいる。基地局及び移動局は、互
いに以下のようにして通信している。基地局１１０は、
交換局１３０を経由して、電話網１４０からデータパケ
ット３０２を受信する。次に、データパケット３０２
は、誤り訂正に備えるため、規格（スタンダード）ＩＳ
９５に従う、よく知られた方法により、畳み込み符号器
３０４において符号化される。符号化されたデータパケ
ット３０６は、次にインタリーバ３０８において、イン
タリーブがなされる。これは、符号化されたデータパケ
ット３０６のデータ要素を再配列することによってなさ
れる。インタリーブのプロセス（畳み込み符号化と共に
なされる）は、バースト性の誤りについての誤り率を低
下させるように動作する。基地局１１０は、次に、イン
タリーブがなされたデータパケットのデータ要素３０９
を伝送器３１２を経由して、移動局３６０へと放送す
る。
込み符号器３０４及びインタリーバ３０８を含んでい
る。移動局３６０は、デインタリーバ３５４、畳み込み
復号器３５６、オーデイオコンポーネント（オーデイオ構
成要素）３５８を含んでいる。基地局及び移動局は、互
いに以下のようにして通信している。基地局１１０は、
交換局１３０を経由して、電話網１４０からデータパケ
ット３０２を受信する。次に、データパケット３０２
は、誤り訂正に備えるため、規格（スタンダード）ＩＳ
９５に従う、よく知られた方法により、畳み込み符号器
３０４において符号化される。符号化されたデータパケ
ット３０６は、次にインタリーバ３０８において、イン
タリーブがなされる。これは、符号化されたデータパケ
ット３０６のデータ要素を再配列することによってなさ
れる。インタリーブのプロセス（畳み込み符号化と共に
なされる）は、バースト性の誤りについての誤り率を低
下させるように動作する。基地局１１０は、次に、イン
タリーブがなされたデータパケットのデータ要素３０９
を伝送器３１２を経由して、移動局３６０へと放送す
る。
【００２０】移動局３６０は、受信器３１４を経由し
て、インタリーブがなされたデータ要素３０９を受信す
る。インタリーブがなされたデータ要素３０９は、デイ
ンタリーバ３５４によって、デインタリーブがなされ
る。（そのようなデインタリーブについては、以下で説
明する。）デインタリーブがなされたデータ要素３１５
は、次に復号化のため畳み込み復号器３５６へと送られ
る。畳み込み復号器３５６は、元のデータパケット３０
２を得るために、デインタリーブがなされたデータ要素
３１５を復号化する。データパケット３０２は、そこ
で、オーデイオコンポーネント（オーデイオ構成要素）３
５８により、よく知られた方法で処理がなされる。
て、インタリーブがなされたデータ要素３０９を受信す
る。インタリーブがなされたデータ要素３０９は、デイ
ンタリーバ３５４によって、デインタリーブがなされ
る。（そのようなデインタリーブについては、以下で説
明する。）デインタリーブがなされたデータ要素３１５
は、次に復号化のため畳み込み復号器３５６へと送られ
る。畳み込み復号器３５６は、元のデータパケット３０
２を得るために、デインタリーブがなされたデータ要素
３１５を復号化する。データパケット３０２は、そこ
で、オーデイオコンポーネント（オーデイオ構成要素）３
５８により、よく知られた方法で処理がなされる。
【００２１】図４は、本発明の選択された実施例によ
る、デインタリーバ４１０を含む移動局３６０のブロッ
ク線図である。畳み込み復号器３５６は、デインタリー
バ４１０の一部であるものとして示されているが、選択
的にはデインタリーバ４１０から区別されるものともし
うる。図４においては、基地局１１０からの、インタリ
ーブがなされたデータパケットのデータ要素３０９は、
受信器３１４によって受信される。インタリーブがなさ
れたデータ要素３０９は、デインタリーバ４１０の入力
バッファ３１０に保存されている。インタリーブがなさ
れたデータ要素３０９は、畳み込み復号器３５６によっ
て取り出されるまで、入力バッファ３１０に留まること
になる。畳み込み復号器３５６は、それらのデータのア
ドレス付けを行うアドレス３４０を生成することによっ
て、入力バッファ３１０からデータを取り出す。しかし
ながら、本発明においては、畳み込み復号器３５６は、
基地局１１０でのインタリーバによって実行されたイン
タリーブの操作については、把握していない。その結
果、畳み込み復号器３５６には、データ要素がインタリ
ーブがなされた配列で入力バッファ内に保存されている
ということはわからないのである。従って、復号器３５
６によって生成されたアドレス３４０は、それらが基地
局１１０におけるインタリーバによりインタリーブがな
される以前の、データ要素３０９の位置に対応している
のである。例えば、復号器によって生成されたアドレス
３４０は、次のような１、２、３、４、等、となる。
る、デインタリーバ４１０を含む移動局３６０のブロッ
ク線図である。畳み込み復号器３５６は、デインタリー
バ４１０の一部であるものとして示されているが、選択
的にはデインタリーバ４１０から区別されるものともし
うる。図４においては、基地局１１０からの、インタリ
ーブがなされたデータパケットのデータ要素３０９は、
受信器３１４によって受信される。インタリーブがなさ
れたデータ要素３０９は、デインタリーバ４１０の入力
バッファ３１０に保存されている。インタリーブがなさ
れたデータ要素３０９は、畳み込み復号器３５６によっ
て取り出されるまで、入力バッファ３１０に留まること
になる。畳み込み復号器３５６は、それらのデータのア
ドレス付けを行うアドレス３４０を生成することによっ
て、入力バッファ３１０からデータを取り出す。しかし
ながら、本発明においては、畳み込み復号器３５６は、
基地局１１０でのインタリーバによって実行されたイン
タリーブの操作については、把握していない。その結
果、畳み込み復号器３５６には、データ要素がインタリ
ーブがなされた配列で入力バッファ内に保存されている
ということはわからないのである。従って、復号器３５
６によって生成されたアドレス３４０は、それらが基地
局１１０におけるインタリーバによりインタリーブがな
される以前の、データ要素３０９の位置に対応している
のである。例えば、復号器によって生成されたアドレス
３４０は、次のような１、２、３、４、等、となる。
【００２２】本発明は、アドレスツイスター４２０を備
えており、これが、インタリーブがなされたデータ要素
が入力バッファ３１０に保存されているとき、復号器３
５６によって生成されたアドレス３４０をインタリーブ
がなされたデータ要素３０９の実アドレス４３０へと変
換する。この点が、デインタリーバの設計及び操作を簡
潔化しているのである。例えば、データパケットにおけ
るデータ要素が、元は次のように配列していたとしよ
う。すなわち、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５の順であ
る。また、基地局１１０におけるインタリーバが、これ
らのデータ要素を、表１に示されたインタリーブを行う
配列に従って、インタリーブを行ったとしよう。本発明
によると、アドレスツイスター４２０は、表２に示され
た配列に対応して、復号器３５６によって生成されたア
ドレス３４０を変換している。このように、仮に、復号
器３５６がアドレス１をアドレスツイスター４２０へ送
るとすれば、アドレスツイスター４２０はこのアドレス
をアドレス２へと変換することになる。同様に、仮に、
復号器３５６がアドレス２、３、４、及び５をアドレス
ツイスター４２０へ送るとするならば、当該アドレスツ
イスター４２０は、これらのアドレスを、それぞれアド
レス４、１、５、及び３へと変換することになるであろ
う。
えており、これが、インタリーブがなされたデータ要素
が入力バッファ３１０に保存されているとき、復号器３
５６によって生成されたアドレス３４０をインタリーブ
がなされたデータ要素３０９の実アドレス４３０へと変
換する。この点が、デインタリーバの設計及び操作を簡
潔化しているのである。例えば、データパケットにおけ
るデータ要素が、元は次のように配列していたとしよ
う。すなわち、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５の順であ
る。また、基地局１１０におけるインタリーバが、これ
らのデータ要素を、表１に示されたインタリーブを行う
配列に従って、インタリーブを行ったとしよう。本発明
によると、アドレスツイスター４２０は、表２に示され
た配列に対応して、復号器３５６によって生成されたア
ドレス３４０を変換している。このように、仮に、復号
器３５６がアドレス１をアドレスツイスター４２０へ送
るとすれば、アドレスツイスター４２０はこのアドレス
をアドレス２へと変換することになる。同様に、仮に、
復号器３５６がアドレス２、３、４、及び５をアドレス
ツイスター４２０へ送るとするならば、当該アドレスツ
イスター４２０は、これらのアドレスを、それぞれアド
レス４、１、５、及び３へと変換することになるであろ
う。
【００２３】表１に示された配列は、単なる例として提
示されているものに他ならない。むしろ、基地局１１０
におけるインタリーバ１０８及び移動局３６０における
デインタリーバ４１０は、規格（スタンダード）ＩＳ９
５により特定されるインタリーブ及びデインタリーブを
行う配列に従って動作するといえよう。
示されているものに他ならない。むしろ、基地局１１０
におけるインタリーバ１０８及び移動局３６０における
デインタリーバ４１０は、規格（スタンダード）ＩＳ９
５により特定されるインタリーブ及びデインタリーブを
行う配列に従って動作するといえよう。
【００２４】図５及び図６における表５０１及び５０２
は、規格（スタンダード）ＩＳ９５に従うデインタリー
ブを行う配列を例示している。表５０１及び表５０２に
おいては、データ要素の位置は１から３８４の数字の位
置に示されている。しかしながら、データ要素の実際の
位置は、通常０から３８３である。それ故、図５及び図
６に対応して、入力バッファ３１０におけるデータ要素
の正確な位置を得るために、数値１が表５０１及び５０
２に示された値から引かれなくてはならない。例えば、
インターリーブがなされたデータパケットについての位
置１は、参照番号５１０によって示されるものとして
は、数字２として示されている（２−１＝１となり、こ
こで表５０２を見よ。）が、これは、参照番号５２０に
よって示されるものとしては、数字１９３として示され
ている（１９３−１＝１９２となり、ここで表５０１を
見よ。）、デインタリーブがなされたデータパケットの
位置１９２に保存されている（すなわち、入力バッファ
３１０の１９２のメモリー位置ということである。）、
ということを、表５０１及び表５０２に従ってデインタ
リーブを行う配列は特定していることになる。インター
リーブがなされたデータパケットについての位置２にお
けるデータ要素、これも参照番号５３０によって示され
るものとしては、数字３として示される（３−１＝２と
なる。）が、これは、参照番号５４０によって示される
ものとしては、数字９７として示されている（９７−１
＝９６となる。）、デインタリーブがなされたデータパ
ケットの位置９６に保存されている（すなわち、入力バ
ッファ３１０の９６のメモリー位置ということであ
る。）完全なデインタリーブがなされる完全な配列は、
図５及び図６に示されている通りである。
は、規格（スタンダード）ＩＳ９５に従うデインタリー
ブを行う配列を例示している。表５０１及び表５０２に
おいては、データ要素の位置は１から３８４の数字の位
置に示されている。しかしながら、データ要素の実際の
位置は、通常０から３８３である。それ故、図５及び図
６に対応して、入力バッファ３１０におけるデータ要素
の正確な位置を得るために、数値１が表５０１及び５０
２に示された値から引かれなくてはならない。例えば、
インターリーブがなされたデータパケットについての位
置１は、参照番号５１０によって示されるものとして
は、数字２として示されている（２−１＝１となり、こ
こで表５０２を見よ。）が、これは、参照番号５２０に
よって示されるものとしては、数字１９３として示され
ている（１９３−１＝１９２となり、ここで表５０１を
見よ。）、デインタリーブがなされたデータパケットの
位置１９２に保存されている（すなわち、入力バッファ
３１０の１９２のメモリー位置ということである。）、
ということを、表５０１及び表５０２に従ってデインタ
リーブを行う配列は特定していることになる。インター
リーブがなされたデータパケットについての位置２にお
けるデータ要素、これも参照番号５３０によって示され
るものとしては、数字３として示される（３−１＝２と
なる。）が、これは、参照番号５４０によって示される
ものとしては、数字９７として示されている（９７−１
＝９６となる。）、デインタリーブがなされたデータパ
ケットの位置９６に保存されている（すなわち、入力バ
ッファ３１０の９６のメモリー位置ということであ
る。）完全なデインタリーブがなされる完全な配列は、
図５及び図６に示されている通りである。
【００２５】ここでは、アドレスツイスター４２０が、
規格（スタンダード）ＩＳ９５に対応してデインタリー
ブを行うように、アドレス３４０を変換する手法が記述
されることになろう。アドレスツイスター４２０の選択
された実施例は、発明者によってなされた、以下のよう
な知見を元にしている。すなわち、復号器３５６によっ
て生成された各アドレス３４０が９ビットの２進数によ
る値ｂ8−ｂ0（ｂ0が最下位ビットである。）として表
現されているとすれば、これらのデータ要素に対する正
しいアドレスを、入力バッファ３１０に保存されるもの
として生成するためには、表３に示されているように、
ｂ0からｂ8までのビットについて異なった重みの値を
（すなわち、２進数でない重み付けの値である。）割り
当てることが必要である。表３に示された重み付けは、
規格（スタンダード）ＩＳ９５に特有なものである。本
発明は、それ以外のインタリーブ及びデインタリーブの
規格あるいは定義に従って動作するようにも適応され、
さらに意図されたものであるということは理解されるべ
きであろう。そのような、その他の規格及び定義のため
の重み付けは、ここで含まれた議論を元にして、関連技
術における当業者にとっては、明らかなことであろう。
規格（スタンダード）ＩＳ９５に対応してデインタリー
ブを行うように、アドレス３４０を変換する手法が記述
されることになろう。アドレスツイスター４２０の選択
された実施例は、発明者によってなされた、以下のよう
な知見を元にしている。すなわち、復号器３５６によっ
て生成された各アドレス３４０が９ビットの２進数によ
る値ｂ8−ｂ0（ｂ0が最下位ビットである。）として表
現されているとすれば、これらのデータ要素に対する正
しいアドレスを、入力バッファ３１０に保存されるもの
として生成するためには、表３に示されているように、
ｂ0からｂ8までのビットについて異なった重みの値を
（すなわち、２進数でない重み付けの値である。）割り
当てることが必要である。表３に示された重み付けは、
規格（スタンダード）ＩＳ９５に特有なものである。本
発明は、それ以外のインタリーブ及びデインタリーブの
規格あるいは定義に従って動作するようにも適応され、
さらに意図されたものであるということは理解されるべ
きであろう。そのような、その他の規格及び定義のため
の重み付けは、ここで含まれた議論を元にして、関連技
術における当業者にとっては、明らかなことであろう。
【表３】
【００２６】例えば、データ要素３（元の、インタリー
ブがなされていないデータパケットにおける、データ要
素の位置に関して）が必要とされているとすれば、復号
器３５６はアドレス３を生成するであろう（ｂ0＝１、
ｂ1＝１、ｂ2−ｂ8＝０）。アドレスツイスター４２０
は、１の代わりに、１９２という重みをビットｂ0へ割
り当て、２の代わりに、９６という重みをビットｂ1へ
割り当てる。このようにして、新しいアドレスが作り出
される。すなわち、１９２＋９６＝２８８となる。これ
は、規格（スタンダード）ＩＳ９５に対応して、実際に
データ要素３が、入力バッファ３１０に保存されている
位置である。このことは、図５及び図６のデインタリー
ブがなされる配列によって、識別しうる。これらの図に
おいては、アドレス３は、参照番号５５０によって示さ
れているように、４（４−１＝３）として示されてお
り、新しいアドレス２８８は、参照番号５６０によって
示されているように、２８９（２８８＋１＝２８９）と
して示されているのである。
ブがなされていないデータパケットにおける、データ要
素の位置に関して）が必要とされているとすれば、復号
器３５６はアドレス３を生成するであろう（ｂ0＝１、
ｂ1＝１、ｂ2−ｂ8＝０）。アドレスツイスター４２０
は、１の代わりに、１９２という重みをビットｂ0へ割
り当て、２の代わりに、９６という重みをビットｂ1へ
割り当てる。このようにして、新しいアドレスが作り出
される。すなわち、１９２＋９６＝２８８となる。これ
は、規格（スタンダード）ＩＳ９５に対応して、実際に
データ要素３が、入力バッファ３１０に保存されている
位置である。このことは、図５及び図６のデインタリー
ブがなされる配列によって、識別しうる。これらの図に
おいては、アドレス３は、参照番号５５０によって示さ
れているように、４（４−１＝３）として示されてお
り、新しいアドレス２８８は、参照番号５６０によって
示されているように、２８９（２８８＋１＝２８９）と
して示されているのである。
【００２７】また、アドレスツイスター４２０の実施
は、必要とされる重み付けは、表３において再構成と呼
ばれている欄に示されたものとして再構成されうる、と
いう発明者の知見に基つ゛くものである。この点につい
ては、以下でさらに記述される。
は、必要とされる重み付けは、表３において再構成と呼
ばれている欄に示されたものとして再構成されうる、と
いう発明者の知見に基つ゛くものである。この点につい
ては、以下でさらに記述される。
【００２８】図７は、本発明の選択された実施例につい
てのアドレスツイスター４２０を例示している。アドレ
スツイスター４２０は、よく知られている８ビットの２
進数加算器（バイナリー加算器）６００（２つの８ビッ
トの２進数を加算するために動作する。）及び特に４と
いう重み付けの値を加算する回路６５０を含んでいる。
アドレス３４０（ビットｂ0−ｂ8を有する。）に異なっ
た重み付けを割り当てることによって、アドレスツイス
ター４２０は、入力バッファ３１０から望みのデインタ
リーブがなされたデータ要素３１５を取り出すためのア
ドレス４３０を生成する。
てのアドレスツイスター４２０を例示している。アドレ
スツイスター４２０は、よく知られている８ビットの２
進数加算器（バイナリー加算器）６００（２つの８ビッ
トの２進数を加算するために動作する。）及び特に４と
いう重み付けの値を加算する回路６５０を含んでいる。
アドレス３４０（ビットｂ0−ｂ8を有する。）に異なっ
た重み付けを割り当てることによって、アドレスツイス
ター４２０は、入力バッファ３１０から望みのデインタ
リーブがなされたデータ要素３１５を取り出すためのア
ドレス４３０を生成する。
【００２９】８ビットの２進数加算器（バイナリー加算
器）６００は、１６の入力６１０と９の出力６１１を備
えている。１６の入力６１０は、それぞれ、１、２、
４、８、１６、３２、６４という重み付けをした２つの
入力に対応している。９の出力６１１は、入力バッファ
３１０からデインタリーブがなされたデータ要素３１５
を取り出すため、アドレスツイスター４２０によって生
成されたアドレス４３０を伝える。畳み込み復号器３５
６からのアドレス線ｂ8−ｂ0３４０は、図７に示されて
いるように、２進数加算器（バイナリー加算器）６００
の入力へと割り当てられている。例えば、アドレス線ｂ
0は、６４という重み付けをした入力のひとつ及び１２
８という重み付けをした入力のひとつに割り当てられて
いる。このようなことから、１というデータ要素が必要
であるならば、復号器３５６は、アドレス１（ｂ0＝１
でそれ以外は０）を生成するであろう。ｂ0は、それぞ
れ１２８及び６４という重み付けがなされている入力に
対して割り当てられていることから、アドレスツイスタ
ー４２０は、２８＋６４＝１９２、すなわち、１９２と
いうアドレスを生成することになるであろう。これは、
復号器３５６からのアドレス１に対応する、望みのデイ
ンタリーブがなされたデータ要素の位置である。（図５
及び図６における、項目５１０及び５２０を参照せよ。
すなわち、項目５１０及び項目５２０から１を引くこと
が必要であることを再起せよ。）
器）６００は、１６の入力６１０と９の出力６１１を備
えている。１６の入力６１０は、それぞれ、１、２、
４、８、１６、３２、６４という重み付けをした２つの
入力に対応している。９の出力６１１は、入力バッファ
３１０からデインタリーブがなされたデータ要素３１５
を取り出すため、アドレスツイスター４２０によって生
成されたアドレス４３０を伝える。畳み込み復号器３５
６からのアドレス線ｂ8−ｂ0３４０は、図７に示されて
いるように、２進数加算器（バイナリー加算器）６００
の入力へと割り当てられている。例えば、アドレス線ｂ
0は、６４という重み付けをした入力のひとつ及び１２
８という重み付けをした入力のひとつに割り当てられて
いる。このようなことから、１というデータ要素が必要
であるならば、復号器３５６は、アドレス１（ｂ0＝１
でそれ以外は０）を生成するであろう。ｂ0は、それぞ
れ１２８及び６４という重み付けがなされている入力に
対して割り当てられていることから、アドレスツイスタ
ー４２０は、２８＋６４＝１９２、すなわち、１９２と
いうアドレスを生成することになるであろう。これは、
復号器３５６からのアドレス１に対応する、望みのデイ
ンタリーブがなされたデータ要素の位置である。（図５
及び図６における、項目５１０及び５２０を参照せよ。
すなわち、項目５１０及び項目５２０から１を引くこと
が必要であることを再起せよ。）
【００３０】しかしながら、表３の再構成の欄による
と、４という付加的な重み付けは、アドレスツイスター
４２０のすべての重み付けの値へ適応するために必要と
される。とりわけ、アドレス線ｂ4、ｂ5、ｂ8はそれぞ
れ、４という重み付けをなされた入力を必要とする。２
進数加算器（バイナリー加算器）６００は、４という重
み付けがなされた入力は２つしか備えておらず、回路６
５０は、４という重み付けがなされた入力を三番目に実
現するために備えられているものである。回路６５０が
４という付加的な重み付けを備える方法については、以
下で記述される。
と、４という付加的な重み付けは、アドレスツイスター
４２０のすべての重み付けの値へ適応するために必要と
される。とりわけ、アドレス線ｂ4、ｂ5、ｂ8はそれぞ
れ、４という重み付けをなされた入力を必要とする。２
進数加算器（バイナリー加算器）６００は、４という重
み付けがなされた入力は２つしか備えておらず、回路６
５０は、４という重み付けがなされた入力を三番目に実
現するために備えられているものである。回路６５０が
４という付加的な重み付けを備える方法については、以
下で記述される。
【００３１】アドレス３４０の各ビットに対する、２進
数加算器（バイナリー加算器）６００の重み付けをなさ
れた入力６１０についての割り当てについては、ここで
より詳細に記述されることとなろう。第一の１という重
みは、アドレス線ｂ6に割り当てられ、第二の１という
重みは、接地されている。第一の２という重みは、アド
レス線ｂ7に割り当てられ、第一の４という重みと組み
合わされた、第二の２という重みについては、回路６５
０を通じて、アドレス線ｂ5に割り当てられている。第
一の８という重みと組み合わされた、第二の４という重
みについては、アドレス線ｂ4に割り当てられている。
第三の４という重みについては、回路６５０を通じて、
アドレス線ｂ8に割り当てられている。第一の１６とい
う重みと組み合わされた、第二の８という重みについて
は、回路６５０を通じて、アドレス線ｂ3に割り当てら
れている。第一の３２という重みと組み合わされた、第
二の１６という重みについては、アドレス線ｂ2に割り
当てられている。第一の６４という重みと組み合わされ
た、第二の３２という重みについては、回路６５０を通
じて、アドレス線ｂ1に割り当てられている。第一の１
２８という重みと組み合わされた、第二の６４という重
みについては、アドレス線ｂ0に割り当てられている。
最後に、第二の１２８という重みについては、回路６５
０を通じて、アドレス線ｂ1，ｂ3、ｂ8及びｂ5に割り当
てられている。
数加算器（バイナリー加算器）６００の重み付けをなさ
れた入力６１０についての割り当てについては、ここで
より詳細に記述されることとなろう。第一の１という重
みは、アドレス線ｂ6に割り当てられ、第二の１という
重みは、接地されている。第一の２という重みは、アド
レス線ｂ7に割り当てられ、第一の４という重みと組み
合わされた、第二の２という重みについては、回路６５
０を通じて、アドレス線ｂ5に割り当てられている。第
一の８という重みと組み合わされた、第二の４という重
みについては、アドレス線ｂ4に割り当てられている。
第三の４という重みについては、回路６５０を通じて、
アドレス線ｂ8に割り当てられている。第一の１６とい
う重みと組み合わされた、第二の８という重みについて
は、回路６５０を通じて、アドレス線ｂ3に割り当てら
れている。第一の３２という重みと組み合わされた、第
二の１６という重みについては、アドレス線ｂ2に割り
当てられている。第一の６４という重みと組み合わされ
た、第二の３２という重みについては、回路６５０を通
じて、アドレス線ｂ1に割り当てられている。第一の１
２８という重みと組み合わされた、第二の６４という重
みについては、アドレス線ｂ0に割り当てられている。
最後に、第二の１２８という重みについては、回路６５
０を通じて、アドレス線ｂ1，ｂ3、ｂ8及びｂ5に割り当
てられている。
【００３２】回路６５０は、５つのＡＮＤゲート（６６
１、６６２、６６３、６６４、６６５）及び５つの排他
的ＯＲゲート（６７１、６７２、６７３、６７４、６７
５）を含むものであり、これらは、付加的な４という重
みを生成するために、図７に示されているように接続さ
れている。デジタル論理回路設計の当業者にとって、回
路６５０が、次の位に取り込まれる各桁上げビット及
び、参照番号６２４によって示されているような、８ビ
ットの２進数加算器（バイナリー加算器）の１２８とい
う重み付けをなされた入力へ取り込まれる最終の桁上げ
以外は当該８ビットの２進数加算器（バイナリー加算
器）へ取り込まれる、合計ビットをもった５段の縦続し
た１ビット加算器を含むということは明らかであろう。
また、回路６５０を通じて、ｂ1は６４及び３２という
重み付けをなされた入力に作用し（それぞれ、参照番号
６２２及び６２０によって示されているように）、ｂ3
は１６及び８という重み付けをなされた入力に作用し
（それぞれ、参照番号６１８及び６１６によって示され
ているように）、ｂ8は４という重み付けをなされた入
力に作用し（参照番号６１４によって示されているよう
に）、ｂ5は４及び２という重み付けをなされた入力に
作用する（それぞれ、参照番号６１４及び６１２によっ
て示されているように）、ということも明らかであろ
う。例えば、３２というデータ要素が必要とされている
とすれば、復号器３５６はアドレス３２を生成するであ
ろう。（ｂ5＝１で、そのほかのすべて、すなわちｂ0−
ｂ4、ｂ6−ｂ8は０である。）アドレスツイスター４２
０は、ｂ5のビットに２の重みを付ける（入力６１
２）。回路６５０に従って、ｂ5＝１かつｂ8＝０である
ことから、これらの２つのアドレスビットは、ゲート６
７１において、排他的ＯＲゲートを通され、付加的な４
という重みを付けられた出力を生成する（入力６１
４）。この、４という重みを付けられた出力には、２と
いう重みを付けられた出力が加算され、このようにする
ことで、新しいアドレスが作り出される。すなわち、４
＋２＝６ということになる。これが、アドレス３２に対
応するデータ要素が、入力バッファ３１０に保存されて
いる位置である。このことは、図５及び図６のデインタ
リーブがなされる配列によって、識別されうる。これら
の図においては、アドレス３２は、参照番号５７０によ
って示されているように（３３−１＝３２）、３３とし
て示されており、新しいアドレス６は、参照番号５８０
によって示されているように（７−１＝６）、７として
示されている。ｂ1及びｂ3は、上の例でいずれも０であ
ることから、それらは、新しいアドレスに対して、なん
らの付加的な重み付けがされた出力をも生成しないわけ
であるが、このような手法で回路６５０は接続されてい
るということについては、留意されるべきである。
１、６６２、６６３、６６４、６６５）及び５つの排他
的ＯＲゲート（６７１、６７２、６７３、６７４、６７
５）を含むものであり、これらは、付加的な４という重
みを生成するために、図７に示されているように接続さ
れている。デジタル論理回路設計の当業者にとって、回
路６５０が、次の位に取り込まれる各桁上げビット及
び、参照番号６２４によって示されているような、８ビ
ットの２進数加算器（バイナリー加算器）の１２８とい
う重み付けをなされた入力へ取り込まれる最終の桁上げ
以外は当該８ビットの２進数加算器（バイナリー加算
器）へ取り込まれる、合計ビットをもった５段の縦続し
た１ビット加算器を含むということは明らかであろう。
また、回路６５０を通じて、ｂ1は６４及び３２という
重み付けをなされた入力に作用し（それぞれ、参照番号
６２２及び６２０によって示されているように）、ｂ3
は１６及び８という重み付けをなされた入力に作用し
（それぞれ、参照番号６１８及び６１６によって示され
ているように）、ｂ8は４という重み付けをなされた入
力に作用し（参照番号６１４によって示されているよう
に）、ｂ5は４及び２という重み付けをなされた入力に
作用する（それぞれ、参照番号６１４及び６１２によっ
て示されているように）、ということも明らかであろ
う。例えば、３２というデータ要素が必要とされている
とすれば、復号器３５６はアドレス３２を生成するであ
ろう。（ｂ5＝１で、そのほかのすべて、すなわちｂ0−
ｂ4、ｂ6−ｂ8は０である。）アドレスツイスター４２
０は、ｂ5のビットに２の重みを付ける（入力６１
２）。回路６５０に従って、ｂ5＝１かつｂ8＝０である
ことから、これらの２つのアドレスビットは、ゲート６
７１において、排他的ＯＲゲートを通され、付加的な４
という重みを付けられた出力を生成する（入力６１
４）。この、４という重みを付けられた出力には、２と
いう重みを付けられた出力が加算され、このようにする
ことで、新しいアドレスが作り出される。すなわち、４
＋２＝６ということになる。これが、アドレス３２に対
応するデータ要素が、入力バッファ３１０に保存されて
いる位置である。このことは、図５及び図６のデインタ
リーブがなされる配列によって、識別されうる。これら
の図においては、アドレス３２は、参照番号５７０によ
って示されているように（３３−１＝３２）、３３とし
て示されており、新しいアドレス６は、参照番号５８０
によって示されているように（７−１＝６）、７として
示されている。ｂ1及びｂ3は、上の例でいずれも０であ
ることから、それらは、新しいアドレスに対して、なん
らの付加的な重み付けがされた出力をも生成しないわけ
であるが、このような手法で回路６５０は接続されてい
るということについては、留意されるべきである。
【００３３】その他の例においては、２６６というデー
タ要素が必要であるとすれば、復号器３５６はアドレス
２６６を生成するであろう（ｂ1，ｂ3及びｂ8が共に＝
１であり、ｂ0、ｂ2、ｂ4、ｂ5、ｂ6及びｂ7が共に＝
０）。ｂ5＝０であることから、新しいアドレスに対す
る、なんらの付加的な重みを付けた入力が生成されるこ
とはない。次に、ｂ5（値は０）及びｂ8（値は１）は、
ゲート６７１において、排他的ＯＲゲートを通され、４
という重みを付けられた出力を生成する（入力６１
４）。ｂ5及びｂ8は、次に６６１において、ＡＮＤゲー
トを通され、０という出力をする。この出力は、ｂ
3（値は１）と共に、ゲート６７１において、排他的Ｏ
Ｒゲートを通され、８という重みを付けられた出力を生
成する（入力６１６）。次に、ＡＮＤゲート６６１の出
力（値は０）とｂ3（値は１）は、ゲート６６２におい
て、ＡＮＤゲートを通され、０という出力をする。この
出力は、ｂ3と共に、ゲート６７３において、排他的Ｏ
Ｒゲートを通され、１６という重みを付けられた出力を
生成する（入力６１８）。ＡＮＤゲート６６２の出力
（値は０）とｂ3（値は１）は、ゲート６６３におい
て、ＡＮＤゲートを通され、０という出力をする。この
出力は、ｂ1（値は１）と共に、ゲート６７４におい
て、排他的ＯＲゲートを通され、３２という重みを付け
られた出力を生成する（入力６２０）。次に、ＡＮＤゲ
ート６６３の出力（値は０）とｂ1（値は１）は、ゲー
ト６６４において、ＡＮＤゲートを通され、０という出
力をする。この出力は、ｂ1（値は１）と共に、ゲート
６７５において、排他的ＯＲゲートを通され、６４とい
う重みを付けられた出力を生成する（入力６２２）。最
終的には、ＡＮＤゲート６６４の出力（値は０）とｂ1
（値は１）は、ゲート６６５において、ＡＮＤゲートを
通され、０という出力をする。このようにして、新しい
アドレスは、重みを付けられた出力をすべて加算するこ
とによって作り出される。すなわち、４＋８＋１６＋３
２＋６４＝１２４となる。これが、アドレス２６６に対
応するデータ要素が、入力バッファ３１０に保存されて
いる位置である。このことは、図５及び図６のデインタ
リーブがなされる配列によって、識別されうる。これら
の図においては、アドレス２６６は、参照番号５９０に
よって示されているように（２６７−１＝２６６）、２
６７として示されており、新しいアドレス１２４は、参
照番号５９５によって示されているように（１２５−１
＝１２４）、１２５として示されている。それ故に、２
進数加算器（バイナリー加算器）及び回路６５０は、表
３の再構成に示されたような、必要とされる重み付けに
基つ゛くアドレスツイスター４２０を実現するために用
いられるものである。
タ要素が必要であるとすれば、復号器３５６はアドレス
２６６を生成するであろう（ｂ1，ｂ3及びｂ8が共に＝
１であり、ｂ0、ｂ2、ｂ4、ｂ5、ｂ6及びｂ7が共に＝
０）。ｂ5＝０であることから、新しいアドレスに対す
る、なんらの付加的な重みを付けた入力が生成されるこ
とはない。次に、ｂ5（値は０）及びｂ8（値は１）は、
ゲート６７１において、排他的ＯＲゲートを通され、４
という重みを付けられた出力を生成する（入力６１
４）。ｂ5及びｂ8は、次に６６１において、ＡＮＤゲー
トを通され、０という出力をする。この出力は、ｂ
3（値は１）と共に、ゲート６７１において、排他的Ｏ
Ｒゲートを通され、８という重みを付けられた出力を生
成する（入力６１６）。次に、ＡＮＤゲート６６１の出
力（値は０）とｂ3（値は１）は、ゲート６６２におい
て、ＡＮＤゲートを通され、０という出力をする。この
出力は、ｂ3と共に、ゲート６７３において、排他的Ｏ
Ｒゲートを通され、１６という重みを付けられた出力を
生成する（入力６１８）。ＡＮＤゲート６６２の出力
（値は０）とｂ3（値は１）は、ゲート６６３におい
て、ＡＮＤゲートを通され、０という出力をする。この
出力は、ｂ1（値は１）と共に、ゲート６７４におい
て、排他的ＯＲゲートを通され、３２という重みを付け
られた出力を生成する（入力６２０）。次に、ＡＮＤゲ
ート６６３の出力（値は０）とｂ1（値は１）は、ゲー
ト６６４において、ＡＮＤゲートを通され、０という出
力をする。この出力は、ｂ1（値は１）と共に、ゲート
６７５において、排他的ＯＲゲートを通され、６４とい
う重みを付けられた出力を生成する（入力６２２）。最
終的には、ＡＮＤゲート６６４の出力（値は０）とｂ1
（値は１）は、ゲート６６５において、ＡＮＤゲートを
通され、０という出力をする。このようにして、新しい
アドレスは、重みを付けられた出力をすべて加算するこ
とによって作り出される。すなわち、４＋８＋１６＋３
２＋６４＝１２４となる。これが、アドレス２６６に対
応するデータ要素が、入力バッファ３１０に保存されて
いる位置である。このことは、図５及び図６のデインタ
リーブがなされる配列によって、識別されうる。これら
の図においては、アドレス２６６は、参照番号５９０に
よって示されているように（２６７−１＝２６６）、２
６７として示されており、新しいアドレス１２４は、参
照番号５９５によって示されているように（１２５−１
＝１２４）、１２５として示されている。それ故に、２
進数加算器（バイナリー加算器）及び回路６５０は、表
３の再構成に示されたような、必要とされる重み付けに
基つ゛くアドレスツイスター４２０を実現するために用
いられるものである。
【発明の効果】本発明によって、従来、デジタルデータ
のデインタリーブを行うためのシステム及び方法におい
て必要とされていた、複雑な演算技術やルックアップテ
ーブル（参照表）を用いることがなくなり、それに伴っ
て、複雑で大きな回路のためのスペースや高い電流消費
量を必要とすることなく、最小限の回路のスペース及び
電流の消費量のみで実施が簡単になされることが可能と
なった。このため、移動体通信（セルラ通信）システム
における移動局に組み込むためには、特に有効である。
のデインタリーブを行うためのシステム及び方法におい
て必要とされていた、複雑な演算技術やルックアップテ
ーブル（参照表）を用いることがなくなり、それに伴っ
て、複雑で大きな回路のためのスペースや高い電流消費
量を必要とすることなく、最小限の回路のスペース及び
電流の消費量のみで実施が簡単になされることが可能と
なった。このため、移動体通信（セルラ通信）システム
における移動局に組み込むためには、特に有効である。
【図１】図１は、移動体通信（セルラ通信）システムの
ブロック線図である。
ブロック線図である。
【図２】図２は、基地局及び移動局のブロック線図であ
る。
る。
【図３】図３は、従来型のデインタリーバを有する移動
局のブロック線図である。
局のブロック線図である。
【図４】図４は、本発明における、選択された実施例に
従うデインタリーバのブロック線図である。
従うデインタリーバのブロック線図である。
【図５】図５は、規格（スタンダード）ＩＳ９５に従う
デインタリーブがなされる配列を例示している。
デインタリーブがなされる配列を例示している。
【図６】図６は、規格（スタンダード）ＩＳ９５に従う
デインタリーブがなされる配列を例示している。
デインタリーブがなされる配列を例示している。
【図７】図７は、本発明における、選択された実施例に
従うアドレスツイスターを例示している。
従うアドレスツイスターを例示している。
１０２ 移動体通信（セルラ通信）システム １１０ 基地局 １３０ 交換局 １４０ 電話網 １５０ セル（無線ゾーン） ３０２ データパケット ３０４ 畳み込み符号器 ３０６ 符号化されたデータパケット ３０８ インタリーバ ３０９ インタリーブがなされたデータパケットのデー
タ要素 ３１０ 入力バッファ ３１２ アンテナ ３１４ アンテナ ３１５ デインタリーブがなされたデータ要素 ３２０ デインタリーブモジュール ３３０ 出力バッファ ３４０ デインタリーブがなされたデータ要素のアドレ
ス ３５４ デインタリーバ ３５６ 畳み込み復号器 ３５８ オーデイオコンポーネント（オーデイオ構成要
素） ３６０ 移動局 ４１０ デインタリーバ ４２０ アドレスツイスター ４３０ インタリーブがなされたデータ要素のアドレス ６００ ２進数加算器（バイナリー加算器） ６１０ 重み付けをなされた入力 ６１１ 出力 ６５０ 回路 ６６１-６６５ 排他的ＯＲゲート（ＯＲ回路） ６７１−６７５ ＡＮＤゲート（ＡＮＤ回路）
タ要素 ３１０ 入力バッファ ３１２ アンテナ ３１４ アンテナ ３１５ デインタリーブがなされたデータ要素 ３２０ デインタリーブモジュール ３３０ 出力バッファ ３４０ デインタリーブがなされたデータ要素のアドレ
ス ３５４ デインタリーバ ３５６ 畳み込み復号器 ３５８ オーデイオコンポーネント（オーデイオ構成要
素） ３６０ 移動局 ４１０ デインタリーバ ４２０ アドレスツイスター ４３０ インタリーブがなされたデータ要素のアドレス ６００ ２進数加算器（バイナリー加算器） ６１０ 重み付けをなされた入力 ６１１ 出力 ６５０ 回路 ６６１-６６５ 排他的ＯＲゲート（ＯＲ回路） ６７１−６７５ ＡＮＤゲート（ＡＮＤ回路）
Claims (8)
- 【請求項１】 移動通信システムにおいて、動作する
移動局において利用される、インタリーブがなされたデ
ジタルデータ配列の要素を再配列するデインタリーバに
おいて、 元のデジタルデータ配列の連続的な位置に配置されたデ
ジタルデータ要素が、前記インタリーブがなされたデジ
タルデータ配列においては、介在するデジタルデータ要
素によって分割された位置に配置されているように、前
記インタリーブがなされたデジタルデータ配列は、前記
元のデジタルデータ配列の要素についてインタリーブが
なされることにより、前もって生成されており、 （Ａ）インタリーブがなされたデジタルデータ配列を保
存するデータバッファーと、 前記インタリーブがなされたデジタルデータ配列のうち
望みのデータ要素の第一のアドレスを生成する復号器、
なお、前記第一のアドレスは、前記元のデジタルデータ
配列における前記望みのデータ要素の位置に対応してい
る、 （Ｂ）前記第一のアドレスを、前記インタリーブがなさ
れたデジタルデータ配列における前記望みのデータ要素
の位置に対応する第二のアドレスへと変換する、アドレ
スツイスターと、 （Ｃ）前記望みのデータ要素を取り出すために、前記第
二のアドレスに従って、前記データバッファーへアクセ
スする手段と、を含むことを特徴とする、デジタルデー
タ配列の要素を再配列するデインタリーバ。 - 【請求項２】 請求項１のデインタリーバにおいて、
前記アドレスツイスターが、前記第二のアドレスを得る
ために、前記第一のアドレスのビットに対して２進数で
ない値の重みを割り当てることを特徴とする、デジタル
データ配列の要素を再配列するデインタリーバ。 - 【請求項３】 請求項２のデインタリーバにおいて、
前記アドレスツイスターが、 前記第一のアドレスにおいてビット位置０に対して１９
２という重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置１に対して９６
という重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置２に対して４８
という重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置３に対して２４
という重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置４に対して１２
という重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置５に対して６と
いう重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置６に対して１と
いう重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置７に対して２と
いう重みを割り当てるの手段と、 前記第一のアドレスにおいてビット位置８に対して４と
いう重みを割り当てるの手段と、を含むことを特徴とす
る、デジタルデータ配列の要素を再配列するデインタリ
ーバ。 - 【請求項４】 移動通信システムにおいて動作する移
動局において利用されるための、インタリーブがなされ
たデジタルデータ配列の要素を再配列する方法におい
て、 元のデジタルデータ配列の連続的な位置に配置されたデ
ジタルデータ要素が、前記インタリーブがなされたデジ
タルデータ配列においては、ひとつもしくはそれ以上の
介在するデジタルデータ要素によって分割された位置に
配置されているように、前記インタリーブがなされたデ
ジタルデータ配列は、前記元のデジタルデータ配列の要
素についてインタリーブがなされることにより、前もっ
て生成されており、 （１）インタリーブがなされたデジタルデータ配列を保
存するデータ保存（蓄積）デバイスを供えるステップ
と、 （２）前記インタリーブがなされたデジタルデータ配列
のうち望みのデータ要素の第一のアドレスを生成するス
テップと、なお、前記第一のアドレスは、前記元のデジ
タルデータ配列における前記望みのデータ要素の位置に
対応している、 （３）前記第一のアドレスを、前記インタリーブがなさ
れたデジタルデータ配列における前記望みのデータ要素
の位置に対応する第二のアドレスへと変換するステップ
と、 （４）前記望みのデータ要素を取り出すために、前記第
二のアドレスに従って、前記データ保存（蓄積）デバイ
スへアクセスするステップと、を含むことを特徴とす
る、デジタルデータ配列の要素を再配列する方法。 - 【請求項５】 請求項４の方法において、前記第一の
アドレスを前記第二のアドレスへ変換するステップが、
前記第二のアドレスを得るために、前記第一のアドレス
のビットに対して２進数でない値の重みを割り当てるこ
とにより、なされることを特徴とする、デジタルデータ
配列の要素を再配列する方法。 - 【請求項６】 請求項５の方法において、前記第一の
アドレスを前記第二のアドレスへ変換するステップが、 前記第一のアドレスにおいてビット位置０に対して１９
２という重みを、 前記第一のアドレスにおいてビット位置１に対して９６
という重みを、 前記第一のアドレスにおいてビット位置２に対して４８
という重みを、 前記第一のアドレスにおいてビット位置３に対して２４
という重みを、 前記第一のアドレスにおいてビット位置４に対して１２
という重みを、 前記第一のアドレスにおいてビット位置５に対して６と
いう重みを、 前記第一のアドレスにおいてビット位置６に対して１と
いう重みを、 前記第一のアドレスにおいてビット位置７に対して２と
いう重みを、 前記第一のアドレスにおいてビット位置８に対して４と
いう重みを割当てる、ことを含むことを特徴とする、デ
ジタルデータ配列の要素を再配列する方法。 - 【請求項７】 請求項４の方法において、異なったイ
ンタリーブがなされるスキームについてデインタリーブ
を行うために、前記変換のステップについての異なった
重み付けのスキームが、用いられることを特徴とする、
デジタルデータ配列の要素を再配列する方法。 - 【請求項８】 移動通信システムにおいて、動作する
移動局において利用されるための、インタリーブがなさ
れたデジタルデータ配列の要素を再配列する機器におい
て、 元のデジタルデータ配列の連続的な位置に配置されたデ
ジタルデータ要素が、前記インタリーブがなされたデジ
タルデータ配列においては、介在するデジタルデータ要
素によって分割された位置に配置されているように、前
記インタリーブがなされたデジタルデータ配列は、前記
元のデジタルデータ配列の要素についてインタリーブが
なされることにより、前もって生成されており、 （ａ）インタリーブがなされたデジタルデータ配列を保
存するデータバッファーと、 （ｂ）それぞれが前記データ場バッファーに接続されて
いる、前記インタリーブがなされたデジタルデータ配列
のうち望みのデータ要素を取り出すための、複数のデー
タ線と、 （ｃ）前記インタリーブがなされたデジタルデータ配列
のうち前記望みのデータ要素の第一のアドレスを生成す
る復号器と、なお、前記第一のアドレスは、前記元のデ
ジタルデータ配列における前記望みのデータ要素の位置
に対応しており、前記復号器は前記複数のデータ線に接
続されている、 （ｄ）それぞれが前記復号器に接続されている、前記元
のデジタルデータ配列における前記望みのデータ要素を
フェッチ（取り出し）する、複数の第一のアドレス線
と、 （ｅ）前記第一のアドレスを、前記インタリーブがなさ
れたデジタルデータ配列における前記望みのデータ要素
の位置に対応する第二のアドレスへと変換するアドレス
ツイスターと、なお、前記アドレスツイスターは、前記
複数の前記第一のアドレス線に接続されている、 （ｆ）それぞれが前記ツイスター及び前記データバッフ
ァーに接続されている、前記第二のアドレスに従って前
記データバッファーにおける前記望みのデータ要素をフ
ェッチ（取り出し）する、複数の第二のアドレス線と、
を含むことを特徴とする、デジタルデータ配列の要素を
再配列する機器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US348424 | 1994-12-02 | ||
| US08/348,424 US5566183A (en) | 1994-12-02 | 1994-12-02 | System and method for deinterleaving digital data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237147A true JPH08237147A (ja) | 1996-09-13 |
| JP3241984B2 JP3241984B2 (ja) | 2001-12-25 |
Family
ID=23367988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33570295A Expired - Fee Related JP3241984B2 (ja) | 1994-12-02 | 1995-12-01 | デジタルデータのデインタリーブを行うシステム及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5566183A (ja) |
| EP (1) | EP0715416A3 (ja) |
| JP (1) | JP3241984B2 (ja) |
| KR (1) | KR960028641A (ja) |
| CN (1) | CN1129887A (ja) |
| PL (1) | PL311513A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009544A (en) * | 1997-04-23 | 1999-12-28 | Matsushita Electric Industrial Co., Ltd. | Deinterleaver |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996020537A1 (en) * | 1994-12-23 | 1996-07-04 | Philips Electronics N.V. | De-interleaving and buffering in one memory |
| US5692020A (en) * | 1995-06-07 | 1997-11-25 | Discovision Associates | Signal processing apparatus and method |
| US5699408A (en) * | 1995-08-07 | 1997-12-16 | Motorola, Inc. | International mobile station identification method and signaling system for cellular radiotelephones and systems |
| DE19610163B4 (de) * | 1996-03-15 | 2004-04-08 | Südwestrundfunk -Anstalt des öffentlichen Rechts- | Verfahren zum Synchronisieren eines Faltungsdecoders |
| US5828671A (en) * | 1996-04-10 | 1998-10-27 | Motorola, Inc. | Method and apparatus for deinterleaving an interleaved data stream |
| KR100186627B1 (ko) * | 1996-09-21 | 1999-05-15 | 삼성전자 주식회사 | 베이스 밴드 인터리버 |
| US6782056B1 (en) * | 1999-08-03 | 2004-08-24 | Sony Corporation | DSS packet reordering function |
| JP2004312348A (ja) * | 2003-04-07 | 2004-11-04 | Matsushita Electric Ind Co Ltd | インターリーブ／デインターリーブ方法及び装置 |
| DE60307852D1 (de) | 2003-09-30 | 2006-10-05 | Ericsson Telefon Ab L M | In-place Entschachtelung von Daten |
| US8077743B2 (en) * | 2003-11-18 | 2011-12-13 | Qualcomm Incorporated | Method and apparatus for offset interleaving of vocoder frames |
| CA2472871C (en) * | 2004-02-18 | 2011-10-25 | Inter-Cite Video Inc. | System and method for the automated, remote diagnostic of the operation of a digital video recording network |
| KR101558172B1 (ko) * | 2014-10-14 | 2015-10-08 | 숭실대학교산학협력단 | 오류 분산을 위한 인터리빙 방법 및 장치, 이를 수행하기 위한 기록매체 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3022573A1 (de) * | 1980-06-16 | 1981-12-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | System zur verarbeitung und uebertragung von pcm signalen |
| US4394642A (en) * | 1981-09-21 | 1983-07-19 | Sperry Corporation | Apparatus for interleaving and de-interleaving data |
| US4547887A (en) * | 1983-11-30 | 1985-10-15 | The United States Of America As Represented By The Secretary Of The Army | Pseudo-random convolutional interleaving |
| FR2627650B1 (fr) * | 1988-02-24 | 1990-07-06 | Crouzet Sa | Procede et dispositif de transmission de donnees |
| FR2673298B1 (fr) * | 1991-02-22 | 1995-04-07 | Inst Francais Du Petrole | Methode et dispositif de transmission sismique a taux d'erreur tres faible. |
| KR0138749B1 (ko) * | 1992-01-23 | 1998-05-15 | 강진구 | 디인터리브방법 및 그 장치 |
| KR0139192B1 (ko) * | 1992-09-15 | 1998-07-01 | 윤종용 | 디지탈전송데이타의 디인터리빙방법 및 장치 |
-
1994
- 1994-12-02 US US08/348,424 patent/US5566183A/en not_active Expired - Lifetime
-
1995
- 1995-11-21 EP EP95308334A patent/EP0715416A3/en not_active Ceased
- 1995-11-28 PL PL95311513A patent/PL311513A1/xx unknown
- 1995-11-30 CN CN95119997A patent/CN1129887A/zh active Pending
- 1995-12-01 JP JP33570295A patent/JP3241984B2/ja not_active Expired - Fee Related
- 1995-12-01 KR KR1019950046091A patent/KR960028641A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009544A (en) * | 1997-04-23 | 1999-12-28 | Matsushita Electric Industrial Co., Ltd. | Deinterleaver |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1129887A (zh) | 1996-08-28 |
| JP3241984B2 (ja) | 2001-12-25 |
| PL311513A1 (en) | 1996-06-10 |
| EP0715416A3 (en) | 1997-11-26 |
| KR960028641A (ko) | 1996-07-22 |
| US5566183A (en) | 1996-10-15 |
| EP0715416A2 (en) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948518B2 (ja) | データをインタリーブする装置および移動通信システム | |
| US7340664B2 (en) | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving | |
| JP3241984B2 (ja) | デジタルデータのデインタリーブを行うシステム及び方法 | |
| US6577678B2 (en) | Method and system for reconfigurable channel coding | |
| JP3415693B2 (ja) | インターリーブプロセス | |
| US6381728B1 (en) | Partitioned interleaver memory for map decoder | |
| AU2018282443B2 (en) | Device | |
| JP5129216B2 (ja) | マップ・デコーダのためのメモリ・アーキテクチャ | |
| US6434203B1 (en) | Memory architecture for map decoder | |
| JP2007528169A (ja) | インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置 | |
| JP2004104776A (ja) | 電子装置 | |
| WO2018054186A1 (zh) | 交织方法与解交织方法及设备 | |
| US7236591B2 (en) | Method for performing turbo decoding in mobile communication system | |
| JP2002247015A (ja) | インタリーブ方法 | |
| EP1542368B1 (en) | Method and device of de-interleaving successive sequences of interleaved data samples | |
| US6198733B1 (en) | Forward-link sync-channel interleaving/de-interleaving for communication systems based on closed-form expressions | |
| US20120326898A1 (en) | Coding and Decoding by Means of a Trellis Coded Modulation System | |
| KR100519335B1 (ko) | 채널 인터리빙 방법 | |
| CN114337927B (zh) | 解码方法、装置、设备、存储介质、程序产品及通信芯片 | |
| EP1561296A1 (en) | Interleaving for mobile communications | |
| CN112290956A (zh) | 一种基于流水线结构的ctc编码器及编码方法 | |
| US20040015665A1 (en) | De-interleaver method and system | |
| JP2003032125A (ja) | ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局 | |
| US7839762B2 (en) | Method and apparatus for vector based walsh code bit sequence generation | |
| KR20000006258A (ko) | 데이터전송시스템및데이터전송시스템의신호부호화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |