JPH08235510A - スイッチさせるｄｃバイアスを必要とする多重化トランスデューサに使用する過渡的時間を減少させたａｃ入力段 - Google Patents
スイッチさせるｄｃバイアスを必要とする多重化トランスデューサに使用する過渡的時間を減少させたａｃ入力段Info
- Publication number
- JPH08235510A JPH08235510A JP7341080A JP34108095A JPH08235510A JP H08235510 A JPH08235510 A JP H08235510A JP 7341080 A JP7341080 A JP 7341080A JP 34108095 A JP34108095 A JP 34108095A JP H08235510 A JPH08235510 A JP H08235510A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- differential
- voltage
- read
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 磁気抵抗検知要素を使用する場合の書込モー
ドから読取モードへの遷移における長い過渡的状態を回
避する。 【解決手段】 読取増幅器が活性化される場合に第一増
幅器段（Ａ１）の入力端を短絡用スイッチ（Ｍ１）を使
用して短絡させ、それにより書込モードから読取モード
への遷移における長い過渡的状態を回避している。この
ことは、書込モードから読取モードへの遷移を高速化さ
せる。更に、読取モードはパワーダウン条件の後により
迅速に設定することが可能であるので、本発明回路は瞬
間的に読取増幅器をアイドル状態とさせるためにその他
の電力節約技術を使用することを可能とする。
ドから読取モードへの遷移における長い過渡的状態を回
避する。 【解決手段】 読取増幅器が活性化される場合に第一増
幅器段（Ａ１）の入力端を短絡用スイッチ（Ｍ１）を使
用して短絡させ、それにより書込モードから読取モード
への遷移における長い過渡的状態を回避している。この
ことは、書込モードから読取モードへの遷移を高速化さ
せる。更に、読取モードはパワーダウン条件の後により
迅速に設定することが可能であるので、本発明回路は瞬
間的に読取増幅器をアイドル状態とさせるためにその他
の電力節約技術を使用することを可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路技術に関
するものであって、更に詳細には、特にディスク駆動装
置用の磁気抵抗磁気記憶システム用の読取増幅器及び電
圧検知方法に関するものである。
するものであって、更に詳細には、特にディスク駆動装
置用の磁気抵抗磁気記憶システム用の読取増幅器及び電
圧検知方法に関するものである。
【０００２】
【従来の技術】磁気抵抗は、ある要素の抵抗がその周り
の磁界によって影響を受けるソリッドステート現象であ
る。この物理現象はテープ又はディスク駆動装置におけ
る磁化パターン内に格納されているデータを読取る方法
として何年かの間議論されている。ディスク駆動装置の
製造業者は大規模に磁気抵抗駆動装置を製造するための
製造技術を開発した。
の磁界によって影響を受けるソリッドステート現象であ
る。この物理現象はテープ又はディスク駆動装置におけ
る磁化パターン内に格納されているデータを読取る方法
として何年かの間議論されている。ディスク駆動装置の
製造業者は大規模に磁気抵抗駆動装置を製造するための
製造技術を開発した。
【０００３】ディスク駆動装置においては、従来、ヘッ
ドはコイルであって（又は、より最近になって、コイル
と等価な薄膜ヘッドが使用されている）、それはディス
クプレートの上部を横断して摺動し且つ該プレートの表
面の小さな面積内に磁界を発生させるべく位置決めされ
る何等かの形態のヘッド内に埋め込まれている。コイル
へ流れる電流の量を制御し且つそれを一方向から別の方
向へスイッチングさせることによって、ディスクの表面
におけるフェリ磁気媒体内に一連の磁気的双極子が形成
される。それと全く同一のコイルが読取モードにおいて
も使用され、磁気媒体の磁界ベクトルにおける変化を検
知する。
ドはコイルであって（又は、より最近になって、コイル
と等価な薄膜ヘッドが使用されている）、それはディス
クプレートの上部を横断して摺動し且つ該プレートの表
面の小さな面積内に磁界を発生させるべく位置決めされ
る何等かの形態のヘッド内に埋め込まれている。コイル
へ流れる電流の量を制御し且つそれを一方向から別の方
向へスイッチングさせることによって、ディスクの表面
におけるフェリ磁気媒体内に一連の磁気的双極子が形成
される。それと全く同一のコイルが読取モードにおいて
も使用され、磁気媒体の磁界ベクトルにおける変化を検
知する。
【０００４】通常、「１」は磁界における遷移によって
ディスク上に表示される。遷移が存在しないことは０で
あることを表わす。これらの遷移はここにおいては特に
重要ではない態様で同期される。読取モードにおいて
は、コイルはＢＥＭＦ発生器となり、且つ磁束における
変化（媒体内のドメイン境界の交差に起因する）がコイ
ル上に電圧を誘起させ、それが検知され且つ増幅されて
媒体の磁気構成体における変化を検知する。この検知さ
れた電圧はそれを乱すことなしに磁気媒体内に格納され
ている情報の読取りを与える。
ディスク上に表示される。遷移が存在しないことは０で
あることを表わす。これらの遷移はここにおいては特に
重要ではない態様で同期される。読取モードにおいて
は、コイルはＢＥＭＦ発生器となり、且つ磁束における
変化（媒体内のドメイン境界の交差に起因する）がコイ
ル上に電圧を誘起させ、それが検知され且つ増幅されて
媒体の磁気構成体における変化を検知する。この検知さ
れた電圧はそれを乱すことなしに磁気媒体内に格納され
ている情報の読取りを与える。
【０００５】ディスク駆動装置は、通常、各々が夫々の
アーム上に装着されている複数個のヘッド要素を有して
いる。該アームはディスクを横断して移動し且つ磁気デ
ータの種々のリングをトレースする。ディスク上の磁気
媒体内の磁気的ドメイン境界を見ることが可能であった
としたらならば、書込ヘッドがその磁界を変化させ新た
なフラックスドメインを押出した箇所において殆ど重な
り合ったパンチアウト即ち孔開けをした孔のような一連
の重なり合った円を見ることとなる。書込んだドメイン
は充分に密接して重なり合っており（従って、それらの
殆どが円形状ではない）、書込まれたデータを保存する
のに充分な区域が各ドメイン内に存在している。
アーム上に装着されている複数個のヘッド要素を有して
いる。該アームはディスクを横断して移動し且つ磁気デ
ータの種々のリングをトレースする。ディスク上の磁気
媒体内の磁気的ドメイン境界を見ることが可能であった
としたらならば、書込ヘッドがその磁界を変化させ新た
なフラックスドメインを押出した箇所において殆ど重な
り合ったパンチアウト即ち孔開けをした孔のような一連
の重なり合った円を見ることとなる。書込んだドメイン
は充分に密接して重なり合っており（従って、それらの
殆どが円形状ではない）、書込まれたデータを保存する
のに充分な区域が各ドメイン内に存在している。
【０００６】同一のコイルで読取る場合には、隣接する
トラックの磁束がコイルの読取りと干渉することがない
ようにデータトラック間にスペースが存在することを確
保せねばならない。このトラック間分離条件は密度を制
限し、従って実効的には密度は薄膜ヘッドの寸法によっ
て定義される究極的な限界を有している。
トラックの磁束がコイルの読取りと干渉することがない
ようにデータトラック間にスペースが存在することを確
保せねばならない。このトラック間分離条件は密度を制
限し、従って実効的には密度は薄膜ヘッドの寸法によっ
て定義される究極的な限界を有している。
【０００７】然しながら、書込んだストリップ（細条
部）よりも幅狭のストライプを読むことが可能である場
合には、隣接するトラック間での記号間の干渉を回避す
ることが可能である。従って、従来のシステムにおける
制限要因は書込みではなく、従来のシステムでは同一の
誘導要素で読取りをせねばならないという事実であっ
た。より小さな幅のセンサーを使用して読取りを行なう
ことが可能である場合には（即ち、ディスクの磁気媒体
のより幅の狭い区域へ磁気的に結合させることが可
能）、トラックとトラックとの間の間隔を減少させるこ
とが可能である。書込みのために同一の誘導性要素を使
用しており且つ同一のデータ周波数で書込みを行なう場
合であっても、隣接するトラックにより密接して書込み
を行なうことが可能であり、従って隣接するトラックの
円形状の磁気ドメインは実際にはオーバーラップ即ち重
なり合う。
部）よりも幅狭のストライプを読むことが可能である場
合には、隣接するトラック間での記号間の干渉を回避す
ることが可能である。従って、従来のシステムにおける
制限要因は書込みではなく、従来のシステムでは同一の
誘導要素で読取りをせねばならないという事実であっ
た。より小さな幅のセンサーを使用して読取りを行なう
ことが可能である場合には（即ち、ディスクの磁気媒体
のより幅の狭い区域へ磁気的に結合させることが可
能）、トラックとトラックとの間の間隔を減少させるこ
とが可能である。書込みのために同一の誘導性要素を使
用しており且つ同一のデータ周波数で書込みを行なう場
合であっても、隣接するトラックにより密接して書込み
を行なうことが可能であり、従って隣接するトラックの
円形状の磁気ドメインは実際にはオーバーラップ即ち重
なり合う。
【０００８】磁気抵抗（ＭＲ）ヘッドは非常に幅狭のス
トリップを有している。実際に、ＭＲヘッドは集積回路
製造技術によって製造される。従って、ＭＲヘッドは記
号間の干渉なしで非常に密接して配置されている（非常
に密接したトラック間の間隔）磁気データを読取る方法
を提供している。一方、このパターンを薄膜ヘッドで読
取ろうとする場合には、かなりの量の記号間干渉が発生
し、信頼性のある読取りを行なうことは不可能である。
最近のＭＲヘッド設計の一例はＳａｉｔｏ ｅｔ ａ
ｌ．著「高密度剛性ディスク駆動装置用磁気抵抗／誘導
性ヘッド及び低ノイズ増幅器ＩＣの開発（Ｄｅｖｅｌｏ
ｐｍｅｎｔ ｏｆ ａ ｍａｇｎｅｔｏｒｅｓｉｓｔｉ
ｖｅ／ｉｎｄｕｃｔｉｖｅ ｈｅａｄ ａｎｄ ｌｏｗ
ｎｏｉｓｅ ａｍｐｌｉｆｅｒ ＩＣ ｆｏｒ ｈｉ
ｇｈ ｄｅｎｓｉｔｙ ｒｉｇｉｄｄｅｓｋ ｄｒｉｖ
ｅｓ）」、Ｅ７６−Ａ ＩＥＣＥトランズアクションズ
・オン・ファンダメンタルズ・オブ・エレクトロニク
ス、コミュニケーションズ・アンド・コンピュータ・サ
イエンス１１６７−９、１９９３年の文献に示されてい
る。
トリップを有している。実際に、ＭＲヘッドは集積回路
製造技術によって製造される。従って、ＭＲヘッドは記
号間の干渉なしで非常に密接して配置されている（非常
に密接したトラック間の間隔）磁気データを読取る方法
を提供している。一方、このパターンを薄膜ヘッドで読
取ろうとする場合には、かなりの量の記号間干渉が発生
し、信頼性のある読取りを行なうことは不可能である。
最近のＭＲヘッド設計の一例はＳａｉｔｏ ｅｔ ａ
ｌ．著「高密度剛性ディスク駆動装置用磁気抵抗／誘導
性ヘッド及び低ノイズ増幅器ＩＣの開発（Ｄｅｖｅｌｏ
ｐｍｅｎｔ ｏｆ ａ ｍａｇｎｅｔｏｒｅｓｉｓｔｉ
ｖｅ／ｉｎｄｕｃｔｉｖｅ ｈｅａｄ ａｎｄ ｌｏｗ
ｎｏｉｓｅ ａｍｐｌｉｆｅｒ ＩＣ ｆｏｒ ｈｉ
ｇｈ ｄｅｎｓｉｔｙ ｒｉｇｉｄｄｅｓｋ ｄｒｉｖ
ｅｓ）」、Ｅ７６−Ａ ＩＥＣＥトランズアクションズ
・オン・ファンダメンタルズ・オブ・エレクトロニク
ス、コミュニケーションズ・アンド・コンピュータ・サ
イエンス１１６７−９、１９９３年の文献に示されてい
る。
【０００９】ＭＯＲ検知要素は、基本的には、周囲の磁
界によって影響される可変抵抗を有するヘッド内のスト
リップである。この可変抵抗を検知するために、それは
一定の電流でバイアスされ、抵抗変化は電圧変化として
表われる。ＭＯＲ検知要素は物理的に幅狭のストリップ
であるので、それはトラックの中間に設けることが可能
であり、且つトラックの端部におけるオーバーラップか
らの記号間干渉の殆どを回避することが可能である。
又、ＭＲヘッドからの読取りは遷移の関数ではなく（検
知コイルにおける如く）、単に磁界の大きさの関数であ
る。
界によって影響される可変抵抗を有するヘッド内のスト
リップである。この可変抵抗を検知するために、それは
一定の電流でバイアスされ、抵抗変化は電圧変化として
表われる。ＭＯＲ検知要素は物理的に幅狭のストリップ
であるので、それはトラックの中間に設けることが可能
であり、且つトラックの端部におけるオーバーラップか
らの記号間干渉の殆どを回避することが可能である。
又、ＭＲヘッドからの読取りは遷移の関数ではなく（検
知コイルにおける如く）、単に磁界の大きさの関数であ
る。
【００１０】従って、磁気抵抗（ＭＲ）ヘッド技術はデ
ィスク駆動装置の密度に新しい時代を築くことを約束し
ている。然しながら、ＭＲヘッドに対するインターフェ
ース条件は従来の読取ヘッドのものとは著しく異なって
いる。磁気抵抗要素を介してのバイアス電流は読取要素
の動作点を最適化すべく設定されねばならない。
ィスク駆動装置の密度に新しい時代を築くことを約束し
ている。然しながら、ＭＲヘッドに対するインターフェ
ース条件は従来の読取ヘッドのものとは著しく異なって
いる。磁気抵抗要素を介してのバイアス電流は読取要素
の動作点を最適化すべく設定されねばならない。
【００１１】従来のテープ駆動装置も、速度独立性の信
号振幅及びビット密度の向上等の利点を得るためにＭＲ
ヘッドを使用している。このようなシステムにおいて
は、プレアンプ即ち前置増幅器が多数のＭＲ要素からの
同時的な読取りをサポートせねばならないので、電力消
費も重要な検討事項となる場合がある。
号振幅及びビット密度の向上等の利点を得るためにＭＲ
ヘッドを使用している。このようなシステムにおいて
は、プレアンプ即ち前置増幅器が多数のＭＲ要素からの
同時的な読取りをサポートせねばならないので、電力消
費も重要な検討事項となる場合がある。
【００１２】ＭＲヘッド及び前置増幅器技術に関する技
術的背景は、例えば、Ｒｏｈｅａｎ著「磁気抵抗読取ヘ
ッド用の波形整形回路（Ｗａｖｅ−ｓｈａｐｉｎｇ ｃ
ｉｒｃｕｉｔ ｆｏｒ ａ ｍａｇｎｅｔｏｒｅｓｉｓ
ｔｉｖｅ ｒｅａｄ ｈｅａｄ）」、２１ ＩＢＭテク
ニカル・ディスクロジャ・ブレチン９８４−５（１９７
８年８月）、Ｊｏｎｅｓ著「磁気抵抗増幅器（Ｍａｇｎ
ｅｔｏｒｅｓｉｓｔｉｖｅ ａｍｐｌｉｆｉｅｒ）」、
２０ＩＢＭテクニカル・ディスクロジャ・ブレチン４１
１４−１５（１９７８年３月）、ｖｏｎ Ｇｅｓｔｅｌ
ｅｔ ａｌ．著「磁気抵抗降下による磁気テープの読
取（Ｒｅａｄ−ｏｕｔ ｏｆ ａ ｍａｇｎｅｔｉｃ
ｔａｐｅ ｂｙ ｔｈｅ ｍａｇｎｅｔｏｒｅｓｉｓｔ
ａｎｃｅｅｆｆｅｃｔ）」、３７フィリップス・テクニ
カル・レビュー４２−５０（１９７７年、ｎｏ．２−
３）、Ｒｏｂｉｎｓｏｎ ｅｔ ａｌ．著「磁気抵抗読
取要素用の０．８ｎＶ／√Ｈｚ ＣＭＯＳ前置増幅器
（Ａ ０．８ｎＶ／ｓｑｕａｒｅ ｒｏｏｔ Ｈｚ Ｃ
ＭＯＳ ｐｒｅａｍｐｌｉｆｉｅｒ ｆｏｒ ｍａｇｎ
ｅｔｏ−ｒｅｓｉｓｔｉｖｅ ｒｅａｄ ｅｌｅｍｅｎ
ｔｓ」）、１９９４ＩＳＳＣＣ２５２−３等に記載され
ている。
術的背景は、例えば、Ｒｏｈｅａｎ著「磁気抵抗読取ヘ
ッド用の波形整形回路（Ｗａｖｅ−ｓｈａｐｉｎｇ ｃ
ｉｒｃｕｉｔ ｆｏｒ ａ ｍａｇｎｅｔｏｒｅｓｉｓ
ｔｉｖｅ ｒｅａｄ ｈｅａｄ）」、２１ ＩＢＭテク
ニカル・ディスクロジャ・ブレチン９８４−５（１９７
８年８月）、Ｊｏｎｅｓ著「磁気抵抗増幅器（Ｍａｇｎ
ｅｔｏｒｅｓｉｓｔｉｖｅ ａｍｐｌｉｆｉｅｒ）」、
２０ＩＢＭテクニカル・ディスクロジャ・ブレチン４１
１４−１５（１９７８年３月）、ｖｏｎ Ｇｅｓｔｅｌ
ｅｔ ａｌ．著「磁気抵抗降下による磁気テープの読
取（Ｒｅａｄ−ｏｕｔ ｏｆ ａ ｍａｇｎｅｔｉｃ
ｔａｐｅ ｂｙ ｔｈｅ ｍａｇｎｅｔｏｒｅｓｉｓｔ
ａｎｃｅｅｆｆｅｃｔ）」、３７フィリップス・テクニ
カル・レビュー４２−５０（１９７７年、ｎｏ．２−
３）、Ｒｏｂｉｎｓｏｎ ｅｔ ａｌ．著「磁気抵抗読
取要素用の０．８ｎＶ／√Ｈｚ ＣＭＯＳ前置増幅器
（Ａ ０．８ｎＶ／ｓｑｕａｒｅ ｒｏｏｔ Ｈｚ Ｃ
ＭＯＳ ｐｒｅａｍｐｌｉｆｉｅｒ ｆｏｒ ｍａｇｎ
ｅｔｏ−ｒｅｓｉｓｔｉｖｅ ｒｅａｄ ｅｌｅｍｅｎ
ｔｓ」）、１９９４ＩＳＳＣＣ２５２−３等に記載され
ている。
【００１３】図１は読取ヘッド前置増幅器用の従来の信
号入力接続状態を示している。あるバイアス電流Ｉｈｅ
ａｄが読取ヘッド（以後、抵抗Ｒheadとして表わす）へ
印加し、且つヘッド内の磁気抵抗変化が端子Ｖ＋及びＶ
−を横断してＡＣ電圧Ｖheadを誘起させる。ＡＣ成分Ｖ
headはＤＣ電圧降下ＩheadＲheadよりも著しく小さい。
従って、この信号のＡＣ成分は２つのカップリングコン
デンサＣACを介して第一前置増幅器段Ａ１の入力端へ供
給される。
号入力接続状態を示している。あるバイアス電流Ｉｈｅ
ａｄが読取ヘッド（以後、抵抗Ｒheadとして表わす）へ
印加し、且つヘッド内の磁気抵抗変化が端子Ｖ＋及びＶ
−を横断してＡＣ電圧Ｖheadを誘起させる。ＡＣ成分Ｖ
headはＤＣ電圧降下ＩheadＲheadよりも著しく小さい。
従って、この信号のＡＣ成分は２つのカップリングコン
デンサＣACを介して第一前置増幅器段Ａ１の入力端へ供
給される。
【００１４】図２は図１に示したもののようなシステム
の周波数応答を示している。注意すべきことであるが、
高角部周波数ＦVWは時定数１／ＲinＣACによって設定さ
れ、Ｒinは前置増幅器段Ａ１の入力インピーダンスであ
る。カップリングコンデンサＣACを集積化しようとする
試みは、必然的に、小さな容量値となり（例えば、１０
０ｐＦ程度）、従って良好な高周波数応答を維持するた
めに大きな入力インピーダンスＲinを設けることが望ま
しい。然しながら、このことは以下に説明するように問
題を発生する。
の周波数応答を示している。注意すべきことであるが、
高角部周波数ＦVWは時定数１／ＲinＣACによって設定さ
れ、Ｒinは前置増幅器段Ａ１の入力インピーダンスであ
る。カップリングコンデンサＣACを集積化しようとする
試みは、必然的に、小さな容量値となり（例えば、１０
０ｐＦ程度）、従って良好な高周波数応答を維持するた
めに大きな入力インピーダンスＲinを設けることが望ま
しい。然しながら、このことは以下に説明するように問
題を発生する。
【００１５】電力を保存するために、多くのシステム構
成において、書込動作が行なわれている場合に読取ヘッ
ドへのバイアス電流を切断することが望ましい。読取ヘ
ッドへのバイアス電流が回復されると、その結果発生す
る電圧変化の殆どがカップリングコンデンサを介して結
合され、従って増幅器入力は初期的に検知抵抗を横断し
てのＤＣバイアスを表わす電圧差に強制され、それはＡ
Ｃ成分の典型的な大きさよりも著しく大きなものであ
る。従って、入力増幅器はオーバーロードされ、且つ入
力インピーダンスＲinがカップリングコンデンサのＤＣ
成分を放電してしまうまで、オーバーロード条件にクラ
ンプされる。これは比較的長い時間である場合がある。
上述したＲin及びＣACと同一の値の場合には、ＲＣ時定
数は単に約１マイクロ秒であるが、ＶｂｉａｓはＡＣレ
ベルにおいてかなり大きいので、印加したＶｂｉａｓが
増幅器のリニア範囲内に減衰するまで何倍かの時定数を
必要とする場合がある。
成において、書込動作が行なわれている場合に読取ヘッ
ドへのバイアス電流を切断することが望ましい。読取ヘ
ッドへのバイアス電流が回復されると、その結果発生す
る電圧変化の殆どがカップリングコンデンサを介して結
合され、従って増幅器入力は初期的に検知抵抗を横断し
てのＤＣバイアスを表わす電圧差に強制され、それはＡ
Ｃ成分の典型的な大きさよりも著しく大きなものであ
る。従って、入力増幅器はオーバーロードされ、且つ入
力インピーダンスＲinがカップリングコンデンサのＤＣ
成分を放電してしまうまで、オーバーロード条件にクラ
ンプされる。これは比較的長い時間である場合がある。
上述したＲin及びＣACと同一の値の場合には、ＲＣ時定
数は単に約１マイクロ秒であるが、ＶｂｉａｓはＡＣレ
ベルにおいてかなり大きいので、印加したＶｂｉａｓが
増幅器のリニア範囲内に減衰するまで何倍かの時定数を
必要とする場合がある。
【００１６】これらのカップリングコンデンサが外部的
な部品である場合には、それらは０．１μＦ程度に高い
ものとすることが可能であるが、これらをチップ内に集
積化することが極めて望ましく、そのことはそれらの値
を低いものに維持することが望ましい（好適には、約１
００ｐＦ）。それらは、本発明の読取経路増幅を表わす
増幅器の入力段に組込まれる。その増幅器の詳細は特に
重要なものではない。重要なことは、それが比較的高い
入力インピーダンスＲn を有しているということであ
る。低角部周波数が存在している。周波数に関しての出
力Ｄout を見てみると、それは上昇し次いで平坦状とな
り次いで降下する。低角部周波数Ｆｌｏｗｃｏｒｎｅｒ
はＡＣをその回路へ結合させることの可能な最低の周波
数を表している。高角部周波数は周波数の究極的な速度
（Ｆbandwith）を表わしており、即ちそれで動作させる
ことが可能であり且つτ＝１／ＲinＣACによって制限さ
れる最高の周波数である。良好な周波数性能を得るため
に、この時定数を低く維持せねばならず、そのことは、
カップリングコンデンサを小型にすることを望む場合に
は、Ｒinを比較的高いものにせねばならないことを意味
している。その場合の問題は、書込モードにある場合で
あってその増幅器段を遮断状態とし且つヘッド電圧が０
Ｖとなる場合に発生することである。
な部品である場合には、それらは０．１μＦ程度に高い
ものとすることが可能であるが、これらをチップ内に集
積化することが極めて望ましく、そのことはそれらの値
を低いものに維持することが望ましい（好適には、約１
００ｐＦ）。それらは、本発明の読取経路増幅を表わす
増幅器の入力段に組込まれる。その増幅器の詳細は特に
重要なものではない。重要なことは、それが比較的高い
入力インピーダンスＲn を有しているということであ
る。低角部周波数が存在している。周波数に関しての出
力Ｄout を見てみると、それは上昇し次いで平坦状とな
り次いで降下する。低角部周波数Ｆｌｏｗｃｏｒｎｅｒ
はＡＣをその回路へ結合させることの可能な最低の周波
数を表している。高角部周波数は周波数の究極的な速度
（Ｆbandwith）を表わしており、即ちそれで動作させる
ことが可能であり且つτ＝１／ＲinＣACによって制限さ
れる最高の周波数である。良好な周波数性能を得るため
に、この時定数を低く維持せねばならず、そのことは、
カップリングコンデンサを小型にすることを望む場合に
は、Ｒinを比較的高いものにせねばならないことを意味
している。その場合の問題は、書込モードにある場合で
あってその増幅器段を遮断状態とし且つヘッド電圧が０
Ｖとなる場合に発生することである。
【００１７】そのような状態に長い期間の間維持される
と、カップリングコンデンサは完全に放電する。カップ
リングコンデンサはその上に何等電圧を有するものでは
なくなる。そして、読取モードに戻ることが所望される
場合に、迅速に読取モードとなることが所望される。ヘ
ッドを介して電流をポンピングし且つＤＣ電圧を駆動し
て迅速に上昇させるが、コンデンサを横断しての電圧は
瞬間的に変化することはできない。従って、読取要素上
において回復されたバイアス電圧の殆どは増幅器入力端
において表われ、且つ増幅器（かなり大きな利得を有し
ている）はかなり飽和状態に駆動される。増幅器は、Ａ
Ｃカップリングコンデンサがオペアンプの入力電圧差に
よって完全に充電されるまで飽和状態に留まり、それは
非常にゆっくりとしたプロセスである。
と、カップリングコンデンサは完全に放電する。カップ
リングコンデンサはその上に何等電圧を有するものでは
なくなる。そして、読取モードに戻ることが所望される
場合に、迅速に読取モードとなることが所望される。ヘ
ッドを介して電流をポンピングし且つＤＣ電圧を駆動し
て迅速に上昇させるが、コンデンサを横断しての電圧は
瞬間的に変化することはできない。従って、読取要素上
において回復されたバイアス電圧の殆どは増幅器入力端
において表われ、且つ増幅器（かなり大きな利得を有し
ている）はかなり飽和状態に駆動される。増幅器は、Ａ
Ｃカップリングコンデンサがオペアンプの入力電圧差に
よって完全に充電されるまで飽和状態に留まり、それは
非常にゆっくりとしたプロセスである。
【００１８】その結果、しばしば、書込モードから読取
モードへスイッチする場合に大きなグリッチが表われ
る。このグリッチは長い間増幅器出力をロック状態に保
持し、一方増幅器への入力はＡＣ動作電圧範囲内へ減衰
する。然しながら、高いＲinが存在しているのでコンデ
ンサは非常にゆっくりと充電される。
モードへスイッチする場合に大きなグリッチが表われ
る。このグリッチは長い間増幅器出力をロック状態に保
持し、一方増幅器への入力はＡＣ動作電圧範囲内へ減衰
する。然しながら、高いＲinが存在しているのでコンデ
ンサは非常にゆっくりと充電される。
【００１９】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、磁気抵抗検知技術を使用した電圧を検知す
る改良した回路及び方法を提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、磁気抵抗検知技術を使用した電圧を検知す
る改良した回路及び方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明によれば、書込か
ら読取への遷移における長い過渡的状態は、読取増幅器
が活性化される場合に第一増幅器段の入力端を短絡状態
とするために短絡用のスイッチを使用することによって
回避している。このことは、書込みから読取りへの遷移
を高速化させる。更に、パワーダウン条件の後により迅
速に読取モードへ入ることが可能であるので、本回路
は、読取増幅器を瞬間的にアイドル状態とさせるために
その他の電力節約技術を使用することを可能としてい
る。この付加的なスイッチは直列接続ではなく分路接続
されているのでそれは何等ノイズを付加させることはな
い。
ら読取への遷移における長い過渡的状態は、読取増幅器
が活性化される場合に第一増幅器段の入力端を短絡状態
とするために短絡用のスイッチを使用することによって
回避している。このことは、書込みから読取りへの遷移
を高速化させる。更に、パワーダウン条件の後により迅
速に読取モードへ入ることが可能であるので、本回路
は、読取増幅器を瞬間的にアイドル状態とさせるために
その他の電力節約技術を使用することを可能としてい
る。この付加的なスイッチは直列接続ではなく分路接続
されているのでそれは何等ノイズを付加させることはな
い。
【００２１】短絡用スイッチは、書込／読取コマンドに
おける遷移に同期されるパルスによって活性化される。
書込／読取コマンド（Ｗ／Ｒ）は書込・読取ヘッドへ接
続されるばかりではなく、端部からパルスを発生させる
回路へも接続されている。現在好適な実施例において
は、これはワンショット、即ちワンショットマルチバイ
ブレータであり、そのパルス期間は非常に重要なもので
はない。パルス期間は、そうでない場合には必要とされ
る減衰時間よりも極めて小さいものとすることが可能で
ある。現在好適な実施例においては、パルス期間は０．
５マイクロ秒であるが、勿論、これを変化させることが
可能である。書込モードから読取モードとなると、ヘッ
ドへ電力を供給するばかりか（それは１マイクロ秒以下
に行なわれる）、短い期間の間増幅器への入力端を短絡
させる。その後に、増幅器は高インピーダンスとして表
わされ、読取動作を進行させることが可能である。
おける遷移に同期されるパルスによって活性化される。
書込／読取コマンド（Ｗ／Ｒ）は書込・読取ヘッドへ接
続されるばかりではなく、端部からパルスを発生させる
回路へも接続されている。現在好適な実施例において
は、これはワンショット、即ちワンショットマルチバイ
ブレータであり、そのパルス期間は非常に重要なもので
はない。パルス期間は、そうでない場合には必要とされ
る減衰時間よりも極めて小さいものとすることが可能で
ある。現在好適な実施例においては、パルス期間は０．
５マイクロ秒であるが、勿論、これを変化させることが
可能である。書込モードから読取モードとなると、ヘッ
ドへ電力を供給するばかりか（それは１マイクロ秒以下
に行なわれる）、短い期間の間増幅器への入力端を短絡
させる。その後に、増幅器は高インピーダンスとして表
わされ、読取動作を進行させることが可能である。
【００２２】
【発明の実施の形態】以下、特に好適な実施例を参照し
て本発明の種々の新規な特徴について説明する。図３は
本発明を使用することにより長い過渡的状態を回避する
新規なシステムを示している。従来における如く、ある
バイアス電流Ｉheadが読取ヘッド（ここにおいては、抵
抗Ｒheadとして示してある）へ印加され且つヘッド内の
磁気抵抗変動が端子Ｖ＋及びＶ−を横断してＡＣ電圧Ｖ
headを誘起する。このＡＣ成分ＶheadはＶＣ電圧降下Ｉ
headＲheadよりも著しく小さい。従って、この信号のＡ
Ｃ成分は２個のカップリングコンデンサＣACを介して第
一前置増幅器段Ａ１の入力端へ供給される。
て本発明の種々の新規な特徴について説明する。図３は
本発明を使用することにより長い過渡的状態を回避する
新規なシステムを示している。従来における如く、ある
バイアス電流Ｉheadが読取ヘッド（ここにおいては、抵
抗Ｒheadとして示してある）へ印加され且つヘッド内の
磁気抵抗変動が端子Ｖ＋及びＶ−を横断してＡＣ電圧Ｖ
headを誘起する。このＡＣ成分ＶheadはＶＣ電圧降下Ｉ
headＲheadよりも著しく小さい。従って、この信号のＡ
Ｃ成分は２個のカップリングコンデンサＣACを介して第
一前置増幅器段Ａ１の入力端へ供給される。
【００２３】図３の形態において、スイッチングトラン
ジスタＭ１が該増幅器の入力インピーダンスＲinを短絡
させるために付加されている。このトランジスタを駆動
するためにワンショットマルチバイブレータが使用され
ており、このワンショットは、Ｗ／Ｒラインが書込モー
ドから読取モードへのスイッチを表わす遷移を行なう場
合に動作される。例示的な実施例においては、各カップ
リングコンデンサＣACの大きさは例えば１００ｐＦとす
ることが可能である。該増幅器の入力インピーダンスの
大きさは、例えば、興味のある周波数において１０ＫΩ
とすることが可能である。
ジスタＭ１が該増幅器の入力インピーダンスＲinを短絡
させるために付加されている。このトランジスタを駆動
するためにワンショットマルチバイブレータが使用され
ており、このワンショットは、Ｗ／Ｒラインが書込モー
ドから読取モードへのスイッチを表わす遷移を行なう場
合に動作される。例示的な実施例においては、各カップ
リングコンデンサＣACの大きさは例えば１００ｐＦとす
ることが可能である。該増幅器の入力インピーダンスの
大きさは、例えば、興味のある周波数において１０ＫΩ
とすることが可能である。
【００２４】図４は現在好適な実施例においての図３の
前置増幅器及びワンショットの第一段のより詳細な構成
を示している。
前置増幅器及びワンショットの第一段のより詳細な構成
を示している。
【００２５】図５は図４の形態において使用することの
可能な例示的な特定の差動増幅器回路を示している。当
業者にとって明らかな如く、入力インピーダンスは入力
差動対の寸法、それらのエミッタ抵抗の値、及びバイア
ス電流を適宜選択することによって変化させることが可
能である。
可能な例示的な特定の差動増幅器回路を示している。当
業者にとって明らかな如く、入力インピーダンスは入力
差動対の寸法、それらのエミッタ抵抗の値、及びバイア
ス電流を適宜選択することによって変化させることが可
能である。
【００２６】図６Ａ，６Ｂ，６Ｃ，６Ｄは図３又は４の
もののような新規な読取ヘッド前置増幅器を効果的に組
込むことの可能な例示的な駆動ヘッドインターフェース
チップを示す１つの図面の３つの部分である。注意すべ
きことであるが、図４に示した増幅器段ＲＤＯＣは、本
実施例においては、選択したヘッド入力バッファＲＤＩ
０（第一磁気抵抗読取ヘッド用のピンＭＲＨ０Ｎ／Ｐへ
接続されている）又はヘッド入力バッファＲＤＩ１（第
二磁気抵抗読取ヘッド用のピンＭＲＨ１Ｎ／Ｐへ接続さ
れている）の出力によって供給される。このチップは、
更に、２つの書込増幅器ＷＲＤ０及びＷＲＤ１を組込ん
でおり、それらは２個の薄膜書込ヘッド用のピンアウト
（ＴＦＨ１Ｎ／Ｐ及びＴＦＨ２Ｎ／Ｐ）へ接続してい
る。磁気抵抗読取ヘッドに対するバイアスは回路ブロッ
クＲＤＢ０及びＲＤＢ１によって与えられる。これらの
ブロックの動作は、本願出願人に譲渡されている、１９
９４年１２月３０日付で出願した「二方向電流制限用出
力段を有する差動高速誘導性ドライバ（Ｄｉｆｆｅｒｅ
ｎｔｉａｌ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｄｕｃｔｉｖ
ｅ Ｄｒｉｖｅｒ ｗｉｔｈ ａ Ｂｉｄｉｒｅｃｔｉ
ｏｎａｌ Ｃｕｒｒｅｎｔ Ｌｉｍｉｔｉｎｇ Ｏｕｔ
ｐｕｔ Ｓｔａｇｅ）」という名称の特許出願（代理人
ドケット番号９４−Ｓ−９５／ＳＧＳ−０８２）、１９
９４年１２月３０日付で出願した「対称的抵抗性トラン
スデューサバイアス回路及び方法（Ｓｙｍｍｅｔｒｉｃ
ａｌ Ｒｅｓｉｓｔｉｖｅ Ｔｒａｎｓｄｕｃｅｒ Ｂ
ｉａｓｉｎｇ Ｃｉｒｃｕｉｔ ａｎｄ Ｍｅｔｈｏｄ
ｓ）」という名称の特許出願（代理人ドケット番号９４
−ＳＧＳ−１１８／Ｓ−０７９）、１９９４年１２月３
０日付で出願した「出力共通モード範囲の制御用代用負
荷を有する差動増幅器（Ｄｉｆｆｅｒｒｅｎｔｉａｌ
Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｐｒｏｘｙ Ｌｏａｄ
ｆｏｒ Ｃｏｎｔｒｏｌ ｏｆ Ｏｕｔｐｕｔ Ｃｏ
ｍｍｏｎ ＭｏｄｅＲａｎｇｅ）」という名称の米国特
許出願（代理人ドケット番号９４−Ｓ−１１９／ＳＧＳ
−０８０）に更に詳細に記載されている。
もののような新規な読取ヘッド前置増幅器を効果的に組
込むことの可能な例示的な駆動ヘッドインターフェース
チップを示す１つの図面の３つの部分である。注意すべ
きことであるが、図４に示した増幅器段ＲＤＯＣは、本
実施例においては、選択したヘッド入力バッファＲＤＩ
０（第一磁気抵抗読取ヘッド用のピンＭＲＨ０Ｎ／Ｐへ
接続されている）又はヘッド入力バッファＲＤＩ１（第
二磁気抵抗読取ヘッド用のピンＭＲＨ１Ｎ／Ｐへ接続さ
れている）の出力によって供給される。このチップは、
更に、２つの書込増幅器ＷＲＤ０及びＷＲＤ１を組込ん
でおり、それらは２個の薄膜書込ヘッド用のピンアウト
（ＴＦＨ１Ｎ／Ｐ及びＴＦＨ２Ｎ／Ｐ）へ接続してい
る。磁気抵抗読取ヘッドに対するバイアスは回路ブロッ
クＲＤＢ０及びＲＤＢ１によって与えられる。これらの
ブロックの動作は、本願出願人に譲渡されている、１９
９４年１２月３０日付で出願した「二方向電流制限用出
力段を有する差動高速誘導性ドライバ（Ｄｉｆｆｅｒｅ
ｎｔｉａｌ Ｈｉｇｈ Ｓｐｅｅｄ Ｉｎｄｕｃｔｉｖ
ｅ Ｄｒｉｖｅｒ ｗｉｔｈ ａ Ｂｉｄｉｒｅｃｔｉ
ｏｎａｌ Ｃｕｒｒｅｎｔ Ｌｉｍｉｔｉｎｇ Ｏｕｔ
ｐｕｔ Ｓｔａｇｅ）」という名称の特許出願（代理人
ドケット番号９４−Ｓ−９５／ＳＧＳ−０８２）、１９
９４年１２月３０日付で出願した「対称的抵抗性トラン
スデューサバイアス回路及び方法（Ｓｙｍｍｅｔｒｉｃ
ａｌ Ｒｅｓｉｓｔｉｖｅ Ｔｒａｎｓｄｕｃｅｒ Ｂ
ｉａｓｉｎｇ Ｃｉｒｃｕｉｔ ａｎｄ Ｍｅｔｈｏｄ
ｓ）」という名称の特許出願（代理人ドケット番号９４
−ＳＧＳ−１１８／Ｓ−０７９）、１９９４年１２月３
０日付で出願した「出力共通モード範囲の制御用代用負
荷を有する差動増幅器（Ｄｉｆｆｅｒｒｅｎｔｉａｌ
Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ Ｐｒｏｘｙ Ｌｏａｄ
ｆｏｒ Ｃｏｎｔｒｏｌ ｏｆ Ｏｕｔｐｕｔ Ｃｏ
ｍｍｏｎ ＭｏｄｅＲａｎｇｅ）」という名称の米国特
許出願（代理人ドケット番号９４−Ｓ−１１９／ＳＧＳ
−０８０）に更に詳細に記載されている。
【００２７】開示した種類の新規な実施例に基づいて、
少なくとも１個の磁気抵抗検知要素を具備するディスク
駆動装置へインターフェースする集積回路が提供され、
それは、前記磁気抵抗検知要素を横断してバイアス電流
を駆動すべく接続されている電流発生器、差動ＡＣ電圧
信号をあたえるために１個又はそれ以上のカップリング
コンデンサを介して前記磁気抵抗検知要素上にＡＣ電圧
を転送する接続手段、前記差動ＡＣ電圧信号を受取り且
つ増幅すべく接続されている前置増幅器、前記前置増幅
器の入力端において前記差動電圧信号を選択的に短絡状
態とさせるべく接続されている短絡用スイッチ、前記電
流発生器がターンオンする場合に制限された時間の間前
記短絡用スイッチを活性化すべく接続されているロジッ
ク、を有しており、前記電流発生器が最初にターンオン
される場合に前記差動ＡＣ電圧信号上に表われるＤＣ電
圧を前記短絡用スイッチが放電させることを特徴として
いる。
少なくとも１個の磁気抵抗検知要素を具備するディスク
駆動装置へインターフェースする集積回路が提供され、
それは、前記磁気抵抗検知要素を横断してバイアス電流
を駆動すべく接続されている電流発生器、差動ＡＣ電圧
信号をあたえるために１個又はそれ以上のカップリング
コンデンサを介して前記磁気抵抗検知要素上にＡＣ電圧
を転送する接続手段、前記差動ＡＣ電圧信号を受取り且
つ増幅すべく接続されている前置増幅器、前記前置増幅
器の入力端において前記差動電圧信号を選択的に短絡状
態とさせるべく接続されている短絡用スイッチ、前記電
流発生器がターンオンする場合に制限された時間の間前
記短絡用スイッチを活性化すべく接続されているロジッ
ク、を有しており、前記電流発生器が最初にターンオン
される場合に前記差動ＡＣ電圧信号上に表われるＤＣ電
圧を前記短絡用スイッチが放電させることを特徴として
いる。
【００２８】本発明の別の特徴によれば、磁気抵抗検知
要素へ接続可能な集積回路読取増幅器が提供され、それ
は、バイアスされた電流によって少なくとも何等かの書
込条件期間中ではなく読取条件期間中にバイアスされる
磁気抵抗要素からの電圧を受取る第一及び第二接続手
段、前記磁気抵抗検知要素の前記夫々の２つの接続部へ
動作接続されている第一及び第二差動入力接続部を具備
する増幅器段、前記増幅器の入力端のうちの一方と前記
磁気抵抗検知要素の対応する端子との間に電気的に介在
されている少なくとも１個のコンデンサ、前記前置増幅
器段の入力接続部を横断して接続されており且つ完全な
バイアス電流が減少された後に前記磁気抵抗検知要素へ
回復された場合に前記入力接続部を短絡させるべく接続
されている短絡用スイッチ、を有しており、バイアス電
流が回復された場合に前記コンデンサを介してのチャー
ジポンプ動作に起因する前記入力段の飽和が回避される
ことを特徴としている。
要素へ接続可能な集積回路読取増幅器が提供され、それ
は、バイアスされた電流によって少なくとも何等かの書
込条件期間中ではなく読取条件期間中にバイアスされる
磁気抵抗要素からの電圧を受取る第一及び第二接続手
段、前記磁気抵抗検知要素の前記夫々の２つの接続部へ
動作接続されている第一及び第二差動入力接続部を具備
する増幅器段、前記増幅器の入力端のうちの一方と前記
磁気抵抗検知要素の対応する端子との間に電気的に介在
されている少なくとも１個のコンデンサ、前記前置増幅
器段の入力接続部を横断して接続されており且つ完全な
バイアス電流が減少された後に前記磁気抵抗検知要素へ
回復された場合に前記入力接続部を短絡させるべく接続
されている短絡用スイッチ、を有しており、バイアス電
流が回復された場合に前記コンデンサを介してのチャー
ジポンプ動作に起因する前記入力段の飽和が回避される
ことを特徴としている。
【００２９】本発明の別の特徴によれば、少なくとも１
個の磁気抵抗検知要素を具備するディスク駆動装置への
インターフェース用集積回路が提供され、それは、前記
磁気抵抗検知要素を横断してバイアス電流を選択的に駆
動すべく接続されているスイッチ可能電流発生器、差動
ＡＣ電圧信号を与えるために１個又はそれ以上のカップ
リングコンデンサを介して前記磁気抵抗検知装置上にＡ
Ｃ電圧を転送する接続手段、前記差動ＡＣ電圧信号を受
取り且つ増幅すべく接続されている前置増幅器、前記前
置増幅器への入力端において前記差動電圧信号を選択的
に短絡させるべく接続されている短絡用スイッチ、前記
スイッチ可能な電流発生器がスイッチオンされる場合に
制限された時間の間前記短絡用スイッチを活性化すべく
接続されているロジック、を有しており、前記電流発生
器が最初にターンオンされる場合に前記差動ＡＣ電圧信
号上に表われるＤＣ電圧を前記短絡用スイッチが放電さ
せることを特徴とする。
個の磁気抵抗検知要素を具備するディスク駆動装置への
インターフェース用集積回路が提供され、それは、前記
磁気抵抗検知要素を横断してバイアス電流を選択的に駆
動すべく接続されているスイッチ可能電流発生器、差動
ＡＣ電圧信号を与えるために１個又はそれ以上のカップ
リングコンデンサを介して前記磁気抵抗検知装置上にＡ
Ｃ電圧を転送する接続手段、前記差動ＡＣ電圧信号を受
取り且つ増幅すべく接続されている前置増幅器、前記前
置増幅器への入力端において前記差動電圧信号を選択的
に短絡させるべく接続されている短絡用スイッチ、前記
スイッチ可能な電流発生器がスイッチオンされる場合に
制限された時間の間前記短絡用スイッチを活性化すべく
接続されているロジック、を有しており、前記電流発生
器が最初にターンオンされる場合に前記差動ＡＣ電圧信
号上に表われるＤＣ電圧を前記短絡用スイッチが放電さ
せることを特徴とする。
【００３０】本発明の更に別の特徴によれば、磁気抵抗
検知要素からの電圧を検知する方法が提供される。その
方法によれば、（ａ）少なくとも何等かの書込モード期
間中ではなく読取モード期間中に磁気抵抗検知要素へバ
イアス電流を与え、（ｂ）１個又はそれ以上のカップリ
ングコンデンサを介して差動前置増幅器段の差動入力接
続部へ前記磁気抵抗検知要素上の電圧のＡＣ成分を供給
し、（ｃ）電流発生器がスイッチオンする度に制限され
た時間の間前記前置増幅器段の入力端を短絡させる、上
記各ステップを有している。
検知要素からの電圧を検知する方法が提供される。その
方法によれば、（ａ）少なくとも何等かの書込モード期
間中ではなく読取モード期間中に磁気抵抗検知要素へバ
イアス電流を与え、（ｂ）１個又はそれ以上のカップリ
ングコンデンサを介して差動前置増幅器段の差動入力接
続部へ前記磁気抵抗検知要素上の電圧のＡＣ成分を供給
し、（ｃ）電流発生器がスイッチオンする度に制限され
た時間の間前記前置増幅器段の入力端を短絡させる、上
記各ステップを有している。
【００３１】本発明の更に別の特徴によれば、磁気抵抗
検知要素からの電圧を検知する方法が提供され、その方
法は、（ａ）少なくとも何等かの書込モード期間中では
なく読取モード期間中に磁気抵抗検知要素へバイアス電
流を与え、（ｂ）１個又はそれ以上のカップリングコン
デンサを介して差動前置増幅器段の差動入力接続部へ磁
気抵抗検知要素上の電圧のＡＣ成分を供給し、（ｃ）電
流発生器がスイッチオンする度に制限された時間の間前
置増幅器段の入力端を短絡させる、上記各ステップを有
している。
検知要素からの電圧を検知する方法が提供され、その方
法は、（ａ）少なくとも何等かの書込モード期間中では
なく読取モード期間中に磁気抵抗検知要素へバイアス電
流を与え、（ｂ）１個又はそれ以上のカップリングコン
デンサを介して差動前置増幅器段の差動入力接続部へ磁
気抵抗検知要素上の電圧のＡＣ成分を供給し、（ｃ）電
流発生器がスイッチオンする度に制限された時間の間前
置増幅器段の入力端を短絡させる、上記各ステップを有
している。
【００３２】本発明の更に別の特徴によれば、ディスク
駆動装置へインターフェースする集積回路が提供され、
それは、１個又はそれ以上の書込ヘッド用第一外部接続
部、１個又はそれ以上の磁気抵抗読取用第二外部接続
部、前記第二外部接続部へバイアス電流を供給し且つ前
記第二外部接続部上で受取ったＡＣ電圧を増幅する読取
インターフェース回路、前記第三外部接続上で受取った
信号にしたがって前記第二外部接続部を駆動する書込増
幅器回路、を有しており、前記読取インターフェース回
路が、前記磁気抵抗検知要素を横断してバイアス電流を
駆動すべく接続されている電流発生器、差動ＡＣ電圧信
号を与えるために１個又はそれ以上のカップリングコン
デンサを介して前記磁気抵抗検知要素上のＡＣ電圧を転
送させる接続手段、前記差動ＡＣ電圧信号を受取り且つ
増幅すべく接続されている前置増幅器、前記増幅器への
入力端において前記差動電圧信号を選択的に短絡させる
べく接続されている短絡用スイッチ、前記電流発生器が
ターンオンする場合に制限された時間の間前記短絡用ス
イッチを活性化すべく接続されているロジック、を有し
ており、前記電流発生器が最初にターンオンされる場合
に、前記短絡用スイッチが前記差動ＡＣ電圧信号上に表
われるＤＣ電圧を放電させることを特徴とする。
駆動装置へインターフェースする集積回路が提供され、
それは、１個又はそれ以上の書込ヘッド用第一外部接続
部、１個又はそれ以上の磁気抵抗読取用第二外部接続
部、前記第二外部接続部へバイアス電流を供給し且つ前
記第二外部接続部上で受取ったＡＣ電圧を増幅する読取
インターフェース回路、前記第三外部接続上で受取った
信号にしたがって前記第二外部接続部を駆動する書込増
幅器回路、を有しており、前記読取インターフェース回
路が、前記磁気抵抗検知要素を横断してバイアス電流を
駆動すべく接続されている電流発生器、差動ＡＣ電圧信
号を与えるために１個又はそれ以上のカップリングコン
デンサを介して前記磁気抵抗検知要素上のＡＣ電圧を転
送させる接続手段、前記差動ＡＣ電圧信号を受取り且つ
増幅すべく接続されている前置増幅器、前記増幅器への
入力端において前記差動電圧信号を選択的に短絡させる
べく接続されている短絡用スイッチ、前記電流発生器が
ターンオンする場合に制限された時間の間前記短絡用ス
イッチを活性化すべく接続されているロジック、を有し
ており、前記電流発生器が最初にターンオンされる場合
に、前記短絡用スイッチが前記差動ＡＣ電圧信号上に表
われるＤＣ電圧を放電させることを特徴とする。
【００３３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、パワーダウン即ち遮断期間中に、ＭＲヘッ
ド上のバイアス電流を完全に０へ減少させることは望ま
しいことではあるが、必ずしも必要なことではない。更
に、本発明は、磁気抵抗テープ駆動前置増幅器へインタ
ーフェースする場合にも適用することが可能である。更
に、パワーダウン条件の後に迅速に読取モードへ入る能
力は多くの態様で有用なものである。例えば、本回路
は、読取増幅器を瞬間的にアイドル状態とさせるための
その他の電力節約技術を使用することを可能とする。こ
のことは電力を節約するためのより積極的な過渡的スリ
ープとすることを可能とし、従って低電力適用において
のより強力な読取増幅器構成（例えば、より高いデータ
レート及び／又は低ノイズ）とすることを可能とする。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、パワーダウン即ち遮断期間中に、ＭＲヘッ
ド上のバイアス電流を完全に０へ減少させることは望ま
しいことではあるが、必ずしも必要なことではない。更
に、本発明は、磁気抵抗テープ駆動前置増幅器へインタ
ーフェースする場合にも適用することが可能である。更
に、パワーダウン条件の後に迅速に読取モードへ入る能
力は多くの態様で有用なものである。例えば、本回路
は、読取増幅器を瞬間的にアイドル状態とさせるための
その他の電力節約技術を使用することを可能とする。こ
のことは電力を節約するためのより積極的な過渡的スリ
ープとすることを可能とし、従って低電力適用において
のより強力な読取増幅器構成（例えば、より高いデータ
レート及び／又は低ノイズ）とすることを可能とする。
【図１】 読取ヘッド前置増幅器に対する従来の信号出
力接続状態を示した概略図。
力接続状態を示した概略図。
【図２】 図１に示したようなシステムの周波数応答を
示した概略図。
示した概略図。
【図３】 図１の回路の問題を解消した本発明の一実施
例に基づいて構成された読取ヘッド前置増幅器を示した
概略図。
例に基づいて構成された読取ヘッド前置増幅器を示した
概略図。
【図４】 現在好適な実施例において図３の第一段前置
増幅器及びワンショットマルチバイブレータのより詳細
な構成を示した概略図。
増幅器及びワンショットマルチバイブレータのより詳細
な構成を示した概略図。
【図５】 図４の形態において使用することの可能な例
示的な特定の差動増幅器回路を示した概略図。
示的な特定の差動増幅器回路を示した概略図。
【図６Ａ】 図３のような読取ヘッド前置増幅器を効果
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
【図６Ｂ】 図３のような読取ヘッド前置増幅器を効果
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
【図６Ｃ】 図３のような読取ヘッド前置増幅器を効果
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
【図６Ｄ】 図３のような読取ヘッド前置増幅器を効果
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
的に組込んだ例示的な駆動ヘッドインターフェースチッ
プの一部を示した部分的概略図。
Ｉhead バイアス電流 Ｒhead 読取ヘッド等価抵抗 Ｖ＋，Ｖ− 端子 Ｖhead ＡＣ電圧 ＣAC カップリングコンデンサ Ｍ１ スイッチングトランジスタ ＯＳ ワンショットマルチバイブレータ Ｒin 入力インピーダンス Ａ１ 第一前置増幅器段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット ダブリュ． カメロン アメリカ合衆国， カリフォルニア 95036， ミルピタス， クリアー レイ ク ドライブ 1721 (72)発明者 アクセル エイ． ドゥ ラ スージョル アメリカ合衆国， カリフォルニア， 95066， スコッツ バレイ， アップル バレイ ロード 32
Claims (26)
- 【請求項１】 少なくとも１個の磁気抵抗検知要素を具
備するディスク駆動装置とインターフェースする集積回
路において、 前記磁気抵抗検知要素を横断してバイアス電流を駆動す
べく接続されている電流発生器、 差動ＡＣ電圧信号を与えるために１個又はそれ以上のカ
ップリングコンデンサを介して前記磁気抵抗検知要素上
にＡＣ電圧を転送する接続手段、 前記差動ＡＣ電圧信号を受取り且つ増幅すべく接続され
ている前置増幅器、 前記前置増幅器への入力端において前記差動電圧信号を
選択的に短絡させるべく接続されている短絡用スイッ
チ、 前記電流発生器がターンオンする場合に制限された時間
の間前記短絡用スイッチを活性化させるべく接続されて
いるロジック、を有しており、前記電流発生器が最初に
ターンオンされると前記短絡用スイッチが前記差動ＡＣ
電圧信号上に表われるＤＣ電圧を放電させることを特徴
とする集積回路。 - 【請求項２】 請求項１において、前記短絡用スイッチ
が単一の電界効果トランジスタから構成されていること
を特徴とする集積回路。 - 【請求項３】 請求項１において、前記前置増幅器が３
０００Ω以上の入力インピーダンスを有することを特徴
とする集積回路。 - 【請求項４】 請求項１において、前記前置増幅器が１
００００Ω以上の入力インピーダンスを有することを特
徴とする集積回路。 - 【請求項５】 請求項１において、前記ロジックが書込
モードを表わす状態から読取モードを表わす状態へ読取
／書込モード選択ライン上での遷移によって活性化され
るべく接続されているワンショットから構成されている
ことを特徴とする集積回路。 - 【請求項６】 請求項１において、前記差動入力信号の
各接続端に介在して前記カップリングコンデンサのうち
の１つが設けられていることを特徴とする集積回路。 - 【請求項７】 磁気抵抗検知要素へ接続可能な集積回路
読取増幅器において、 バイアスされた電流によって少なくとも何等かの条件の
期間中ではなく読取期間中にバイアスされる磁気抵抗要
素からの電圧を受取る第一及び第二接続部、 前記磁気抵抗検知要素の夫々の２つの接続部へ動作接続
されている第一及び第二差動入力接続部を具備する増幅
器段、 前記増幅器の前記入力端のうちの一方と前記磁気抵抗検
知要素の対応する端子との間に電気的に介在された少な
くとも１個のコンデンサ、 前記増幅器段の入力接続部を横断して接続されており完
全なバイアス電流が減少された後に前記磁気抵抗検知要
素に対して回復された場合に前記入力接続部を短絡させ
るべく接続されている短絡用スイッチ、を有しており、
バイアス電流が回復された場合に前記コンデンサを介し
てのチャージポンプ動作に起因して前記入力段の飽和が
回避されることを特徴とする集積回路。 - 【請求項８】 請求項７において、前記短絡用スイッチ
が単一の電界効果トランジスタから構成されていること
を特徴とする集積回路。 - 【請求項９】 請求項７において、前記増幅器が３００
０Ω以上の入力インピーダンスを有することを特徴とす
る集積回路。 - 【請求項１０】 請求項７において、前記増幅器が１０
０００Ω以上の入力インピーダンスを有することを特徴
とする集積回路。 - 【請求項１１】 請求項７において、前記ロジックが、
書込モードを表わす状態から読取モードを表わす状態へ
読取／書込モード選択ライン上での遷移によって活性化
されるべく接続されているワンショットから構成されて
いることを特徴とする集積回路。 - 【請求項１２】 請求項７において、前記カップリング
コンデンサの１つが前記差動入力信号の各接続部におい
て介在されていることを特徴とする集積回路。 - 【請求項１３】 少なくとも１個の磁気抵抗検知要素を
具備するディスク駆動装置に対するインターフェース用
の集積回路において、 前記磁気抵抗検知要素を横断してバイアス電流を選択的
に駆動すべく接続されているスイッチ可能な電流発生
器、 差動ＡＣ電圧信号を与えるために１個又はそれ以上のカ
ップリングコンデンサを介して前記磁気抵抗検知要素上
のＡＣ電圧を転送する接続手段、 前記差動ＡＣ電圧信号を受取り且つ増幅すべく接続され
ている前置増幅器、 前記前置増幅器への入力端において前記差動電圧信号を
選択的に短絡状態とすべく接続されている短絡用スイッ
チ、 前記スイッチ可能な電流発生器がスイッチオンされると
制限された時間の間前記短絡用スイッチを活性化すべく
接続されているロジック、を有しており、前記電流発生
器が最初にターンオンされると前記短絡用スイッチが前
記差動ＡＣ電圧信号上に表われるＤＣ電圧を放電させる
ことを特徴とする集積回路。 - 【請求項１４】 請求項１３において、前記短絡用スイ
ッチが単一の電界効果トランジスタから構成されている
ことを特徴とする集積回路。 - 【請求項１５】 請求項１３において、前記前置増幅器
が３０００Ωを超える入力インピーダンスを有している
ことを特徴とする集積回路。 - 【請求項１６】 請求項１３において、前記前置増幅器
は１００００Ω以上の入力インピーダンスを有すること
を特徴とする集積回路。 - 【請求項１７】 請求項１３において、前記ロジックが
書込モードを表わす状態から読取モードを表わす状態へ
読取／書込モード選択ライン上を遷移によって活性化さ
れるべく接続されているワンショットから形成されてい
ることを特徴とする集積回路。 - 【請求項１８】 請求項１３において、前記カップリン
グコンデンサのうちの１つが前記差動入力信号の各接続
部に介在されていることを特徴とする集積回路。 - 【請求項１９】 磁気抵抗検知要素からの電圧を検知す
る方法において、 （ａ）少なくとも何等かの書込モード期間中ではなく読
取モード期間中に前記磁気抵抗検知要素へバイアス電流
を与え、 （ｂ）前記磁気抵抗検知要素上の電圧のＡＣ成分を１個
又はそれ以上のカップリングコンデンサを介して差動前
置増幅器段の差動入力接続部へ結合させ、 （ｃ）前記電流発生器がスイッチオンする度に制限した
時間の間前記前置増幅器段の入力端を短絡させる、上記
各ステップを有することを特徴とする方法。 - 【請求項２０】 磁気抵抗検知要素からの電圧を検知す
る方法において、 （ａ）少なくとも何等かの書込モード期間中ではなく読
取モード期間中に前記磁気抵抗検知要素へバイアス電流
を与え、 （ｂ）前記磁気抵抗検知要素上の電圧のＡＣ成分を１個
又はそれ以上のカップリングコンデンサを介して差動前
置増幅器段の差動入力接続部へ結合させ、 （ｃ）電流発生器がスイッチオンする度に制限した時間
の間前記前置増幅器段の入力端を短絡させる、上記各ス
テップを有することを特徴とする方法。 - 【請求項２１】 ディスク駆動装置へインターフェース
する集積回路において、 １個又はそれ以上の書込ヘッドに対する第一外部接続部
が設けられており、 １個又はそれ以上の磁気抵抗読取ヘッドに対する第二外
部接続部が設けられており、 前記第二外部接続部へバイアス電流を供給し且つ前記第
二外部接続部上で受取られるＡＣ電圧を増幅する読取イ
ンターフェース回路が設けられており、 前記第三外部接続部上で受取った信号にしたがって前記
第二外部接続部を駆動する書込増幅器回路が設けられて
おり、 前記読取インターフェース回路が、前記磁気抵抗検知要
素を横断してバイアス電流を駆動すべく接続されている
電流発生器と、差動ＡＣ電圧信号を与えるために１個又
はそれ以上のカップリングコンデンサを介して前記磁気
抵抗検知要素上のＡＣ電圧を転送する接続手段と、前記
差動ＡＣ電圧信号を受取り且つ増幅すべく接続されてい
る前置増幅器と、前記前置増幅器への入力端において前
記差動電圧信号を選択的に短絡させるべく接続されてい
る短絡用スイッチと、前記電流発生器がターンオンする
場合に制限された時間の間前記短絡用スイッチを活性化
すべく接続されているロジックとを有しており、前記電
流発生器が最初にターンオンされる場合に前記差動ＡＣ
電圧信号上に表われるＤＣ電圧を前記短絡用スイッチが
放電させることを特徴とする集積回路。 - 【請求項２２】 請求項２１において、前記短絡用スイ
ッチが単一の電界効果トランジスタから構成されている
ことを特徴とする集積回路。 - 【請求項２３】 請求項２１において、前記前置増幅器
が３０００Ω以上の入力インピーダンスを有することを
特徴とする集積回路。 - 【請求項２４】 請求項２１において、前記前置増幅器
が１００００Ω以上の入力インピーダンスを有すること
を特徴とする集積回路。 - 【請求項２５】 請求項２１において、前記ロジック
が、書込モードを表わす状態から読取モードを表わす状
態へ読取／書込モード選択ライン上においての遷移によ
って活性化されるべく接続されているワンショットから
構成されていることを特徴とする集積回路。 - 【請求項２６】 請求項２１において、前記カップリン
グコンデンサのうちの１つが前記差動入力信号の各接続
部において介在されていることを特徴とする集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US366561 | 1994-12-30 | ||
| US08/366,561 US6172548B1 (en) | 1994-12-30 | 1994-12-30 | Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08235510A true JPH08235510A (ja) | 1996-09-13 |
Family
ID=23443548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7341080A Pending JPH08235510A (ja) | 1994-12-30 | 1995-12-27 | スイッチさせるｄｃバイアスを必要とする多重化トランスデューサに使用する過渡的時間を減少させたａｃ入力段 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6172548B1 (ja) |
| EP (1) | EP0720152B1 (ja) |
| JP (1) | JPH08235510A (ja) |
| DE (1) | DE69529968T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1052832A1 (en) * | 1999-05-14 | 2000-11-15 | STMicroelectronics S.r.l. | Receiving section of a telephone |
| US6404578B1 (en) | 1999-09-28 | 2002-06-11 | Koninklijke Philips Electronics N.V. | Circuit for reduction and optimization of write-to-read settling times in magnetic medium storage devices |
| US6424480B1 (en) * | 1999-09-28 | 2002-07-23 | Koninklijke Philips Electronics N.V. | Magnetic medium storage apparatus with read channel having a programmable write-to-read suppression |
| US6621649B1 (en) * | 2000-11-10 | 2003-09-16 | Texas Instruments Incorporated | Write-to-read switching improvement for differential preamplifier circuits in hard disk drive systems |
| CN100341068C (zh) * | 2004-07-01 | 2007-10-03 | 威盛电子股份有限公司 | 光学读取头取样介面系统 |
| CN1328726C (zh) * | 2004-07-12 | 2007-07-25 | 威盛电子股份有限公司 | 光学读取头取样介面系统 |
| US20070279808A1 (en) * | 2006-05-31 | 2007-12-06 | Iben Icko E T | Sensing mechanism for reading magnetic storage medium |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633344A (en) | 1985-05-28 | 1986-12-30 | Eastman Kodak Company | Unambiguously tracking a data track in response to signals derived from the track data itself |
| US4878140A (en) | 1988-06-21 | 1989-10-31 | Hewlett-Packard Company | Magneto-resistive sensor with opposing currents for reading perpendicularly recorded media |
| IT1231388B (it) | 1989-08-25 | 1991-12-02 | Sgs Thomson Microelectronics | Convertitore di segnali elettrici analogici sbilanciati in segnali tutto-differenziali |
| JP2595806B2 (ja) | 1990-11-13 | 1997-04-02 | 日本電気株式会社 | 磁気ディスク装置のリード・ライトアンプ回路 |
| US5332931A (en) | 1991-06-24 | 1994-07-26 | Harris Corporation | High speed differential comparator |
| JP3071256B2 (ja) * | 1991-09-18 | 2000-07-31 | ローム株式会社 | 増幅回路 |
| CN1027564C (zh) | 1992-05-16 | 1995-02-01 | 丘雪明 | 电容耦合的隔离式放大器 |
| US5424678A (en) * | 1994-02-02 | 1995-06-13 | Apple Computer, Inc. | Muting of computer sound system during power cycling |
-
1994
- 1994-12-30 US US08/366,561 patent/US6172548B1/en not_active Expired - Lifetime
-
1995
- 1995-12-22 EP EP95309394A patent/EP0720152B1/en not_active Expired - Lifetime
- 1995-12-22 DE DE69529968T patent/DE69529968T2/de not_active Expired - Fee Related
- 1995-12-27 JP JP7341080A patent/JPH08235510A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0720152A2 (en) | 1996-07-03 |
| EP0720152B1 (en) | 2003-03-19 |
| DE69529968D1 (de) | 2003-04-24 |
| US6172548B1 (en) | 2001-01-09 |
| DE69529968T2 (de) | 2004-02-12 |
| EP0720152A3 (en) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US7206155B2 (en) | High-speed, low power preamplifier write driver | |
| JPH08235510A (ja) | スイッチさせるｄｃバイアスを必要とする多重化トランスデューサに使用する過渡的時間を減少させたａｃ入力段 | |
| KR100635414B1 (ko) | 하드 디스크 드라이브 및 그 기록 헤드를 구동하기 위한 집적 회로 | |
| US6259305B1 (en) | Method and apparatus to drive the coil of a magnetic write head | |
| US6014281A (en) | Using a read element and a read/write coupling path to detect write-safe conditions | |
| EP0720150B1 (en) | Symmetrical resistive transducer biasing circuit and methods | |
| US7251091B2 (en) | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough | |
| JP3942470B2 (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| US6512649B1 (en) | Method for differentially writing to a memory disk | |
| US6452455B2 (en) | Capacitor bias recovery methodology | |
| US7564638B2 (en) | Preamplifier circuit and method for a disk drive device | |
| US6696896B2 (en) | Method for implementing high frequency programmable poles and zeros in disk drive preamplifiers | |
| US7839592B2 (en) | Magnetic head driving circuit with protection function | |
| US20030151839A1 (en) | Magnetic disk drive | |
| US6282044B1 (en) | 8V ring clamp circuit | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| US5917370A (en) | Split load resistor for wideband preamplifier for magneto-resistive head | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| US6473256B2 (en) | Method and apparatus for a 200 NS write to read switch time circuit | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JP2007042276A (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| JP2003178401A (ja) | 磁気ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |