JPH08234236A - Production of liquid crystal display substrate - Google Patents

Production of liquid crystal display substrate

Info

Publication number
JPH08234236A
JPH08234236A JP3998495A JP3998495A JPH08234236A JP H08234236 A JPH08234236 A JP H08234236A JP 3998495 A JP3998495 A JP 3998495A JP 3998495 A JP3998495 A JP 3998495A JP H08234236 A JPH08234236 A JP H08234236A
Authority
JP
Japan
Prior art keywords
film
pixel electrode
liquid crystal
protective film
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3998495A
Other languages
Japanese (ja)
Inventor
Minoru Hiroshima
實 廣島
Takashi Isoda
高志 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP3998495A priority Critical patent/JPH08234236A/en
Publication of JPH08234236A publication Critical patent/JPH08234236A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To prevent the occurrence of dot defects by forming by a protective film to cover semiconductor switching elements and pixel electrodes formed on a transparent substrate, then forming apertures for exposing a part of the contours of the pixel electrodes in this protective film. CONSTITUTION: The semiconductor switching elements and the pixel electrodes ITO 1 are formed on the liquid crystal side surface of the one transparent substrate SUB 1 of the transparent substrates arranged to face each other via liquid crystal. The protective film PSV 1 to cover these semiconductor switching elements and the pixel electrodes ITO 1 is formed. In the protective film PSV 1, after its formation, the slit openings SH to expose a part of the contours of the pixel electrodes ITO are formed. Conductive foreign matters adhered between the pixel electrodes ITO 1 and wiring layers (scanning signal lines or video signal lines DL) adjacent thereto are removed. As the result, even if the foreign matters consisting of the semiconductors made to remain at the time of forming the semiconductor switching elements are deposited, the removal of such foreign matters is made possible and the normal driving of the pixel electrodes is assured. The occurrence of the dot defects is thus prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示基板の製造方
法に係り、いわゆるアクティブマトリックス方式の液晶
表示基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display substrate, and more particularly to a method of manufacturing a so-called active matrix type liquid crystal display substrate.

【0002】[0002]

【従来の技術】たとえばアクティブ・マトリックス型の
液晶表示基板は、液晶を介して互いに対向配置される透
明ガラス基板のそれぞれの液晶側の面に種々の材料を積
層させることによって、マトリックス状に配置された各
画素およびこれら各画素を動作させる電子回路が組み込
まれて構成されている。
2. Description of the Related Art For example, an active matrix type liquid crystal display substrate is arranged in a matrix by laminating various materials on respective liquid crystal side surfaces of transparent glass substrates which are arranged to face each other with a liquid crystal interposed therebetween. Each pixel and an electronic circuit for operating each pixel are incorporated.

【0003】そして、このような液晶表示基板を製造す
る場合には、各透明ガラス基板を、それらの表面にそれ
ぞれ所定のパターンからなる異なる材料層を順次積層さ
せた後に対向配置させ、それらの間に液晶を封入するよ
うにしている。
In the case of manufacturing such a liquid crystal display substrate, the transparent glass substrates are sequentially laminated with different material layers each having a predetermined pattern on their surfaces, and then they are arranged to face each other. The liquid crystal is sealed in.

【0004】また、この場合におけるそれぞれのパター
ンからなる各材料層は、いわゆるフォトリソグラフィ技
術を用いることによって形成し、これにより微細に加工
された画素および電子回路が形成されるようになってい
る。
Further, in this case, each material layer consisting of each pattern is formed by using a so-called photolithography technique, whereby finely processed pixels and electronic circuits are formed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うにして製造される液晶表示基板は、上述したような所
定パターンの種々の材料層を順次積層させていく過程に
おいて、パターンどおりに除去されない材料(通常は異
物と称する)が往々にして残存してしまうことを免れ得
なかった。
However, in the liquid crystal display substrate manufactured in this way, in the process of sequentially laminating various material layers having a predetermined pattern as described above, the material which is not removed in accordance with the pattern ( It is unavoidable that the foreign matter (usually called foreign matter) often remains.

【0006】このような異物が導電性のものである場
合、最終的に形成された電子回路をショートさせてしま
うという弊害をもたらすことになる。
If such a foreign substance is electrically conductive, it has a harmful effect of short-circuiting the finally formed electronic circuit.

【0007】この場合、画素電極とこの画素電極に隣接
して配置される配線層との間におけるショートが比較的
に多く、これにより、画素電極が正常に駆動しなくなる
といういわゆる点欠陥を発生せしめていた。
In this case, there are relatively many short circuits between the pixel electrode and the wiring layer arranged adjacent to this pixel electrode, which causes a so-called point defect that the pixel electrode does not operate normally. Was there.

【0008】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、いわゆる点欠陥の発生を
防ぐことのできる液晶表示基板の製造方法を提供するこ
とにある。
The present invention has been made under these circumstances, and an object thereof is to provide a method of manufacturing a liquid crystal display substrate capable of preventing the occurrence of so-called point defects.

【0009】[0009]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0010】手段1.液晶を介して互いに対向配置され
る各透明基板のうち一方の透明基板の液晶側の面に少な
くとも半導体スイッチング素子と画素電極とが形成さ
れ、これら半導体スイッチング素子および画素電極を覆
って保護膜が形成されている液晶表示基板の製造方法に
おいて、前記保護膜の形成後にて、この保護膜に前記画
素電極の少なくとも輪郭の一部を露呈させる開口を形成
する工程が含まれることを特徴とするものである。
Means 1. At least a semiconductor switching element and a pixel electrode are formed on a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and a protective film is formed to cover the semiconductor switching element and the pixel electrode. In the method for manufacturing a liquid crystal display substrate as described above, after forming the protective film, a step of forming an opening for exposing at least a part of the contour of the pixel electrode in the protective film is included. is there.

【0011】手段2.液晶を介して互いに対向配置され
る各透明基板のうち一方の透明基板の液晶側の面に少な
くとも半導体スイッチング素子と画素電極とが形成さ
れ、これら半導体スイッチング素子および画素電極を覆
って保護膜が形成されているものであって、前記画素電
極は絶縁膜上に形成されている液晶表示基板の製造方法
において、前記保護膜の形成後にて、この保護膜に前記
画素電極をその輪郭の外方にて囲む線上の少なくとも一
部にスリット状開口を前記絶縁膜にまで至って形成する
工程が含まれることを特徴とするものである。
Means 2. At least a semiconductor switching element and a pixel electrode are formed on a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and a protective film is formed to cover the semiconductor switching element and the pixel electrode. In the method for manufacturing a liquid crystal display substrate, wherein the pixel electrode is formed on an insulating film, the pixel electrode is formed on the protective film outside the contour after the protective film is formed. The method is characterized by including a step of forming a slit-shaped opening reaching at least the insulating film in at least a part of a line surrounded by.

【0012】手段3.液晶を介して互いに対向配置され
る各透明基板のうち一方の透明基板の液晶側の面に少な
くとも半導体スイッチング素子と画素電極とが形成さ
れ、これら半導体スイッチング素子および画素電極を覆
って保護膜が形成されている液晶表示基板の製造方法に
おいて、前記保護膜の形成後にて、この保護膜に前記画
素電極をその輪郭をも含んで露呈させる開口を形成する
工程が含まれることを特徴とするものである。
Means 3. At least a semiconductor switching element and a pixel electrode are formed on a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and a protective film is formed to cover the semiconductor switching element and the pixel electrode. In the method for manufacturing a liquid crystal display substrate described above, after forming the protective film, a step of forming an opening for exposing the pixel electrode including the contour thereof in the protective film is included. is there.

【0013】手段4.手段1ないし3のうちいずれかの
構成において、画素電極に隣接されて信号線が形成され
ているものであって、保護膜に形成された開口内に該画
素電極と信号線との間に導電性の異物が存在している場
合、該開口を通して照射するレーザ光によって前記異物
を焼却する工程を含むことを特徴とするものである。
Means 4. In any one of means 1 to 3, the signal line is formed adjacent to the pixel electrode, and the signal line is electrically connected between the pixel electrode and the signal line in the opening formed in the protective film. When a foreign substance having a sexuality is present, a step of incinerating the foreign substance with a laser beam applied through the opening is included.

【0014】[0014]

【作用】手段1に示した構成によれば、画素電極とこの
画素電極に隣接して配置された配線層との間を接続する
ように、半導体スイッチング素子の形成の際に残存され
た半導体からなる異物が被着されていたとしても、保護
膜に開口を形成することによって該異物が除去されるこ
とになる。
According to the structure described in the means 1, the semiconductor remaining at the time of forming the semiconductor switching element is connected so as to connect the pixel electrode and the wiring layer arranged adjacent to the pixel electrode. Even if the foreign matter is adhered, the foreign matter is removed by forming the opening in the protective film.

【0015】保護膜の開口形成手段(たとえばエッチン
グ)によって該異物も同時に除去されてしまうからであ
る。
This is because the foreign matter is also removed at the same time by the opening forming means (for example, etching) of the protective film.

【0016】この場合、保護膜に形成する開口は、画素
電極の輪郭を全て露呈させるように形成することが好ま
しいが、必ずしもこのようにする必要がないのはもちろ
んである。経験則から最もショートの起こり易い部分に
限定してもよく、また、画素電極それ自体が他の配線層
と接続されている個所も存在するからである。
In this case, the opening formed in the protective film is preferably formed so as to expose the entire contour of the pixel electrode, but it is not always necessary to do so. This is because, as a rule of thumb, it may be limited to the portion where the short circuit is most likely to occur, and there is also a portion where the pixel electrode itself is connected to another wiring layer.

【0017】このように異物を除去できることによっ
て、画素電極は正常に駆動できるようになり、いわゆる
点欠陥の発生を防止できるようになる。
Since the foreign matter can be removed in this manner, the pixel electrode can be normally driven, and so-called point defects can be prevented from occurring.

【0018】手段2に示した構成によれば、特に、画素
電極が絶縁膜上に形成されている場合において、手段1
に示したと同様の効果が得られるようになるものであ
る。
According to the structure of the means 2, the means 1 is particularly preferable when the pixel electrode is formed on the insulating film.
The same effect as that shown in can be obtained.

【0019】画素電極が絶縁膜上に形成されている場
合、手段1に示す構成をそのまま実施すると前記絶縁膜
をも除去されて画素電極の周辺部がオーバハングされた
状態になってしまう。
When the pixel electrode is formed on the insulating film, if the structure shown in the means 1 is carried out as it is, the insulating film is also removed and the peripheral portion of the pixel electrode is overhung.

【0020】このため、保護膜に形成するスリット状開
口は、画素電極をその輪郭の外方にて囲む線上の少なく
とも一部に形成するようにして上記弊害を回避するよう
にしている。
Therefore, the slit-like opening formed in the protective film is formed at least on a part of the line surrounding the pixel electrode outside the contour so as to avoid the above-mentioned adverse effect.

【0021】手段3に示した構成によれば、手段1に示
した構成と同様の効果が得られると同時に、画素電極形
成領域における透過率を向上させることができる効果を
もたらすことができるようになる。
According to the structure shown in the means 3, the same effect as the structure shown in the means 1 can be obtained, and at the same time, the effect that the transmittance in the pixel electrode forming region can be improved can be obtained. Become.

【0022】手段4に示した構成によれば、半導体以外
の異物からなる導電体が画素電極とこの画素電極に隣接
して配置された配線層との間を接続するように付着され
ていた場合に、特に保護膜の除去の工程を経ることな
く、そのままレーザ光を用いて焼却除去できるようにな
る。
According to the structure described in the means 4, when the conductor made of a foreign substance other than the semiconductor is attached so as to connect between the pixel electrode and the wiring layer arranged adjacent to the pixel electrode. In addition, it is possible to incinerate and remove the laser beam as it is without performing the step of removing the protective film.

【0023】[0023]

【実施例】本発明の目的および特徴は図面を参照した以
下の説明から明らかとなるであろう。
The objects and features of the present invention will become apparent from the following description with reference to the drawings.

【0024】実施例1. 《アクティブ・マトリックス液晶表示装置》以下、アク
ティブ・マトリックス方式のカラー液晶表示装置にこの
発明を適用した実施例を説明する。なお、以下で説明す
る図面で、同一機能を有するものは同一符号を付け、そ
の繰返しの説明は省略する。
Example 1. << Active Matrix Liquid Crystal Display Device >> An embodiment in which the present invention is applied to an active matrix type color liquid crystal display device will be described below. In the drawings described below, components having the same function are designated by the same reference numeral, and repeated description thereof will be omitted.

【0025】《液晶表示モジュールの全体構成》図5
は、液晶表示モジュールMDLの各構成部品を表す分解
斜視図である。
<< Overall Structure of Liquid Crystal Display Module >> FIG.
FIG. 4 is an exploded perspective view showing each component of the liquid crystal display module MDL.

【0026】SHDは金属板からなる枠状のシールドケ
ース(メタルフレーム)、LCWはその表示窓、PNL
は液晶表示パネル、SPBは光拡散板、MFRは中間フ
レーム、BLはバックライト、BLSはバックライト支
持体、LCAは下側ケースであり、図に示すような上下
の配置関係で各部材が積み重ねられてモジュールMDL
が組み立てられる。
SHD is a frame-shaped shield case (metal frame) made of a metal plate, LCW is its display window, PNL.
Is a liquid crystal display panel, SPB is a light diffusing plate, MFR is an intermediate frame, BL is a backlight, BLS is a backlight support, and LCA is a lower case. Each member is stacked in a vertical arrangement as shown in the figure. Is a module MDL
Is assembled.

【0027】モジュールMDLは、シールドケースSH
Dに設けられた爪CLとフックFKによって全体が固定
されるようになっている。
The module MDL is a shield case SH.
The whole is fixed by the claw CL and the hook FK provided on D.

【0028】中間フレームMFRは表示窓LCWに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板SPB、バックライト支持体BLS並びに
各種回路部品の形状や厚みに応じた凹凸や放熱用の開口
が設けられている。
The intermediate frame MFR is formed in a frame shape so that an opening corresponding to the display window LCW is provided, and the frame portion has a diffusion plate SPB, a backlight support BLS, and various circuit components in accordance with the shapes and thicknesses thereof. There are irregularities and openings for heat dissipation.

【0029】下側ケースLCAはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、螢光管
BLに対応して反射山RMが形成されている。
The lower case LCA also serves as a reflector for backlight light, and a reflection mountain RM is formed corresponding to the fluorescent tube BL so as to efficiently reflect light.

【0030】SUB1、SUB2は、それぞれ液晶表示
パネルPNLを構成する第1および第2の透明ガラス基
板である。後で詳細に説明するが、第1の透明ガラス基
板SUB1の面上には薄膜トランジスタ、走査信号線、
映像信号線、透明画素電極等が形成され、第2の透明ガ
ラス基板SUB2の面上にはブラックマトリックス、カ
ラーフィルタ、共通透明画素電極等が形成されている。
本実施例では、この図に示すように、バックライトBL
が第2の透明ガラス基板SUB2側に配置されている。
SUB1 and SUB2 are first and second transparent glass substrates which respectively constitute the liquid crystal display panel PNL. As will be described in detail later, a thin film transistor, a scanning signal line, and a scanning signal line are formed on the surface of the first transparent glass substrate SUB1.
Video signal lines, transparent pixel electrodes, etc. are formed, and a black matrix, color filters, common transparent pixel electrodes, etc. are formed on the surface of the second transparent glass substrate SUB2.
In this embodiment, as shown in this figure, the backlight BL
Are arranged on the second transparent glass substrate SUB2 side.

【0031】《マトリックス部の概要》図1はこの発明
が適用されるアクティブ・マトリックス方式カラー液晶
表示装置の一画素とその周辺を示す平面図、図1は隣合
う映像信号線と透明画素電極とを示す断面図で、図2の
1−1切断線における断面を示す図、図3は図2の3−
3切断線における断面を示す図、図4は図2の4−4切
断線における断面を示す図である。
<< Outline of Matrix Section >> FIG. 1 is a plan view showing one pixel and its periphery of an active matrix type color liquid crystal display device to which the present invention is applied. FIG. 1 shows adjacent video signal lines and transparent pixel electrodes. 2 is a cross-sectional view showing a cross section taken along the line 1-1 of FIG. 2, and FIG.
FIG. 4 is a view showing a cross section taken along line 3-4, and FIG. 4 is a view showing a cross section taken along line 4-4 in FIG.

【0032】図2に示すように、各画素は隣接する2本
の走査信号線(ゲートラインまたは水平信号線)GL
と、隣接する2本の映像信号線(データライン、ドレイ
ンラインまたは垂直信号線)DLとの交差領域内(4本
の信号線に囲まれた領域)に配置されている。各画素は
薄膜トランジスタTFT、透明画素電極ITO1および
付加容量素子Caddを含む。走査信号線GLは映像信
号線DLとの交差付近で二俣に分岐している。これは、
この部分の二俣のラインの内の一方が映像信号線DLと
短絡した場合、これをレーザを用いて切断し、他の一方
の(切断していない)ラインでライン欠陥とならず正常
に動作させるためである。
As shown in FIG. 2, each pixel has two adjacent scanning signal lines (gate lines or horizontal signal lines) GL.
And an adjacent two video signal lines (data line, drain line or vertical signal line) DL in an intersecting region (region surrounded by four signal lines). Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1 and an additional capacitance element Cadd. The scanning signal line GL is bifurcated near the intersection with the video signal line DL. this is,
When one of the two lines of this portion is short-circuited with the video signal line DL, this is cut using a laser, and the other one (not cut) line does not become a line defect and operates normally. This is because.

【0033】ここで、この実施例では、特に、画素電極
ITO1を覆って保護膜PSV1が形成されているが、
この保護膜PSV1に該画素電極ITO1の輪郭を露呈
させたスリット状開口SHが形成された痕跡が残ってい
る。
Here, in this embodiment, in particular, the protective film PSV1 is formed so as to cover the pixel electrode ITO1,
A trace of the slit-shaped opening SH exposing the contour of the pixel electrode ITO1 remains on the protective film PSV1.

【0034】このスリット状開口SHは、画素電極IT
O1とこの画素電極ITO1に隣接する配線層(走査信
号線GLあるいは映像信号線DL)との間に付着された
導電性の異物を除去するための開口であり、その除去方
法については《製造方法》の項にて後述する。
The slit-shaped opening SH is formed in the pixel electrode IT.
This is an opening for removing the conductive foreign matter attached between O1 and the wiring layer (scanning signal line GL or video signal line DL) adjacent to this pixel electrode ITO1. >> will be described later.

【0035】なお、このスリット状開口SHは、同図に
おいて、画素電極ITOの四つの角の部分には形成され
ていないが、この理由は、画素電極ITOは、該部分に
おいて切り欠いた形状となり、前記配線層との離間距離
が比較的大きくなっていることから、該異物が付着して
配線層との間に電気的短絡を生じさせる確率が小さいで
あろうということに基づいている。また、該スリット状
開口SHは付加容量Caddおよび薄膜トランジスタT
FTが形成されている部分には形成されていない。画素
電極ITOと接続される部分であることから、特に電気
的短絡を配慮しなくてよい領域となっているからであ
る。しかし、上述した理由があるにせよ、画素電極IT
Oの輪郭の全部を露呈させるような形状でスリット状開
口SHを形成してもよいことはいうまでもない。
The slit-shaped openings SH are not formed at the four corners of the pixel electrode ITO in the figure, but the reason is that the pixel electrode ITO has a notched shape at the portions. Since the distance from the wiring layer is relatively large, the probability that the foreign matter will adhere and cause an electrical short circuit with the wiring layer will be small. Further, the slit-shaped opening SH is provided with the additional capacitance Cadd and the thin film transistor T.
It is not formed in the portion where the FT is formed. This is because it is a region connected to the pixel electrode ITO, so that it is a region in which electrical short circuit need not be particularly considered. However, the pixel electrode IT
It goes without saying that the slit-shaped opening SH may be formed in such a shape that the entire outline of O is exposed.

【0036】図3に示すように、液晶層LCを基準にし
て第1の透明ガラス基板SUB1側には薄膜トランジス
タTFTおよび透明画素電極ITO1が形成され、第2
の透明ガラス基板SUB2側にはカラーフィルタFI
L、遮光用ブラックマトリックスパターンBMが形成さ
れている。透明ガラス基板SUB1、SUB2の両面に
はディップ処理等により形成された酸化シリコン膜SI
Oが設けられている。
As shown in FIG. 3, a thin film transistor TFT and a transparent pixel electrode ITO1 are formed on the side of the first transparent glass substrate SUB1 based on the liquid crystal layer LC, and the second
On the transparent glass substrate SUB2 side of the color filter FI
L, a black matrix pattern BM for shading is formed. Silicon oxide film SI formed by dipping or the like on both surfaces of the transparent glass substrates SUB1 and SUB2
O is provided.

【0037】第2の透明ガラス基板SUB2の内側(液
晶LC側)の表面には、遮光膜BM、カラーフィルタF
IL、保護膜PSV2、共通透明画素電極ITO2(C
OM)及び上部配向膜ORI2が順次積層して設けられ
ている。POL1、POL2はそれぞれ透明ガラス基板
SUB1、SUB2の外側の表面に形成された遮光板で
ある。
On the inner (liquid crystal LC side) surface of the second transparent glass substrate SUB2, a light shielding film BM and a color filter F are provided.
IL, protective film PSV2, common transparent pixel electrode ITO2 (C
OM) and the upper alignment film ORI2 are sequentially stacked. POL1 and POL2 are light shielding plates formed on the outer surfaces of the transparent glass substrates SUB1 and SUB2, respectively.

【0038】《薄膜トランジスタTFT》次に、図1〜
3を用いて、第1の透明ガラス基板SUB1側の構成を
詳しく説明する。走査信号線GLに正のバイアスを印加
すると、ソース−ドレイン間のチャンネル抵抗が小さく
なり、バイアスをゼロにするとチャンネル抵抗は大きく
なるように動作する。
<< Thin Film Transistor TFT >> Next, referring to FIG.
3, the configuration on the first transparent glass substrate SUB1 side will be described in detail. When a positive bias is applied to the scanning signal line GL, the channel resistance between the source and the drain decreases, and when the bias is zero, the channel resistance increases.

【0039】各画素には一個の薄膜トランジスタTFT
が設けられている。薄膜トランジスタTFTは、図2に
示すように、走査信号線GL上に形成されている。ゲー
ト電極(走査信号線GL)、走査信号線GLの表面に
は、陽極酸化膜AOFと窒化シリコンの絶縁膜GIが被
服されており、このAOFとGIがゲート絶縁膜を構成
している。その上部にi膜(真性、intrinsic、導電型
決定不純物がドープされていない)非晶質シリコン(S
i)からなるi型半導体層As、一対のソース電極SD
1、ドレイン電極SD2を有する。なお、ソース、ドレ
インは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
One thin film transistor TFT is provided for each pixel.
Is provided. The thin film transistor TFT is formed on the scanning signal line GL, as shown in FIG. The surfaces of the gate electrodes (scanning signal lines GL) and scanning signal lines GL are covered with an anodized film AOF and an insulating film GI of silicon nitride, and these AOF and GI form a gate insulating film. An i film (intrinsic, intrinsic, unconducted with conductivity type determining impurity) amorphous silicon (S
i-type semiconductor layer As composed of i), a pair of source electrodes SD
1, having a drain electrode SD2. It should be understood that the source and drain are originally determined by the bias polarity between them, and the polarity is inverted during operation in the circuit of this liquid crystal display device, so it should be understood that the source and drain are switched during operation. However, in the following description, for convenience, one is fixed as the source and the other is fixed as the drain.

【0040】《ゲート電極〔走査信号線GL〕》本例で
は、走査信号線GLは、単層の第1導電膜g1で形成さ
れている。第1導電膜g1としては例えばスパッタで形
成されたアルミニュウム(Al)膜が用いられ、その上
にはAlの陽極酸化膜AOFが自己整合的に設けられて
いる。
<< Gate Electrode [Scanning Signal Line GL] >> In this example, the scanning signal line GL is formed of a single-layer first conductive film g1. As the first conductive film g1, for example, an aluminum (Al) film formed by sputtering is used, and an anodic oxide film AOF of Al is provided thereon in a self-aligned manner.

【0041】《絶縁膜GI》絶縁膜GIは、薄膜トラン
ジスタTFTにおいて、陽極酸化膜AOFと共に半導体
層ASに走査信号線GLからの電界を与えるためのゲー
ト絶縁膜として使用される。絶縁膜GIとしては例えば
プラズマCVDで形成された窒化シリコン膜が選ばれ、
1200〜2700Åの厚さに(本実施例では、200
0Å程度)形成される。絶縁膜GIは、本例では薄膜ト
ランジスタTFT部分、付加容量Cadd、及びソース
電極SD1、ドレイン電極SD2部分、および映像信号
線DL部分に形成され、付加容量Cadd部分のみが独
立した島状になり、特にドレイン電極SD2および映像
信号線DLに沿った形状にパターンニングされている。
<< Insulating Film GI >> In the thin film transistor TFT, the insulating film GI is used as a gate insulating film for giving an electric field from the scanning signal line GL to the semiconductor layer AS together with the anodized film AOF. As the insulating film GI, for example, a silicon nitride film formed by plasma CVD is selected,
With a thickness of 1200 to 2700Å (200 in this embodiment)
0 Å) formed. In this example, the insulating film GI is formed on the thin film transistor TFT portion, the additional capacitance Cadd, the source electrode SD1, the drain electrode SD2 portion, and the video signal line DL portion, and only the additional capacitance Cadd portion has an independent island shape. It is patterned into a shape along the drain electrode SD2 and the video signal line DL.

【0042】一方、走査信号線GL上すべてを絶縁膜G
Iが被覆しておらず、付加容量Caddと隣接する映像
信号線DL及びソース電極SD1が以下に示す半導体層
ASと同様にパターンニング除去されている。絶縁膜G
Iが被覆されていない走査信号線GLは陽極酸化膜AO
Fが被覆されている。
On the other hand, the insulating film G is formed on the entire scanning signal line GL.
The video signal line DL and the source electrode SD1 which are not covered with I and are adjacent to the additional capacitance Cadd are patterned and removed similarly to the semiconductor layer AS shown below. Insulation film G
The scanning signal line GL not covered with I is the anodic oxide film AO.
F is coated.

【0043】《i型半導体層AS》i型半導体層AS
は、本例では薄膜トランジスタTFT部分、付加容量C
add、及びソース電極SD1、ドレイン電極SD2部
分に形成され、付加容量Cadd部分のみが独立した島
状になり、特にドレイン電極SD2及び映像信号線DL
に沿った形状にパターンニングされている。一方、走査
信号線GL上すべてを半導体層ASが被覆しておらず、
付加容量Caddと隣接する映像信号線DL及びソース
電極SD1が上記に示す絶縁膜GIと同様にパターンニ
ング除去している。半導体層ASは、非晶質シリコン
で、200〜2200Åの厚さ(本実施例では、200
0Å程度)で形成される。層d0はオーミックコンタク
ト用のリン(P)をドープしたN(+)型非晶質シリコ
ン半導体層であり、下側にi型半導体層ASが存在し、
上側に導電層d2(d3)が存在するところのみに残さ
れている。
<< i-type semiconductor layer AS >> i-type semiconductor layer AS
In this example, the thin film transistor TFT portion and the additional capacitance C
Add, and the source electrode SD1 and the drain electrode SD2 are formed, and only the additional capacitance Cadd is formed into an independent island shape. Particularly, the drain electrode SD2 and the video signal line DL are formed.
It is patterned into a shape that follows. On the other hand, the scanning signal line GL is not entirely covered with the semiconductor layer AS,
The video signal line DL and the source electrode SD1 adjacent to the additional capacitance Cadd are patterned and removed similarly to the insulating film GI described above. The semiconductor layer AS is made of amorphous silicon and has a thickness of 200 to 2200Å (200 in this embodiment).
0 Å). The layer d0 is an N (+) type amorphous silicon semiconductor layer doped with phosphorus (P) for ohmic contact, and the i type semiconductor layer AS is present on the lower side,
It is left only where the conductive layer d2 (d3) exists on the upper side.

【0044】i型半導体層ASは走査信号線GLと映像
信号線DLとの交差部、GLとソース電極SD1、ドレ
イン電極SD2及び付加容量Caddの交差部における
絶縁分離をするために陽極酸化膜AOF、絶縁膜GIと
共に短絡に伴う線欠陥を低減する。また、ソース電極S
D1下部から透明導電膜ITO1(d1)上に延在し
て、N(+)型非晶質シリコンd0、このi型半導体層
AS、絶縁膜GIが形成されている。これにより、後述
するようにソース電極SD1が断線することなく透明導
電膜ITO1(d1)に接続される。さらに、ソース電
極SD1及びドレイン電極SD2が正常にパターニング
されず、走査信号線GL上に陽極酸化膜AOFのみの部
分にこれらの電極が残った場合でも、陽極酸化膜AOF
単膜でも所定の絶縁耐圧があり短絡が防止できる。
The i-type semiconductor layer AS is an anodic oxide film AOF for insulation separation at the intersection of the scanning signal line GL and the video signal line DL, and the intersection of GL and the source electrode SD1, the drain electrode SD2 and the additional capacitance Cadd. , Along with the insulating film GI, reduce line defects due to short circuit. In addition, the source electrode S
The N (+) type amorphous silicon d0, the i type semiconductor layer AS, and the insulating film GI are formed to extend from the lower part of D1 onto the transparent conductive film ITO1 (d1). As a result, the source electrode SD1 is connected to the transparent conductive film ITO1 (d1) without disconnection as will be described later. Further, even when the source electrode SD1 and the drain electrode SD2 are not properly patterned and these electrodes are left on the scanning signal line GL only in the portion of the anodic oxide film AOF, the anodic oxide film AOF is not formed.
Even a single film has a predetermined withstand voltage and can prevent a short circuit.

【0045】一方、本実施例では、映像信号線DL下部
の半導体層AS及び絶縁膜GIは透明画素電極ITO上
に延在し、映像信号線DLと透明画素電極ITO1を絶
縁分離する役目を果たす。従って、映像信号線DLと透
明画素電極ITO1の距離を狭くして、高開口率で明る
い液晶表示装置を構成しても、映像信号線DLと透明画
素電極ITO1(d1)との短絡による点欠陥を防止で
きる。
On the other hand, in this embodiment, the semiconductor layer AS and the insulating film GI below the video signal line DL extend over the transparent pixel electrode ITO, and serve to insulate the video signal line DL and the transparent pixel electrode ITO1. . Therefore, even if the distance between the video signal line DL and the transparent pixel electrode ITO1 is narrowed to form a bright liquid crystal display device with a high aperture ratio, a point defect due to a short circuit between the video signal line DL and the transparent pixel electrode ITO1 (d1). Can be prevented.

【0046】本半導体層ASと絶縁膜GIは同じホトレ
ジストパターンを用いて加工されているので、半導体層
ASと絶縁膜GIを異なるホトレジストパターンにより
加工していた工法に比べてホト工程を低減できる。ま
た、映像信号線DLと透明画素電極ITO1(d1)と
の短絡防止を絶縁膜GIのみでおこなった場合よりも短
絡確率は小さい。これは、半導体層ASと絶縁膜GIの
ホトエッチング工程を分けて、透明導電膜ITO1(d
1)上に映像信号線DL下部から延在するi型半導体層
ASを設けない場合、半導体層ASエッチングにおける
絶縁膜GIの選択比が充分でないためこの絶縁膜GIの
耐圧が低下するためである。
Since the semiconductor layer AS and the insulating film GI are processed using the same photoresist pattern, the number of photo processes can be reduced as compared with the method of processing the semiconductor layer AS and the insulating film GI with different photoresist patterns. Further, the short circuit probability is smaller than that in the case where the short circuit is prevented between the video signal line DL and the transparent pixel electrode ITO1 (d1) only by the insulating film GI. This is because the transparent conductive film ITO1 (d) is separated by dividing the photo-etching process of the semiconductor layer AS and the insulating film GI.
1) When the i-type semiconductor layer AS extending from the lower part of the video signal line DL is not provided above, the withstand voltage of the insulating film GI is lowered because the selection ratio of the insulating film GI in the etching of the semiconductor layer AS is not sufficient. .

【0047】《透明画素電極ITO1》透明画素電極I
TO1は液晶表示部の画素電極の一方を形成する。透明
画素電極ITO1は薄膜トランジスタTFTのソース電
極SD1に接続されている。この透明画素電極ITO1
は第1導電膜d1によって構成されており、この第1導
電膜d1はスパッタリングで形成された透明導電膜(In
dium-Tin-Oxide ITO:ネサ膜)からなり、1000〜
2000Åの厚さに(本実施例では、1400Å程度)
形成される。
<< Transparent Pixel Electrode ITO1 >> Transparent Pixel Electrode I
TO1 forms one of the pixel electrodes of the liquid crystal display section. The transparent pixel electrode ITO1 is connected to the source electrode SD1 of the thin film transistor TFT. This transparent pixel electrode ITO1
Is composed of a first conductive film d1, and the first conductive film d1 is a transparent conductive film (In
dium-Tin-Oxide ITO (nesa film), 1000-
With a thickness of 2000Å (about 1400Å in this embodiment)
It is formed.

【0048】《ソース電極SD1、ドレイン電極SD
2》ソース電極SD1、ドレイン電極SD2のそれぞれ
は、N(+)型半導体層d0に説色する第2導電膜d2
とその上に形成された第3導電膜d3から構成されてい
る。
<< Source Electrode SD1, Drain Electrode SD
2 >> Each of the source electrode SD1 and the drain electrode SD2 has a second conductive film d2 that colors the N (+) type semiconductor layer d0.
And a third conductive film d3 formed thereon.

【0049】第2導電膜d2はスパッタで形成したクロ
ム(Cr)膜を用い、500〜1000Åの厚さに(本
実施例では、600Å程度)で形成される。Cr膜はN
(+)型半導体層d0との密着性を良好にし、第3導電
膜d3のAlがN(+)型半導体層d0に拡散すること
を防止する(いわゆるバリヤ層の)目的で使用される。
第2導電膜d2として、Cr膜の他に高融点金属(M
o、Ti、Ta、W)膜、高融点金属シリサイド(Mo
Si2、TiSi2、TaSi2、WSi2)膜を用いても
良い。
The second conductive film d2 is a chromium (Cr) film formed by sputtering and is formed to a thickness of 500 to 1000 Å (in this embodiment, about 600 Å). Cr film is N
It is used for the purpose of improving adhesion to the (+) type semiconductor layer d0 and preventing Al of the third conductive film d3 from diffusing into the N (+) type semiconductor layer d0 (so-called barrier layer).
As the second conductive film d2, a refractory metal (M
o, Ti, Ta, W) film, refractory metal silicide (Mo
A Si 2 , TiSi 2 , TaSi 2 , WSi 2 ) film may be used.

【0050】第3導電膜d3はAlのスパッタリングで
3000〜5000Åの厚さに(本実施例では、400
0Å程度)形成される。Al膜はCr膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極SD1、ドレイン電極SD2及び映像信号線DLの
抵抗値を低減したり、走査信号線GLに起因する段差乗
り越えを確実にする(ステップカバレジ)働きがある。
The third conductive film d3 is formed by sputtering Al to a thickness of 3000 to 5000 Å (400 in this embodiment).
0 Å) formed. The Al film has less stress than the Cr film and can be formed to have a thick film thickness, which reduces the resistance values of the source electrode SD1, the drain electrode SD2 and the video signal line DL, and is caused by the scanning signal line GL. It has the function of ensuring that you can climb over steps (step coverage).

【0051】上記ソース電極SD1及びドレイン電極S
D2は第2導電膜d2及び第3導電膜d3の積層膜であ
るが、比較的小型の液晶表示装置の場合Cr膜を初めと
する高融点金属である第2の導電膜のみでも良い。その
場合は膜厚を1800Å程度に厚くする必要がある。
The source electrode SD1 and the drain electrode S
D2 is a laminated film of the second conductive film d2 and the third conductive film d3, but in the case of a relatively small liquid crystal display device, it may be only the second conductive film which is a refractory metal such as a Cr film. In that case, it is necessary to increase the film thickness to about 1800Å.

【0052】第2導電膜d2、第3導電膜d3を同じマ
スクパターンでパターンニングした後、同じマスクを用
いて、あるいは第2導電膜d2、第3導電膜d3をマス
クとして、N(+)型半導体層d0が除去される。つま
り、i型半導体層AS上に残っていたN(+)半導体層
d0は第2導電膜d2、第3導電膜d3以外の部分がセ
ルフアラインで除去される。この時、N(+)型半導体
層d0はその厚さ分はすべて除去されるようにエッチン
グされるので、i型半導体層ASも若干その表面部分が
エッチングされるが、その程度はエッチング時間で制御
すればよい。
After patterning the second conductive film d2 and the third conductive film d3 with the same mask pattern, N (+) is used with the same mask or with the second conductive film d2 and the third conductive film d3 as a mask. The type semiconductor layer d0 is removed. That is, in the N (+) semiconductor layer d0 remaining on the i-type semiconductor layer AS, the portions other than the second conductive film d2 and the third conductive film d3 are removed by self-alignment. At this time, the N (+) type semiconductor layer d0 is etched so that the entire thickness thereof is removed, so that the surface of the i type semiconductor layer AS is also slightly etched. You can control it.

【0053】《映像信号線(データライン)DL》映像
信号線DLはソース電極SD1、ドレイン電極SD2と
同層の第2導電膜d2、第3導電膜d3で構成される
か、あるいは、第2導電膜d2のみで構成されている。
<Video Signal Line (Data Line) DL> The video signal line DL is composed of the second conductive film d2 and the third conductive film d3 in the same layer as the source electrode SD1 and the drain electrode SD2, or the second conductive film d2. It is composed of only the conductive film d2.

【0054】《保護膜PSV1》薄膜トランジスタTF
Tおよび透明画素電極ITO1上には保護膜PSV1が
設けられている。保護膜PSV1は主に薄膜トランジス
タTFTを湿気から保護するために形成されており、透
明性が高くしかも耐湿性の良いものを使用する。
<< Protective Film PSV1 >> Thin Film Transistor TF
A protective film PSV1 is provided on the T and the transparent pixel electrode ITO1. The protective film PSV1 is formed mainly for protecting the thin film transistor TFT from moisture, and a film having high transparency and good moisture resistance is used.

【0055】保護膜PSV1は例えばプラズマCVD装
置で形成した酸化シリコン膜や窒化シリコン膜で形成さ
れており、1μm程度の膜厚で形成する。上記保護膜は
一般にプラズマCVDを初めとする真空装置で形成する
が、これはエポキシ樹脂を初めとする有機系材料の塗布
で形成した場合スループットが向上する。
The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and has a film thickness of about 1 μm. The protective film is generally formed by a vacuum apparatus such as plasma CVD, but this improves throughput when formed by coating an organic material such as epoxy resin.

【0056】そして、この保護膜PSV1は、たとえば
図2の1−1断面である図1に示すように、画素電極I
TO1の輪郭を露呈させるようなスリット状開口SHが
形成されていることが確認できる。
The protective film PSV1 is formed on the pixel electrode I as shown in FIG. 1 which is a 1-1 cross section of FIG.
It can be confirmed that the slit-shaped opening SH that exposes the contour of TO1 is formed.

【0057】《遮光膜BM》第2の透明ガラス基板SU
B2側には、外部光またはバックライト光がi型半導体
層ASに入射しないように遮光膜BMが設けられてい
る。図2に示す遮光膜BMの閉じた多角形の輪郭線は、
その内側が遮光膜BMが形成されない開口を示してい
る。遮光膜BMは光に対する遮光性が高い例えばアルミ
ニウム膜やクロム膜等で形成されており、本実施例では
クロム膜がスパッタリングで1300Å程度の厚さに形
成される。
<< Light-shielding film BM >> Second transparent glass substrate SU
A light shielding film BM is provided on the B2 side so that external light or backlight light does not enter the i-type semiconductor layer AS. The closed polygonal outline of the light-shielding film BM shown in FIG.
The inside thereof shows an opening in which the light shielding film BM is not formed. The light-shielding film BM is formed of, for example, an aluminum film or a chrome film having a high light-shielding property against light. In this embodiment, the chrome film is formed by sputtering to a thickness of about 1300 Å.

【0058】したがって、薄膜トランジスタTFTのi
型半導体層ASのなかで少なくともソース電極SD1と
ドレイン電極SD2間のいわゆるチャンネル領域には上
下にある遮光膜BMおよび大きめの走査信号線GLによ
ってサンドイッチされ外部の自然光やバックライト光が
当たらなくなる。遮光膜BMは各画素の周囲に格子状に
形成され(いわゆるブラックマトリックス)、この格子
で1画素の有効表示領域が仕切られている。従って、各
画素の輪郭が遮光膜BMによってはっきりとし、コント
ラストが向上する。つまり、遮光膜BMはi型半導体層
ASに対する遮光とブラックマトリックスとの2つの機
能をもつ。
Therefore, i of the thin film transistor TFT
At least a so-called channel region between the source electrode SD1 and the drain electrode SD2 in the type semiconductor layer AS is sandwiched by the upper and lower light-shielding films BM and the large scanning signal line GL so that external natural light or backlight light does not hit. The light-shielding film BM is formed in a lattice shape around each pixel (so-called black matrix), and the effective display area of one pixel is partitioned by this lattice. Therefore, the contour of each pixel is made clear by the light shielding film BM, and the contrast is improved. That is, the light blocking film BM has two functions of blocking the i-type semiconductor layer AS and serving as a black matrix.

【0059】透明画素電極ITOのラビング方向の根本
側のエッジ部分(図2右下部分)も遮光膜BMによって
遮光されているので、上記部分にドメインが発生したと
してもドメインが見えないので、表示特性が劣化するこ
とがない。
Since the edge portion of the transparent pixel electrode ITO on the base side in the rubbing direction (the lower right portion in FIG. 2) is also shielded by the light shielding film BM, even if a domain is generated in the above portion, the domain cannot be seen. The characteristics do not deteriorate.

【0060】遮光膜BMは液晶表示パネルの周辺部にも
額縁状に形成され、そのパターンはドッド状に複数の開
口を設けた図2に示すマトリックス部のパターンと連続
して形成されている。周辺部の遮光膜BMは、シール部
SLの外側に延長され、パソコン等の実装機に起因する
反射光等の漏れ光がマトリツクス部に入り込むのを付勢
でいる。他方、この遮光膜BMは基板SUB2の縁より
も約0.3〜1mmほど内側に留められ、基板SUB2
の切断領域を避けて形成されている。
The light-shielding film BM is also formed in a frame shape in the peripheral portion of the liquid crystal display panel, and its pattern is formed continuously with the pattern of the matrix portion shown in FIG. The light-shielding film BM in the peripheral portion is extended to the outside of the seal portion SL and urges leak light such as reflected light caused by a mounting machine such as a personal computer to enter the matrix portion. On the other hand, the light-shielding film BM is held inside by about 0.3 to 1 mm from the edge of the substrate SUB2.
Is formed so as to avoid the cutting area.

【0061】カラーフィルタFIlは次のように形成す
ることができる。まず、第2の透明ガラス基板SUB2
の表面にアクリル系樹脂等の染色基材を除去する。この
後、染色基剤を赤色染料で染め、固着処理を施し、赤色
フィルタRを形成する。次に、同様な工程を施すことに
よって、緑色フィルタG、青色フィルタBを順次形成す
る。
The color filter FIL can be formed as follows. First, the second transparent glass substrate SUB2
The dyeing base material such as acrylic resin is removed from the surface of the. Then, the dyeing base is dyed with a red dye and a fixing process is performed to form a red filter R. Next, the green filter G and the blue filter B are sequentially formed by performing the same process.

【0062】《保護膜PSV2》保護膜PSV2はカラ
ーフィルタFILの染料が液晶LCに漏れることを防止
するために設けられている。保護膜PSV2は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
<< Protective Film PSV2 >> The protective film PSV2 is provided to prevent the dye of the color filter FIL from leaking to the liquid crystal LC. The protective film PSV2 is formed of a transparent resin material such as acrylic resin or epoxy resin.

【0063】《共通透明画素電極ITO2》共通透明電
極ITO2(図1、3参照)は、第1の透明ガラス基板
SUB1側に画素ごとに設けられた透明画素電極ITO
1に対向し、液晶LCの光学的な状態は各画素電極IT
O1と共通透明画素電極ITO2との電位差(電界)に
応答して変化する。この共通透明画素電極ITO2には
コモン電圧Vcomが印加されるように構成されてい
る。本実施例では、コモン電圧Vcomは映像信号線D
Lに印加される最小レベルの駆動電圧Vdminと最大
レベルの駆動電圧Vdmaxとの中間直流電位に設定さ
れるが、映像信号駆動回路で使用される集積回路の電源
電圧を約半分に低減したい場合は、交流電圧を印加すれ
ば良い。
<< Common Transparent Pixel Electrode ITO2 >> The common transparent electrode ITO2 (see FIGS. 1 and 3) is a transparent pixel electrode ITO provided for each pixel on the first transparent glass substrate SUB1 side.
1. The optical state of the liquid crystal LC faces each pixel electrode IT.
It changes in response to a potential difference (electric field) between O1 and the common transparent pixel electrode ITO2. A common voltage Vcom is applied to the common transparent pixel electrode ITO2. In this embodiment, the common voltage Vcom is the video signal line D
It is set to an intermediate DC potential between the minimum level drive voltage Vdmin applied to L and the maximum level drive voltage Vdmax, but when it is desired to reduce the power supply voltage of the integrated circuit used in the video signal drive circuit to about half, The AC voltage may be applied.

【0064】《保持容量素子Caddの構造》透明画素
電極ITO1は、薄膜トランジスタTFTと接続される
端部と反対側の端部において、隣の走査信号線GLと重
なるように形成されている。この重ね合わせは、図4か
らも明らかなように、透明画素電極ITO1に接続され
たソース電極SD1とドレイン電極SD2の材料である
第2導電膜d2および第3導電膜d3の積層電極を一方
の電極PL2とし、隣の走査信号線GLを他方の電極D
L1とする保持容量素子Caddを形成する。この保持
容量素子Caddの誘電体膜は、薄膜トランジスタTF
Tのゲート絶縁膜として使用される陽極酸化膜AOF、
絶縁膜GI、i型半導体層AS及びN(+)型半導体層
d0で構成されている。これにより、ゲート電極(走査
信号線GL)とドレイン電極SD2の交差部分、走査信
号線GLと映像卯信号線DLの交差部分、走査信号線G
Lとソース電極の交差部分および前記のCaddの交差
部分の上下方向の電極間に陽極酸化膜AOF、絶縁膜G
I、i型半導体層AS及びN(+)型半導体層d0が積
層されることになる。このことは、保持容量素子の電極
間に、プラズマCVD法で連続的に形成された絶縁膜G
I、i型半導体層AS及びN(+)型半導体層d0がエ
ッチング除去されることなく形成されているので短絡欠
陥(点欠陥モード)が低減される。
<< Structure of Storage Capacitance Element Cadd >> The transparent pixel electrode ITO1 is formed so as to overlap the adjacent scanning signal line GL at the end opposite to the end connected to the thin film transistor TFT. As is clear from FIG. 4, this superposition is performed by using one of the laminated electrodes of the second conductive film d2 and the third conductive film d3 which are the materials of the source electrode SD1 and the drain electrode SD2 connected to the transparent pixel electrode ITO1. The electrode PL2 is used, and the adjacent scanning signal line GL is connected to the other electrode D.
A storage capacitor element Cadd to be L1 is formed. The dielectric film of the storage capacitor Cadd is a thin film transistor TF.
An anodized film AOF used as a gate insulating film of T,
It is composed of an insulating film GI, an i-type semiconductor layer AS, and an N (+)-type semiconductor layer d0. As a result, the intersection of the gate electrode (scanning signal line GL) and the drain electrode SD2, the intersection of the scanning signal line GL and the video signal line DL, and the scanning signal line G.
The anodic oxide film AOF and the insulating film G are provided between the electrodes in the vertical direction at the intersection of L and the source electrode and the intersection of the above Cadd.
The I, i-type semiconductor layer AS and the N (+)-type semiconductor layer d0 are stacked. This means that the insulating film G continuously formed by the plasma CVD method between the electrodes of the storage capacitor element.
Since the I, i-type semiconductor layer AS and the N (+)-type semiconductor layer d0 are formed without being removed by etching, short-circuit defects (point defect mode) are reduced.

【0065】《映像信号線DLによる反射防止》本実施
例の液晶表示モジュールMDLでは、図5に示すよう
に、バックライトBLが液晶表示パネルPNLを構成す
る第2の透明ガラス基板SUB2側に配置され、薄膜ト
ランジスタTFT、映像信号線DL等を形成した第1の
透明ガラス基板SUB1が使用者側に配置されている。
透明ガラス基板SUB1上に順次、ゲート電極、ゲート
絶縁膜、チャネル形成用半導体層、ソース・ドレイン電
極が形成された逆スタガ構造を採るアクティブ・マトリ
ックス方式の液晶表示パネルPNLにおいて、図1に示
すように、映像信号線DLと透明ガラス基板SUB1と
の間に、非晶質シリコンからなるi型半導体層ASおよ
びゲート絶縁膜GIが映像信号線DLに沿った形状にパ
ターンニングされている。ゲート絶縁膜GIはi型半導
体層ASと透明ガラス基板SUB1との間に形成され、
i型半導体層ASおよびゲート絶縁膜GIは映像信号線
DL(d3、d2)よりも幅が広く、同一のパターン形
状をしており、薄膜トランジスタTFTの個所以外は映
像信号線DLのパターン形状に沿っている。非晶質シリ
コン半導体層は、茶褐色を帯びており、光吸収が大き
く、たとえば図1において、外部入射光1、2はi型半
導体層ASに吸収され、破線で示すように反射したり、
通過したりしない。このように、映像信号線DLを構成
する反射率の高いCrからなる第2導電膜d2と透明ガ
ラス基板SUB1ととの間にi型半導体層ASを介在さ
せることにより、、表示画面側の外部からの入射光が映
像信号線DLにより外側(使用者側)に反射し、画面が
見にくくなり(鏡のようになる)、コントラスト(黒と
白の輝度差)が低下し、表示品質が低下する問題を解決
することができる。すなわち、コントラストが向上し、
画像品質が向上する。また、表示画面側の反射光による
表示品質低下防止のための偏光板POL1への高価なア
ンチリフレクトコーティングをしなくて済み、製造コス
トを低減できる。さらに、映像信号線DLの全線下にi
型半導体層ASを設けることにより、従来、走査信号G
Lと映像信号線DLとの交差部に両者の短絡防止のため
部分的に設けていたi型半導体層ASの段差乗り越え部
における映像信号線DLの断線の発生を低減でき、した
がって、製造コストを低減できる。また、透明電極IT
O1とi型半導体層ASおよびゲート絶縁膜GIとが重
なると、映像信号線DLと透明画素電極ITO1との間
に寄生容量が生じるが、本実施例では、図1に示すよう
に、透明画素電極ITO1とi型半導体層ASおよびゲ
ート絶縁膜GIとは重なっていないので、寄生容量が発
生しない。なお、映像信号線DLとi型半導体層ASと
の間には、N(+)型半導体層d0が形成されている。
映像信号線DLと透明ガラス基板SUB1との間に形成
されたi型半導体層ASとゲート絶縁膜GIとは、それ
ぞれ薄膜トランジスタTFTのチャンネル形成用i型半
導体層ASとゲート絶縁膜GIと同一形成工程におい
て、同一材料により形成される。したがって、製造工程
数が増加することがない。
<< Antireflection by Video Signal Line DL >> In the liquid crystal display module MDL of this embodiment, as shown in FIG. 5, the backlight BL is arranged on the side of the second transparent glass substrate SUB2 forming the liquid crystal display panel PNL. The first transparent glass substrate SUB1 on which the thin film transistor TFT, the video signal line DL and the like are formed is arranged on the user side.
An active matrix type liquid crystal display panel PNL having an inverted stagger structure in which a gate electrode, a gate insulating film, a semiconductor layer for channel formation, and source / drain electrodes are sequentially formed on a transparent glass substrate SUB1 as shown in FIG. Further, between the video signal line DL and the transparent glass substrate SUB1, the i-type semiconductor layer AS made of amorphous silicon and the gate insulating film GI are patterned in a shape along the video signal line DL. The gate insulating film GI is formed between the i-type semiconductor layer AS and the transparent glass substrate SUB1,
The i-type semiconductor layer AS and the gate insulating film GI are wider than the video signal line DL (d3, d2) and have the same pattern shape. The i-type semiconductor layer AS and the gate insulating film GI follow the pattern shape of the video signal line DL except the location of the thin film transistor TFT. ing. The amorphous silicon semiconductor layer has a dark brown color and has large light absorption. For example, in FIG. 1, external incident light 1 and 2 are absorbed by the i-type semiconductor layer AS and reflected as shown by a broken line.
Do not pass through. Thus, by interposing the i-type semiconductor layer AS between the second conductive film d2 made of Cr having a high reflectance and forming the video signal line DL, and the transparent glass substrate SUB1, the outside of the display screen side can be obtained. Incident light is reflected to the outside (user side) by the video signal line DL, the screen becomes difficult to see (looks like a mirror), the contrast (brightness difference between black and white) deteriorates, and the display quality deteriorates. Can solve the problem. That is, the contrast is improved,
Image quality is improved. Further, it is not necessary to perform expensive anti-reflecting coating on the polarizing plate POL1 for preventing deterioration of display quality due to reflected light on the display screen side, and the manufacturing cost can be reduced. Furthermore, i is placed under the entire line of the video signal line DL.
By providing the type semiconductor layer AS, conventionally, the scanning signal G
It is possible to reduce the occurrence of disconnection of the video signal line DL at the step-over portion of the i-type semiconductor layer AS which is partially provided at the intersection of the L and the video signal line DL to prevent short-circuiting between them, and therefore, the manufacturing cost is reduced. It can be reduced. In addition, the transparent electrode IT
When O1 overlaps the i-type semiconductor layer AS and the gate insulating film GI, a parasitic capacitance occurs between the video signal line DL and the transparent pixel electrode ITO1, but in the present embodiment, as shown in FIG. Since the electrode ITO1 does not overlap the i-type semiconductor layer AS and the gate insulating film GI, parasitic capacitance does not occur. An N (+) type semiconductor layer d0 is formed between the video signal line DL and the i type semiconductor layer AS.
The i-type semiconductor layer AS and the gate insulating film GI formed between the video signal line DL and the transparent glass substrate SUB1 are formed in the same step as the channel-forming i-type semiconductor layer AS and the gate insulating film GI of the thin film transistor TFT, respectively. In, the same material is used. Therefore, the number of manufacturing steps does not increase.

【0066】また、本実施例によれば、図1に示すよう
に、使用者側から見れば、i型半導体層ASが映像信号
線DLを、合わせ有度をもって覆っているので、両者の
画素毎の合わせばらつきによる表示むらが発生するのを
防止することができる。
Further, according to the present embodiment, as shown in FIG. 1, when viewed from the user side, the i-type semiconductor layer AS covers the video signal line DL with a certain degree of alignment, so that both pixels are covered. It is possible to prevent the occurrence of display unevenness due to the variation in each alignment.

【0067】《製造方法》次に、上述した液晶表示装置
の第1の透明ガラス基板SUB1側の製造方法について
図6〜図8を参照して説明する。なお、同図において、
中央の目次は工程名の略称であり、左側は図3に示す画
素部分、右側はゲート端子付近の断面形状でみた加工の
流れを示す。工程B及び工程Dを除き工程A〜工程Gは
各写真(フォト)処理に対応して区分けしたもので、各
工程のいずれの断面図もホト処理後の加工が終わりホト
レジストを除去した段階を示している。なお、上記写真
(ホト)処理とは本説明ではホトレジストの塗布からマ
スクを使用した選択露光を経てそれを現像するまでの一
連の作業を示すものとし、繰返しの説明は避ける。以
下、区分した工程に従って、説明する。
<< Manufacturing Method >> Next, a manufacturing method of the above-mentioned liquid crystal display device on the first transparent glass substrate SUB1 side will be described with reference to FIGS. In the figure,
The table of contents in the center is an abbreviation of the process name, the left side shows the pixel portion shown in FIG. 3, and the right side shows the flow of processing seen in the sectional shape near the gate terminal. Except for Process B and Process D, Process A to Process G are divided according to each photo (photo) process, and each cross-sectional view of each process shows the stage after processing after photo processing and removal of photoresist. ing. In the present description, the above-mentioned photographic (photo) processing means a series of operations from application of photoresist to selective exposure using a mask to development thereof, and repeated description will be omitted. Hereinafter, description will be given according to the divided steps.

【0068】工程A、図6 7059ガラス(商品名)からなる第1の透明ガラス基
板SUB1の両面に酸化シリコン膜SIOをディップ処
理により設けた後、500℃、60分間のベークを行
う。なお、このSIO膜はガラス基板SUB1の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。膜厚が2800ÅのAl−Ta、A
l−Ti−Ta、Al−Pd等からなる第2導電膜g1
を選択的にエッチングする。
Step A, FIG. 6 After the silicon oxide films SIO are provided on both surfaces of the first transparent glass substrate SUB1 made of 7059 glass (trade name) by dip processing, baking is performed at 500 ° C. for 60 minutes. Although this SIO film is formed in order to alleviate the surface irregularities of the glass substrate SUB1, this step can be omitted if the irregularities are small. Al-Ta, A with a film thickness of 2800Å
The second conductive film g1 made of l-Ti-Ta, Al-Pd, or the like.
Are selectively etched.

【0069】工程B、図6 レジスト直描後(前述した陽極酸化パターンAO形成
後)、3%酒石酸をアンモニヤによりPH6.25±
0.05に調整した溶液をエチレングリコール液で1:
9に稀釈した液からなる陽極酸化液中に基板SUB1を
浸漬し、化成電流密度が0.5mA/cm2になるよう
に調整する(定電流化成)。次に所定のAl23膜厚が
得られるのに必要な化成電圧125Vに達するまで陽極
酸化を行う。その後この状態で数10分保持することが
望ましい(定電流化成)。これは均一なAl23膜を得
る上で大事なことである。それによって、導電膜g1を
陽極酸化され、走査信号線(ゲートライン)GL上およ
び側面に自己整合的に膜厚が1800Åの陽極酸化膜A
OFが形成され、薄膜トランジスタTFTのゲート絶縁
膜の一部となる。
Step B, FIG. 6 After directly drawing the resist (after forming the above-described anodic oxidation pattern AO), 3% tartaric acid was used to pH 6.25 ± by an ammonia.
The solution adjusted to 0.05 is 1: 1 with ethylene glycol solution.
The substrate SUB1 is dipped in an anodizing solution composed of the solution diluted to 9 to adjust the formation current density to 0.5 mA / cm2 (constant current formation). Next, anodic oxidation is performed until the formation voltage 125 V required to obtain a predetermined Al 2 O 3 film thickness is reached. After that, it is desirable to hold this state for several tens of minutes (constant current formation). This is important for obtaining a uniform Al 2 O 3 film. Thereby, the conductive film g1 is anodized, and the anodic oxide film A having a film thickness of 1800Å is self-aligned on the scanning signal line (gate line) GL and on the side surface.
OF is formed and becomes a part of the gate insulating film of the thin film transistor TFT.

【0070】工程C、図6 膜厚が1400ÅのITO膜からなる導電膜d1をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜d1を選択的にエッチ
ングすることにより、ゲート端子GTM、ドレイン端子
DTMの最上層および透明画素電極ITO1を形成す
る。
Step C, FIG. 6 A conductive film d1 made of an ITO film having a film thickness of 1400Å is provided by sputtering. After the photo-treatment, the conductive film d1 is selectively etched with a mixed acid solution of hydrochloric acid and nitric acid as an etching solution to form the uppermost layers of the gate terminal GTM and the drain terminal DTM and the transparent pixel electrode ITO1.

【0071】工程D、図7 プラズマCVD装置にアンモニアガス、シランガス、窒
化ガスを導入して、圧膜2000Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して膜厚が2000Åのi型非晶質Si膜を設けた後、
プラズマCVD装置に水素ガス、ホスフィンガスを導入
して膜厚が300ÅのN(+)型の非晶質Si膜を設け
る。この成膜は同一CVD装置で反応ガスを変え連続し
て行う。
Step D, FIG. 7 Ammonia gas, silane gas, and nitriding gas are introduced into the plasma CVD apparatus to provide a pressure-reducing film 2000 Å SiN nitride film, and silane gas and hydrogen gas are introduced into the plasma CVD apparatus to obtain a film thickness of 2000 Å After providing the i-type amorphous Si film of
Hydrogen gas and phosphine gas are introduced into a plasma CVD apparatus to form an N (+) type amorphous Si film having a film thickness of 300 Å. This film formation is continuously performed by changing the reaction gas in the same CVD apparatus.

【0072】工程E、図7 ホト処理後、ドライエッチングガスとしてSF6、CC
4を使用してN(+)型非晶質Si膜、i型非晶質S
i膜をエッチングする。続けて、SF6を使用して窒化
Si膜をエッチングする。SF6ガスでN(+)型非晶
質Si膜、i型非晶質Si膜及び窒化Si膜を連続して
エッチングしても良い。
Step E, FIG. 7 After photo processing, SF 6 and CC are used as dry etching gas.
Use l 4 N (+) type amorphous Si film, i-type amorphous S
Etch the i film. Subsequently, etching the nitride Si film using SF 6. The N (+) type amorphous Si film, the i type amorphous Si film and the Si nitride film may be continuously etched with SF 6 gas.

【0073】このように3層のCVD膜をSF6を主成
分とするガスで連続的にエッチングすることによって次
のような効果を奏する。すなわち、SF6ガスに対する
エッチング速度はN(+)型非晶質Si膜、i型非晶質
Si膜、窒化Si膜の順に大きい。従って、N(+)型
非晶質Si膜がエッチング完了し、i型非晶質Si膜が
エッチングされ始めると上部のN(+)型非晶質Si膜
がサイドエッチされ結果的にi型非晶質Si膜が約70
度のテーパに加工される。また、i型非晶質Si膜のエ
ッチングが完了し、窒化SI膜がエッチングされ始める
と上部のN(+)型非晶質Si膜、i型非晶質Si膜の
順にサイドエッチされ、結果的にi型非晶質Si膜が約
50度、窒化シリコン膜が20度のテーパ加工される。
上記テーパ形状のためその上部にソース電極SD1が形
成された場合も断線の確率は著しく低減される。N
(+)型非晶質Si膜はそのテーパ角度が90度に近い
が厚さが300Åと薄いためにこの段差での断線の確率
は非常に小さい。従って、N(+)型非晶質Si膜、i
型非晶質Si膜、窒化Si膜の平面パターンは厳密には
同一パターンではなく断面が順テーパ形状となるためN
(+)型非晶質Si膜、i型非晶質Si膜、窒化Si膜
の順に大きなパターンとなる。
Thus, the following effects can be obtained by continuously etching the three-layered CVD film with the gas containing SF 6 as a main component. That is, the etching rate for the SF 6 gas increases in the order of the N (+) type amorphous Si film, the i type amorphous Si film, and the Si nitride film. Therefore, when the N (+) type amorphous Si film is completely etched and the i-type amorphous Si film is started to be etched, the upper N (+) type amorphous Si film is side-etched, resulting in the i-type. Amorphous Si film is about 70
Processed into a taper of degree. When the etching of the i-type amorphous Si film is completed and the SI nitride film starts to be etched, the upper N (+)-type amorphous Si film and the i-type amorphous Si film are side-etched in this order. Specifically, the i-type amorphous Si film is tapered by about 50 degrees and the silicon nitride film is tapered by 20 degrees.
Even if the source electrode SD1 is formed on the taper shape, the probability of disconnection is significantly reduced. N
The taper angle of the (+) type amorphous Si film is close to 90 degrees, but since the thickness is as thin as 300Å, the probability of disconnection at this step is very small. Therefore, the N (+) type amorphous Si film, i
Strictly speaking, the plane patterns of the amorphous silicon film and the silicon nitride film are not the same pattern, and the cross section is a forward taper shape.
The (+)-type amorphous Si film, the i-type amorphous Si film, and the Si nitride film have a large pattern in this order.

【0074】工程F、図8 膜厚が6000ÅのCrからなる第2導電膜d2をスパ
ッタリングにより設け、さらに膜厚が4000ÅのAl
−Pd、Al−Si、Al−Ta、Al−Ti−Ta等
からなる第3導電膜d3をスパッタリングにより設け
る。ホト処理後、第3導電膜d3を工程Aと同様な液で
エッチングし、第2導電膜d2を硝酸第2セリウムアン
モニウム溶液でエッチングし、映像信号線DL、ソース
電極SD1、ドレイン電極SD2を形成する。
Step F, FIG. 8 A second conductive film d2 made of Cr having a film thickness of 6000Å is provided by sputtering, and Al having a film thickness of 4000Å is provided.
A third conductive film d3 made of -Pd, Al-Si, Al-Ta, Al-Ti-Ta or the like is provided by sputtering. After the photo-treatment, the third conductive film d3 is etched with the same liquid as the process A, and the second conductive film d2 is etched with a second cerium ammonium nitrate solution to form the video signal line DL, the source electrode SD1 and the drain electrode SD2. To do.

【0075】ここで、本実施例では工程Eに示すように
N(+)型非晶質Si膜、i型非晶質Si膜、窒化Si
膜が順テーパとなっているため、映像信号線DLの抵抗
の許容度の大きい液晶表示装置では第2導電膜d2のみ
で形成することも可能である。
Here, in this embodiment, as shown in step E, an N (+) type amorphous Si film, an i type amorphous Si film, a silicon nitride film
Since the film has a forward taper, it is possible to form only the second conductive film d2 in a liquid crystal display device in which the tolerance of the resistance of the video signal line DL is large.

【0076】次に、ドライエッチング装置にSF6、C
Cl4を導入して、N(+)型非晶質Si膜をエッチン
グすることにより、ソースとドレイン間のN(+)型半
導体層d0を選択的に除去する。
Next, SF 6 and C are added to the dry etching apparatus.
By introducing Cl 4 and etching the N (+) type amorphous Si film, the N (+) type semiconductor layer d0 between the source and the drain is selectively removed.

【0077】工程G、図8 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が1μmの窒化Si膜を設け
る。ホト処理後、ドライエッチングガスとしてSF6
使用しエッチングすることにより、保護膜PSV1を形
成する。保護膜としてはCVDで形成したSiN膜のみ
ならず有機材料を用いたものも使用できる。
Step G, FIG. 8 Ammonia gas, silane gas, and nitrogen gas are introduced into the plasma CVD apparatus to form a Si nitride film having a thickness of 1 μm. After the photo-treatment, the protective film PSV1 is formed by etching using SF 6 as a dry etching gas. As the protective film, not only an SiN film formed by CVD but also an organic material can be used.

【0078】次に、このように保護膜PSV1を形成し
た後、本実施例では、図9ないし図12に示す工程を経
るようにしている。この理由は、画素電極ITO1とこ
の画素電極ITO1に隣接する配線層(走査信号線GL
あるいは映像信号線DL)との間に導電性の異物(半導
体層ASの残存物も含む)が付着して該画素電極ITO
にいわゆる点欠陥が発生するのを製造段階において未然
に防止するという試みからである。
Next, after forming the protective film PSV1 in this way, in the present embodiment, the steps shown in FIGS. 9 to 12 are performed. This is because the pixel electrode ITO1 and the wiring layer (scanning signal line GL) adjacent to the pixel electrode ITO1.
Alternatively, a conductive foreign substance (including the residue of the semiconductor layer AS) is attached between the pixel electrode ITO and the video signal line DL).
This is because of an attempt to prevent the occurrence of so-called point defects in the manufacturing stage.

【0079】ここで、図9ないし図12は、前述の各工
程を示す図とは異なり、図2の1−1断面に基づいて説
明する。
Here, FIGS. 9 to 12 are different from the drawings showing the above-mentioned steps, and will be described based on the section 1-1 of FIG.

【0080】工程H、図9 同図は、保護膜PSV1の形成後における図であるが、
ここで、最悪の状態として、画素電極ITO1は図中右
側に隣接する映像信号線DLとの間に半導体からなる異
物A(半導体層ASの残存物)、および図中左側に隣接
する映像信号線DLとの間に金属からなる異物B(たと
えば導電層d2、d3の残存物とする)がそれぞれ付着
しておりこれにより該映像信号線DLと電気的短絡を生
じさせているとする。
Step H, FIG. 9 FIG. 9 is a diagram after formation of the protective film PSV1.
Here, in the worst case, the pixel electrode ITO1 has a foreign substance A (remaining substance of the semiconductor layer AS) made of a semiconductor between the pixel electrode ITO1 and the video signal line DL adjacent to the right side in the figure, and the video signal line adjacent to the left side in the figure. It is assumed that a foreign substance B made of a metal (for example, a residue of the conductive layers d2 and d3) is adhered to the DL and causes an electrical short circuit with the video signal line DL.

【0081】なお、この時点で製造者はこの異物の存在
を認識しておく必要はない。異物の存在を前提として次
の工程を経るからである。
At this point, the manufacturer does not need to be aware of the presence of this foreign substance. This is because the following steps are performed on the premise of the presence of foreign matter.

【0082】工程I、図10 保護膜PSV1をたとえば選択エッチングすることによ
り、図2に示したパターンでスリット状開口SHを形成
する。この場合、このスリット状開口SHの形成と伴う
保護膜PSV1の一部除去はそのまま異物Aの一部除去
となって、この異物Aによる画素電極ITO1と走査信
号線DLとの電気的短絡を回避できるようになる。半導
体からなる異物Aの除去に要するエッチャントは保護膜
PSV1の除去に要するそれと同じであるからである。
Step I, FIG. 10 The protective film PSV1 is selectively etched, for example, to form the slit-shaped openings SH in the pattern shown in FIG. In this case, the removal of part of the protective film PSV1 associated with the formation of the slit-shaped opening SH directly removes part of the foreign material A, and an electrical short circuit between the pixel electrode ITO1 and the scanning signal line DL due to the foreign material A is avoided. become able to. This is because the etchant required to remove the foreign substance A made of a semiconductor is the same as that required to remove the protective film PSV1.

【0083】そして、この場合、異物Bはいまだ存在し
ていることから、画素電極ITO1と走査信号線DLと
の電気的短絡は完全には解消されていないことになる。
In this case, since the foreign matter B is still present, the electrical short circuit between the pixel electrode ITO1 and the scanning signal line DL has not been completely eliminated.

【0084】工程J、図11 この段階で、画素電極ITO1の点欠陥検査が行われ、
前記異物Bが残存されていることが認識されることにな
る。
Step J, FIG. 11 At this stage, the point defect inspection of the pixel electrode ITO1 is performed,
It will be recognized that the foreign matter B remains.

【0085】そして、その異物Bの位置をたとえばそれ
専用の顕微鏡を用いて確認し、該異物Bをレーザ光線L
Lを用いて焼却除去する。この際のレーザ光線を用いた
異物除去は特に特別な雰囲気を形成することなく直接に
行うことができる。
Then, the position of the foreign substance B is confirmed by using, for example, a microscope for exclusive use thereof, and the foreign substance B is detected by the laser beam L.
Incinerate and remove with L. At this time, the foreign matter removal using the laser beam can be directly performed without forming a special atmosphere.

【0086】この場合、保護膜PSV1にはスリット状
開口SHが形成されたままであることから、特にこの保
護膜PSV1に開口を設けてレーザ照射するという煩雑
さを免れることができる。
In this case, since the slit-shaped opening SH is still formed in the protective film PSV1, it is possible to avoid the complexity of arranging the protective film PSV1 with an opening and performing laser irradiation.

【0087】工程K、図12 これにより、画素電極ITO1とこの画素電極ITO1
に隣接する配線層との間に残存する異物(半導体からな
る異物Aおよび金属からなる異物B)の完全除去を図る
ことができ、製造段階で発生していた画素電極ITO1
のいわゆる点欠陥を解消することができるようになる。
Step K, FIG. 12 Thus, the pixel electrode ITO1 and this pixel electrode ITO1 are formed.
It is possible to completely remove the foreign matter (the foreign matter A made of a semiconductor and the foreign matter B made of a metal) remaining between the pixel electrode ITO1 and the wiring layer adjacent to the pixel electrode ITO1.
It becomes possible to eliminate the so-called point defect.

【0088】以上説明した製造方法によれば、画素電極
ITO1とこの画素電極に隣接して配置された配線層と
の間を接続するように、薄膜トランジスタTFTの形成
の際に残存された半導体からなる異物Aが被着されてい
たとしても、保護膜PSV1にスリット状開口SHを形
成することによって該異物Aが除去されることになる。
According to the manufacturing method described above, the pixel electrode ITO1 and the wiring layer arranged adjacent to the pixel electrode are made of the semiconductor left over when the thin film transistor TFT is formed so as to be connected to each other. Even if the foreign matter A is adhered, the foreign matter A is removed by forming the slit-shaped opening SH in the protective film PSV1.

【0089】保護膜の開口形成手段(たとえばエッチン
グ)によって該異物Aも同時に除去されてしまうからで
ある。
This is because the foreign material A is also removed at the same time by the opening forming means (for example, etching) of the protective film.

【0090】このように異物Aを除去できることによっ
て、画素電極ITO1は正常に駆動できるようになり、
いわゆる点欠陥の発生を防止できるようになる。
Since the foreign material A can be removed in this way, the pixel electrode ITO1 can be driven normally.
The occurrence of so-called point defects can be prevented.

【0091】また、半導体以外の異物からなる導電体が
画素電極ITO1とこの画素電極ITO1に隣接して配
置された配線層との間を接続するように付着されていた
場合に、特に保護膜PSV1の除去の工程を経ることな
く、そのままレーザ光を用いて焼却除去できるようにな
る。
Further, when a conductor made of a foreign substance other than a semiconductor is attached so as to connect the pixel electrode ITO1 and a wiring layer arranged adjacent to the pixel electrode ITO1, particularly, the protective film PSV1 It becomes possible to incinerate and remove it by using the laser beam as it is, without going through the step of removing.

【0092】上述した実施例では、画素電極ITO1の
輪郭を露呈させるように保護膜PSV1にスリット状開
口SHを設けたものである。
In the above-mentioned embodiment, the protective film PSV1 is provided with the slit-shaped opening SH so as to expose the contour of the pixel electrode ITO1.

【0093】しかし、図13に示すように、画素電極I
TO1をその輪郭をも含んで露呈させる開口OHを形成
するようにしても同様の効果を奏することができる。こ
の場合、画像電極ITO1の大部分が保護膜PSV1か
ら露呈されることから透光率の向上を合わせて図ること
ができるようになる。
However, as shown in FIG. 13, the pixel electrode I
The same effect can be achieved by forming the opening OH that exposes TO1 including its contour. In this case, most of the image electrode ITO1 is exposed from the protective film PSV1, so that it is possible to improve the light transmittance as well.

【0094】なお、図13における14−14断面にお
ける断面図を図14に示す。
FIG. 14 is a sectional view taken along the line 14-14 in FIG.

【0095】また、上述した実施例では、そのいずれに
おいても画素電極ITO1の輪郭を露呈させたものであ
る。これは、該画素電極ITO1が透明ガラス基板SU
B1上に直接形成されている場合において有効となるも
のである。
In any of the above-described embodiments, the contour of the pixel electrode ITO1 is exposed. This is because the pixel electrode ITO1 is a transparent glass substrate SU.
It is effective when it is formed directly on B1.

【0096】すなわち、たとえば図15に示すように、
画素電極ITO1が絶縁膜GIの上面に形成されていた
場合に、そのまま、図10に示したようにスリット状開
口SHを形成してしまうと、該絶縁膜GIにまでエッチ
ングが進行してしまうことになる。
That is, for example, as shown in FIG.
If the pixel electrode ITO1 is formed on the upper surface of the insulating film GI and the slit-shaped opening SH is formed as shown in FIG. 10 as it is, the etching proceeds to the insulating film GI. become.

【0097】このことは、画素電極ITO1の周辺部に
おけるその直下の絶縁膜GIが抉られた形状でエッチン
グされ、該画素電極ITO1の該周辺部は庇が突き出し
たようにオーバハングされることになる。
This means that the peripheral portion of the pixel electrode ITO1 is etched in a shape in which the insulating film GI immediately thereunder is hollowed, and the peripheral portion of the pixel electrode ITO1 is overhung as if the eaves were protruding. .

【0098】したがって、このように画素電極ITO1
が絶縁膜GI上に形成されている場合は、図15に示す
ように、保護膜PSV1に該画素電極ITO1をその輪
郭の外方にて囲む線上の少なくとも一部にスリット状開
口SHを形成することが好ましくなる。
Therefore, the pixel electrode ITO1 is thus formed.
15 is formed on the insulating film GI, as shown in FIG. 15, a slit-shaped opening SH is formed in the protective film PSV1 in at least a part of a line surrounding the pixel electrode ITO1 outside the contour thereof. Will be preferred.

【0099】[0099]

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板の製造方法によれば、いわゆ
る点欠陥の発生を防ぐことができるようになる。
As is apparent from the above description,
According to the method for manufacturing a liquid crystal display substrate of the present invention, it is possible to prevent the occurrence of so-called point defects.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法が適用された液晶表示基板の
一実施例を示す断面図で、図2の1−1断面に相当す
る。
1 is a cross-sectional view showing an embodiment of a liquid crystal display substrate to which a manufacturing method of the present invention is applied, and corresponds to a 1-1 cross section in FIG.

【図2】本発明の製造方法が適用された液晶表示基板の
一実施例を示す断面図である。
FIG. 2 is a cross-sectional view showing an embodiment of a liquid crystal display substrate to which the manufacturing method of the present invention is applied.

【図3】図2の3−3断面における断面図である。FIG. 3 is a cross-sectional view taken along line 3-3 of FIG.

【図4】図2の4−4断面における断面図である。FIG. 4 is a cross-sectional view taken along line 4-4 of FIG.

【図5】本発明の製造方法が適用された液晶表示装置の
一実施例を示す分解斜視図である。
FIG. 5 is an exploded perspective view showing an embodiment of a liquid crystal display device to which the manufacturing method of the present invention is applied.

【図6】本発明の製造方法の一実施例を示す説明図で、
工程A〜Cを示した図である。
FIG. 6 is an explanatory view showing an embodiment of the manufacturing method of the present invention,
It is the figure which showed process AC.

【図7】本発明の製造方法の一実施例を示す説明図で、
工程D〜Eを示した図である。
FIG. 7 is an explanatory view showing an embodiment of the manufacturing method of the present invention,
It is the figure which showed process D-E.

【図8】本発明の製造方法の一実施例を示す説明図で、
工程F〜Gを示した図である。
FIG. 8 is an explanatory view showing an embodiment of the manufacturing method of the present invention,
It is the figure which showed process F-G.

【図9】本発明の製造方法の一実施例を示す説明図で、
工程Hを示した図である。
FIG. 9 is an explanatory view showing an embodiment of the manufacturing method of the present invention,
It is the figure which showed process H.

【図10】本発明の製造方法の一実施例を示す説明図
で、工程Iを示した図である。
FIG. 10 is an explanatory view showing an embodiment of the manufacturing method of the present invention, and is a drawing showing a step I.

【図11】本発明の製造方法の一実施例を示す説明図
で、工程Jを示した図である。
FIG. 11 is an explanatory view showing an embodiment of the manufacturing method of the present invention, showing a step J.

【図12】本発明の製造方法の一実施例を示す説明図
で、工程Kを示した図である。
FIG. 12 is an explanatory view showing an embodiment of the manufacturing method of the present invention, showing a step K.

【図13】本発明の製造方法の他の実施例を示す説明図
である。
FIG. 13 is an explanatory view showing another embodiment of the manufacturing method of the present invention.

【図14】図13の14−14断面を示す図である。14 is a diagram showing a 14-14 cross section of FIG. 13;

【図15】本発明の製造方法の他の実施例を示す説明図
である。
FIG. 15 is an explanatory view showing another embodiment of the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

SUB……透明ガラス基板、ITO1……画素電極、P
SV1……保護膜、TFT……薄膜トランジスタ(半導
体スイッチング素子)、SH……スリット状開口、OH
……開口。
SUB: transparent glass substrate, ITO1: pixel electrode, P
SV1 ... Protective film, TFT ... Thin film transistor (semiconductor switching element), SH ... Slit-like opening, OH
…… Aperture.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介して互いに対向配置される各透
明基板のうち一方の透明基板の液晶側の面に少なくとも
半導体スイッチング素子と画素電極とが形成され、これ
ら半導体スイッチング素子および画素電極を覆って保護
膜が形成されている液晶表示基板の製造方法において、 前記保護膜の形成後にて、この保護膜に前記画素電極の
少なくとも輪郭の一部を露呈させるスリット状開口を形
成する工程が含まれることを特徴とする液晶表示基板の
製造方法。
1. A semiconductor switching element and a pixel electrode are formed on at least a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and cover the semiconductor switching element and the pixel electrode. A method for manufacturing a liquid crystal display substrate in which a protective film is formed by forming a slit-shaped opening for exposing at least part of the contour of the pixel electrode in the protective film after forming the protective film. A method of manufacturing a liquid crystal display substrate, comprising:
【請求項2】 液晶を介して互いに対向配置される各透
明基板のうち一方の透明基板の液晶側の面に少なくとも
半導体スイッチング素子と画素電極とが形成され、これ
ら半導体スイッチング素子および画素電極を覆って保護
膜が形成されているものであって、前記画素電極は絶縁
膜上に形成されている液晶表示基板の製造方法におい
て、 前記保護膜の形成後にて、この保護膜に前記画素電極を
その輪郭の外方にて囲む線上の少なくとも一部にスリッ
ト状開口を前記絶縁膜にまで至って形成する工程が含ま
れることを特徴とする液晶表示基板の製造方法。
2. A semiconductor switching element and a pixel electrode are formed on at least a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and cover the semiconductor switching element and the pixel electrode. In the method for manufacturing a liquid crystal display substrate, wherein the pixel electrode is formed on an insulating film, the pixel electrode is formed on the protective film after the protective film is formed. A method of manufacturing a liquid crystal display substrate, comprising a step of forming a slit-shaped opening reaching at least the insulating film on at least a part of a line surrounding the contour.
【請求項3】 液晶を介して互いに対向配置される各透
明基板のうち一方の透明基板の液晶側の面に少なくとも
半導体スイッチング素子と画素電極とが形成され、これ
ら半導体スイッチング素子および画素電極を覆って保護
膜が形成されている液晶表示基板の製造方法において、 前記保護膜の形成後にて、この保護膜に前記画素電極を
その輪郭をも含んで露呈させる開口を形成する工程が含
まれることを特徴とする液晶表示基板の製造方法。
3. A semiconductor switching element and a pixel electrode are formed on at least a liquid crystal side surface of one of the transparent substrates arranged to face each other with a liquid crystal interposed therebetween, and cover the semiconductor switching element and the pixel electrode. In the method for manufacturing a liquid crystal display substrate in which a protective film is formed, a step of forming an opening that exposes the pixel electrode including the contour thereof in the protective film after forming the protective film is included. A method for manufacturing a characteristic liquid crystal display substrate.
【請求項4】 画素電極に隣接されて信号線が形成され
ているものであって、保護膜に形成された開口内に該画
素電極と信号線との間に導電性の異物が存在している場
合、該開口を通して照射するレーザ光によって前記異物
を焼却する工程を含むことを特徴とする請求項1ないし
2記載のうちいずれか記載の液晶表示基板の製造方法。
4. A signal line is formed adjacent to a pixel electrode, and a conductive foreign substance exists between the pixel electrode and the signal line in an opening formed in the protective film. 3. The method for manufacturing a liquid crystal display substrate according to claim 1, further comprising incinerating the foreign matter with a laser beam applied through the opening.
JP3998495A 1995-02-28 1995-02-28 Production of liquid crystal display substrate Pending JPH08234236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3998495A JPH08234236A (en) 1995-02-28 1995-02-28 Production of liquid crystal display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3998495A JPH08234236A (en) 1995-02-28 1995-02-28 Production of liquid crystal display substrate

Publications (1)

Publication Number Publication Date
JPH08234236A true JPH08234236A (en) 1996-09-13

Family

ID=12568216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3998495A Pending JPH08234236A (en) 1995-02-28 1995-02-28 Production of liquid crystal display substrate

Country Status (1)

Country Link
JP (1) JPH08234236A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002121050A (en) * 2000-10-11 2002-04-23 Nitto Denko Corp Glass substrate and liquid crystal display device
JP2006343755A (en) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd Thin film transistor array panel
WO2007063649A1 (en) * 2005-11-24 2007-06-07 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, display, television receiver, and method of correcting and manufacturing the substrate and panel
JP2008129593A (en) * 2006-11-16 2008-06-05 Au Optronics Corp Means for establishing normal electrical continuity between electric conductors of display panel, display panel using establishing means and liquid crystal display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002121050A (en) * 2000-10-11 2002-04-23 Nitto Denko Corp Glass substrate and liquid crystal display device
JP4570228B2 (en) * 2000-10-11 2010-10-27 日東電工株式会社 Glass substrate and liquid crystal display device
JP2006343755A (en) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd Thin film transistor array panel
US8759833B2 (en) 2005-06-09 2014-06-24 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
WO2007063649A1 (en) * 2005-11-24 2007-06-07 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal panel, display, television receiver, and method of correcting and manufacturing the substrate and panel
JPWO2007063649A1 (en) * 2005-11-24 2009-05-07 シャープ株式会社 Active matrix substrate, display device including the active matrix substrate, liquid crystal panel, display device including the liquid crystal panel, television receiver, active matrix substrate correction method, liquid crystal panel correction method, and active matrix substrate manufacturing method Manufacturing method of liquid crystal panel
US8094256B2 (en) 2005-11-24 2012-01-10 Sharp Kabushiki Kaisha Active matrix substrate, a liquid crystal panel, a display device, a television receiver, and methods of correcting and producing the substrate and panel
JP4948420B2 (en) * 2005-11-24 2012-06-06 シャープ株式会社 Active matrix substrate, display device including the active matrix substrate, liquid crystal panel, display device including the liquid crystal panel, and television receiver
JP2008129593A (en) * 2006-11-16 2008-06-05 Au Optronics Corp Means for establishing normal electrical continuity between electric conductors of display panel, display panel using establishing means and liquid crystal display device

Similar Documents

Publication Publication Date Title
US5844255A (en) Structure of liquid crystal display device for antireflection
US5751381A (en) Active matrix LCD device with image signal lines having a multilayered structure
US20040001170A1 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
JPH06347827A (en) Liquid crystal display device and its production
KR20050077793A (en) Liquid crystal display and fabricating the same
JP2002091342A (en) Matrix array board
JPH09258244A (en) Liquid crystal display device
JP3125411B2 (en) Liquid crystal display
JPH0561072A (en) Liquid crystal display device
JPH06208130A (en) Liquid crystal display device
JPH08234236A (en) Production of liquid crystal display substrate
JP2882319B2 (en) LCD panel
JP2871818B2 (en) Liquid crystal display
KR19980016027A (en) Liquid crystal display element and manufacturing method thereof
JPH05224196A (en) Liquid crystal display device and its production
JPH07244297A (en) Liquid crystal display
JPH0720463A (en) Liquid crystal display device
JPH06175121A (en) Liquid crystal display device
JPH04345132A (en) Liquid crystal display device
JPH08234231A (en) Liquid crystal display device
JPH07199171A (en) Liquid crystal display device
JPH063659A (en) Liquid crystal display device
JPH06160848A (en) Liquid crystal display device
JPH0784248A (en) Liquid crystal display element and its production
JPH05196961A (en) Production of thin-film device