JPH08228149A - 位相同期ループ回路 - Google Patents

Abstract

(57)【要約】 【目的】基準信号の切り換えが行われる際に生じる位相
差を極小にし、再引込みの動作での出力位相変動を小さ
くする。 【構成】基準信号ＣＫ1 が一定期間以上入力断状態にな
ると、位相比較結果判定回路５２は非同期検出信号を出
力し、入力断検出回路４０は切換信号を出力してセレク
タ３０に基準信号ＣＫ2 を切換え出力させ、スイッチ制
御回路５３は切換信号と非同期検出信号の入力によりス
イッチ５４を開放制御して基準信号ＣＫ2が位相同期ル
ープに供給されないようにし、やがて基準信号ＣＫ2 と
分周クロックとの位相差が解除レベル以下になると、位
相比較結果判定回路５２は非同期検出信号の出力を停止
し、スイッチ制御回路５３は非同期検出信号の入力停止
によりスイッチ５４を短絡制御して基準信号ＣＫ2 を位
相同期ループに供給し、新たな基準信号への同期動作開
始のタイミングを制御することを可能としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、発振器の出力クロッ
クの位相を基準クロックに同期させる位相同期ループ
（以下、ＰＬＬと略称する）回路に関する。

【０００２】

【従来の技術】一般に、局舎に予め分配されている網同
期クロックの供給を受け、このクロックを基準として通
信装置等の伝送周波数のクロックを生成する場合にはＰ
ＬＬ回路が用いられる。供給される基準クロックの代表
的なものとしては、６４ｋ＋８ｋのコンポジット信号や
２．０４８ＭＨｚクロック等がある。

【０００３】また、信頼性の観点からこの基準信号の分
配は冗長構成をとるのが一般的で、ＰＬＬ回路に複数の
基準信号が供給され、いずれか１つを選択して同期クロ
ックを生成する。その一例を図７に示す。

【０００４】外部から与えられる基準信号ＣＫ1 ，基準
信号ＣＫ2 は、それぞれ入力端子１０および２０を介し
て共にセレクタ３０および入力断検出回路４０に供給さ
れる。セレクタ３０は、入力断検出回路４０からの切換
信号に応じて、基準信号ＣＫ1 およびＣＫ2 のうちのい
ずれか一方を選択出力する。

【０００５】入力断検出回路４０は、上記基準信号ＣＫ
1 およびＣＫ2 の入力状態を監視し、セレクタ３０の選
択出力している基準信号が正常に入力されていないとき
はセレクタ３０に他方の基準信号を選択出力するように
切換信号を出力する。

【０００６】セレクタ３０の選択出力は位相比較器６０
の一方の入力端に供給される。位相比較器６０の他方の
入力端には電圧制御発振器８０の出力クロック信号を分
周器９０で分周した分周クロック信号が供給される。こ
の位相比較器６０は上記選択出力に対する分周クロック
信号の位相差に対応したデューティを持つ位相誤差信号
を出力する。

【０００７】この位相誤差信号は、ループフィルタ７０
に出力される。ループフィルタ７０は、位相誤差信号を
平滑化することで、選択出力と分周クロック信号との位
相差に比例した電圧信号を生成する。ここで生成された
電圧信号は周波数制御電圧として電圧制御発振器８０に
供給される。

【０００８】このようにフィードバック制御ループを組
むことにより、電圧制御発振器８０の発振する出力クロ
ック信号の位相はセレクタ３０が選択出力する基準信号
に同期するようになる。

【０００９】上記のような構成の従来のＰＬＬ回路にお
いて、セレクタ３０が基準信号ＣＫ1 を選択出力してい
る場合に、基準信号ＣＫ1 に障害が発生し、入力断状態
になった場合の動作について説明する。

【００１０】基準信号ＣＫ1 が入力断状態になると、入
力断検出回路４０は基準信号ＣＫ1の消失が予め設定し
た時間（例えば３個乃至５個分のクロックに相当する時
間）の間続くと、この状態を入力断と判定し、セレクタ
３０が基準信号ＣＫ2 を選択出力する切換信号（トリ
ガ）をセレクタ３０に出力する。セレクタ３０は、この
切換信号により、基準信号ＣＫ2 を選択出力する。

【００１１】しかしながら、このような切り換え方法
は、入力断検出回路４０の入力断検出と連携するのみ
で、新たに選択した基準信号とフィードバックされる分
周クロック信号との位相差を考慮せずに切り換えるた
め、大きな位相差がある場合、電圧制御発振器８０の出
力位相変動が大きくなるという問題があった。

【００１２】これに対し従来は、通信装置の内部にバッ
ファメモリやパルススタッフィング技術等の位相変動を
吸収する機能を付加することにより対応していた。しか
し、このような対応策のみでは位相変動自体を管理して
いないため、位相変動を吸収する機能の許容量を大きく
とる必要があり、コストの面であまり得策とはいえな
い。

【００１３】

【発明が解決しようとする課題】以上述べたように従来
のＰＬＬ回路では、切り換え後の基準信号と分周クロッ
ク信号の位相差を考慮せずに基準信号の切り換えを行う
ため、基準信号の切り換え後の再引込みの動作での出力
位相変動が大きくなる虞があるという問題があった。

【００１４】この発明は上記の問題を解決すべくなされ
たもので、基準信号の切り換えが行われる際に生じる位
相差を極小にし、再引込みの動作での出力位相変動を小
さくすることのできるＰＬＬ回路を提供することを目的
とする。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明に係る位相同期ループ回路は、複数の基
準信号から１つの基準信号を選択出力し、この選択した
基準信号が消失すると他の基準信号を選択出力する基準
信号選択手段と、周波数制御電圧に応じた周波数のクロ
ック信号を生成する電圧制御発振手段と、選択出力に対
するクロック信号の位相差に対応したデューティを持つ
位相誤差信号を生成する位相比較手段と、位相誤差信号
を平滑して周波数制御電圧を生成するループフィルタと
を備え、選択出力に同期したクロック信号を生成する位
相同期ループ回路において、基準信号選択手段が他の基
準信号を選択出力した際に、この選択出力とクロック信
号との位相差に応じ、位相同期ループ回路の選択出力に
対する同期動作の開始時期を制御する同期タイミング制
御手段とを具備して構成するようにした。

【００１６】

【作用】上記構成による位相同期ループ回路では、切り
換え後の基準信号と位相同期ループ回路の発振するクロ
ックとの位相差に応じて、新たな基準信号に対する同期
動作の開始のタイミングを制御することを可能としてい
る。

【００１７】

【実施例】まず、図１を参照してこの発明に係る第１の
実施例を説明する。但し、図１において、従来のＰＬＬ
回路の構成を示す図７と同一部分には同一符号を付して
示し、ここでは異なる部分を中心に述べる。

【００１８】図１はこの発明に係るＰＬＬ回路の構成を
示すもので、図７に示した従来の構成とは、セレクタ３
０と位相比較器６０の間にタイミング制御部５０を付加
した点が異なる。このタイミング制御部５０は、位相比
較器５１、位相比較結果判定回路５２、スイッチ制御回
路５３およびスイッチ５４で構成される。

【００１９】位相比較器５１はＳ−Ｒ型のフリップフロ
ップで構成され、分周クロック信号とセレクタ３０の選
択出力を入力して、上記選択出力に対する分周クロック
信号の位相差に対応したデューティを持つ第２位相誤差
信号を出力する。この第２位相誤差信号は、位相比較結
果判定回路５２に出力される。

【００２０】位相比較結果判定回路５２は、第２位相誤
差信号を平滑化して、上記選択出力と分周クロック信号
との位相差に比例した電圧信号に変換する。そして、こ
の電圧信号が予め設定しておいた基準値以上になると、
選択出力と分周クロック信号との同期が取れていないと
判断して非同期検出信号を出力し、その後解除レベル以
下になった時点で非同期検出信号の出力を停止する。

【００２１】この非同期検出信号は、スイッチ制御回路
５３の一方の入力端に出力される。一方、スイッチ制御
回路５３の他方の入力端には、入力断検出回路４０から
出力される切換信号が供給される。

【００２２】スイッチ制御回路５３は、上記位相比較結
果判定回路５２の出力する非同期検出信号と入力断検出
回路４０の出力する切換信号の両信号が供給されると、
非同期検出信号の供給が停止するまで開放信号を出力し
続ける。この開放信号は、スイッチ５４の制御端子に出
力される。

【００２３】スイッチ５４は、通常は短絡状態に設定さ
れ、セレクタ３０の選択出力を位相比較器６０の一方の
入力端に出力する。また、制御端子に上記開放信号が供
給されている間、開放状態になり、上記選択出力の供給
を停止する。

【００２４】図２および図３を参照して、上記構成の位
相同期ループ回路の動作を以下に説明する。まず、基準
信号ＣＫ1 が正常に供給されている場合には、この基準
信号ＣＫ1がセレクタ３０、スイッチ５４を介して位相
比較器６０に供給されるため、従来の回路と同様に、電
圧制御発振器８０の発振する出力クロック信号の位相
は、位相比較器６０、ループフィルタ７０、電圧制御発
振器８０および分周器９０からなるフィードバック制御
ループにより、セレクタ３０の選択出力する基準信号Ｃ
Ｋ1 に同期するようになる。

【００２５】また、タイミング制御部５０には、上記フ
ィードバック制御ループによってセレクタ３０の選択出
力に位相同期した分周クロック信号が供給されるため、
位相比較器５１の第２位相誤差信号は同期がとれている
波形を示し、位相比較結果判定回路５２は非同期状態を
検出しない。したがって、スイッチ５４は開放されるこ
となく、セレクタ３０の選択出力は位相比較器５１に入
力される。

【００２６】次に、図２を参照して、基準信号ＣＫ1 に
障害が発生し、入力断状態になった場合の動作について
説明する。いま、セレクタ３０が基準信号ＣＫ1 を選択
出力している場合に、基準信号ＣＫ1 が図２（ａ）に示
すように時刻ｔ0 に入力断状態になると、従来の回路と
同様に、入力断検出回路４０は、図２（ｂ）に示すよう
に基準信号ＣＫ1 が消失してから例えば３個乃至５個分
のクロックに相当する時間経過後（時刻ｔ2 ）に、セレ
クタ３０が基準信号ＣＫ2 を選択出力する切換信号（ト
リガ）をセレクタ３０およびスイッチ制御回路５３に出
力する。セレクタ３０は、この切換信号により、基準信
号ＣＫ2 を位相比較器５１およびスイッチ５４に選択出
力する。

【００２７】一方、タイミング制御部５０では、上記の
基準信号ＣＫ1 が消失してから入力断検出回路４０が切
換信号を出力する間に、以下のように動作する。位相比
較器５１は、セレクタ３０の選択出力の消失により、選
択出力と分周クロック信号との同期が取れていないこと
を示す波形を有する第２位相誤差信号を出力する。

【００２８】位相比較結果判定回路５２は、図２（ｃ）
に示すように第２位相誤差信号の平滑値が上昇して予め
設定された基準値を超えたことを時刻ｔ1 に検出し、図
２（ｄ）に示すような非同期検出信号をスイッチ制御回
路５３に出力する。

【００２９】スイッチ制御回路５３は、時刻ｔ2 に上記
切換信号と非同期検出信号の両方が供給されるため、開
放信号をスイッチ５４に出力する。スイッチ５４は開放
信号が供給され、図２（ｅ）に示すように開放状態にな
り、選択出力の供給を停止する。

【００３０】このようにして、切り換え後の選択出力の
供給を停止することにより、上述したフィードバック制
御ループは、切り換え後の選択出力である基準信号ＣＫ
2 に追従しない。

【００３１】一方、位相比較器５１には、基準信号ＣＫ
2 が供給され、すでに供給され続けている分周クロック
信号と位相比較を行い、この位相比較結果を第２位相誤
差信号として位相比較結果判定回路５２に出力する。

【００３２】しかし、この分周クロック信号は位相比較
器６０で切り換え後の選択出力と位相比較を行った結果
によって生成された信号でないため、この時生成される
第２位相誤差信号は図３（ａ）に示すように周波数差に
応じた低周波成分をもってパルス幅の変化として現れ、
位相比較結果判定回路５２内の平滑信号は図３（ｂ）に
示すように最大値から最小値の間で変化することにな
る。

【００３３】このような平滑信号の変化に対し、位相比
較結果判定回路５２は、図３（ｃ）に示すように、この
平滑信号が予め設定しておいた解除レベル以下になる
と、上述した非同期検出信号の供給を停止する。この非
同期検出信号の供給停止により、スイッチ制御回路５３
は開放信号の出力を停止し、スイッチ５４は短絡状態と
なり基準信号ＣＫ2 を選択出力する。

【００３４】上記解除レベルはシステムに応じ、回路の
応答性などを考慮して設定すれば、切り換え後の選択出
力が分周クロック信号との位相差を極小にするタイミン
グで上記フィードバック制御ループに供給されるように
なる。

【００３５】したがって、上記構成の位相同期ループ回
路によれば、基準信号ＣＫ1 が入力断状態になり、基準
信号ＣＫ2 を選択出力しても、フィードバック制御ルー
プで生成される分周クロックとの同期タイミングを考慮
して再引込み動作を行うため、急激な位相変動を抑制す
ることができる。

【００３６】なお、この発明は上記実施例に限定される
ものではない。例えば、上記実施例で位相比較結果判定
回路５２は、第２位相誤差信号を平滑し、その電圧レベ
ルに応じて、非同期検出信号の出力と出力停止を行って
いるが、第２位相誤差信号のパルス幅より位相差を検知
し、非同期検出信号の出力と出力停止を行うようにして
も、同様の効果が得られる。

【００３７】さらに、このような位相比較結果判定回路
５２を用い、位相比較器６０を排他的論理和型演算回路
（以下、ＥＸ−ＯＲと略称する）として同期タイミング
を考慮して再引込み動作を行うようにしてもよい。この
ような構成におけるタイミングチャートを図４に示す。
図４の（ａ）は回路の安定状態における基準信号、
（ｂ）は分周クロック信号、（ｃ）は位相比較器６０の
位相誤差信号、（ｄ）は位相比較器５１の第２位相誤差
信号の波形を示す。

【００３８】図４に示すように、安定状態では、基準信
号と分周クロック信号の位相差はπ／２で、位相比較器
５１の第２位相誤差信号は、マークとスペースの比率が
１：３になる。そこで、スイッチ５４を短絡し、フィー
ドバック制御ループに新な基準信号を供給するタイミン
グとしては、上記第１の実施例と同様にシステムに応じ
回路の応答性などを考慮し、第２位相誤差信号のパルス
幅が１／４のときを目安にして設定すればよい。

【００３９】したがって、上記のように正常時の第２位
相誤差信号を判定基準にするようにしても前述の実施例
と同様の効果が得られ、またＥＸ−ＯＲ型の位相比較器
６０を用いることにより、基準信号の供給が停止しても
位相誤差信号が一定値となり、フィードバック制御ルー
プの動作点が大幅に変化しないという効果を奏する。

【００４０】次に、図５を参照してこの発明に係る第２
の実施例を説明する。但し、図５において、従来のＰＬ
Ｌ回路の構成を示す図７と同一部分には同一符号を付し
て示し、ここでは異なる部分を中心に述べる。

【００４１】図５はこの発明に係るＰＬＬ回路の構成を
示すもので、図７に示した従来の構成とは、タイミング
制御部１００を付加した点とループフィルタ７００がタ
イミング制御部１００によって制御されるホールドオー
バ機能を備える点とが異なる。このタイミング制御部１
００は、位相比較結果判定回路１０１、ホールドオーバ
制御回路１０２で構成される。

【００４２】位相比較結果判定回路１０１は、位相比較
器６０が出力する位相誤差信号が供給され、この位相誤
差信号を平滑化することで、上記選択出力と分周クロッ
ク信号との位相差に比例した電圧信号に変換する。ま
た、位相比較結果判定回路１０１は、この電圧信号が予
め設定しておいた基準値以上になると、選択出力と分周
クロック信号との同期が取れていないと判断し、非同期
検出信号を出力し、解除レベル以下になると非同期検出
信号の出力を停止する。

【００４３】この非同期検出信号は、ホールドオーバ制
御回路１０２の一方の入力端に出力される。一方、ホー
ルドオーバ制御回路１０２の他方の入力端には、入力断
検出回路４０の出力する切換信号が供給される。

【００４４】ホールドオーバ制御回路１０２は、位相比
較結果判定回路１０１の出力する非同期検出信号と入力
断検出回路４０の出力する切換信号の両信号が一旦供給
されると、非同期検出信号の供給が停止するまでラッチ
制御信号を出力し続ける。このラッチ制御信号はループ
フィルタ７００に出力される。

【００４５】ここで図６を参照してループフィルタ７０
０の構成の一例について説明する。まず、位相比較器６
０より供給される位相誤差信号はアナログ／ディジタル
変換器（Ａ／Ｄ変換器と略称する）７１に供給される。

【００４６】Ａ／Ｄ変換器７１は、位相誤差信号をディ
ジタル信号に変換し、平均化処理回路７２に出力する。
平均化処理回路７２は、ディジタル信号化された位相誤
差信号の平均値を求め、ラッチ回路７３に出力する。

【００４７】ラッチ回路７３は、ラッチ制御信号の供給
がない場合は入力信号をそのままディジタル／アナログ
変換器（Ｄ／Ａ変換器と略称する）７４に出力し、ラッ
チ制御信号の供給がある場合は入力信号をラッチし、Ｄ
／Ａ変換器７４に出力する。

【００４８】Ｄ／Ａ変換器７４は、ラッチ回路７３の出
力信号をアナログ信号に変換し、電圧制御発振器８０に
出力する。上記構成の位相同期ループ回路の動作を以下
に説明する。

【００４９】回路に基準信号が正常に供給されている場
合には、従来の回路と同様に、電圧制御発振器８０の発
振する出力クロック信号の位相は位相比較器６０、ルー
プフィルタ７００、電圧制御発振器８０および分周器９
０からなるフィードバック制御ループによりセレクタ３
０の選択出力する基準信号に同期するようになる。

【００５０】次に、基準信号ＣＫ1 に障害が発生し、入
力断状態になった場合について説明する。基準信号ＣＫ
1 をセレクタ３０が選択出力している場合に、基準信号
ＣＫ1 が入力断状態になると、従来の回路と同様に、入
力断検出回路４０は、例えば３個乃至５個分のクロック
に相当する時間経過後に、セレクタ３０が基準信号ＣＫ
2 を選択出力する切換信号をセレクタ３０およびホール
ドオーバ制御回路１０２に出力する。セレクタ３０は、
この切換信号により、基準信号ＣＫ2 を位相比較器６０
に選択出力する。

【００５１】一方、位相比較器６０およびタイミング制
御部１００は、上記の基準信号ＣＫ1 が消失してから入
力断検出回路４０が切換信号を出力する間に、以下のよ
うに動作する。

【００５２】位相比較器６０は、セレクタ３０の選択出
力の消失により、選択出力と分周クロック信号との同期
が取れていないことを示す波形を有する位相誤差信号を
Ａ／Ｄ変換器７１および位相比較結果判定回路１０１に
出力する。

【００５３】位相比較結果判定回路１０１は、位相誤差
信号の平滑値が上昇して、予め設定された基準値を超え
たことを検出し、ホールドオーバ制御回路１０２に非同
期検出信号を出力する。ホールドオーバ制御回路１０２
は、切換信号と非同期検出信号の両方が供給されるた
め、ラッチ制御信号をラッチ回路７３に出力する。

【００５４】ラッチ回路７３はラッチ制御信号が供給さ
れると、その時点での上記平均値をラッチする。このよ
うにして、正常時の上記平均値がＤ／Ａ変換器７４を介
して電圧制御発振器８０に供給され、電圧制御発振器８
０は正常時の周波数制御電圧でクロック信号を発振す
る。

【００５５】やがて、位相比較結果判定回路１０１は、
切り換え後の選択出力である基準信号ＣＫ2 と分周クロ
ック信号との位相差がなくなると、前述の平滑後の電圧
信号レベルが解除レベルになったことを検知し、非同期
検出信号の供給を停止する。これに伴い、ラッチ回路７
３へのラッチ制御信号の供給が停止するため、新たな基
準信号ＣＫ2 と分周クロック信号との位相誤差信号がＤ
／Ａ変換器７４を介して供給される。

【００５６】ここで、この解除レベルは、第１の実施例
と同様に、システムに応じ、回路の応答性などを考慮し
て設定することにより、基準信号ＣＫ2 が分周クロック
信号との位相差を極小にするタイミングで上記フィード
バック制御ループに供給される。

【００５７】したがって、上記構成の位相同期ループ回
路によれば、第１の実施例と同様に、同期対象となる基
準クロック信号が入力断状態になった後に、他の基準ク
ロック信号をフィードバック制御ループに選択出力して
も、フィードバック制御ループで生成される出力クロッ
クとの同期タイミングを考慮して再引込み動作を行うた
め、急激な位相変動を抑制することができる。

【００５８】なお、上述の分周器９０は必要に応じて設
けられればよく、省略しても同様に実施可能である。ま
た、上記実施例では基準信号ＣＫ1 から基準信号ＣＫ2
への切換動作の場合について説明しているが、逆に基準
信号ＣＫ2 から基準信号ＣＫ1 への切換動作の場合につ
いても、いうまでもなく実施可能である。

【００５９】さらに、上記実施例では２つの基準信号か
ら選択出力するようにしているが、２つ以上の基準信号
から選択出力するようにしてもよい。その他、この発明
の要旨を逸脱しない範囲で種々の変形を施しても同様に
実施可能であることはいうまでもない。

【００６０】

【発明の効果】以上述べたように、この発明によれば、
基準信号の切り換えが行われる際に生じる位相差を極小
にし、再引込みの動作での出力位相変動を抑制したＰＬ
Ｌ回路を提供できる。

【図面の簡単な説明】

【図１】この発明に係る位相同期ループ回路の第１の実
施例の構成を示すブロック回路図である。

【図２】上記第１の実施例の切り換え動作を説明するた
めの波形図である。

【図３】上記第１の実施例の位相比較器の出力信号およ
び位相比較結果判定回路の平滑信号の非同期時の波形を
示す波形図である。

【図４】この発明に係る第１の実施例の位相比較器に排
他的論理和型演算回路を用いた時の正常動作を説明する
ためのタイミング図である。

【図５】この発明に係る第２の実施例の位相同期ループ
回路の構成を示すブロック回路図である。

【図６】上記第２の実施例のループフィルタの構成を示
すブロック回路図である。

【図７】従来の位相同期ループ回路の構成を示すブロッ
ク回路図である。

【符号の説明】

１０，２０…入力端子 ３０…セレクタ ４０…入力断検出回路 ５０…タイミング
制御部 ５１…位相比較器 ５２…位相比較結
果判定回路 ５３…スイッチ制御回路 ５４…スイッチ ６０…位相比較器 ７０，７００…ル
ープフィルタ ７１…アナログ／ディジタル（Ａ／Ｄ）変換器 ７２…平均化処理回路 ７３…ラッチ回路 ７４…ディジタル／アナログ（Ｄ／Ａ）変換器 ８０…電圧制御発振器 ９０…分周器 １００…タイミング制御部 １０１…位相比較
結果判定回路 １０２…ホールドオーバ制御回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の基準信号から１つの基準信号を選
   択出力し、この選択した基準信号が消失すると他の基準
   信号を選択出力する基準信号選択手段と、周波数制御電
   圧に応じた周波数のクロック信号を生成する電圧制御発
   振手段と、前記選択出力に対する前記クロック信号の位
   相差に対応したデューティを持つ位相誤差信号を生成す
   る位相比較手段と、前記位相誤差信号を平滑して前記周
   波数制御電圧を生成するループフィルタとを備え、前記
   選択出力に同期したクロック信号を生成する位相同期ル
   ープ回路において、 前記基準信号選択手段が他の基準信号を選択出力した際
   に、この選択出力と前記クロック信号との位相差に応
   じ、前記位相同期ループ回路の前記選択出力に対する同
   期動作の開始時期を制御する同期タイミング制御手段を
   具備することを特徴とする位相同期ループ回路。
2. 【請求項２】 前記基準信号選択手段は、複数の基準信
   号から１つの基準信号を選択出力する基準信号切換手段
   と、この基準信号切換手段が選択出力している基準信号
   が予め設定された時間以上消失すると前記基準信号切換
   手段に他の基準信号を選択出力させる切換信号を出力す
   る入力断検出手段とを備え、 前記同期タイミング制御手段は、前記選択出力に対する
   前記クロック信号の位相差に対応したデューティを持つ
   第２位相誤差信号を生成する第２位相比較手段と、前記
   第２位相誤差信号が予め設定しておいた非同期範囲内に
   なると非同期検出信号を出力し、その後解除レベル範囲
   内になると非同期検出信号の出力を停止する位相比較結
   果判定手段と、前記切換信号と前記非同期検出信号とが
   供給されると前記非同期検出信号の供給が停止するまで
   開放信号を出力し続けるスイッチ制御手段と、通常前記
   選択出力を前記位相同期ループ回路に供給し、前記開放
   信号が供給されていると前記選択出力の供給を停止する
   スイッチとを備えることを特徴とする請求項１記載の位
   相同期ループ回路。
3. 【請求項３】 前記位相比較手段は、排他的論理和型演
   算回路であることを特徴とする請求項１記載の位相同期
   ループ回路。
4. 【請求項４】 前記基準信号選択手段は、複数の基準信
   号から１つの基準信号を選択出力する基準信号切換手段
   と、この基準信号切換手段が選択出力している基準信号
   が予め設定された時間以上消失すると前記基準信号切換
   手段に他の基準信号を選択出力する切換信号を出力する
   入力断検出手段とを備え、 前記同期タイミング制御手段は、前記位相誤差信号が予
   め設定しておいた非同期範囲内になると非同期検出信号
   を出力し、その後解除レベル範囲内になると非同期検出
   信号の出力を停止する位相比較結果判定手段と、前記切
   換信号と前記非同期検出信号とが供給されると前記非同
   期検出信号の供給が停止するまでラッチ制御信号を出力
   し続けるホールドオーバ制御手段とを備え、 前記ループフィルタは、前記ラッチ制御信号が供給され
   ると、その時点の前記位相誤差信号の平滑結果をラッチ
   し、前記周波数制御電圧として出力することを特徴とす
   る請求項１記載の位相同期ループ回路。