JPH08222994A - 減衰回路 - Google Patents
減衰回路Info
- Publication number
- JPH08222994A JPH08222994A JP2485795A JP2485795A JPH08222994A JP H08222994 A JPH08222994 A JP H08222994A JP 2485795 A JP2485795 A JP 2485795A JP 2485795 A JP2485795 A JP 2485795A JP H08222994 A JPH08222994 A JP H08222994A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal element
- attenuator
- control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 減衰特性の直線性が良く、一定の入力インピ
ーダンスが得られるとともに、広い周波数帯域と広い温
度範囲で動作する減衰回路を提供する。 【構成】 制御電極を有する第１の３端子素子および第
２の３端子素子によって分圧器を構成し、入力信号が入
力される第１の減衰器と、第１の３端子素子と同様の特
性をもつ第３の３端子素子および第２の３端子素子と同
様の特性をもつ第４の３端子素子によって第１の減衰器
と同様の分圧器を構成する第２の減衰器と、減衰量制御
電圧と第２の減衰器の出力電圧とが比例した値になるよ
うに、第１の３端子素子の制御電極と第３の３端子素子
の制御電極とに制御電圧を印加する第１の制御手段と、
固定電位である第１の基準電圧と第２の減衰器の入力電
圧である第２の基準電圧とが一致するように、第２の３
端子素子の制御電極と第４の３端子素子の制御電極とに
制御電圧を印加する第２の制御手段とを有する構成とす
る。
ーダンスが得られるとともに、広い周波数帯域と広い温
度範囲で動作する減衰回路を提供する。 【構成】 制御電極を有する第１の３端子素子および第
２の３端子素子によって分圧器を構成し、入力信号が入
力される第１の減衰器と、第１の３端子素子と同様の特
性をもつ第３の３端子素子および第２の３端子素子と同
様の特性をもつ第４の３端子素子によって第１の減衰器
と同様の分圧器を構成する第２の減衰器と、減衰量制御
電圧と第２の減衰器の出力電圧とが比例した値になるよ
うに、第１の３端子素子の制御電極と第３の３端子素子
の制御電極とに制御電圧を印加する第１の制御手段と、
固定電位である第１の基準電圧と第２の減衰器の入力電
圧である第２の基準電圧とが一致するように、第２の３
端子素子の制御電極と第４の３端子素子の制御電極とに
制御電圧を印加する第２の制御手段とを有する構成とす
る。
Description
【０００１】
【産業上の利用分野】本発明は通信機器、計測機器、電
波応用機器等の広い分野で用いられる減衰回路に関する
ものである。
波応用機器等の広い分野で用いられる減衰回路に関する
ものである。
【０００２】
【従来の技術】従来の減衰回路の例として広く用いられ
ているものには、ＰＩＮダイオードの可変抵抗特性を利
用した減衰回路がある。
ているものには、ＰＩＮダイオードの可変抵抗特性を利
用した減衰回路がある。
【０００３】図２は従来の減衰回路の構成を示す回路図
であり、図３は図２に示した減衰回路のＰＩＮダイオー
ドに印加する電圧と減衰出力との関係を示すグラフであ
る。図２において、入力端子５１と出力端子５２との間
には抵抗器５４、コンデンサ６２、およびコンデンサ６
４が直列に接続されている。コンデンサ６２とコンデン
サ６４との間にはＰＩＮダイオード５５のカソードが接
続され、ＰＩＮダイオード５５のアノードは接地電位と
接続されている。また減衰量制御のための制御電圧ＶC1
が印加される制御入力端子５３は関数発生器５６の入力
と接続され、関数発生器５６の出力はコンデンサ６０の
一端およびチョークコイル５８の一端と接続されてい
る。また、コンデンサ６０の他端は接地電位と接続さ
れ、チョークコイル５８の他端はＰＩＮダイオード５５
のアノードと接続されている。
であり、図３は図２に示した減衰回路のＰＩＮダイオー
ドに印加する電圧と減衰出力との関係を示すグラフであ
る。図２において、入力端子５１と出力端子５２との間
には抵抗器５４、コンデンサ６２、およびコンデンサ６
４が直列に接続されている。コンデンサ６２とコンデン
サ６４との間にはＰＩＮダイオード５５のカソードが接
続され、ＰＩＮダイオード５５のアノードは接地電位と
接続されている。また減衰量制御のための制御電圧ＶC1
が印加される制御入力端子５３は関数発生器５６の入力
と接続され、関数発生器５６の出力はコンデンサ６０の
一端およびチョークコイル５８の一端と接続されてい
る。また、コンデンサ６０の他端は接地電位と接続さ
れ、チョークコイル５８の他端はＰＩＮダイオード５５
のアノードと接続されている。
【０００４】このような構成において、入力信号Ｖinは
入力端子５１から入力され、減衰された出力信号Ｖout
は出力端子５２から出力される。ここで、抵抗器５４と
ＰＩＮダイオード５５とは分圧回路を構成しており、Ｐ
ＩＮダイオード５５の抵抗値を変化させ、ＰＩＮダイオ
ード５５と抵抗器５４との分圧比を変えることで減衰量
を制御する。ＰＩＮダイオード５５の抵抗値を変化させ
るためには、ＰＩＮダイオード５５のカソードに直流の
バイアス電圧ＶC2を印加することで行い、このことによ
って、出力端子５２から減衰された出力信号Ｖoutを得
ることができる。
入力端子５１から入力され、減衰された出力信号Ｖout
は出力端子５２から出力される。ここで、抵抗器５４と
ＰＩＮダイオード５５とは分圧回路を構成しており、Ｐ
ＩＮダイオード５５の抵抗値を変化させ、ＰＩＮダイオ
ード５５と抵抗器５４との分圧比を変えることで減衰量
を制御する。ＰＩＮダイオード５５の抵抗値を変化させ
るためには、ＰＩＮダイオード５５のカソードに直流の
バイアス電圧ＶC2を印加することで行い、このことによ
って、出力端子５２から減衰された出力信号Ｖoutを得
ることができる。
【０００５】ところで、ＰＩＮダイオード５５に印加す
るバイアス電圧ＶC2と出力信号Ｖou tの減衰量との関係
は図３に示すように非線形特性を示すため、制御電圧Ｖ
C1に比例した直線性の良い減衰特性が得られるように、
関数発生器５６によってこの非線形特性を補正してい
る。
るバイアス電圧ＶC2と出力信号Ｖou tの減衰量との関係
は図３に示すように非線形特性を示すため、制御電圧Ｖ
C1に比例した直線性の良い減衰特性が得られるように、
関数発生器５６によってこの非線形特性を補正してい
る。
【０００６】なお、コンデンサ６２およびコンデンサ６
４は、ＰＩＮダイオード５５に印加されるバイアス電圧
ＶC2が入力信号Ｖinおよび出力信号Ｖoutに回り込まな
いように遮断するための直流遮断用コンデンサである。
また、バイアス電圧ＶC2に対して直列に設けられたチョ
ークコイル５８と並列に設けられたコンデンサ６０と
は、入力端子５１から出力端子５２までの信号ラインと
関数発生器５６の出力とを交流的に遮断するためのフィ
ルタである。
４は、ＰＩＮダイオード５５に印加されるバイアス電圧
ＶC2が入力信号Ｖinおよび出力信号Ｖoutに回り込まな
いように遮断するための直流遮断用コンデンサである。
また、バイアス電圧ＶC2に対して直列に設けられたチョ
ークコイル５８と並列に設けられたコンデンサ６０と
は、入力端子５１から出力端子５２までの信号ラインと
関数発生器５６の出力とを交流的に遮断するためのフィ
ルタである。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の減衰回路は、以下のような問題点がある。 （１）ＰＩＮダイオードによる減衰量の非線形特性を補
償するために、関数発生器が必要であり、その調整が複
雑である。 （２）ＰＩＮダイオードに対してバイアス電圧ＶC2を印
加するために、直流遮断用コンデンサを入出力間に設け
る必要があり、直流を含む低周波帯域では原理的に動作
できない。 （３）ＰＩＮダイオードのバイアス電圧ＶC2に対する抵
抗値の特性は温度により変化するため、その温度変化が
減衰回路の特性に直接影響し、動作温度範囲が狭くな
る。 （４）入力端子から見た入力インピーダンスはＰＩＮダ
イオードの抵抗値により変化する為、入力信号源の負荷
特性に悪影響を及ぼす。また、一定の入力インピーダン
スを得るために、入出力間に直列に接続される抵抗をＰ
ＩＮダイオードに変更して減衰用のＰＩＮダイオードと
コンプリメンタリにする方法もあるが、バイアス電圧に
対する減衰量の特性が複雑になり関数発生器もさらに複
雑化するため実用的でない。
うな従来の減衰回路は、以下のような問題点がある。 （１）ＰＩＮダイオードによる減衰量の非線形特性を補
償するために、関数発生器が必要であり、その調整が複
雑である。 （２）ＰＩＮダイオードに対してバイアス電圧ＶC2を印
加するために、直流遮断用コンデンサを入出力間に設け
る必要があり、直流を含む低周波帯域では原理的に動作
できない。 （３）ＰＩＮダイオードのバイアス電圧ＶC2に対する抵
抗値の特性は温度により変化するため、その温度変化が
減衰回路の特性に直接影響し、動作温度範囲が狭くな
る。 （４）入力端子から見た入力インピーダンスはＰＩＮダ
イオードの抵抗値により変化する為、入力信号源の負荷
特性に悪影響を及ぼす。また、一定の入力インピーダン
スを得るために、入出力間に直列に接続される抵抗をＰ
ＩＮダイオードに変更して減衰用のＰＩＮダイオードと
コンプリメンタリにする方法もあるが、バイアス電圧に
対する減衰量の特性が複雑になり関数発生器もさらに複
雑化するため実用的でない。
【０００８】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、減衰特
性の直線性が良く、一定の入力インピーダンスが得られ
るとともに、広い周波数帯域と広い温度範囲で動作する
減衰回路を提供することを目的とする。
る問題点を解決するためになされたものであり、減衰特
性の直線性が良く、一定の入力インピーダンスが得られ
るとともに、広い周波数帯域と広い温度範囲で動作する
減衰回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
本発明の減衰回路は、制御端子から入力される減衰量制
御電圧で入力信号に対する出力信号の減衰量が制御され
る減衰回路において、制御電極を有し、前記制御電極へ
の印加電圧に応じて導通抵抗が変化する第１の３端子素
子および第２の３端子素子とによって分圧器を構成し、
前記入力信号が入力される第１の減衰器と、前記第１の
３端子素子と同様の特性をもつ第３の３端子素子、およ
び前記第２の３端子素子と同様の特性をもつ第４の３端
子素子によって前記第１の減衰器と同様の分圧器を構成
する第２の減衰器と、前記減衰量制御電圧と前記第２の
減衰器の出力電圧とが比例した値になるように、前記第
１の３端子素子の制御電極と前記第３の３端子素子の制
御電極とに制御電圧を印加する第１の制御手段と、固定
電位である第１の基準電圧と抵抗器を介して直流電源に
接続される前記第２の減衰器の入力電圧である第２の基
準電圧とが一致するように、前記第２の３端子素子の制
御電極と前記第４の３端子素子の制御電極とに制御電圧
を印加する第２の制御手段とを有することを特徴とす
る。
本発明の減衰回路は、制御端子から入力される減衰量制
御電圧で入力信号に対する出力信号の減衰量が制御され
る減衰回路において、制御電極を有し、前記制御電極へ
の印加電圧に応じて導通抵抗が変化する第１の３端子素
子および第２の３端子素子とによって分圧器を構成し、
前記入力信号が入力される第１の減衰器と、前記第１の
３端子素子と同様の特性をもつ第３の３端子素子、およ
び前記第２の３端子素子と同様の特性をもつ第４の３端
子素子によって前記第１の減衰器と同様の分圧器を構成
する第２の減衰器と、前記減衰量制御電圧と前記第２の
減衰器の出力電圧とが比例した値になるように、前記第
１の３端子素子の制御電極と前記第３の３端子素子の制
御電極とに制御電圧を印加する第１の制御手段と、固定
電位である第１の基準電圧と抵抗器を介して直流電源に
接続される前記第２の減衰器の入力電圧である第２の基
準電圧とが一致するように、前記第２の３端子素子の制
御電極と前記第４の３端子素子の制御電極とに制御電圧
を印加する第２の制御手段とを有することを特徴とす
る。
【００１０】また、制御端子から入力される減衰量制御
電圧で入力信号に対する出力信号の減衰量が制御される
減衰回路において、制御電極を有し、前記制御電極への
印加電圧に応じて導通抵抗が変化する第１の３端子素子
および第２の３端子素子を備え、前記第１の３端子素子
を前記入力信号が入力される入力端子と前記出力信号が
出力される出力端子との間に接続し、前記第２の３端子
素子を前記入力端子と接地電位との間に接続し、前記入
力端子から前記入力信号が入力される第１の減衰器と、
前記第１の３端子素子と同様の特性をもつ第３の３端子
素子および前記第２の３端子素子と同様の特性をもつ第
４の３端子素子によって前記第１の減衰器と同様の接続
がされる第２の減衰器と、前記減衰量制御電圧と前記第
２の減衰器の出力電圧とが比例した値になるように、前
記第１の３端子素子の制御電極と前記第３の３端子素子
の制御電極とに制御電圧を印加する第１の制御手段と、
固定電位である第１の基準電圧と抵抗器を介して直流電
源に接続される前記第２の減衰器の入力電圧である第２
の基準電圧とが一致するように、前記第２の３端子素子
の制御電極と前記第４の３端子素子の制御電極とに制御
電圧を印加する第２の制御手段とを有することを特徴と
する。
電圧で入力信号に対する出力信号の減衰量が制御される
減衰回路において、制御電極を有し、前記制御電極への
印加電圧に応じて導通抵抗が変化する第１の３端子素子
および第２の３端子素子を備え、前記第１の３端子素子
を前記入力信号が入力される入力端子と前記出力信号が
出力される出力端子との間に接続し、前記第２の３端子
素子を前記入力端子と接地電位との間に接続し、前記入
力端子から前記入力信号が入力される第１の減衰器と、
前記第１の３端子素子と同様の特性をもつ第３の３端子
素子および前記第２の３端子素子と同様の特性をもつ第
４の３端子素子によって前記第１の減衰器と同様の接続
がされる第２の減衰器と、前記減衰量制御電圧と前記第
２の減衰器の出力電圧とが比例した値になるように、前
記第１の３端子素子の制御電極と前記第３の３端子素子
の制御電極とに制御電圧を印加する第１の制御手段と、
固定電位である第１の基準電圧と抵抗器を介して直流電
源に接続される前記第２の減衰器の入力電圧である第２
の基準電圧とが一致するように、前記第２の３端子素子
の制御電極と前記第４の３端子素子の制御電極とに制御
電圧を印加する第２の制御手段とを有することを特徴と
する。
【００１１】このとき、第１の３端子素子、第２の３端
子素子、第３の３端子素子、および第４の３端子素子は
電界効果トランジスタであってもよい。
子素子、第３の３端子素子、および第４の３端子素子は
電界効果トランジスタであってもよい。
【００１２】また、第１の３端子素子と第３の３端子素
子とは同一の半導体チップ上に形成されていてもよく、
第２の３端子素子と第４の３端子素子とは同一の半導体
チップ上に形成されていてもよい。
子とは同一の半導体チップ上に形成されていてもよく、
第２の３端子素子と第４の３端子素子とは同一の半導体
チップ上に形成されていてもよい。
【００１３】さらに、前記第１の制御手段は、減衰量制
御電圧と第２の減衰器の出力電圧との差の電圧を増幅し
て出力する差動増幅器によって構成されていてもよく、
前記第２の制御手段は、第１の基準電圧と第２の基準電
圧との差の電圧を増幅して出力する差動増幅器によって
構成されていてもよい。
御電圧と第２の減衰器の出力電圧との差の電圧を増幅し
て出力する差動増幅器によって構成されていてもよく、
前記第２の制御手段は、第１の基準電圧と第２の基準電
圧との差の電圧を増幅して出力する差動増幅器によって
構成されていてもよい。
【００１４】また、第１の制御手段と第２の制御手段と
に差動増幅器を設けた場合、差動増幅器には抵抗器によ
る負帰還回路を設けてもよい。
に差動増幅器を設けた場合、差動増幅器には抵抗器によ
る負帰還回路を設けてもよい。
【００１５】
【作用】上記のように構成された本発明の減衰回路は、
第１の制御手段によって、減衰量制御電圧と第２の減衰
器の出力電圧とが比例した値になるように、第１の３端
子素子の制御電極と第３の３端子素子の制御電極とに制
御電圧が印加される。ここで、第１の減衰器と第２の減
衰器とは同様の特性を有しているため、入力信号が入力
される第１の減衰器においては減衰量制御電圧に比例し
た出力信号が得られる。
第１の制御手段によって、減衰量制御電圧と第２の減衰
器の出力電圧とが比例した値になるように、第１の３端
子素子の制御電極と第３の３端子素子の制御電極とに制
御電圧が印加される。ここで、第１の減衰器と第２の減
衰器とは同様の特性を有しているため、入力信号が入力
される第１の減衰器においては減衰量制御電圧に比例し
た出力信号が得られる。
【００１６】また、第２の制御手段によって、固定電位
である第１の基準電圧と第２の減衰器の入力電圧である
第２の基準電圧とが一致するように、第２の３端子素子
の制御電極と第４の３端子素子の制御電極とに制御電圧
が印加される。第２の基準電圧は第２の減衰器の入力イ
ンピーダンスと直流電源に接続された抵抗器との分圧電
圧であるため、第２の基準電圧が一定に保たれること
で、第２の減衰器の入力インピーダンスも一定に保たれ
る。ここで、第１の減衰器と第２の減衰器は同様の特性
を有しているため、入力信号が入力される第１の減衰器
においても入力インピーダンスが一定に保たれる。
である第１の基準電圧と第２の減衰器の入力電圧である
第２の基準電圧とが一致するように、第２の３端子素子
の制御電極と第４の３端子素子の制御電極とに制御電圧
が印加される。第２の基準電圧は第２の減衰器の入力イ
ンピーダンスと直流電源に接続された抵抗器との分圧電
圧であるため、第２の基準電圧が一定に保たれること
で、第２の減衰器の入力インピーダンスも一定に保たれ
る。ここで、第１の減衰器と第２の減衰器は同様の特性
を有しているため、入力信号が入力される第１の減衰器
においても入力インピーダンスが一定に保たれる。
【００１７】
【実施例】次に本発明の実施例について図面を用いて説
明する。
明する。
【００１８】図１は本発明の減衰回路の構成を示す回路
図である。図１において、入力信号Ｖinが入力される信
号入力端子１と、入力信号Ｖinの減衰信号である出力信
号Ｖ out が出力される信号出力端子２との間には、３端
子素子である第１の電界効果トランジスタ１２と同じく
３端子素子である第２の電界効果トランジスタ１４とに
よって第１の減衰器１６が構成されている。第１の減衰
器１６には、第１の減衰器１６の減衰量の制御と減衰量
の変動の補正とを行う補正制御回路２４と、第１の減衰
器１６の入力インピーダンスの変動を補正する補正回路
２３と、第１の電界効果トランジスタ１２と同様の特性
をもつ第３の電界効果トランジスタ１８と第２の電界効
果トランジスタ１４と同様の特性をもつ第４の電界効果
トランジスタ２０とから構成され、減衰量の制御や補正
に使用される第２の減衰器２２とが接続されている。
図である。図１において、入力信号Ｖinが入力される信
号入力端子１と、入力信号Ｖinの減衰信号である出力信
号Ｖ out が出力される信号出力端子２との間には、３端
子素子である第１の電界効果トランジスタ１２と同じく
３端子素子である第２の電界効果トランジスタ１４とに
よって第１の減衰器１６が構成されている。第１の減衰
器１６には、第１の減衰器１６の減衰量の制御と減衰量
の変動の補正とを行う補正制御回路２４と、第１の減衰
器１６の入力インピーダンスの変動を補正する補正回路
２３と、第１の電界効果トランジスタ１２と同様の特性
をもつ第３の電界効果トランジスタ１８と第２の電界効
果トランジスタ１４と同様の特性をもつ第４の電界効果
トランジスタ２０とから構成され、減衰量の制御や補正
に使用される第２の減衰器２２とが接続されている。
【００１９】第１の減衰器１６は、信号入力端子１と信
号出力端子２との間に第１の電界効果トランジスタ１２
のソース１２ｓとドレイン１２ｄとが直列に接続されて
いる。また、第２の電界効果トランジスタ１４のドレイ
ン１４ｄは第１の電界効果トランジスタ１２のドレイン
１２ｄと信号出力端子２とに接続され、第２の電界トラ
ンジスタ１４のソース１４ｓは接地電位と接続されてい
る。したがって、入力信号Ｖinは第１の電界効果トラン
ジスタ１２と第２の電界効果トランジスタ１４とによっ
て分圧され、出力信号Ｖout は第２の電界効果トランジ
スタ１４のソース１４ｓ−ドレイン１４ｄ間の電圧とな
る。
号出力端子２との間に第１の電界効果トランジスタ１２
のソース１２ｓとドレイン１２ｄとが直列に接続されて
いる。また、第２の電界効果トランジスタ１４のドレイ
ン１４ｄは第１の電界効果トランジスタ１２のドレイン
１２ｄと信号出力端子２とに接続され、第２の電界トラ
ンジスタ１４のソース１４ｓは接地電位と接続されてい
る。したがって、入力信号Ｖinは第１の電界効果トラン
ジスタ１２と第２の電界効果トランジスタ１４とによっ
て分圧され、出力信号Ｖout は第２の電界効果トランジ
スタ１４のソース１４ｓ−ドレイン１４ｄ間の電圧とな
る。
【００２０】第２の減衰器２２は、第１の電界効果トラ
ンジスタ１２と同様の特性をもつ第３の電界効果トラン
ジスタ１８と、第２の電界効果トランジスタ１４と同様
の特性をもつ第４の電界効果トランジスタ２０とによっ
て構成され、第１の減衰器１６と同じ接続がされてい
る。ここで、入力電圧が印加される第３の電界効果トラ
ンジスタ１８のソース１８ｓは補正回路２３を構成する
差動増幅器４２の＋（プラス）入力端子と接続されてい
る。また、出力電圧Ｖmoを出力する第４の電界効果トラ
ンジスタ２０のドレイン２０ｄは第２の減衰器２２の負
荷となる抵抗器２１の一端と抵抗器３６を介して補正制
御回路２４の差動増幅器３２の−（マイナス）入力端子
とに接続されている。なお、抵抗器２１の他端は接地電
位と接続されている。
ンジスタ１２と同様の特性をもつ第３の電界効果トラン
ジスタ１８と、第２の電界効果トランジスタ１４と同様
の特性をもつ第４の電界効果トランジスタ２０とによっ
て構成され、第１の減衰器１６と同じ接続がされてい
る。ここで、入力電圧が印加される第３の電界効果トラ
ンジスタ１８のソース１８ｓは補正回路２３を構成する
差動増幅器４２の＋（プラス）入力端子と接続されてい
る。また、出力電圧Ｖmoを出力する第４の電界効果トラ
ンジスタ２０のドレイン２０ｄは第２の減衰器２２の負
荷となる抵抗器２１の一端と抵抗器３６を介して補正制
御回路２４の差動増幅器３２の−（マイナス）入力端子
とに接続されている。なお、抵抗器２１の他端は接地電
位と接続されている。
【００２１】補正制御回路２４は差動増幅器３２、抵抗
器３４、抵抗器３６、抵抗器３８、および抵抗器４０か
ら構成されている。差動増幅器３２の−（マイナス）入
力端子には抵抗器３６を介して第２の減衰器２２の出力
電圧Ｖmoが入力され、＋（プラス）入力端子は抵抗器３
８を介して減衰量制御電圧ＶCONTが入力される制御入力
端子３と接続されている。また、差動増幅器３２の出力
は第１の電界効果トランジスタ１２のゲート１２ｇと第
３の電界効果トランジスタ１８のゲート１８ｇとに接続
されている。つまり、差動増幅器３２の出力電圧Ｖg1は
第３の電界効果トランジスタ１８を介して−（マイナ
ス）入力端子に帰還されている。なお、差動増幅器３２
には利得を小さく抑えて第３の電界効果トランジスタ１
８を含む帰還回路の動作の安定を図るために、抵抗器３
４による負帰還回路が構成されている。また、＋（プラ
ス）入力端子には、−（マイナス）入力端子側の利得と
のバランスをとるために、他端が接地電位と接続された
抵抗器４０の一端が接続されている。
器３４、抵抗器３６、抵抗器３８、および抵抗器４０か
ら構成されている。差動増幅器３２の−（マイナス）入
力端子には抵抗器３６を介して第２の減衰器２２の出力
電圧Ｖmoが入力され、＋（プラス）入力端子は抵抗器３
８を介して減衰量制御電圧ＶCONTが入力される制御入力
端子３と接続されている。また、差動増幅器３２の出力
は第１の電界効果トランジスタ１２のゲート１２ｇと第
３の電界効果トランジスタ１８のゲート１８ｇとに接続
されている。つまり、差動増幅器３２の出力電圧Ｖg1は
第３の電界効果トランジスタ１８を介して−（マイナ
ス）入力端子に帰還されている。なお、差動増幅器３２
には利得を小さく抑えて第３の電界効果トランジスタ１
８を含む帰還回路の動作の安定を図るために、抵抗器３
４による負帰還回路が構成されている。また、＋（プラ
ス）入力端子には、−（マイナス）入力端子側の利得と
のバランスをとるために、他端が接地電位と接続された
抵抗器４０の一端が接続されている。
【００２２】補正回路２３は差動増幅器４２、抵抗器４
４、抵抗器４５、抵抗器４６、および抵抗器４７から構
成されている。差動増幅器４２の−（マイナス）入力端
子には、他端が供給電源Ｖccと接続された抵抗器４７の
一端と、他端が接地電位と接続された抵抗器４７の一端
とが接続され、抵抗器４６と抵抗器４７とによって分圧
生成された基準電圧Ｖref1が入力されている。差動増幅
器４２の＋（プラス）入力端子には、第２の減衰器２２
の入力である第３の電界効果トランジスタ１８のソース
１８ｓと、他端が供給電源Ｖccと接続された抵抗器４４
の一端とが接続され、差動増幅器４２の＋（プラス）入
力端子には抵抗器４４と第２の減衰器２２の入力インピ
ーダンスとによって分圧生成された基準電圧Ｖref2が入
力されている。また、差動増幅器４２の出力は第２の電
界効果トランジスタ１４のゲート１４ｇと第４の電界効
果トランジスタ２０のゲート２０ｇとに接続されてい
る。つまり、差動増幅器４２の出力電圧Ｖg2は第４の電
界効果トランジスタ２０を介して＋（プラス）入力端子
に帰還されている。なお、差動増幅器４２には利得を小
さく抑えて第４の電界効果トランジスタ２０を含む帰還
回路の動作の安定を図るために、抵抗器４５による負帰
還回路が構成されている。また、抵抗器４４と抵抗器４
７とは同じ抵抗値であり、抵抗器４６と抵抗器２１とは
同じ抵抗値である。
４、抵抗器４５、抵抗器４６、および抵抗器４７から構
成されている。差動増幅器４２の−（マイナス）入力端
子には、他端が供給電源Ｖccと接続された抵抗器４７の
一端と、他端が接地電位と接続された抵抗器４７の一端
とが接続され、抵抗器４６と抵抗器４７とによって分圧
生成された基準電圧Ｖref1が入力されている。差動増幅
器４２の＋（プラス）入力端子には、第２の減衰器２２
の入力である第３の電界効果トランジスタ１８のソース
１８ｓと、他端が供給電源Ｖccと接続された抵抗器４４
の一端とが接続され、差動増幅器４２の＋（プラス）入
力端子には抵抗器４４と第２の減衰器２２の入力インピ
ーダンスとによって分圧生成された基準電圧Ｖref2が入
力されている。また、差動増幅器４２の出力は第２の電
界効果トランジスタ１４のゲート１４ｇと第４の電界効
果トランジスタ２０のゲート２０ｇとに接続されてい
る。つまり、差動増幅器４２の出力電圧Ｖg2は第４の電
界効果トランジスタ２０を介して＋（プラス）入力端子
に帰還されている。なお、差動増幅器４２には利得を小
さく抑えて第４の電界効果トランジスタ２０を含む帰還
回路の動作の安定を図るために、抵抗器４５による負帰
還回路が構成されている。また、抵抗器４４と抵抗器４
７とは同じ抵抗値であり、抵抗器４６と抵抗器２１とは
同じ抵抗値である。
【００２３】なお、第１の電界効果トランジスタ１２と
第３の電界効果トランジスタ１８とは同じ半導体チップ
２６上に形成され、第２の電界効果トランジスタ１４と
第４の電界効果トランジスタ２０とは同じ半導体チップ
２７上に形成されている。また、第１の電界効果トラン
ジスタ１２、第２の電界効果トランジスタ１４、第３の
電界効果トランジスタ１８、および第４の電界効果トラ
ンジスタ２０はそれぞれｎチャネルＭＯＳ型であるとす
る。
第３の電界効果トランジスタ１８とは同じ半導体チップ
２６上に形成され、第２の電界効果トランジスタ１４と
第４の電界効果トランジスタ２０とは同じ半導体チップ
２７上に形成されている。また、第１の電界効果トラン
ジスタ１２、第２の電界効果トランジスタ１４、第３の
電界効果トランジスタ１８、および第４の電界効果トラ
ンジスタ２０はそれぞれｎチャネルＭＯＳ型であるとす
る。
【００２４】このような構成において、補正制御回路２
４に入力する減衰量制御電圧ＶCONTを増大させて、減衰
量制御電圧ＶCONTが第２の減衰器２２の出力電圧Ｖmoに
対してＶCONT＞Ｖmoになると、差動増幅器３２の出力電
圧Ｖg1、すなわち第３の電界効果トランジスタ１８のゲ
ート１８ｇに印加される電圧が増大する。このことによ
り、第３の電界効果トランジスタ１８のソース１８ｓ−
ドレイン１８ｄ間の抵抗値が減少するため、第２の減衰
器２２の出力電圧Ｖmoが増大してＶCONT＝Ｖmoとなる。
４に入力する減衰量制御電圧ＶCONTを増大させて、減衰
量制御電圧ＶCONTが第２の減衰器２２の出力電圧Ｖmoに
対してＶCONT＞Ｖmoになると、差動増幅器３２の出力電
圧Ｖg1、すなわち第３の電界効果トランジスタ１８のゲ
ート１８ｇに印加される電圧が増大する。このことによ
り、第３の電界効果トランジスタ１８のソース１８ｓ−
ドレイン１８ｄ間の抵抗値が減少するため、第２の減衰
器２２の出力電圧Ｖmoが増大してＶCONT＝Ｖmoとなる。
【００２５】また、第３の電界効果トランジスタ１８の
ソース１８ｓ−ドレイン１８ｄ間の抵抗値が減少する
と、第２の減衰器２２の入力インピーダンスが減少し、
補正回路２３の抵抗器４４と第２の減衰器２２の入力イ
ンピーダンスとの分圧比が変動して基準電圧Ｖref2の電
圧が減少する。この結果Ｖref1＞Ｖref2となり、差動増
幅器４２の出力電圧Ｖg2、すなわち第４の電界効果トラ
ンジスタ２０に印加されるゲート電圧が減少する。よっ
て、第４の電界効果トランジスタ２０のソース２０ｓ−
ドレイン２０ｄ間の抵抗値が増加して第２の減衰器２２
の入力インピーダンスが増加するため、基準電圧Ｖref2
が増大してＶref2＝Ｖref1となる。したがって、第２の
減衰器２２の入力インピーダンスは減衰量制御電圧Ｖ
CONTを増大させる前の値と等しくなり、第２の減衰器２
２の入力インピーダンスが一定に保たれる。
ソース１８ｓ−ドレイン１８ｄ間の抵抗値が減少する
と、第２の減衰器２２の入力インピーダンスが減少し、
補正回路２３の抵抗器４４と第２の減衰器２２の入力イ
ンピーダンスとの分圧比が変動して基準電圧Ｖref2の電
圧が減少する。この結果Ｖref1＞Ｖref2となり、差動増
幅器４２の出力電圧Ｖg2、すなわち第４の電界効果トラ
ンジスタ２０に印加されるゲート電圧が減少する。よっ
て、第４の電界効果トランジスタ２０のソース２０ｓ−
ドレイン２０ｄ間の抵抗値が増加して第２の減衰器２２
の入力インピーダンスが増加するため、基準電圧Ｖref2
が増大してＶref2＝Ｖref1となる。したがって、第２の
減衰器２２の入力インピーダンスは減衰量制御電圧Ｖ
CONTを増大させる前の値と等しくなり、第２の減衰器２
２の入力インピーダンスが一定に保たれる。
【００２６】一方、減衰量制御電圧ＶCONTを減少させ
て、第２の減衰器２２の出力電圧Ｖmoに対してＶCONT＜
Ｖmoになると、第３の電界効果トランジスタ１８のゲー
ト電圧が減少する。このことにより、第３の電界効果ト
ランジスタ１８のソース１８ｓ−ドレイン１８ｄ間の抵
抗値が増大するため、第２の減衰器２２の出力電圧Ｖmo
が減少してＶCONT＝Ｖmoとなる。このように、減衰量制
御電圧ＶCONTと第２の減衰器２２の出力電圧Ｖmoとは一
致するように動作する。
て、第２の減衰器２２の出力電圧Ｖmoに対してＶCONT＜
Ｖmoになると、第３の電界効果トランジスタ１８のゲー
ト電圧が減少する。このことにより、第３の電界効果ト
ランジスタ１８のソース１８ｓ−ドレイン１８ｄ間の抵
抗値が増大するため、第２の減衰器２２の出力電圧Ｖmo
が減少してＶCONT＝Ｖmoとなる。このように、減衰量制
御電圧ＶCONTと第２の減衰器２２の出力電圧Ｖmoとは一
致するように動作する。
【００２７】同様にして、第３の電界効果トランジスタ
１８のソース１８ｓ−ドレイン１８ｄ間の抵抗値が増大
すると、第２の減衰器２２の入力インピーダンスが増大
して基準電圧Ｖref2の電圧が増大する。この結果Ｖref1
＜Ｖref2となり、差動増幅器４２の出力電圧Ｖg2、すな
わち第４の電界効果トランジスタ２０に印加されるゲー
ト電圧が増大する。よって、第４の電界効果トランジス
タ２０のソース２０ｓ−ドレイン２０ｄ間の抵抗値が減
少して第２の減衰器２２の入力インピーダンスが減少す
るため、基準電圧Ｖref2が減少してＶref2＝Ｖref1とな
る。このように、第１の基準電圧Ｖref1と第２の基準電
圧Ｖref2とは常に一致するように動作するため、第２の
減衰器２２の入力インピーダンスが一定に保たれる。
１８のソース１８ｓ−ドレイン１８ｄ間の抵抗値が増大
すると、第２の減衰器２２の入力インピーダンスが増大
して基準電圧Ｖref2の電圧が増大する。この結果Ｖref1
＜Ｖref2となり、差動増幅器４２の出力電圧Ｖg2、すな
わち第４の電界効果トランジスタ２０に印加されるゲー
ト電圧が増大する。よって、第４の電界効果トランジス
タ２０のソース２０ｓ−ドレイン２０ｄ間の抵抗値が減
少して第２の減衰器２２の入力インピーダンスが減少す
るため、基準電圧Ｖref2が減少してＶref2＝Ｖref1とな
る。このように、第１の基準電圧Ｖref1と第２の基準電
圧Ｖref2とは常に一致するように動作するため、第２の
減衰器２２の入力インピーダンスが一定に保たれる。
【００２８】ここで、第１の減衰器１６、および第２の
減衰器２２は同様の特性であり、かつ第１の電界効果ト
ランジスタ１２のゲート１２ｇと第３の電界効果トラン
ジスタ１８のゲート１８ｇとには補正制御回路２４の出
力電圧Ｖg1が印加され、第２の電界効果トランジスタ１
４のゲート１４ｇと第４の電界効果トランジスタ２０の
ゲート２０ｇとには補正制御回路２３の出力電圧Ｖg2が
印加されている。よって、減衰量制御電圧ＶCONTに比例
して、第３の電界効果トランジスタ１８のソース１８ｓ
−ドレイン１８ｄ間の抵抗値が変化するとともに、第１
の電界効果トランジスタ１２のソース１２ｓ−ドレイン
１２ｄ間の抵抗値も変化する。また、第４の電界効果ト
ランジスタ２０のソース２０ｓ−ドレイン２０ｄ間の抵
抗値が変化するとともに、第２の電界効果トランジスタ
１４のソース１４ｓ−ドレイン１４ｄ間の抵抗値も変化
する。
減衰器２２は同様の特性であり、かつ第１の電界効果ト
ランジスタ１２のゲート１２ｇと第３の電界効果トラン
ジスタ１８のゲート１８ｇとには補正制御回路２４の出
力電圧Ｖg1が印加され、第２の電界効果トランジスタ１
４のゲート１４ｇと第４の電界効果トランジスタ２０の
ゲート２０ｇとには補正制御回路２３の出力電圧Ｖg2が
印加されている。よって、減衰量制御電圧ＶCONTに比例
して、第３の電界効果トランジスタ１８のソース１８ｓ
−ドレイン１８ｄ間の抵抗値が変化するとともに、第１
の電界効果トランジスタ１２のソース１２ｓ−ドレイン
１２ｄ間の抵抗値も変化する。また、第４の電界効果ト
ランジスタ２０のソース２０ｓ−ドレイン２０ｄ間の抵
抗値が変化するとともに、第２の電界効果トランジスタ
１４のソース１４ｓ−ドレイン１４ｄ間の抵抗値も変化
する。
【００２９】したがって、入力信号Ｖinが入力される第
１の減衰器１６では、減衰量制御電圧ＶCONTに比例した
出力信号Ｖout を特別な回路や調整を必要とせずに得る
ことができ、あわせて第１の減衰器１６の入力インピー
ダンスも一定に保つことができるため、減衰回路の取扱
いが容易になる。また、従来のようなＰＩＮダイオード
を使用していないため、入出力間に直列接続されるコン
デンサを設ける必要がなくなるため、直流を含む低周波
でも動作させることができる。
１の減衰器１６では、減衰量制御電圧ＶCONTに比例した
出力信号Ｖout を特別な回路や調整を必要とせずに得る
ことができ、あわせて第１の減衰器１６の入力インピー
ダンスも一定に保つことができるため、減衰回路の取扱
いが容易になる。また、従来のようなＰＩＮダイオード
を使用していないため、入出力間に直列接続されるコン
デンサを設ける必要がなくなるため、直流を含む低周波
でも動作させることができる。
【００３０】また、周囲の温度変化により第２の減衰器
２２の特性が変動し、出力電圧Ｖmoが変動することがあ
っても、ＶCONT＝Ｖmoを満たすように差動増幅器３２の
出力電圧Ｖg1がＶg1＋ΔＶg1に変動し、同時に第２の減
衰器２２の入力インピーダンスが変動して基準電圧Ｖ
ref2が変動することがあっても、Ｖref2＝Ｖref1を満た
すように差動増幅器４２の出力電圧Ｖg2がＶg2＋ΔＶg2
に変動する。したがって、温度変化に対しても減衰量お
よび入力インピーダンスが一定に保たれるため、広い温
度範囲で減衰量制御電圧に比例した減衰量を得ることが
でき、あわせて入力インピーダンスも一定に保たれる。
２２の特性が変動し、出力電圧Ｖmoが変動することがあ
っても、ＶCONT＝Ｖmoを満たすように差動増幅器３２の
出力電圧Ｖg1がＶg1＋ΔＶg1に変動し、同時に第２の減
衰器２２の入力インピーダンスが変動して基準電圧Ｖ
ref2が変動することがあっても、Ｖref2＝Ｖref1を満た
すように差動増幅器４２の出力電圧Ｖg2がＶg2＋ΔＶg2
に変動する。したがって、温度変化に対しても減衰量お
よび入力インピーダンスが一定に保たれるため、広い温
度範囲で減衰量制御電圧に比例した減衰量を得ることが
でき、あわせて入力インピーダンスも一定に保たれる。
【００３１】ここで、この効果をより一層高めるため
に、第１の電界効果トランジスタ１２と第３の電界効果
トランジスタ１８、および第２の電界効果トランジスタ
１４と第４の電界効果トランジスタ２０は、できるだけ
近接させて配置し、熱的に結合させておくことが望まし
い。できれば、本実施例のように第１の電界効果トラン
ジスタ１２と第３の電界効果トランジスタ１８とを同一
の半導体チップ２６に、また第２の電界効果トランジス
タ１４と第４の電界効果トランジスタ２０とを同一の半
導体チップ２７に形成することが望ましい。このことに
よって、第１の減衰器１６および第２の減衰器２２の温
度特性を容易に同じものにすることができる。
に、第１の電界効果トランジスタ１２と第３の電界効果
トランジスタ１８、および第２の電界効果トランジスタ
１４と第４の電界効果トランジスタ２０は、できるだけ
近接させて配置し、熱的に結合させておくことが望まし
い。できれば、本実施例のように第１の電界効果トラン
ジスタ１２と第３の電界効果トランジスタ１８とを同一
の半導体チップ２６に、また第２の電界効果トランジス
タ１４と第４の電界効果トランジスタ２０とを同一の半
導体チップ２７に形成することが望ましい。このことに
よって、第１の減衰器１６および第２の減衰器２２の温
度特性を容易に同じものにすることができる。
【００３２】また、上記説明では、補正制御回路２４は
減衰量制御電圧ＶCONTと第２の減衰器２２の出力電圧Ｖ
moとが一致するように動作する場合で説明しているが、
抵抗器３４、抵抗器３６、抵抗器３８、および抵抗器４
０それぞれの抵抗値を適宜選択して、出力電圧Ｖmoに対
する差動増幅器３２の利得、および減衰量制御電圧Ｖ
CONTに対する差動増幅器３２の利得をそれぞれ違う値と
することで、減衰量制御電圧ＶCONTと出力電圧Ｖmoとが
比例する関係、すなわちＶCONT＝ｋＶmo（ｋ：定数）と
なるように補正制御回路２４を動作させてもよいことは
言うまでもない。なお、本実施例では、第１の電界効果
トランジスタ１２、第２の電界効果トランジスタ１４、
第３の電界効果トランジスタ１８、および第４の電界効
果トランジスタ２０にｎチャネルＭＯＳ型の電界効果ト
ランジスタを用いているが、ｐチャネルＭＯＳ型、ある
いは接合型電界効果トランジスタ等を用いてもよく、ま
た半導体チップ２６、および半導体チップ２７上に形成
されたものでなく個別の部品としてもよい。
減衰量制御電圧ＶCONTと第２の減衰器２２の出力電圧Ｖ
moとが一致するように動作する場合で説明しているが、
抵抗器３４、抵抗器３６、抵抗器３８、および抵抗器４
０それぞれの抵抗値を適宜選択して、出力電圧Ｖmoに対
する差動増幅器３２の利得、および減衰量制御電圧Ｖ
CONTに対する差動増幅器３２の利得をそれぞれ違う値と
することで、減衰量制御電圧ＶCONTと出力電圧Ｖmoとが
比例する関係、すなわちＶCONT＝ｋＶmo（ｋ：定数）と
なるように補正制御回路２４を動作させてもよいことは
言うまでもない。なお、本実施例では、第１の電界効果
トランジスタ１２、第２の電界効果トランジスタ１４、
第３の電界効果トランジスタ１８、および第４の電界効
果トランジスタ２０にｎチャネルＭＯＳ型の電界効果ト
ランジスタを用いているが、ｐチャネルＭＯＳ型、ある
いは接合型電界効果トランジスタ等を用いてもよく、ま
た半導体チップ２６、および半導体チップ２７上に形成
されたものでなく個別の部品としてもよい。
【００３３】また、３端子素子として電界効果トランジ
スタを用いているが、電界効果トランジスタに限らず、
制御電極を有し、この制御電極への供給電圧に応じて導
通抵抗が変化する素子、例えばバイポーラトランジスタ
などの他の３端子素子を用いてもよい。
スタを用いているが、電界効果トランジスタに限らず、
制御電極を有し、この制御電極への供給電圧に応じて導
通抵抗が変化する素子、例えばバイポーラトランジスタ
などの他の３端子素子を用いてもよい。
【００３４】さらに、本実施例の第１の減衰器１６は、
一方の３端子素子を入出力間に直列に挿入した後、他方
の３端子素子を信号出力端子２と接地電位との間に挿入
する構成としているが、逆に一方の３端子素子を信号入
力端子１と接地電位との間に挿入した後、他方の３端子
素子を入出力間に直列に挿入しても同様な効果が得るこ
とができる。但し、この場合は第２の減衰器２２におい
ても同様な構成とする必要がある。
一方の３端子素子を入出力間に直列に挿入した後、他方
の３端子素子を信号出力端子２と接地電位との間に挿入
する構成としているが、逆に一方の３端子素子を信号入
力端子１と接地電位との間に挿入した後、他方の３端子
素子を入出力間に直列に挿入しても同様な効果が得るこ
とができる。但し、この場合は第２の減衰器２２におい
ても同様な構成とする必要がある。
【００３５】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００３６】第１の制御手段によって、減衰量制御電圧
と第２の減衰器の出力電圧とが比例した値になるように
動作するため、入力信号が入力される第１の減衰器にお
いても減衰量制御電圧に比例した出力信号が得られる。
また、第２の制御手段によって、固定電位である第１の
基準電圧と第２の減衰器の入力電圧である第２の基準電
圧とが一致するように動作するため、第１の減衰器にお
いても入力インピーダンスが一定に保たれる。したがっ
て、減衰量制御電圧に比例した出力信号を特別な回路や
調整を必要とせずに得ることができ、入力インピーダン
スも一定に保たれるため減衰回路の取扱いが容易にな
る。また、入出力間には直列接続されたコンデンサがな
いので、直流を含む低周波でも動作させることができ
る。さらに、温度変化に対しても第１の減衰器の減衰量
および入力インピーダンスが一定に保たれるため、広い
温度範囲で動作させることができる。
と第２の減衰器の出力電圧とが比例した値になるように
動作するため、入力信号が入力される第１の減衰器にお
いても減衰量制御電圧に比例した出力信号が得られる。
また、第２の制御手段によって、固定電位である第１の
基準電圧と第２の減衰器の入力電圧である第２の基準電
圧とが一致するように動作するため、第１の減衰器にお
いても入力インピーダンスが一定に保たれる。したがっ
て、減衰量制御電圧に比例した出力信号を特別な回路や
調整を必要とせずに得ることができ、入力インピーダン
スも一定に保たれるため減衰回路の取扱いが容易にな
る。また、入出力間には直列接続されたコンデンサがな
いので、直流を含む低周波でも動作させることができ
る。さらに、温度変化に対しても第１の減衰器の減衰量
および入力インピーダンスが一定に保たれるため、広い
温度範囲で動作させることができる。
【００３７】また、第１の３端子素子と第３の３端子素
子、第２の３端子素子と第４の３端子素子とをそれぞれ
同一の半導体チップ上に形成することで、第１の減衰器
および第２の減衰器の温度特性を容易に同じものにする
ことができる。
子、第２の３端子素子と第４の３端子素子とをそれぞれ
同一の半導体チップ上に形成することで、第１の減衰器
および第２の減衰器の温度特性を容易に同じものにする
ことができる。
【００３８】さらに、第１の制御手段、第２の制御手段
に差動増幅器を用いた場合、差動増幅器に抵抗器による
負帰還回路を設けることで、３端子素子を含む帰還回路
の動作が安定する。
に差動増幅器を用いた場合、差動増幅器に抵抗器による
負帰還回路を設けることで、３端子素子を含む帰還回路
の動作が安定する。
【図１】本発明の減衰回路の構成を示す回路図である。
【図２】従来の減衰回路の構成を示す回路図である。
【図３】図２に示した減衰回路のＰＩＮダイオードに印
加する電圧と減衰出力との関係を示すグラフである。
加する電圧と減衰出力との関係を示すグラフである。
１ 信号入力端子 ２ 信号出力端子 ３ 制御入力端子 １２ 第１の電界効果トランジスタ １４ 第２の電界効果トランジスタ １６ 第１の減衰器 １８ 第３の電界効果トランジスタ ２０ 第１の電界効果トランジスタ ２１、３４、３６、３８、４０、４４〜４７ 抵抗器 ２２ 第２の減衰器 ２３ 補正回路 ２４ 補正制御回路 ２６、２７ 半導体チップ ３２、４２ 差動増幅器
Claims (8)
- 【請求項１】 制御端子から入力される減衰量制御電圧
で入力信号に対する出力信号の減衰量が制御される減衰
回路において、 制御電極を有し、前記制御電極への印加電圧に応じて導
通抵抗が変化する第１の３端子素子および第２の３端子
素子によって分圧器を構成し、前記入力信号が入力され
る第１の減衰器と、 前記第１の３端子素子と同様の特性をもつ第３の３端子
素子および前記第２の３端子素子と同様の特性をもつ第
４の３端子素子によって前記第１の減衰器と同様の分圧
器を構成する第２の減衰器と、 前記減衰量制御電圧と前記第２の減衰器の出力電圧とが
比例した値になるように、前記第１の３端子素子の制御
電極と前記第３の３端子素子の制御電極とに制御電圧を
印加する第１の制御手段と、 固定電位である第１の基準電圧と抵抗器を介して直流電
源に接続される前記第２の減衰器の入力電圧である第２
の基準電圧とが一致するように、前記第２の３端子素子
の制御電極と前記第４の３端子素子の制御電極とに制御
電圧を印加する第２の制御手段とを有することを特徴と
する減衰回路。 - 【請求項２】 制御端子から入力される減衰量制御電圧
で入力信号に対する出力信号の減衰量が制御される減衰
回路において、 制御電極を有し、前記制御電極への印加電圧に応じて導
通抵抗が変化する第１の３端子素子および第２の３端子
素子を備え、前記第１の３端子素子を前記入力信号が入
力される入力端子と前記出力信号が出力される出力端子
との間に接続し、前記第２の３端子素子を前記入力端子
と接地電位との間に接続し、前記入力端子から前記入力
信号が入力される第１の減衰器と、 前記第１の３端子素子と同様の特性をもつ第３の３端子
素子および前記第２の３端子素子と同様の特性をもつ第
４の３端子素子によって前記第１の減衰器と同様の接続
がされる第２の減衰器と、 前記減衰量制御電圧と前記第２の減衰器の出力電圧とが
比例した値になるように、前記第１の３端子素子の制御
電極と前記第３の３端子素子の制御電極とに制御電圧を
印加する第１の制御手段と、 固定電位である第１の基準電圧と抵抗器を介して直流電
源に接続される前記第２の減衰器の入力電圧である第２
の基準電圧とが一致するように、前記第２の３端子素子
の制御電極と前記第４の３端子素子の制御電極とに制御
電圧を印加する第２の制御手段とを有することを特徴と
する減衰回路。 - 【請求項３】 請求項１または２に記載の減衰回路にお
いて、 第１の３端子素子、第２の３端子素子、第３の３端子素
子、および第４の３端子素子は電界効果トランジスタで
あることを特徴とする減衰回路。 - 【請求項４】 請求項１から３いずれか１項に記載の減
衰回路において、 第１の３端子素子と第３の３端子素子とは同一の半導体
チップ上に形成されていることを特徴とする減衰回路。 - 【請求項５】 請求項１から４いずれか１項に記載の減
衰回路において、 第２の３端子素子と第４の３端子素子とは同一の半導体
チップ上に形成されていることを特徴とする減衰回路。 - 【請求項６】 請求項１から５いずれか１項に記載の減
衰回路において、 前記第１の制御手段は、減衰量制御電圧と第２の減衰器
の出力電圧との差の電圧を増幅して出力する差動増幅器
によって構成されていることを特徴とする減衰回路。 - 【請求項７】 請求項１から６いずれか１項に記載の減
衰回路において、 前記第２の制御手段は、第１の基準電圧と第２の基準電
圧との差の電圧を増幅して出力する差動増幅器によって
構成されていることを特徴とする減衰回路。 - 【請求項８】 請求項６または７に記載の減衰回路にお
いて、 差動増幅器には、抵抗器による負帰還回路が設けられて
いることを特徴とする減衰回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024857A JP2827947B2 (ja) | 1995-02-14 | 1995-02-14 | 減衰回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7024857A JP2827947B2 (ja) | 1995-02-14 | 1995-02-14 | 減衰回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222994A true JPH08222994A (ja) | 1996-08-30 |
| JP2827947B2 JP2827947B2 (ja) | 1998-11-25 |
Family
ID=12149896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7024857A Expired - Fee Related JP2827947B2 (ja) | 1995-02-14 | 1995-02-14 | 減衰回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827947B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006132090A1 (ja) * | 2005-06-07 | 2006-12-14 | Sony Corporation | 抵抗回路 |
| JP2006340097A (ja) * | 2005-06-02 | 2006-12-14 | Rf Chips Technology Inc | 利得制御回路および利得制御機能を有するアンプ回路 |
| CN109995344A (zh) * | 2019-05-10 | 2019-07-09 | 中国电子科技集团公司第三十四研究所 | 一种数控衰减电路及其调节方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444535U (ja) * | 1973-04-11 | 1979-03-27 | ||
| JPH03204213A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | π型減衰回路 |
| JPH03238910A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | アッテネータ |
-
1995
- 1995-02-14 JP JP7024857A patent/JP2827947B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444535U (ja) * | 1973-04-11 | 1979-03-27 | ||
| JPH03204213A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | π型減衰回路 |
| JPH03238910A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | アッテネータ |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006340097A (ja) * | 2005-06-02 | 2006-12-14 | Rf Chips Technology Inc | 利得制御回路および利得制御機能を有するアンプ回路 |
| WO2006132090A1 (ja) * | 2005-06-07 | 2006-12-14 | Sony Corporation | 抵抗回路 |
| JP2006345018A (ja) * | 2005-06-07 | 2006-12-21 | Sony Corp | 抵抗回路 |
| US7659765B2 (en) | 2005-06-07 | 2010-02-09 | Sony Corporation | Resistor circuit |
| CN109995344A (zh) * | 2019-05-10 | 2019-07-09 | 中国电子科技集团公司第三十四研究所 | 一种数控衰减电路及其调节方法 |
| CN109995344B (zh) * | 2019-05-10 | 2024-02-13 | 中国电子科技集团公司第三十四研究所 | 一种数控衰减电路及其调节方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827947B2 (ja) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492874B1 (en) | Active bias circuit | |
| US4207538A (en) | Temperature compensation circuit | |
| KR960016642B1 (ko) | 송수신기 | |
| CA2074124C (en) | Transmitter with nonlinearity correction circuits | |
| KR20010020410A (ko) | 선형성 및 대역폭이 개선된 가변 이득 증폭기 | |
| US6934520B2 (en) | CMOS current mode RF detector and method | |
| EP0022866A1 (en) | Amplitude control circuits | |
| US6414547B1 (en) | Variable gain RF amplifier | |
| US20050151588A1 (en) | Rejection circuitry for variable-gain amplifiers and continuous-time filters | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US6542045B2 (en) | High-frequency variable attenuator having a controllable reference voltage | |
| JPH07321561A (ja) | Ｆｅｔ増幅器の消費電力低減方式 | |
| JP3574546B2 (ja) | 高周波可変利得増幅器 | |
| EP0250453B1 (en) | Cascaded internal impedance dependent amplifier with accurate variable gain control | |
| JP2827947B2 (ja) | 減衰回路 | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| US4077012A (en) | Amplifier devices | |
| US20020005756A1 (en) | Enhanced slew rate in amplifier circuits | |
| JP2024038764A (ja) | 増幅回路および通信装置 | |
| US5812008A (en) | Logarithmic converter | |
| US5093631A (en) | Gain-controlled broadband amplifier stage | |
| US6798273B2 (en) | Linear power conversion circuit | |
| JP2000357927A (ja) | リニアライザ | |
| JP2001057511A (ja) | 線形増幅回路 | |
| US11689166B2 (en) | Circuitry for reducing distortion over a wide frequency range |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080918 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080918 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090918 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100918 |
|
| LAPS | Cancellation because of no payment of annual fees |