JPH08222628A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08222628A
JPH08222628A JP2930595A JP2930595A JPH08222628A JP H08222628 A JPH08222628 A JP H08222628A JP 2930595 A JP2930595 A JP 2930595A JP 2930595 A JP2930595 A JP 2930595A JP H08222628 A JPH08222628 A JP H08222628A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
semiconductor device
metal
wiring film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2930595A
Other languages
English (en)
Inventor
Noboru Morimoto
昇 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2930595A priority Critical patent/JPH08222628A/ja
Publication of JPH08222628A publication Critical patent/JPH08222628A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【目的】 金属配線膜の抵抗値に影響を与えることのな
い半導体装置を得る。 【構成】 半導体基板１上に金属配線膜２を形成し、金
属配線膜２を覆うように層間絶縁膜３を形成し、金属配
線膜２の上面に至るまで層間絶縁膜３をエッチングし接
続孔１４を形成し、接続孔１４の底部の金属配線膜２の
露出部の上面が酸化されて形成された第１の表面酸化膜
１８をフッ化アンモニウムとエチレングリコールとから
成る混合溶液にて除去する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、金属配線膜の上面が
酸化されて形成された表面酸化膜を除去し配線の品質を
向上させる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置の構成を示す断
面図である。図において、１は半導体基板、２はこの半
導体基板１上に形成された金属配線膜、３は金属配線膜
２を覆うように形成された層間絶縁膜、４は層間絶縁膜
３を貫通して金属配線膜２に至るまでエッチングして形
成された接続孔、５は金属配線膜２の接続孔４にて露出
されている上面に形成された第１の不用物層である。
【０００３】６は接続孔４を介して層間絶縁膜３上に形
成された高融点金属下層、７は接続孔４内に高融点金属
下層６を介して形成された埋め込み金属膜、９は埋め込
み金属膜７および高融点金属下層６上に形成された配線
膜である。
【０００４】次に上記のように構成された従来の半導体
装置の製造工程について説明する。まず、半導体基板１
上に例えばスパッタリング法等を用いて金属膜を積層さ
せ、この上にレジストを塗布しフォトリソグラフィにて
パターニングしレジスト膜を形成し、これをマスクとし
て金属膜の反応性イオンエッチングを行い金属配線膜２
を形成し、この金属配線膜２を覆うように層間絶縁膜３
を形成する（図５（ａ））。次に、層間絶縁膜３上にレ
ジストを塗布しフォトリソグラフィにてパターニングし
レジスト膜１０を形成し、このレジスト膜１０をマスク
として反応性イオンエッチングを行い、層間絶縁膜３を
金属配線膜２上まで貫通させ接続孔４を形成する（図５
（ｂ））。
【０００５】次に、レジスト膜１０をＯ2プラズマを用
いてアッシングを行い除去する。この際、金属配線膜２
の接続孔４にて露出されている箇所もＯ2プラズマにさ
らされることとなり、酸化され第１の表面酸化膜１１が
形成される（図５（ｃ））。次に、第１の表面酸化膜１
１をスパッタエッチングにて除去する。しかしながら、
一般的に接続孔４は微細化されアスペクト比が増大して
いるため、スパッタエッチ粒子が第１の表面酸化膜１１
まで入射する確率は極めて少なくなっておりほとんど第
１の表面酸化膜１１はエッチングされない。又、この
際、スパッタエッチ粒子は接続孔４の開口部に多数入射
し層間絶縁膜３の一部をエッチングしてテーパ部４ａを
形成し、この層間絶縁膜３がスパッタされた酸化物が金
属配線膜２の接続孔４にて露出されている箇所に付着し
第１の不用物層５が形成されることとなり、又、スパッ
タエッチング時のパーティクルにより歩留まりを低下さ
せている（図５（ｄ））。
【０００６】次に、接続孔４を介して層間絶縁膜３上に
例えばスパッタリング法を用いて高融点金属下層６を形
成する。次に、例えばＣＶＤ法を用い高融点金属下層６
上に例えばタングステン（以下、Ｗと略す）から成る金
属膜７ａを形成する（図６（ａ））。次に、この金属膜
７ａを例えばエッチングガスとしてＳＦ6を用いてエッ
チバックを行い、接続孔４内のみ残し埋め込み金属膜７
を形成する。しかしながらこの際、埋め込み金属膜７お
よび高融点金属下層６上には、各金属膜のイオウ化物が
形成されイオウ化物層１２が形成されることとなる（図
６（ｂ））。
【０００７】次に、イオウ化物層１２をＯ2プラズマ処
理にて除去するが、この際イオウ化物層１２は除去され
るものの、埋め込み金属膜７および高融点金属下層６の
上面はＯ2プラズマにさらされることとなり、酸化され
第２の表面酸化膜１３が形成される（図６（ｃ））。次
に、第２の表面酸化膜１３をスパッタエッチングにて除
去する。しかしながら、スパッタエッチング時にパーテ
ィクルが発生するため、歩留まりの低下をひきおこす
（図６（ｄ））。
【０００８】次に、埋め込み金属膜７および高融点金属
下層６上に例えばスパッタリング法にて例えばアルミニ
ウム合金から成る配線膜を形成し、この配線膜上にレジ
ストを塗布しフォトリソグラフィによりパターニングし
てレジスト膜を形成し、このレジスト膜をマスクとして
反応性イオンエッチングを行い、パターニングされた高
融点金属下層６および配線膜９を形成する（図４）。
【０００９】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され金属配線膜２と高融点金属下層６と
の間に第１の不用物層５が残留したまま形成されるの
で、配線における抵抗値に大きく影響、又、第２の表面
酸化膜１３の除去の際にパーティクルが発生しているの
で所望の半導体装置を得ることができないという問題点
があった。又、上記従来例中には記載していないが、第
１および第２の表面酸化膜１１、１３をエッチングする
のにウェットエッチングを用いる方法も考えられるが第
１および第２の表面酸化膜１１、１３と、層間絶縁膜
３、金属配線膜２、高融点金属下層６および埋め込み金
属膜７との選択性が悪く適当なものがなかった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、配線における抵抗値に影響を与
えることなく所望の半導体装置を得ることができる半導
体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置の製造方法は、金属配線膜の上面が酸化さ
れて形成された表面酸化膜をフッ化アンモニウムとエチ
レングリコールとから成る混合溶液にて除去するもので
ある。
【００１２】又、この発明に係る請求項２の半導体装置
の製造方法は、半導体基板上に金属配線膜を形成し、金
属配線膜を覆うように層間絶縁膜を形成し、金属配線膜
の上面に至るまで層間絶縁膜をエッチングし接続孔を形
成し、接続孔の底部の金属配線膜の露出部の上面が酸化
されて形成された表面酸化膜をフッ化アンモニウムとエ
チレングリコールとから成る混合溶液にて除去するもの
である。
【００１３】又、この発明に係る請求項３の半導体装置
の製造方法は、半導体基板上に配線膜を形成し、配線膜
を覆うように層間絶縁膜を形成し、配線膜の上面に至る
まで層間絶縁膜をエッチングし接続孔を形成し、接続孔
内に埋め込み金属膜を形成し、埋め込み金属膜の露出部
の上面が酸化されて形成された表面酸化膜をフッ化アン
モニウムとエチレングリコールとから成る混合溶液にて
除去するものである。
【００１４】又、この発明に係る請求項４の半導体装置
の製造方法は、タングステンから成る配線膜の上面が酸
化されて形成されたタングステン酸化膜を水にて除去す
るものである。
【００１５】又、この発明に係る請求項５の半導体装置
の製造方法は、半導体基板上にタングステン膜を有する
金属配線膜を形成し、金属配線膜を覆うように層間絶縁
膜を形成し、タングステン膜の上面に至るまで層間絶縁
膜をエッチングし接続孔を形成し、接続孔の底部のタン
グステン膜の露出部の上面が酸化されて形成されたタン
グステン酸化膜を水にて除去するものである。
【００１６】又、この発明に係る請求項６の半導体装置
の製造方法は、半導体基板上に配線膜を形成し、配線膜
を覆うように層間絶縁膜を形成し、配線膜の上面に至る
まで層間絶縁膜をエッチングし接続孔を形成し、接続孔
内にタングステン膜を形成し、タングステン膜の露出部
の上面が酸化されて形成されたタングステン酸化膜を水
にて除去するものである。
【００１７】
【作用】この発明の請求項１における半導体装置の製造
方法は、金属配線膜の上面が酸化されて形成された表面
酸化膜をフッ化アンモニウムとエチレングリコールとか
ら成る混合溶液にて除去するようにしたので、金属配線
膜の抵抗値への影響が低減する。
【００１８】又、この発明の請求項２における半導体装
置の製造方法は、半導体基板上に金属配線膜を形成し、
金属配線膜を覆うように層間絶縁膜を形成し、金属配線
膜の上面に至るまで層間絶縁膜をエッチングし接続孔を
形成し、接続孔の底部の金属配線膜の露出部の上面が酸
化されて形成された表面酸化膜をフッ化アンモニウムと
エチレングリコールとから成る混合溶液にて除去するよ
うにしたので、接続孔における金属配線膜の抵抗値への
影響が低減する。
【００１９】又、この発明の請求項３における半導体装
置の製造方法は、半導体基板上に配線膜を形成し、配線
膜を覆うように層間絶縁膜を形成し、配線膜の上面に至
るまで層間絶縁膜をエッチングし接続孔を形成し、接続
孔内に埋め込み金属膜を形成し、埋め込み金属膜の露出
部の上面が酸化されて形成された表面酸化膜をフッ化ア
ンモニウムとエチレングリコールとから成る混合溶液に
て除去するようにしたので、埋め込み金属膜の抵抗値へ
の影響が低減する。
【００２０】又、この発明の請求項４における半導体装
置の製造方法は、タングステンから成る配線膜の上面が
酸化されて形成されたタングステン酸化膜を水にて除去
するようにしたので、配線膜の抵抗値への影響が低減す
る。
【００２１】又、この発明の請求項５における半導体装
置の製造方法は、半導体基板上にタングステン膜を有す
る金属配線膜を形成し、金属配線膜を覆うように層間絶
縁膜を形成し、タングステン膜の上面に至るまで層間絶
縁膜をエッチングし接続孔を形成し、接続孔の底部のタ
ングステン膜の露出部の上面が酸化されて形成されたタ
ングステン酸化膜を水にて除去するようにしたので、接
続孔におけるタングステン膜の抵抗値への影響が低減す
る。
【００２２】又、この発明の請求項６における半導体装
置の製造方法は、半導体基板上に配線膜を形成し、配線
膜を覆うように層間絶縁膜を形成し、配線膜の上面に至
るまで層間絶縁膜をエッチングし接続孔を形成し、接続
孔内にタングステン膜を形成し、タングステン膜の露出
部の上面が酸化されて形成されたタングステン酸化膜を
水にて除去するようにしたので、接続孔内のタングステ
ン膜の抵抗値への影響が低減する。
【００２３】
【実施例】
実施例１．以下、この発明の実施例を図について説明す
る。図１はこの発明の実施例１における半導体装置の構
成を示す断面図である。図において従来と同様の部分は
同一符号を付して説明を省略する。１４は層間絶縁膜３
を貫通して金属配線膜２に至るまでエッチングして形成
された接続孔、１５は接続孔１４を介して層間絶縁膜３
上に形成された高融点金属下層、１６は接続孔１４内に
高融点金属下層１５を介して形成された埋め込み金属
膜、１７は埋め込み金属膜１６および高融点金属下層１
５上に形成された配線膜である。
【００２４】次に上記のように構成された実施例１の半
導体装置の製造工程について説明する。まず、従来の場
合と同様に半導体基板１上に例えばスパッタリング法等
を用いて金属膜を積層させ、この上にレジストを塗布し
フォトリソグラフィにてパターニングしレジスト膜を形
成し、これをマスクとして金属膜の反応性イオンエッチ
ングを行い金属配線膜２を形成し、この金属配線膜２を
覆うように層間絶縁膜３を形成する（図２（ａ））。次
に、層間絶縁膜３上にレジストを塗布しフォトリソグラ
フィにてパターニングしレジスト膜１０を形成し、この
レジスト膜１０をマスクとして反応性イオンエッチング
を行い、層間絶縁膜３を金属配線膜２上まで貫通させ接
続孔１４を形成する（図２（ｂ））。
【００２５】次に、レジスト膜１０をＯ2プラズマを用
いてアッシングを行い除去する。この際、金属配線膜２
の接続孔１４にて露出されている箇所もＯ2プラズマに
さらされることとなり、酸化され第１の表面酸化膜１８
が形成される（図２（ｃ））。次に、第１の表面酸化膜
１８をフッ化アンモニウム（以下、ＮＨ4Ｆと略す）と
エチレングリコール（以下、ＥＧと略す）とから成る混
合溶液にてウェット処理を行い除去する（図２
（ｄ））。この際、ＮＨ4ＦとＥＧとから成る混合溶液
は第１の表面酸化膜１８と層間絶縁膜３および金属配線
膜２との選択性に優れており、他に影響を与えることな
く確実に第１の表面酸化膜１８のみを除去することがで
きる。さらに、スパッタエッチングと異なりパーティク
ルが生じることはない。
【００２６】次に、接続孔１４を介して層間絶縁膜３上
に例えばスパッタリング法を用いて高融点金属下層１５
を形成する。次に、例えばＣＶＤ法を用い高融点金属下
層１５上に例えばＷから成る金属膜１６ａを形成する
（図３（ａ））。次に、この金属膜１６ａを例えばエッ
チングガスとしてＳＦ6を用いてエッチバックを行い、
接続孔１４内のみ残し埋め込み金属膜１６を形成する。
しかしながらこの際、埋め込み金属膜１６および高融点
金属下層１５上には、各金属膜のイオウ化物が形成され
イオウ化物層１９が形成されることとなる（図６
（ｂ））。
【００２７】次に、イオウ化物層１９をＯ2プラズマ処
理にて除去するが、この際イオウ化物層１９は除去され
るものの、埋め込み金属膜１６および高融点金属下層１
５の上面はＯ2プラズマにさらされることとなり、酸化
され第２の表面酸化膜２０が形成される（図３
（ｃ））。次に、第２の表面酸化膜２０をＮＨ4ＦとＥ
Ｇとから成る混合溶液にてウェット処理を行い除去する
（図３（ｄ））。この際、ＮＨ4ＦとＥＧとから成る混
合溶液は第２の表面酸化膜２０と埋め込み金属膜１６お
よび高融点金属下層１５との選択性に優れており、他に
影響を与えることなく確実に第２の表面酸化膜２０のみ
を除去することができる。さらに、スパッタエッチング
と異なりパーティクルが生じることはない。
【００２８】次に、埋め込み金属膜１６および高融点金
属下層１５上に例えばスパッタリング法にて例えばアル
ミニウム合金から成る配線膜を形成し、この配線膜上に
レジストを塗布しフォトリソグラフィによりパターニン
グしてレジスト膜を形成し、このレジスト膜をマスクと
して反応性イオンエッチングを行い、パターニングされ
た高融点金属下層１５および配線膜１７を形成する（図
１）。
【００２９】上記のように構成された実施例１の半導体
装置の製造方法は、金属配線膜２と高融点金属下層１５
および埋め込み金属膜１６との間、又、埋め込み金属膜
１６と配線膜１７との間には不用物が残存することなく
半導体装置が形成されているため、配線の抵抗値に影響
をおよぼすことなく所望の半導体装置を得ることがで
き、歩留まりを向上させることが可能である。
【００３０】実施例２．上記実施例１では第１および第
２の表面酸化膜１８、２０の除去にＮＨ4ＦとＥＧとか
ら成る混合溶液を用いる例を示したけれども、例えば第
１および第２の表面酸化膜１８、２０がＷ酸化膜ならば
水にて除去するようにしても、Ｗ酸化膜と金属配線膜、
埋め込み金属膜、層間絶縁膜および高融点金属下層との
選択性に優れており、他に影響を与えることなく確実に
Ｗ酸化膜のみ除去することができる。さらに、スパッタ
エッチングと異なりパーティクルが発生することもな
い。よって、上記実施例１と同様の効果を奏することが
できる。
【００３１】
【発明の効果】以上のように、この発明の請求項１によ
れば、金属配線膜の上面が酸化されて形成された表面酸
化膜をフッ化アンモニウムとエチレングリコールとから
成る混合溶液にて除去するようにしたので、配線の抵抗
値に影響を与えることなく所望の半導体装置を得ること
ができる半導体装置の製造方法を提供することが可能で
ある。
【００３２】又、この発明の請求項２によれば、半導体
基板上に金属配線膜を形成し、金属配線膜を覆うように
層間絶縁膜を形成し、金属配線膜の上面に至るまで層間
絶縁膜をエッチングし接続孔を形成し、接続孔の底部の
金属配線膜の露出部の上面が酸化されて形成された表面
酸化膜をフッ化アンモニウムとエチレングリコールとか
ら成る混合溶液にて除去するようにしたので、接続孔に
おける金属配線膜の抵抗値に影響を与えることなく所望
の半導体装置を得ることができる半導体装置の製造方法
を提供することが可能である。
【００３３】又、この発明の請求項３によれば、半導体
基板上に配線膜を形成し、配線膜を覆うように層間絶縁
膜を形成し、配線膜の上面に至るまで層間絶縁膜をエッ
チングし接続孔を形成し、接続孔内に埋め込み金属膜を
形成し、埋め込み金属膜の露出部の上面が酸化されて形
成された表面酸化膜をフッ化アンモニウムとエチレング
リコールとから成る混合溶液にて除去するようにしたの
で、埋め込み金属膜の抵抗値に影響を与えることなく所
望の半導体装置を得ることができる半導体装置の製造方
法を提供することが可能である。
【００３４】又、この発明の請求項４によれば、タング
ステンから成る配線膜の上面が酸化されて形成されたタ
ングステン酸化膜を水にて除去するようにしたので、配
線の抵抗値に影響を与えることなく所望の半導体装置を
得ることができる半導体装置の製造方法を提供すること
が可能である。
【００３５】又、この発明の請求項５によれば、半導体
基板上にタングステン膜を有する金属配線膜を形成し、
金属配線膜を覆うように層間絶縁膜を形成し、タングス
テン膜の上面に至るまで層間絶縁膜をエッチングし接続
孔を形成し、接続孔の底部のタングステン膜の露出部の
上面が酸化されて形成されたタングステン酸化膜を水に
て除去するようにしたので、接続孔における金属配線膜
の抵抗値に影響を与えることなく所望の半導体装置を得
ることができる半導体装置の製造方法を提供することが
可能である。
【００３６】又、この発明の請求項６によれば、半導体
基板上に配線膜を形成し、配線膜を覆うように層間絶縁
膜を形成し、配線膜の上面に至るまで層間絶縁膜をエッ
チングし接続孔を形成し、接続孔内にタングステン膜を
形成し、タングステン膜の露出部の上面が酸化されて形
成されたタングステン酸化膜を水にて除去するようにし
たので、タングステン膜の抵抗値に影響を与えることな
く所望の半導体装置を得ることができる半導体装置の製
造方法を提供することが可能である。
【図面の簡単な説明】
【図１】 この発明の実施例１における半導体装置の構
成を示す断面図である。
【図２】 図１に示す半導体装置の製造工程における一
工程を示す断面図である。
【図３】 図１に示す半導体装置の製造工程における一
工程を示す断面図である。
【図４】 従来の半導体装置の構成を示す断面図であ
る。
【図５】 図４に示す半導体装置の製造工程における一
工程を示す断面図である。
【図６】 図４に示す半導体装置の製造工程における一
工程を示す断面図である。
【符号の説明】
１ 半導体基板、２ 金属配線膜、３ 層間絶縁膜、１
４ 接続孔、１５ 高融点金属下層、１６ 埋め込み金
属膜、１８ 第１の表面酸化膜、２０ 第２の表面酸化
膜。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 金属配線膜の上面が酸化されて形成され
    た表面酸化膜をフッ化アンモニウムとエチレングリコー
    ルとから成る混合溶液にて除去することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 半導体基板上に金属配線膜を形成する工
    程と、上記金属配線膜を覆うように層間絶縁膜を形成す
    る工程と、上記金属配線膜の上面に至るまで上記層間絶
    縁膜をエッチングし接続孔を形成する工程と、上記接続
    孔の底部の上記金属配線膜の露出部の上面が酸化されて
    形成された表面酸化膜をフッ化アンモニウムとエチレン
    グリコールとから成る混合溶液にて除去する工程とを備
    えたことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 半導体基板上に配線膜を形成する工程
    と、上記配線膜を覆うように層間絶縁膜を形成する工程
    と、上記配線膜の上面に至るまで上記層間絶縁膜をエッ
    チングし接続孔を形成する工程と、上記接続孔内に埋め
    込み金属膜を形成する工程と、上記埋め込み金属膜の露
    出部の上面が酸化されて形成された表面酸化膜をフッ化
    アンモニウムとエチレングリコールとから成る混合溶液
    にて除去する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  4. 【請求項４】 タングステンから成る配線膜の上面が酸
    化されて形成されたタングステン酸化膜を水にて除去す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 半導体基板上にタングステン膜を有する
    金属配線膜を形成する工程と、上記金属配線膜を覆うよ
    うに層間絶縁膜を形成する工程と、上記タングステン膜
    の上面に至るまで上記層間絶縁膜をエッチングし接続孔
    を形成する工程と、上記接続孔の底部の上記タングステ
    ン膜の露出部の上面が酸化されて形成されたタングステ
    ン酸化膜を水にて除去する工程とを備えたことを特徴と
    する半導体装置の製造方法。
  6. 【請求項６】 半導体基板上に配線膜を形成する工程
    と、上記配線膜を覆うように層間絶縁膜を形成する工程
    と、上記配線膜の上面に至るまで上記層間絶縁膜をエッ
    チングし接続孔を形成する工程と、上記接続孔内にタン
    グステン膜を形成する工程と、上記タングステン膜の露
    出部の上面が酸化されて形成されたタングステン酸化膜
    を水にて除去する工程とを備えたことを特徴とする半導
    体装置の製造方法。
JP2930595A 1995-02-17 1995-02-17 半導体装置の製造方法 Pending JPH08222628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2930595A JPH08222628A (ja) 1995-02-17 1995-02-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2930595A JPH08222628A (ja) 1995-02-17 1995-02-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08222628A true JPH08222628A (ja) 1996-08-30

Family

ID=12272517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2930595A Pending JPH08222628A (ja) 1995-02-17 1995-02-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08222628A (ja)

Similar Documents

Publication Publication Date Title
US5807660A (en) Avoid photoresist lifting by post-oxide-dep plasma treatment
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
JPH06224304A (ja) アンティフューズエレメントおよび製造方法
US6008121A (en) Etching high aspect contact holes in solid state devices
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
JPH06163456A (ja) 微細金属配線形成方法
US6133145A (en) Method to increase the etch rate selectivity between metal and photoresist via use of a plasma treatment
US7262103B2 (en) Method for forming a salicide in semiconductor device
US6797630B1 (en) Partial via hard mask open on low-k dual damascene etch with dual hard mask (DHM) approach
JPH1064910A (ja) 基板上に金属パターンを形成する方法
JPH08222628A (ja) 半導体装置の製造方法
US6548413B1 (en) Method to reduce microloading in metal etching
JPH03200330A (ja) 半導体装置の製造方法
US7514357B2 (en) Method of manufacturing a semiconductor device
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
US20020039837A1 (en) Method of manufacturing a semiconductor device
JPH104092A (ja) 半導体装置の製造方法
JPH05226333A (ja) 半導体装置の製造方法
JP2002208633A (ja) 半導体装置およびその製造方法
JPH0766178A (ja) 半導体装置の製造方法
KR100532981B1 (ko) 반도체소자 식각방법
JP3291387B2 (ja) 半導体装置の製造方法
KR19980055903A (ko) 반도체 소자의 비아홀 형성 방법
JPS63284861A (ja) 半導体装置の製造方法
JPH0831930A (ja) 半導体装置の製造方法