JPH0822051B2 - 時間軸誤差補正装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ等の時間軸変動を伴
った再生映像信号の時間軸変動を補正する時間軸誤差補
正装置に関する。

従来の技術 ビデオテープレコーダ（VTR）などの記録再生装置で
は、信号検出器と記録媒体との相対的な速度変動によっ
て再生映像信号に時間軸変動を生じる。このような時間
軸変動を伴った再生映像信号を補正する手段として時間
軸誤差補正装置（TBC）が用いられている。時間軸誤差
補正装置は、業務用VTR等に必要な技術であるため数多
く用いられているが、家庭用VTRには現時点ではまだ導
入されていない。従って、従来の時間軸誤差補正装置と
して「ナショナルテクニカルレポート」 （National Technical Report Vo1.31 No.6 Dec.1985
「MIIフォーマットVTR AU−600」）に詳細に記載されて
いる業務用VTRの時間軸誤差補正装置について説明す
る。

第４図は、この時間軸誤差補正装置のブロック図を示
したものである。同図において、再生映像信号より分離
されFM復調された輝度信号を入力端子１より入力し、同
期信号分離回路（H.S.S）５により同期信号を分離す
る。分離された同期信号は自動周波数制御回路（AFC）
６に入力され、同期信号に同期したマスタクロックを出
力させる。出力されたマスタクロックは、自動位相制御
回路（APC）７に入力され、前記入力輝度信号からバー
スト分離回路８により分離したTBC用のバースト信号と
位相比較され、その位相差に応じて位相変調され書き込
みクロックとして出力される。時間軸変動成分を含んだ
入力輝度信号は、この位相変調され入力輝度信号に位相
同期した書き込みクロックによりA/D変換器２でサンプ
リングされてメモリ３に書き込まれ、基準発振器10から
得られる時間軸変動成分を伴わない一定の読み出しクロ
ックによりメモリ３から読み出される。メモリ３から読
み出された輝度信号成分はD/A変換器４でアナログ信号
に戻された後、基準発振器10からの基準クロックによっ
て形成される時間軸変動成分の伴わない基準シンク信号
を加算器11で加算され出力端子12に出力される。また高
速再生時及び、高速逆再生時において書き込みクロック
を同期信号分離回路５からの同期信号に同期して発振す
る電圧制御発振器（VCO）９からのクロックに切り替え
ることにより、より急瞬な変化にも応答できる構成とし
ている。

発明が解決しようとする課題 しかしながら、上記のような時間軸誤差補正装置は、
業務用VTRに導入されているものでありこの方式をその
まま家庭用VTRに導入した場合、以下の点が問題とな
る。

家庭用VTRの場合、業務用VTRに比べ再生信号のS/N及
び波形再現が悪いため、同期信号検出に誤動作を発生し
やすく充分な性能が期待できない。

記録時にTBC用のバースト信号を輝度信号上に付加
し、それを利用して時間軸補正を行う構成としているた
め、これを導入するには現在の家庭用VTRのフォーマッ
トを変更させなくてはならず、互換性上問題となる。

本発明はかかる点に鑑み、家庭用VTRの再生信号のS/N
及び波形再現でも充分に動作すると共に、家庭用VTRの
フォーマットを変更することなく時間軸補正ができる時
間軸誤差補正装置を提供することを目的とする。

課題を解決するための手段 本発明の時間軸誤差補正装置は、再生映像信号からFM
復調した輝度信号を取り出し、その輝度信号のシンクチ
ップ電位と、バックポーチ電位を検出すると共にそのセ
ンター電位でシンクのバックエッジをスライスして同期
信号を分離する手段と、基準発振器からの基準クロック
を順次位相シフトさせ、その位相シフトクロックの中か
ら、前記同期信号分離手段より得られた同期信号のバッ
クエッジの位相に最も近いクロックを選択して出力させ
る書き込みクロック発生手段と、前記再生輝度信号を選
択した書き込みクロックで、前記同期信号のバックエッ
ジ側のタイミングで所定のメモリに書き込み、時間軸変
動成分のない一定のクロックで基準クロックに同期した
基準同期信号のタイミングでメモリに記録された再生輝
度信号を読み出す手段とを少なくとも具備した構成とし
ている。

作用 本発明は上記構成よりなるものであり、同期信号分離
手段において再生輝度信号のDC電位や入力レベルが変動
した場合でも比較的急瞬な立ち上りでノイズの影響を受
けにくいシンクのバックエッジのセンター部分で常に同
期信号を分離することができ、この分離した同期信号を
用いて書き込みクロック発生手段で書き込みクロックを
選択することによって誤動作することなく再生輝度信号
のシンクに瞬時に位相同期した書き込みクロックを作成
することができるものである。この書き込みクロックに
よって再生輝度信号を分離した同期信号のバックエッジ
側のリセットタイミングでメモリに書き込み、時間軸変
動のない一定の基準クロックで基準同期信号のリセット
タイミングでメモリから読み出すことによって安定に時
間軸補正するようにしたものである。

実施例 本発明の時間軸誤差補正装置の一実施例について、第
１図を参照しながら説明する。第１図は本実施例の時間
軸誤差補正装置の構成を示すブロック図である。

同図において、再生ヘッド13により得られた再生映像
信号は、ヘッドランプ14で増幅された後、ハイパスフィ
ルタ（HPF）15でFM輝度信号を分離される。分離されたF
M輝度信号成分はFM復調器（FM,DEM）16で復調され、ク
ランプ回路17でクランプされた後、A/D変換器18に入力
される。またクランプされた再生輝度信号は、シンクチ
ップレベルを検出するシンクチップ電位検出器22、いわ
ゆるペデスタルレベルを検出するパックポーチ電位検出
器23、シンクチップ電位とバックポーチ電位を加算して
２分することによりセンター電位を検出するセンター電
位検出器24によりシンクのバックエッジのセンター電位
が検出され、その電位によりスライス回路25で同期分離
される。このスライス回路25より得られた同期信号を、
位相シフト器27,位相検出器26,クロック選択器28から成
る書き込みクロック発生器57に入力することにより書き
込みクロックを発生させる。

また分離された同期信号は、書き込みリセット29に入
力され書き込みリセットパルスを発生させる。A/D変換
器18に入力された再生輝度信号は、サンプリングされデ
ィジタル信号に変換された後、書き込みクロックにより
書き込みリセット29からの書き込みリセットパルスのタ
イミングでメモリ19に書き込まれる。メモリ19に書き込
まれた再生輝度信号は、基準発振器32からの基準クロッ
クを分周器31で分周し、その出力信号から読み出しリセ
ット30で発生させた読み出しリセットパルスのタイミン
グで基準クロックによって読み出され、D/A変換器20で
アナログ信号に変換されて出力端子21に出力される。ま
た、基準発振器32からの基準クロックは、分周器33で分
周されてドラムサーボ34に入力され、ドラムモータ35の
基準制御信号としても使用される。

次に、本実施例の具体的動作についてさらに詳細に説
明する。FM復調器16で復調されクランプ回路17でクラン
プされた再生輝度信号は、シンクチップ電位検出器22,
バックポーチ電位検出器23,センター電位検出器24によ
ってシンクのバックエッジのセンター電位が検出され、
スライス回路25でそのセンター電位によってスライスさ
れ、同期信号が分離される。

ここで再生される輝度信号のシンク部分について若干
説明する。

一般にシンクのフロントエッジは、そのシンクの前の
映像信号部分から１〜２μsec程度しか離れていないた
め映像信号部分からの影響を受け易くひずみ易い。また
シンクのバックエッジ側においても、FM復調後のローパ
スフィルター等で帯域が制限されているため、シンクの
立ち上りの傾きもシンクチップ付近及びバックポーチ付
近に比べシンクのセンター付近の方がより急瞬であるた
め、そのシンクセンター付近でシンクをスライスしたと
きがノイズによる影響を一番受けにくい。従ってシンク
のバックエッジ側のセンター付近が最も同期信号として
の位相誤差が少ないものとみなせる。このスライス回路
25より得られた同期信号は、書き込みクロック発生器57
の位相検出器26に入力される。メモリ19への書き込みク
ロックは、基準発振器32から出力した基準クロックを位
相シフト回路27によって２π/nずつ位相の異なるｎ個の
信号に位相シフトさせ、位相検出器26に入力すると共に
クロック選択器28に入力し、位相検出器26で先の同期信
号のバックエッジ側に最も位相の近い信号を検出し、そ
の検出信号からクロック選択器28でクロックを選択し出
力することによって得られる。再生輝度信号は、この書
き込みクロックによりA/D変換器18でサンプリングさ
れ、先の同期信号のバックエッジ側に位相同期した書き
込みリセット29からの書き込みリセットパルスのタイミ
ングでメモリ19に書き込まれ、基準発振器32からの時間
軸変動成分のない基準クロックにより、先の読み出しリ
セット30からの読み出しリセットパルスのタイミングで
読み出されることによって時間軸補正されて出力され
る。メモリ19への書き込み、読み出しは非同期であるた
め、スライス回路25からの同期信号と基準クロックを分
周した基準同期信号の平均周波数のずれにより、メモリ
19のオーバーフロー状態を発生させることがある。従っ
てこのスライス回路25からの同期信号と基準同期信号と
の平均周波数を同期させるために、ドラムモータ35を制
御するドラムサーボ34の基準信号を、読み出しクロック
を発生させる基準発振器32からの基準クロックを分周器
33で分周した信号から得る構成としたものである。この
ようにすることによりメモリ19をオーバーフローさせる
ことなく時間軸補正することができる。

以上説明したような構成並びに動作により、家庭用VT
RのようなS/N,波形再現の良くない再生信号においても
シンクのバックエッジのセンター部分で確実に同期信号
を分離し、その同期信号に位相同期したクロックを瞬時
に選択することによって安定した時間軸誤差補正を行う
ことができると共に家庭用VTRのフォーマットを変更す
ることなく構成することができる。

次に本発明の時間軸誤差補正装置の第２の実施例につ
いて、第２図を参照しながら説明する。同図において第
１図と同一回路においては同一番号を付与してあるので
説明は省略する。

第２図において、入力再生信号のS/Nが悪い場合、ス
ライス回路25より分離された同期信号には、ノイズによ
る位相誤差が電気的ジッター成分となって多く存在して
いる。この同期信号から電気的ジッターを削減するため
に、この同期信号を位相比較器36,ローパスフィルタ58,
可変発振器37,分周器38からなる言わゆるAFCループに入
力する。このAFCループは、スライス回路25より分離し
た同期信号に、可変発振器37からのクロックを分周器38
で分周した信号と位相同期するように可変発振器37をフ
ィードバック制御させたもので、その制御された可変発
振器37からの信号を分周して発生させた同期信号を書き
込みクロック発生手段に送るように構成したものであ
る。

このAFCループより出力された同期信号は、フィード
バック制御されているため、スライス回路25からの同期
信号をローパスフィルタ58によって平均化したものとみ
なせる。従ってノイズによる電気的ジッターのような高
い周波数のものには応答しないが低い周波数成分の機械
的ジッターには充分応答し検出することができる。但
し、スキューやヘッドタタキテープの縦振動に起因する
変動のような高い周波数の時間軸変動にも応答しなくな
る傾向となるが、画面上での電気的ジッター成分による
微小変動ノイズの改善効果の方がかなり大きい。従って
以上の構成並びに動作によって、このようなS/Nの悪い
再生信号においてもシンクのバックエッジのセンター電
位で分離した同期信号を、いわゆるAFCループで平均化
することによってノイズによる電気的ジッターを発生さ
せることなく時間軸補正を行うことができると共に、家
庭用VTRのフォーマットを変更することなく構成するこ
とができる。

次に本発明の時間軸誤差補正装置の第３の実施例につ
いて、第３図を参照しながら説明する。同図において第
１図と同一回路においては同一番号を付与してあるので
説明は省略する。第３図において、ヘッドアンプ14より
出力されローパスフィルタ39で分離された低域変換色信
号は、周波数変換器（HET）40,バーストゲート42,位相
制御回路（APC）43によって構成された自動位相制御ル
ープ（APCループ）により元の副搬送波周波数に変換さ
れ、搬送波色信号となる。この搬送波色信号は、基準発
振器32より出力された基準クロックを分周器53にて分周
して得た基準副搬送波と位相比較されているので、時間
軸変動による搬送波の位相変動成分を充分に除去されて
いる。そしてくし形フィルタ41を通すことによって隣接
クロストークノイズも充分除去されるくし形フィルタ41
より出力された搬送波色信号は、色信号デコード回路44
にて分周器53より得た基準副搬送波を位相器54に通すこ
とにより得られる直行２相搬送波でもってデコードされ
ることによりベースバンドの２つの色信号を得る。この
２つの色信号はベースバンドの信号なので、輝度信号と
同様の時間軸変動成分を持っている。従ってこの２つの
色信号は、輝度信号と同様にそれぞれA/D変換器45及び4
8に入力され、書き込みクロックによりメモリ46,49に書
き込まれ、基準クロックによって読み出された後、エン
コーダ回路51に入力される。エンコーダ回路51に入力さ
れた２つの色信号は、基準クロックを分周器52で分周し
た基準搬送波によってエンコードされ、時間軸補正され
た搬送波色信号として出力される。時間軸補正された搬
送波色信号は、加算器55で同様に時間軸補正された輝度
信号と加算され出力端子56に出力される。

以上のような構成並びに動作によって輝度信号と同様
に、色信号をも時間軸補正できる回路を実現することが
できる。

発明の効果 以上のように本発明の時間軸誤差補正装置によれば、
家庭用VTRのようにS/Nや波形再現のよくない再生信号に
おいてもシンクのバックエッジのセンター部分で確実に
同期信号を分離し、その同期信号に位相同期したクロッ
クを瞬時に選択することによって安定した時間軸補正を
行うことができ、しかも家庭用VTRのフォーマットを変
更することなく簡単な構成で実現できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の時間軸誤差補正装置のブロ
ック図、第２図は本発明の第２の実施例のブロック図、
第３図は本発明の第３の実施例のブロック図、第４図は
従来の時間軸誤差補正装置のブロック図である。 13……再生ヘッド、14……ヘッドアンプ、15……ハイパ
スフィルタ、16……FM復調器、17……クランプ回路、18
……A/D変換器、19……メモリ、20……D/A変換器、21…
…出力端子、22……シンクチップ電位検出器、23……バ
ックポーチ電位検出器、24……シンクセンター電位検出
器、25……スライス回路、26……位相検出器、27……位
相シフト器、28……クロック選択回路、29……書き込み
リセットパルス発生器、30……読み出しリセットパルス
発生器、31,33……分周器、32……基準発振器、34……
ドラムサーボ、35……ドラムモータ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】FM復調した再生輝度信号から同期信号を分
   離する同期信号分離手段と、 前記同期信号分離手段より得られた同期信号に位相同期
   したクロックを発生させる書き込みクロック発生手段
   と、 前記再生輝度信号を、前記書き込みクロック発生手段か
   らの書き込みクロックで、前記同期信号のバックエッジ
   側のタイミングで、メモリに書き込む手段と、 基準発信器からの時間軸変動成分のない一定の基準クロ
   ックを分周した基準同期信号のタイミングで前記メモリ
   に記録された再生輝度信号を読み出す手段とを少なくと
   も具備し、 前記同期信号分離手段は、前記再生輝度信号のシンクチ
   ップ電位と、バックポーチ電位を検出し、そのセンター
   電位でシンクのバックエッジをスライスして分離した同
   期信号と、可変周波数発振器からの信号を分周して発生
   させた同期信号とを、位相同期させるように前記可変周
   波数発振器をフィードバック制御させ、その分周して発
   生させた同期信号を出力するものであり、 前記書き込みクロック発生手段は、前記基準発振器から
   の基準クロックを順次位相シフトさせ発生させた複数の
   クロックの中から、前記同期信号のバックエッジの位相
   に最も近いクロックを選択して出力させるものであるこ
   とを特徴とする時間軸誤差補正装置。