JPH08205160A - 画像信号のアダマール変換符号化・復号化方法およびその装置 - Google Patents
画像信号のアダマール変換符号化・復号化方法およびその装置Info
- Publication number
- JPH08205160A JPH08205160A JP3313595A JP3313595A JPH08205160A JP H08205160 A JPH08205160 A JP H08205160A JP 3313595 A JP3313595 A JP 3313595A JP 3313595 A JP3313595 A JP 3313595A JP H08205160 A JPH08205160 A JP H08205160A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- transform
- bits
- hadamard
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Discrete Mathematics (AREA)
- Algebra (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 アダマール変換の変換係数のビットパターン
相互関係を利用して、変換係数の符号量を削減する。 【構成】 ビット削除器４はアダマール変換器３により
得られた変換係数について、最下位ビットから１ビッ
ト、下位２ビット目から４ビット、下位３ビット目から
７ビットを、ブロック内の予め定めた位置から抽出して
補完情報Ｙｓｕｐとして出力するとともに下位３ビット
を削除した変換係数を出力する。ビット復元器７は補完
情報Ｙｓｕｐのうちの変換係数の最下位ビットを表すブ
ロックあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、下位２ビット目を表すブロックあたり４
ビットの情報から全変換係数の下位２ビット目を補完
し、下位３ビット目を表すブロックあたり７ビットの情
報から全変換係数の下位３ビット目を補完して、復元さ
れた変換係数をアダマール逆変換器８に与える。
相互関係を利用して、変換係数の符号量を削減する。 【構成】 ビット削除器４はアダマール変換器３により
得られた変換係数について、最下位ビットから１ビッ
ト、下位２ビット目から４ビット、下位３ビット目から
７ビットを、ブロック内の予め定めた位置から抽出して
補完情報Ｙｓｕｐとして出力するとともに下位３ビット
を削除した変換係数を出力する。ビット復元器７は補完
情報Ｙｓｕｐのうちの変換係数の最下位ビットを表すブ
ロックあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、下位２ビット目を表すブロックあたり４
ビットの情報から全変換係数の下位２ビット目を補完
し、下位３ビット目を表すブロックあたり７ビットの情
報から全変換係数の下位３ビット目を補完して、復元さ
れた変換係数をアダマール逆変換器８に与える。
Description
【０００１】
【産業上の利用分野】本発明は画像信号の可逆符号化・
復号化方法およびその装置に関し、特に８次アダマール
変換を用いた画像信号のアダマール変換符号化・復号化
方法およびその装置に関する。
復号化方法およびその装置に関し、特に８次アダマール
変換を用いた画像信号のアダマール変換符号化・復号化
方法およびその装置に関する。
【０００２】
【従来の技術】画像信号に対するアダマール変換はすで
に広く知られており、例えば、吹抜敬彦著「画像のディ
ジタル信号処理−増補版−」日刊工業新聞社（１９９２
年１月２７日発行）第１８１頁〜第１９３頁，同著「Ｔ
Ｖ信号の多次元信号処理」日刊工業新聞社（昭和６３年
１１月１５日初版第１刷発行）第２４７頁〜第２５０頁
等に詳しく解説されている。
に広く知られており、例えば、吹抜敬彦著「画像のディ
ジタル信号処理−増補版−」日刊工業新聞社（１９９２
年１月２７日発行）第１８１頁〜第１９３頁，同著「Ｔ
Ｖ信号の多次元信号処理」日刊工業新聞社（昭和６３年
１１月１５日初版第１刷発行）第２４７頁〜第２５０頁
等に詳しく解説されている。
【０００３】いま、８点の画素値をｘ（０），ｘ
（１），…，ｘ（７）とすると、８次アダマール変換の
変換係数ｙ（０），ｙ（１），…，ｙ（７）は、数１で
計算される。
（１），…，ｘ（７）とすると、８次アダマール変換の
変換係数ｙ（０），ｙ（１），…，ｙ（７）は、数１で
計算される。
【０００４】
【数１】
【０００５】また、数１に対応する８次アダマール逆変
換は、数２となる。
換は、数２となる。
【０００６】
【数２】
【０００７】アダマール変換の定義式は、正規化係数の
扱い方や、変換係数の対応順序が数１および数２とは異
なる場合もあるが、画素値から加減算のみにより変換係
数を計算するという、基本となる処理内容は変わらな
い。８次のアダマール変換では、入力が１画素８ビット
であれば、出力の変換係数は１１ビットになる。可逆符
号化のためには変換係数の１１ビットすべてが必要で、
従来はすべてのビット情報を記録あるいは伝送してい
た。しかし、アダマール変換の変換係数には、ビットパ
ターンに変換係数の相互で関係があることは知られてい
た。
扱い方や、変換係数の対応順序が数１および数２とは異
なる場合もあるが、画素値から加減算のみにより変換係
数を計算するという、基本となる処理内容は変わらな
い。８次のアダマール変換では、入力が１画素８ビット
であれば、出力の変換係数は１１ビットになる。可逆符
号化のためには変換係数の１１ビットすべてが必要で、
従来はすべてのビット情報を記録あるいは伝送してい
た。しかし、アダマール変換の変換係数には、ビットパ
ターンに変換係数の相互で関係があることは知られてい
た。
【０００８】
【発明が解決しようとする課題】従来の画像信号のアダ
マール変換符号化・復号化方法は、アダマール変換の変
換係数にビットパターン相互関係があり、すべてのビッ
ト情報を記録／伝送するのは冗長であるにもかかわら
ず、この冗長性を考慮した符号化・復号化方法ではな
く、そのために変換係数を記録するためのメモリ、ある
いは変換係数を伝送するための回線容量が余計に必要で
あるという問題点があった。
マール変換符号化・復号化方法は、アダマール変換の変
換係数にビットパターン相互関係があり、すべてのビッ
ト情報を記録／伝送するのは冗長であるにもかかわら
ず、この冗長性を考慮した符号化・復号化方法ではな
く、そのために変換係数を記録するためのメモリ、ある
いは変換係数を伝送するための回線容量が余計に必要で
あるという問題点があった。
【０００９】ここで、８次アダマール変換の変換係数ｙ
（０）〜ｙ（７）のビットパターンの冗長性について詳
しく説明する。まず、変換係数ｙ（０）〜ｙ（７）の最
下位ビットは全変換係数ｙ（０）〜ｙ（７）で同じであ
る。すなわち、最下位ビットについては、８つの変換係
数ｙ（０）〜ｙ（７）に対して１ビットを記録／伝送す
ればよい。
（０）〜ｙ（７）のビットパターンの冗長性について詳
しく説明する。まず、変換係数ｙ（０）〜ｙ（７）の最
下位ビットは全変換係数ｙ（０）〜ｙ（７）で同じであ
る。すなわち、最下位ビットについては、８つの変換係
数ｙ（０）〜ｙ（７）に対して１ビットを記録／伝送す
ればよい。
【００１０】次に、変換係数ｙ（０）〜ｙ（７）の下位
２ビット目については、適切に選んだ４つの変換係数の
下位２ビット目がわかれば、残りの４つの変換係数の下
位２ビット目を確定できる。第ｒ次の変換係数の下位ｍ
ビット目をｙ（ｒ）［ｍ］と表すことにすると、例え
ば、ｙ（０）［２］，ｙ（１）［２］，ｙ（２）
［２］，ｙ（４）［２］が既知であれば、「∧」を排他
的論理和を表す演算子として、次式によりｙ（３）
［２］，ｙ（５）［２］，ｙ（６）［２］，ｙ（７）
［２］を計算できる。ただし、ｒは０〜７の整数、ｍは
１〜８の整数である。
２ビット目については、適切に選んだ４つの変換係数の
下位２ビット目がわかれば、残りの４つの変換係数の下
位２ビット目を確定できる。第ｒ次の変換係数の下位ｍ
ビット目をｙ（ｒ）［ｍ］と表すことにすると、例え
ば、ｙ（０）［２］，ｙ（１）［２］，ｙ（２）
［２］，ｙ（４）［２］が既知であれば、「∧」を排他
的論理和を表す演算子として、次式によりｙ（３）
［２］，ｙ（５）［２］，ｙ（６）［２］，ｙ（７）
［２］を計算できる。ただし、ｒは０〜７の整数、ｍは
１〜８の整数である。
【００１１】ｙ（ｋ３）［２］＝ｙ（ｋ０）［２］∧ｙ
（ｋ１）［２］∧ｙ（ｋ２）［２］；（ｋ０，ｋ１，ｋ
２，ｋ３）＝（０，１，２，３），（０，１，４，
５），（０，２，４，６），（１，２，４，７）
（ｋ１）［２］∧ｙ（ｋ２）［２］；（ｋ０，ｋ１，ｋ
２，ｋ３）＝（０，１，２，３），（０，１，４，
５），（０，２，４，６），（１，２，４，７）
【００１２】さらに、変換係数の下位３ビット目につい
ては、７つの変換係数の下位３ビット目がわかれば、残
りの１つの変換係数の下位３ビット目を確定できる。例
えば、ｙ（０）［３］，ｙ（１）［３］，…，ｙ（６）
［３］が既知であれば、ｙ（７）［３］は、次式で計算
できる。
ては、７つの変換係数の下位３ビット目がわかれば、残
りの１つの変換係数の下位３ビット目を確定できる。例
えば、ｙ（０）［３］，ｙ（１）［３］，…，ｙ（６）
［３］が既知であれば、ｙ（７）［３］は、次式で計算
できる。
【００１３】ｙ（７）［３］＝ｙ（０）［３］∧ｙ
（１）［３］∧ｙ（２）［３］∧ｙ（３）［３］∧ｙ
（４）［３］∧ｙ（５）［３］∧ｙ（６）［３］
（１）［３］∧ｙ（２）［３］∧ｙ（３）［３］∧ｙ
（４）［３］∧ｙ（５）［３］∧ｙ（６）［３］
【００１４】以上のように、変換係数ｙ（０）〜ｙ
（７）の下位３ビットのビットパターンにはブロック内
で相互関係がある。この相互関係によれば、８つの変換
係数ｙ（０）〜ｙ（７）の下位３ビット、合計２４ビッ
トのうちの１２ビットは残りの１２ビットから導出でき
冗長である。
（７）の下位３ビットのビットパターンにはブロック内
で相互関係がある。この相互関係によれば、８つの変換
係数ｙ（０）〜ｙ（７）の下位３ビット、合計２４ビッ
トのうちの１２ビットは残りの１２ビットから導出でき
冗長である。
【００１５】同様のことが縦横分離型２次元８×８次の
アダマール変換についてもいえる。まず、変換係数の最
下位ビットはやはり全変換係数で同じである。したがっ
て、最下位ビットについては８行８列の変換係数に対し
て１ビットを記録／伝送すればよい。
アダマール変換についてもいえる。まず、変換係数の最
下位ビットはやはり全変換係数で同じである。したがっ
て、最下位ビットについては８行８列の変換係数に対し
て１ビットを記録／伝送すればよい。
【００１６】変換係数の下位２ビット目から下位６ビッ
ト目については、第（ｒ，ｓ）次の変換係数の下位ｍビ
ット目をｙ（ｒ，ｓ）［ｍ］と表すことにすると、次の
関係式がある。ただし、ｓは０〜７の整数である。
ト目については、第（ｒ，ｓ）次の変換係数の下位ｍビ
ット目をｙ（ｒ，ｓ）［ｍ］と表すことにすると、次の
関係式がある。ただし、ｓは０〜７の整数である。
【００１７】ｙ（ｒ，ｋ３）［２］＝ｙ（ｒ，ｋ０）
［２］∧ｙ（ｒ，ｋ１）［２］∧ｙ（ｒ，ｋ２）［２］
；ｒ＝０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）
＝（０，１，２，３），（０，１，４，５），（０，
２，４，６），（１，２，４，７）
［２］∧ｙ（ｒ，ｋ１）［２］∧ｙ（ｒ，ｋ２）［２］
；ｒ＝０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）
＝（０，１，２，３），（０，１，４，５），（０，
２，４，６），（１，２，４，７）
【００１８】ｙ（ｋ３，ｓ）［２］＝ｙ（ｋ０，ｓ）
［２］∧ｙ（ｋ１，ｓ）［２］∧ｙ（ｋ２，ｓ）［２］
；ｓ＝０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）
＝（０，１，２，３），（０，１，４，５），（０，
２，４，６），（１，２，４，７）
［２］∧ｙ（ｋ１，ｓ）［２］∧ｙ（ｋ２，ｓ）［２］
；ｓ＝０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）
＝（０，１，２，３），（０，１，４，５），（０，
２，４，６），（１，２，４，７）
【００１９】ｙ（ｒ，ｓ）［２］＝ｙ（０，０）［２］
∧ｙ（ｒ，０）［２］∧ｙ（０，ｓ）［２］ ；ｒ，ｓ
＝０，１，…，７
∧ｙ（ｒ，０）［２］∧ｙ（０，ｓ）［２］ ；ｒ，ｓ
＝０，１，…，７
【００２０】ｙ（ｒ，７）［３］＝ｙ（ｒ，０）［３］
∧ｙ（ｒ，１）［３］∧…∧ｙ（ｒ，６）［３］ ；ｒ
＝０，１，…，７
∧ｙ（ｒ，１）［３］∧…∧ｙ（ｒ，６）［３］ ；ｒ
＝０，１，…，７
【００２１】ｙ（７，ｓ）［３］＝ｙ（０，ｓ）［３］
∧ｙ（１，ｓ）［３］∧…∧ｙ（６，ｓ）［３］ ；ｓ
＝０，１，…，７
∧ｙ（１，ｓ）［３］∧…∧ｙ（６，ｓ）［３］ ；ｓ
＝０，１，…，７
【００２２】ｙ（ｒ，ｋ３）［３］＝ｙ（０，ｋ０）
［３］∧ｙ（０，ｋ１）［３］∧ｙ（０，ｋ２）［３］
∧ｙ（０，ｋ３）［３］∧ｙ（ｒ，ｋ０）［３］∧ｙ
（ｒ，ｋ１）［３］∧ｙ（ｒ，ｋ２）［３］ ；ｒ＝
０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）＝（０，
１，２，３），（０，１，４，５），（０，２，４，
６），（１，２，４，７）
［３］∧ｙ（０，ｋ１）［３］∧ｙ（０，ｋ２）［３］
∧ｙ（０，ｋ３）［３］∧ｙ（ｒ，ｋ０）［３］∧ｙ
（ｒ，ｋ１）［３］∧ｙ（ｒ，ｋ２）［３］ ；ｒ＝
０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）＝（０，
１，２，３），（０，１，４，５），（０，２，４，
６），（１，２，４，７）
【００２３】ｙ（ｋ３，ｓ）［３］＝ｙ（ｋ０，０）
［３］∧ｙ（ｋ１，０）［３］∧ｙ（ｋ２，０）［３］
∧ｙ（ｋ３，０）［３］∧ｙ（ｋ０，ｓ）［３］∧ｙ
（ｋ１，ｓ）［３］∧ｙ（ｋ２，ｓ）［３］ ；ｓ＝
０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）＝（０，
１，２，３），（０，１，４，５），（０，２，４，
６），（１，２，４，７）
［３］∧ｙ（ｋ１，０）［３］∧ｙ（ｋ２，０）［３］
∧ｙ（ｋ３，０）［３］∧ｙ（ｋ０，ｓ）［３］∧ｙ
（ｋ１，ｓ）［３］∧ｙ（ｋ２，ｓ）［３］ ；ｓ＝
０，１，…，７；（ｋ０，ｋ１，ｋ２，ｋ３）＝（０，
１，２，３），（０，１，４，５），（０，２，４，
６），（１，２，４，７）
【００２４】ｙ（０，０）＋ｙ（０，１）＋…＋ｙ
（０，７）＋ｙ（ｒ，０）＋ｙ（ｒ，１）＋…＋ｙ
（ｒ，７）＝１６ｎ ；ｒ＝０，１，…，７；ｎは整数
（０，７）＋ｙ（ｒ，０）＋ｙ（ｒ，１）＋…＋ｙ
（ｒ，７）＝１６ｎ ；ｒ＝０，１，…，７；ｎは整数
【００２５】ｙ（０，０）＋ｙ（１，０）＋…＋ｙ
（７，０）＋ｙ（０，ｓ）＋ｙ（１，ｓ）＋…＋ｙ
（７，ｓ）＝１６ｎ ；ｓ＝０，１，…，７；ｎは整数
（７，０）＋ｙ（０，ｓ）＋ｙ（１，ｓ）＋…＋ｙ
（７，ｓ）＝１６ｎ ；ｓ＝０，１，…，７；ｎは整数
【００２６】ｙ（ｋ０，ｋ４）＋ｙ（ｋ１，ｋ４）＋ｙ
（ｋ２，ｋ４）＋ｙ（ｋ３，ｋ４）＋ｙ（ｋ０，ｋ５）
＋ｙ（ｋ１，ｋ５）＋ｙ（ｋ２，ｋ５）＋ｙ（ｋ３，ｋ
５）＋ｙ（ｋ０，ｋ６）＋ｙ（ｋ１，ｋ６）＋ｙ（ｋ
２，ｋ６）＋ｙ（ｋ３，ｋ６）＋ｙ（ｋ０，ｋ７）＋ｙ
（ｋ１，ｋ７）＋ｙ（ｋ２，ｋ７）＋ｙ（ｋ３，ｋ７）
＝１６ｎ ；（ｋ０，ｋ１，ｋ２，ｋ３），（ｋ４，ｋ
５，ｋ６，ｋ７）＝（０，１，２，３），（０，１，
４，５），（０，２，４，６），（１，２，４，７）；
ｎは整数
（ｋ２，ｋ４）＋ｙ（ｋ３，ｋ４）＋ｙ（ｋ０，ｋ５）
＋ｙ（ｋ１，ｋ５）＋ｙ（ｋ２，ｋ５）＋ｙ（ｋ３，ｋ
５）＋ｙ（ｋ０，ｋ６）＋ｙ（ｋ１，ｋ６）＋ｙ（ｋ
２，ｋ６）＋ｙ（ｋ３，ｋ６）＋ｙ（ｋ０，ｋ７）＋ｙ
（ｋ１，ｋ７）＋ｙ（ｋ２，ｋ７）＋ｙ（ｋ３，ｋ７）
＝１６ｎ ；（ｋ０，ｋ１，ｋ２，ｋ３），（ｋ４，ｋ
５，ｋ６，ｋ７）＝（０，１，２，３），（０，１，
４，５），（０，２，４，６），（１，２，４，７）；
ｎは整数
【００２７】ｙ（ｋ０，０）＋ｙ（ｋ０，１）＋…＋ｙ
（ｋ０，７）＋ｙ（ｋ１，０）＋ｙ（ｋ１，１）＋…＋
ｙ（ｋ１，７）＋ｙ（ｋ２，０）＋ｙ（ｋ２，１）＋…
＋ｙ（ｋ２，７）＋ｙ（ｋ３，０）＋ｙ（ｋ３，１）＋
…＋ｙ（ｋ３，７）＝３２ｎ；（ｋ０，ｋ１，ｋ２，ｋ
３）＝（０，１，２，３），（０，１，４，５），
（０，２，４，６），（１，２，４，７）；ｎは整数
（ｋ０，７）＋ｙ（ｋ１，０）＋ｙ（ｋ１，１）＋…＋
ｙ（ｋ１，７）＋ｙ（ｋ２，０）＋ｙ（ｋ２，１）＋…
＋ｙ（ｋ２，７）＋ｙ（ｋ３，０）＋ｙ（ｋ３，１）＋
…＋ｙ（ｋ３，７）＝３２ｎ；（ｋ０，ｋ１，ｋ２，ｋ
３）＝（０，１，２，３），（０，１，４，５），
（０，２，４，６），（１，２，４，７）；ｎは整数
【００２８】ｙ（０，ｋ０）＋ｙ（１，ｋ０）＋…＋ｙ
（７，ｋ０）＋ｙ（０，ｋ１）＋ｙ（１，ｋ１）＋…＋
ｙ（７，ｋ１）＋ｙ（０，ｋ２）＋ｙ（１，ｋ２）＋…
＋ｙ（７，ｋ２）＋ｙ（０，ｋ３）＋ｙ（１，ｋ３）＋
…＋ｙ（７，ｋ３）＝３２ｎ；（ｋ０，ｋ１，ｋ２，ｋ
３）＝（０，１，２，３），（０，１，４，５），
（０，２，４，６），（１，２，４，７）；ｎは整数
（７，ｋ０）＋ｙ（０，ｋ１）＋ｙ（１，ｋ１）＋…＋
ｙ（７，ｋ１）＋ｙ（０，ｋ２）＋ｙ（１，ｋ２）＋…
＋ｙ（７，ｋ２）＋ｙ（０，ｋ３）＋ｙ（１，ｋ３）＋
…＋ｙ（７，ｋ３）＝３２ｎ；（ｋ０，ｋ１，ｋ２，ｋ
３）＝（０，１，２，３），（０，１，４，５），
（０，２，４，６），（１，２，４，７）；ｎは整数
【００２９】ｙ（０，０）＋ｙ（０，１）＋…＋ｙ
（０，７）＋ｙ（１，０）＋ｙ（１，１）＋…＋ｙ
（１，７）＋ｙ（２，０）＋ｙ（２，１）＋…＋ｙ
（２，７）＋ｙ（３，０）＋ｙ（３，１）＋…＋ｙ
（３，７）＋ｙ（４，０）＋ｙ（４，１）＋…＋ｙ
（４，７）＋ｙ（５，０）＋ｙ（５，１）＋…＋ｙ
（５，７）＋ｙ（６，０）＋ｙ（６，１）＋…＋ｙ
（６，７）＋ｙ（７，０）＋ｙ（７，１）＋…＋ｙ
（７，７）＝６４ｎ ；ｎは整数
（０，７）＋ｙ（１，０）＋ｙ（１，１）＋…＋ｙ
（１，７）＋ｙ（２，０）＋ｙ（２，１）＋…＋ｙ
（２，７）＋ｙ（３，０）＋ｙ（３，１）＋…＋ｙ
（３，７）＋ｙ（４，０）＋ｙ（４，１）＋…＋ｙ
（４，７）＋ｙ（５，０）＋ｙ（５，１）＋…＋ｙ
（５，７）＋ｙ（６，０）＋ｙ（６，１）＋…＋ｙ
（６，７）＋ｙ（７，０）＋ｙ（７，１）＋…＋ｙ
（７，７）＝６４ｎ ；ｎは整数
【００３０】したがって、下位２ビット目から下位６ビ
ット目についてそれぞれ７，２２，４２，５７，６３個
の適切に選んだ変換係数のビットパターンがわかれば、
残りの変換係数のビットパターンを確定できる。すなわ
ち、縦横分離型２次元８×８次のアダマール変換の変換
係数ｙ（０，０）〜ｙ（７，７）の下位６ビット、合計
３８４ビットのうち１９２ビットは冗長である。
ット目についてそれぞれ７，２２，４２，５７，６３個
の適切に選んだ変換係数のビットパターンがわかれば、
残りの変換係数のビットパターンを確定できる。すなわ
ち、縦横分離型２次元８×８次のアダマール変換の変換
係数ｙ（０，０）〜ｙ（７，７）の下位６ビット、合計
３８４ビットのうち１９２ビットは冗長である。
【００３１】本発明の第１の目的は、１次元８次のアダ
マール変換の変換係数のビットパターン相互関係を利用
して、変換係数の符号量を削減するようにした画像信号
の１次元アダマール変換符号化・復号化方法を提供する
ことにある。
マール変換の変換係数のビットパターン相互関係を利用
して、変換係数の符号量を削減するようにした画像信号
の１次元アダマール変換符号化・復号化方法を提供する
ことにある。
【００３２】また、本発明の第２の目的は、前記画像信
号の１次元アダマール変換符号化・復号化方法を実現す
る１次元アダマール変換符号化装置を提供することにあ
る。
号の１次元アダマール変換符号化・復号化方法を実現す
る１次元アダマール変換符号化装置を提供することにあ
る。
【００３３】さらに、本発明の第３の目的は、前記画像
信号の１次元アダマール変換符号化・復号化方法を実現
する１次元アダマール変換復号化装置を提供することに
ある。
信号の１次元アダマール変換符号化・復号化方法を実現
する１次元アダマール変換復号化装置を提供することに
ある。
【００３４】本発明の第４の目的は、２次元８×８次の
アダマール変換の変換係数のビットパターンの相互関係
を利用して、変換係数の符号量を削減するようにした画
像信号の２次元アダマール変換符号化・復号化方法を提
供することにある。
アダマール変換の変換係数のビットパターンの相互関係
を利用して、変換係数の符号量を削減するようにした画
像信号の２次元アダマール変換符号化・復号化方法を提
供することにある。
【００３５】また、本発明の第５の目的は、前記画像信
号の２次元アダマール変換符号化・復号化方法を実現す
る画像信号の２次元アダマール変換符号化装置を提供す
ることにある。
号の２次元アダマール変換符号化・復号化方法を実現す
る画像信号の２次元アダマール変換符号化装置を提供す
ることにある。
【００３６】さらに、本発明の第６の目的は、前記画像
信号の２次元アダマール変換符号化・復号化方法を実現
する画像信号の２次元アダマール変換復号化装置を提供
することにある。
信号の２次元アダマール変換符号化・復号化方法を実現
する画像信号の２次元アダマール変換復号化装置を提供
することにある。
【００３７】本発明の第７の目的は、２次元８×８次の
アダマール変換の変換係数のビットパターンの相互関係
を利用して変換係数の符号量を削減するとともに、アダ
マール変換の変換処理方向を符号側と復号側とで無関係
に設定できるようにした画像信号の２次元アダマール変
換符号化・復号化方法を提供することにある。
アダマール変換の変換係数のビットパターンの相互関係
を利用して変換係数の符号量を削減するとともに、アダ
マール変換の変換処理方向を符号側と復号側とで無関係
に設定できるようにした画像信号の２次元アダマール変
換符号化・復号化方法を提供することにある。
【００３８】また、本発明の第８の目的は、前記画像信
号の２次元アダマール変換符号化・復号化方法を実現す
る画像信号の２次元アダマール変換符号化装置を提供す
ることにある。
号の２次元アダマール変換符号化・復号化方法を実現す
る画像信号の２次元アダマール変換符号化装置を提供す
ることにある。
【００３９】さらに、本発明の第９の目的は、前記画像
信号の２次元アダマール変換符号化・復号化方法を実現
する画像信号の２次元アダマール変換復号化装置を提供
することにある。
信号の２次元アダマール変換符号化・復号化方法を実現
する画像信号の２次元アダマール変換復号化装置を提供
することにある。
【００４０】
【課題を解決するための手段】本発明の画像信号の１次
元アダマール変換符号化・復号化方法は、入力画像信号
を８画素毎にブロックにするブロック化ステップと、こ
のブロック化ステップでブロックにされた画素値に８次
アダマール変換を施して変換係数を得るアダマール変換
ステップと、このアダマール変換ステップで得られた変
換係数について、最下位ビットから１ビット、下位２ビ
ット目から４ビット、下位３ビット目から７ビットを、
ブロック内の予め定めた位置から抽出して補完情報とし
て出力するとともに、下位３ビットを削除した変換係数
を出力するビット削除ステップと、このビット削除ステ
ップで下位３ビットを削除された前記変換係数および前
記補完情報を記録あるいは伝送する記録／伝送ステップ
と、記録あるいは伝送された前記変換係数および前記補
完情報を再生あるいは受信する再生／受信ステップと、
この再生／受信ステップで再生あるいは受信された前記
補完情報より前記変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり４ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り７ビットの情報から全変換係数の下位３ビット目を補
完するビット補完ステップと、このビット補完ステップ
で下位３ビットを補完された変換係数に８次アダマール
逆変換を施して画素値を得るアダマール逆変換ステップ
と、このアダマール逆変換ステップで得られた画素値を
８画素に並べて画像信号として出力する画像信号出力ス
テップとを含むことを特徴とする。
元アダマール変換符号化・復号化方法は、入力画像信号
を８画素毎にブロックにするブロック化ステップと、こ
のブロック化ステップでブロックにされた画素値に８次
アダマール変換を施して変換係数を得るアダマール変換
ステップと、このアダマール変換ステップで得られた変
換係数について、最下位ビットから１ビット、下位２ビ
ット目から４ビット、下位３ビット目から７ビットを、
ブロック内の予め定めた位置から抽出して補完情報とし
て出力するとともに、下位３ビットを削除した変換係数
を出力するビット削除ステップと、このビット削除ステ
ップで下位３ビットを削除された前記変換係数および前
記補完情報を記録あるいは伝送する記録／伝送ステップ
と、記録あるいは伝送された前記変換係数および前記補
完情報を再生あるいは受信する再生／受信ステップと、
この再生／受信ステップで再生あるいは受信された前記
補完情報より前記変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり４ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り７ビットの情報から全変換係数の下位３ビット目を補
完するビット補完ステップと、このビット補完ステップ
で下位３ビットを補完された変換係数に８次アダマール
逆変換を施して画素値を得るアダマール逆変換ステップ
と、このアダマール逆変換ステップで得られた画素値を
８画素に並べて画像信号として出力する画像信号出力ス
テップとを含むことを特徴とする。
【００４１】また、本発明の画像信号の１次元アダマー
ル変換符号化装置は、入力画像信号を８画素毎にブロッ
クにするブロック化手段と、このブロック化手段により
ブロックにされた画素値に８次アダマール変換を施して
変換係数を得るアダマール変換手段と、このアダマール
変換手段により得られた変換係数について、最下位ビッ
トから１ビット、下位２ビット目から４ビット、下位３
ビット目から７ビットを、ブロック内の予め定めた位置
から抽出して補完情報として出力するとともに、下位３
ビットを削除した変換係数を出力するビット削除手段
と、このビット削除手段により出力された前記変換係数
および前記補完情報を記録あるいは伝送する記録／伝送
手段とを有することを特徴とする。
ル変換符号化装置は、入力画像信号を８画素毎にブロッ
クにするブロック化手段と、このブロック化手段により
ブロックにされた画素値に８次アダマール変換を施して
変換係数を得るアダマール変換手段と、このアダマール
変換手段により得られた変換係数について、最下位ビッ
トから１ビット、下位２ビット目から４ビット、下位３
ビット目から７ビットを、ブロック内の予め定めた位置
から抽出して補完情報として出力するとともに、下位３
ビットを削除した変換係数を出力するビット削除手段
と、このビット削除手段により出力された前記変換係数
および前記補完情報を記録あるいは伝送する記録／伝送
手段とを有することを特徴とする。
【００４２】さらに、本発明の画像信号の１次元アダマ
ール変換復号化装置は、記録あるいは伝送された変換係
数および補完情報を再生あるいは受信する再生／受信手
段と、前記補完情報のうちの変換係数の最下位ビットを
表すブロックあたり１ビットの情報から全変換係数の最
下位ビットを補完し、前記補完情報のうちの変換係数の
下位２ビット目を表すブロックあたり４ビットの情報か
ら全変換係数の下位２ビット目を補完し、前記補完情報
のうちの変換係数の下位３ビット目を表すブロックあた
り７ビットの情報から全変換係数の下位３ビット目を補
完するビット補完手段と、このビット補完手段により下
位３ビットが補完された変換係数に８次アダマール逆変
換を施して画素値を得るアダマール逆変換手段と、この
アダマール逆変換手段により得られた画素値を８画素に
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
ール変換復号化装置は、記録あるいは伝送された変換係
数および補完情報を再生あるいは受信する再生／受信手
段と、前記補完情報のうちの変換係数の最下位ビットを
表すブロックあたり１ビットの情報から全変換係数の最
下位ビットを補完し、前記補完情報のうちの変換係数の
下位２ビット目を表すブロックあたり４ビットの情報か
ら全変換係数の下位２ビット目を補完し、前記補完情報
のうちの変換係数の下位３ビット目を表すブロックあた
り７ビットの情報から全変換係数の下位３ビット目を補
完するビット補完手段と、このビット補完手段により下
位３ビットが補完された変換係数に８次アダマール逆変
換を施して画素値を得るアダマール逆変換手段と、この
アダマール逆変換手段により得られた画素値を８画素に
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
【００４３】さらにまた、本発明の画像信号の２次元ア
ダマール変換符号化・復号化方法は、入力画像信号を８
画素８ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた画素値
をさらに行または列のいずれかの方向に８つのグループ
に分け、各グループの画素値に８次アダマール変換を施
して第１の変換係数群を得る第１のアダマール変換ステ
ップと、この第１のアダマール変換ステップで得られた
前記第１の変換係数群について、変換係数の最下位ビッ
トは各グループあたり１ビットに、下位２ビット目は各
グループあたり４ビットに、下位３ビット目は各グルー
プあたり７ビットに削減して、以上ブロックあたり合計
９６ビットを第１の補完情報として出力するとともに、
下位３ビットを削除した第２の変換係数群を出力する第
１のビット削除ステップと、この第１のビット削除ステ
ップにより出力される前記第２の変換係数群について、
同じ周波数成分を表す変換係数をブロック内でまとめ直
して８つの新しいグループを得、新しいグループの各々
に属する変換係数に８次アダマール変換を施して第３の
変換係数群を得る第２のアダマール変換ステップと、こ
の第２のアダマール変換ステップで得られた前記第３の
変換係数群について、変換係数の最下位ビットは各グル
ープあたり１ビットに、下位２ビット目は各グループあ
たり４ビットに、下位３ビット目は各グループあたり７
ビットに削減して、以上ブロックあたり合計９６ビット
を第２の補完情報として出力するとともに、下位３ビッ
トを削除した第４の変換係数群を出力する第２のビット
削除ステップと、この第２のビット削除ステップにより
出力される前記第４の変換係数群と前記第１の補完情報
および前記第２の補完情報とを記録あるいは伝送する記
録／伝送ステップと、記録あるいは伝送された前記第４
の変換係数群と前記第１の補完情報および前記第２の補
完情報とを再生あるいは受信する再生／受信ステップ
と、この再生／受信ステップで得られた前記第２の補完
情報に従って前記第４の変換係数群をグループ分けした
後にグループ毎に、変換係数の最下位ビットを表すグル
ープあたり１ビットの情報から全変換係数の最下位ビッ
トを補完し、変換係数の下位２ビット目を表すグループ
あたり４ビットの情報から全変換係数の下位２ビット目
を補完し、変換係数の下位３ビット目を表すグループあ
たり７ビットの情報から全変換係数の下位３ビット目を
補完して前記第３の変換係数群を復元する第１のビット
補完ステップと、この第１のビット補完ステップで復元
された前記第３の変換係数群にグループ毎に８次アダマ
ール逆変換を施して前記第２の変換係数群を得る第１の
アダマール逆変換ステップと、この第１のアダマール逆
変換ステップで得られた前記第２の変換係数群につい
て、グループ内の位置が同じ変換係数をブロック内でま
とめ直して、８つの新しいグループを得、これにより得
られる各グループの変換係数について、前記再生／受信
ステップで得られた前記第１の補完情報に従って、変換
係数の最下位ビットを表すグループあたり１ビットの情
報から全変換係数の最下位ビットを補完し、変換係数の
下位２ビット目を表すグループあたり４ビットの情報か
ら全変換係数の下位２ビット目を補完し、変換係数の下
位３ビット目を表すグループあたり７ビットの情報から
全変換係数の下位３ビット目を補完して前記第１の変換
係数群を復元する第２のビット補完ステップと、この第
２のビット補完ステップで復元された前記第１の変換係
数群にグループ毎に８次アダマール逆変換を施して画素
値を得る第２のアダマール逆変換ステップと、この第２
のアダマール逆変換ステップで得られた画素値を８画素
８ラインに並べて画像信号として出力する画像信号出力
ステップとを含むことを特徴とする。
ダマール変換符号化・復号化方法は、入力画像信号を８
画素８ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた画素値
をさらに行または列のいずれかの方向に８つのグループ
に分け、各グループの画素値に８次アダマール変換を施
して第１の変換係数群を得る第１のアダマール変換ステ
ップと、この第１のアダマール変換ステップで得られた
前記第１の変換係数群について、変換係数の最下位ビッ
トは各グループあたり１ビットに、下位２ビット目は各
グループあたり４ビットに、下位３ビット目は各グルー
プあたり７ビットに削減して、以上ブロックあたり合計
９６ビットを第１の補完情報として出力するとともに、
下位３ビットを削除した第２の変換係数群を出力する第
１のビット削除ステップと、この第１のビット削除ステ
ップにより出力される前記第２の変換係数群について、
同じ周波数成分を表す変換係数をブロック内でまとめ直
して８つの新しいグループを得、新しいグループの各々
に属する変換係数に８次アダマール変換を施して第３の
変換係数群を得る第２のアダマール変換ステップと、こ
の第２のアダマール変換ステップで得られた前記第３の
変換係数群について、変換係数の最下位ビットは各グル
ープあたり１ビットに、下位２ビット目は各グループあ
たり４ビットに、下位３ビット目は各グループあたり７
ビットに削減して、以上ブロックあたり合計９６ビット
を第２の補完情報として出力するとともに、下位３ビッ
トを削除した第４の変換係数群を出力する第２のビット
削除ステップと、この第２のビット削除ステップにより
出力される前記第４の変換係数群と前記第１の補完情報
および前記第２の補完情報とを記録あるいは伝送する記
録／伝送ステップと、記録あるいは伝送された前記第４
の変換係数群と前記第１の補完情報および前記第２の補
完情報とを再生あるいは受信する再生／受信ステップ
と、この再生／受信ステップで得られた前記第２の補完
情報に従って前記第４の変換係数群をグループ分けした
後にグループ毎に、変換係数の最下位ビットを表すグル
ープあたり１ビットの情報から全変換係数の最下位ビッ
トを補完し、変換係数の下位２ビット目を表すグループ
あたり４ビットの情報から全変換係数の下位２ビット目
を補完し、変換係数の下位３ビット目を表すグループあ
たり７ビットの情報から全変換係数の下位３ビット目を
補完して前記第３の変換係数群を復元する第１のビット
補完ステップと、この第１のビット補完ステップで復元
された前記第３の変換係数群にグループ毎に８次アダマ
ール逆変換を施して前記第２の変換係数群を得る第１の
アダマール逆変換ステップと、この第１のアダマール逆
変換ステップで得られた前記第２の変換係数群につい
て、グループ内の位置が同じ変換係数をブロック内でま
とめ直して、８つの新しいグループを得、これにより得
られる各グループの変換係数について、前記再生／受信
ステップで得られた前記第１の補完情報に従って、変換
係数の最下位ビットを表すグループあたり１ビットの情
報から全変換係数の最下位ビットを補完し、変換係数の
下位２ビット目を表すグループあたり４ビットの情報か
ら全変換係数の下位２ビット目を補完し、変換係数の下
位３ビット目を表すグループあたり７ビットの情報から
全変換係数の下位３ビット目を補完して前記第１の変換
係数群を復元する第２のビット補完ステップと、この第
２のビット補完ステップで復元された前記第１の変換係
数群にグループ毎に８次アダマール逆変換を施して画素
値を得る第２のアダマール逆変換ステップと、この第２
のアダマール逆変換ステップで得られた画素値を８画素
８ラインに並べて画像信号として出力する画像信号出力
ステップとを含むことを特徴とする。
【００４４】また、本発明の画像信号の２次元アダマー
ル変換符号化装置は、入力画像信号を８画素８ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた画素値をさらに行または列の
いずれかの方向に８つのグループに分け、各グループの
画素値に８次アダマール変換を施して第１の変換係数群
を得る第１のアダマール変換手段と、この第１のアダマ
ール変換手段により得られた前記第１の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり１ビ
ットに、下位２ビット目は各グループあたり４ビット
に、下位３ビット目は各グループあたり７ビットに削減
して、以上ブロックあたり合計９６ビットを第１の補完
情報として出力するとともに、下位３ビットを削除した
第２の変換係数群を出力する第１のビット削除手段と、
この第１のビット削除手段により出力される前記第２の
変換係数群について、同じ周波数成分を表す変換係数を
ブロック内でまとめ直して８つのグループに再編成し、
再編成した各グループの変換係数に８次アダマール変換
を施して第３の変換係数群を得る第２のアダマール変換
手段と、この第２のアダマール変換手段により得られた
前記第３の変換係数群について、変換係数の最下位ビッ
トは各グループあたり１ビットに、下位２ビット目は各
グループあたり４ビットに、下位３ビット目は各グルー
プあたり７ビットに削減して、以上ブロックあたり合計
９６ビットを第２の補完情報として出力するとともに、
下位３ビットを削除した第４の変換係数群を出力する第
２のビット削除手段と、この第２のビット削除手段によ
り出力される前記第４の変換係数群と前記第１の補完情
報および前記第２の補完情報とを記録あるいは伝送する
記録／伝送手段とを有することを特徴とする。
ル変換符号化装置は、入力画像信号を８画素８ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた画素値をさらに行または列の
いずれかの方向に８つのグループに分け、各グループの
画素値に８次アダマール変換を施して第１の変換係数群
を得る第１のアダマール変換手段と、この第１のアダマ
ール変換手段により得られた前記第１の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり１ビ
ットに、下位２ビット目は各グループあたり４ビット
に、下位３ビット目は各グループあたり７ビットに削減
して、以上ブロックあたり合計９６ビットを第１の補完
情報として出力するとともに、下位３ビットを削除した
第２の変換係数群を出力する第１のビット削除手段と、
この第１のビット削除手段により出力される前記第２の
変換係数群について、同じ周波数成分を表す変換係数を
ブロック内でまとめ直して８つのグループに再編成し、
再編成した各グループの変換係数に８次アダマール変換
を施して第３の変換係数群を得る第２のアダマール変換
手段と、この第２のアダマール変換手段により得られた
前記第３の変換係数群について、変換係数の最下位ビッ
トは各グループあたり１ビットに、下位２ビット目は各
グループあたり４ビットに、下位３ビット目は各グルー
プあたり７ビットに削減して、以上ブロックあたり合計
９６ビットを第２の補完情報として出力するとともに、
下位３ビットを削除した第４の変換係数群を出力する第
２のビット削除手段と、この第２のビット削除手段によ
り出力される前記第４の変換係数群と前記第１の補完情
報および前記第２の補完情報とを記録あるいは伝送する
記録／伝送手段とを有することを特徴とする。
【００４５】さらに、本発明の画像信号の２次元アダマ
ール変換復号化装置は、記録あるいは伝送された第１の
変換係数群および２組の補完情報を再生あるいは受信す
る再生／受信手段と、前記２組の補完情報のうちの１組
に従って、前記第１の変換係数群を変換係数８個を１つ
のグループとして８つのグループに分けた後にグループ
毎に、変換係数の最下位ビットを表すグループあたり１
ビットの情報から全変換係数の最下位ビットを補完し、
変換係数の下位２ビット目を表すグループあたり４ビッ
トの情報から全変換係数の下位２ビット目を補完し、変
換係数の下位３ビット目を表すグループあたり７ビット
の情報から全変換係数の下位３ビット目を補完する第１
のビット補完手段と、この第１のビット補完手段により
下位３ビットを補完された第２の変換係数群にビット補
完時のグループ毎に８次アダマール逆変換を施して第３
の変換係数群を得る第１のアダマール逆変換手段と、前
記２組の補完情報の残りの１組に従って、前記第１のア
ダマール逆変換手段により得られた前記第３の変換係数
群を８つのグループに分けた後にグループ毎に、変換係
数の最下位ビットを表すグループあたり１ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位２ビット目を表すグループあたり４ビットの情報から
全変換係数の下位２ビット目を補完し、変換係数の下位
３ビット目を表すグループあたり７ビットの情報から全
変換係数の下位３ビット目を補完する第２のビット補完
手段と、この第２のビット補完手段により下位３ビット
が補完された第４の変換係数群に第２のビット補完時の
グループ毎に８次アダマール逆変換を施して画素値を得
る第２のアダマール逆変換手段と、この第２のアダマー
ル逆変換手段により得られた画素値を８画素８ラインに
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
ール変換復号化装置は、記録あるいは伝送された第１の
変換係数群および２組の補完情報を再生あるいは受信す
る再生／受信手段と、前記２組の補完情報のうちの１組
に従って、前記第１の変換係数群を変換係数８個を１つ
のグループとして８つのグループに分けた後にグループ
毎に、変換係数の最下位ビットを表すグループあたり１
ビットの情報から全変換係数の最下位ビットを補完し、
変換係数の下位２ビット目を表すグループあたり４ビッ
トの情報から全変換係数の下位２ビット目を補完し、変
換係数の下位３ビット目を表すグループあたり７ビット
の情報から全変換係数の下位３ビット目を補完する第１
のビット補完手段と、この第１のビット補完手段により
下位３ビットを補完された第２の変換係数群にビット補
完時のグループ毎に８次アダマール逆変換を施して第３
の変換係数群を得る第１のアダマール逆変換手段と、前
記２組の補完情報の残りの１組に従って、前記第１のア
ダマール逆変換手段により得られた前記第３の変換係数
群を８つのグループに分けた後にグループ毎に、変換係
数の最下位ビットを表すグループあたり１ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位２ビット目を表すグループあたり４ビットの情報から
全変換係数の下位２ビット目を補完し、変換係数の下位
３ビット目を表すグループあたり７ビットの情報から全
変換係数の下位３ビット目を補完する第２のビット補完
手段と、この第２のビット補完手段により下位３ビット
が補完された第４の変換係数群に第２のビット補完時の
グループ毎に８次アダマール逆変換を施して画素値を得
る第２のアダマール逆変換手段と、この第２のアダマー
ル逆変換手段により得られた画素値を８画素８ラインに
並べて画像信号として出力する画像信号出力手段とを有
することを特徴とする。
【００４６】さらにまた、本発明の画像信号の２次元ア
ダマール変換符号化・復号化方法は、入力画像信号を８
画素８ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた各ブロ
ックの画素値に縦横分離型２次元８×８次のアダマール
変換を施して第１の変換係数群を得る２次元アダマール
変換ステップと、この２次元アダマール変換ステップで
得られた前記第１の変換係数群について、変換係数の最
下位ビットはブロックあたり１ビットに、下位２ビット
目はブロックあたり７ビットに、下位３ビット目はブロ
ックあたり２２ビットに、下位４ビット目はブロックあ
たり４２ビットに、下位５ビット目はブロックあたり５
７ビットに、下位６ビット目はブロックあたり６３ビッ
トに削減して、以上ブロックあたり合計１９２ビットを
補完情報として出力するとともに、下位６ビットを削除
した第２の変換係数群を出力する２次元ビット削除ステ
ップと、この２次元ビット削除ステップで下位６ビット
が削除された前記第２の変換係数群および前記補完情報
を記録あるいは伝送する記録／伝送ステップと、記録あ
るいは伝送された前記第２の変換係数群および前記補完
情報を再生あるいは受信する再生／受信ステップと、こ
の再生／受信ステップで再生あるいは受信された前記第
２の変換係数群について、前記補完情報より変換係数の
最下位ビットを表すブロックあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すブロックあたり７ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すブロックあたり２２ビットの情報から全変
換係数の下位３ビット目を補完し、変換係数の下位４ビ
ット目を表すブロックあたり４２ビットの情報と前記補
完された下位３ビット目とを用いて全変換係数の下位４
ビット目を補完し、変換係数の下位５ビット目を表すブ
ロックあたり５７ビットの情報と前記補完された下位３
ビット目および下位４ビット目とを用いて全変換係数の
下位５ビット目を補完し、変換係数の下位６ビット目を
表すブロックあたり６３ビットの情報と前記補完された
下位３ビット目，下位４ビット目および下位５ビット目
とを用いて全変換係数の下位６ビット目を補完して前記
第１の変換係数群を復元する２次元ビット補完ステップ
と、この２次元ビット補完ステップで復元された前記第
１の変換係数群に縦横分離型２次元８×８次のアダマー
ル逆変換を施して画素値を得る２次元アダマール逆変換
ステップと、この２次元アダマール逆変換ステップで得
られた画素値を８画素８ラインに並べて画像信号として
出力する画像信号出力ステップとを含むことを特徴とす
る。
ダマール変換符号化・復号化方法は、入力画像信号を８
画素８ライン毎にブロックにするブロック化ステップ
と、このブロック化ステップでブロックにされた各ブロ
ックの画素値に縦横分離型２次元８×８次のアダマール
変換を施して第１の変換係数群を得る２次元アダマール
変換ステップと、この２次元アダマール変換ステップで
得られた前記第１の変換係数群について、変換係数の最
下位ビットはブロックあたり１ビットに、下位２ビット
目はブロックあたり７ビットに、下位３ビット目はブロ
ックあたり２２ビットに、下位４ビット目はブロックあ
たり４２ビットに、下位５ビット目はブロックあたり５
７ビットに、下位６ビット目はブロックあたり６３ビッ
トに削減して、以上ブロックあたり合計１９２ビットを
補完情報として出力するとともに、下位６ビットを削除
した第２の変換係数群を出力する２次元ビット削除ステ
ップと、この２次元ビット削除ステップで下位６ビット
が削除された前記第２の変換係数群および前記補完情報
を記録あるいは伝送する記録／伝送ステップと、記録あ
るいは伝送された前記第２の変換係数群および前記補完
情報を再生あるいは受信する再生／受信ステップと、こ
の再生／受信ステップで再生あるいは受信された前記第
２の変換係数群について、前記補完情報より変換係数の
最下位ビットを表すブロックあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すブロックあたり７ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すブロックあたり２２ビットの情報から全変
換係数の下位３ビット目を補完し、変換係数の下位４ビ
ット目を表すブロックあたり４２ビットの情報と前記補
完された下位３ビット目とを用いて全変換係数の下位４
ビット目を補完し、変換係数の下位５ビット目を表すブ
ロックあたり５７ビットの情報と前記補完された下位３
ビット目および下位４ビット目とを用いて全変換係数の
下位５ビット目を補完し、変換係数の下位６ビット目を
表すブロックあたり６３ビットの情報と前記補完された
下位３ビット目，下位４ビット目および下位５ビット目
とを用いて全変換係数の下位６ビット目を補完して前記
第１の変換係数群を復元する２次元ビット補完ステップ
と、この２次元ビット補完ステップで復元された前記第
１の変換係数群に縦横分離型２次元８×８次のアダマー
ル逆変換を施して画素値を得る２次元アダマール逆変換
ステップと、この２次元アダマール逆変換ステップで得
られた画素値を８画素８ラインに並べて画像信号として
出力する画像信号出力ステップとを含むことを特徴とす
る。
【００４７】また、本発明の画像信号の２次元アダマー
ル変換符号化装置は、入力画像信号を８画素８ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた各ブロックの画素値に縦横分
離型２次元８×８次のアダマール変換を施して第１の変
換係数群を得る２次元アダマール変換手段と、この２次
元アダマール変換手段により得られた前記第１の変換係
数群について、変換係数の最下位ビットから１ビット、
下位２ビット目から７ビット、下位３ビット目から２２
ビット、下位４ビット目から４２ビット、下位５ビット
目から５７ビット、下位６ビット目から６３ビットをブ
ロック内の予め定めた位置から抽出して補完情報として
出力するとともに、下位６ビットを削除した第２の変換
係数群を出力する２次元ビット削除手段と、この２次元
ビット削除手段により出力される下位６ビットを削除し
た前記第２の変換係数群および前記補完情報を記録ある
いは伝送する記録／伝送手段とを有することを特徴とす
る。
ル変換符号化装置は、入力画像信号を８画素８ライン毎
にブロックにするブロック化手段と、このブロック化手
段によりブロックにされた各ブロックの画素値に縦横分
離型２次元８×８次のアダマール変換を施して第１の変
換係数群を得る２次元アダマール変換手段と、この２次
元アダマール変換手段により得られた前記第１の変換係
数群について、変換係数の最下位ビットから１ビット、
下位２ビット目から７ビット、下位３ビット目から２２
ビット、下位４ビット目から４２ビット、下位５ビット
目から５７ビット、下位６ビット目から６３ビットをブ
ロック内の予め定めた位置から抽出して補完情報として
出力するとともに、下位６ビットを削除した第２の変換
係数群を出力する２次元ビット削除手段と、この２次元
ビット削除手段により出力される下位６ビットを削除し
た前記第２の変換係数群および前記補完情報を記録ある
いは伝送する記録／伝送手段とを有することを特徴とす
る。
【００４８】さらに、本発明の画像信号の２次元アダマ
ール変換復号化装置は、記録あるいは伝送された第１の
変換係数群および補完情報を再生あるいは受信する再生
／受信手段と、この再生／受信手段により再生あるいは
受信された前記第１の変換係数群について、前記補完情
報のうちの変換係数の最下位ビットを表すブロックあた
り１ビットの情報から全変換係数の最下位ビットを補完
し、前記補完情報のうちの変換係数の下位２ビット目を
表すブロックあたり７ビットの情報から全変換係数の下
位２ビット目を補完し、前記補完情報のうちの変換係数
の下位３ビット目を表すブロックあたり２２ビットの情
報から全変換係数の下位３ビット目を補完し、前記補完
情報のうちの変換係数の下位４ビット目を表すブロック
あたり４２ビットの情報と前記補完された下位３ビット
目とを用いて全変換係数の下位４ビット目を補完し、前
記補完情報のうちの変換係数の下位５ビット目を表すブ
ロックあたり５７ビットの情報と前記補完された下位３
ビット目および下位４ビット目とを用いて全変換係数の
下位５ビット目を補完し、前記補完情報のうちの変換係
数の下位６ビット目を表すブロックあたり６３ビットの
情報と前記補完された下位３ビット目，下位４ビット目
および下位５ビット目とを用いて全変換係数の下位６ビ
ット目を補完する２次元ビット補完手段と、前記２次元
ビット補完手段により下位６ビットが補完された第２の
変換係数群に縦横分離型２次元８×８次のアダマール逆
変換を施して画素値を得る２次元アダマール逆変換手段
と、この２次元アダマール逆変換手段により得られる画
素値を８画素８ラインに並べて画像信号として出力する
画像信号出力手段とを有することを特徴とする。
ール変換復号化装置は、記録あるいは伝送された第１の
変換係数群および補完情報を再生あるいは受信する再生
／受信手段と、この再生／受信手段により再生あるいは
受信された前記第１の変換係数群について、前記補完情
報のうちの変換係数の最下位ビットを表すブロックあた
り１ビットの情報から全変換係数の最下位ビットを補完
し、前記補完情報のうちの変換係数の下位２ビット目を
表すブロックあたり７ビットの情報から全変換係数の下
位２ビット目を補完し、前記補完情報のうちの変換係数
の下位３ビット目を表すブロックあたり２２ビットの情
報から全変換係数の下位３ビット目を補完し、前記補完
情報のうちの変換係数の下位４ビット目を表すブロック
あたり４２ビットの情報と前記補完された下位３ビット
目とを用いて全変換係数の下位４ビット目を補完し、前
記補完情報のうちの変換係数の下位５ビット目を表すブ
ロックあたり５７ビットの情報と前記補完された下位３
ビット目および下位４ビット目とを用いて全変換係数の
下位５ビット目を補完し、前記補完情報のうちの変換係
数の下位６ビット目を表すブロックあたり６３ビットの
情報と前記補完された下位３ビット目，下位４ビット目
および下位５ビット目とを用いて全変換係数の下位６ビ
ット目を補完する２次元ビット補完手段と、前記２次元
ビット補完手段により下位６ビットが補完された第２の
変換係数群に縦横分離型２次元８×８次のアダマール逆
変換を施して画素値を得る２次元アダマール逆変換手段
と、この２次元アダマール逆変換手段により得られる画
素値を８画素８ラインに並べて画像信号として出力する
画像信号出力手段とを有することを特徴とする。
【００４９】
【作用】本発明の画像信号の１次元アダマール変換符号
化・復号化方法では、ブロック化ステップで入力画像信
号を８画素毎にブロックにし、アダマール変換ステップ
でブロックにされた画素値に８次アダマール変換を施し
て変換係数を得、ビット削除ステップで得られた変換係
数について、最下位ビットから１ビット、下位２ビット
目から４ビット、下位３ビット目から７ビットを、ブロ
ック内の予め定めた位置から抽出して補完情報として出
力するとともに、下位３ビットを削除した変換係数を出
力し、記録／伝送ステップで下位３ビットを削除された
変換係数および補完情報を記録あるいは伝送し、再生／
受信ステップで記録あるいは伝送された変換係数および
補完情報を再生あるいは受信し、ビット補完ステップで
再生あるいは受信された補完情報より変換係数の最下位
ビットを表すブロックあたり１ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位２ビット
目を表すブロックあたり４ビットの情報から全変換係数
の下位２ビット目を補完し、変換係数の下位３ビット目
を表すブロックあたり７ビットの情報から全変換係数の
下位３ビット目を補完し、アダマール逆変換ステップで
下位３ビットを補完された変換係数に８次アダマール逆
変換を施して画素値を得、画像信号出力ステップで得ら
れた画素値を８画素に並べて画像信号として出力する。
化・復号化方法では、ブロック化ステップで入力画像信
号を８画素毎にブロックにし、アダマール変換ステップ
でブロックにされた画素値に８次アダマール変換を施し
て変換係数を得、ビット削除ステップで得られた変換係
数について、最下位ビットから１ビット、下位２ビット
目から４ビット、下位３ビット目から７ビットを、ブロ
ック内の予め定めた位置から抽出して補完情報として出
力するとともに、下位３ビットを削除した変換係数を出
力し、記録／伝送ステップで下位３ビットを削除された
変換係数および補完情報を記録あるいは伝送し、再生／
受信ステップで記録あるいは伝送された変換係数および
補完情報を再生あるいは受信し、ビット補完ステップで
再生あるいは受信された補完情報より変換係数の最下位
ビットを表すブロックあたり１ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位２ビット
目を表すブロックあたり４ビットの情報から全変換係数
の下位２ビット目を補完し、変換係数の下位３ビット目
を表すブロックあたり７ビットの情報から全変換係数の
下位３ビット目を補完し、アダマール逆変換ステップで
下位３ビットを補完された変換係数に８次アダマール逆
変換を施して画素値を得、画像信号出力ステップで得ら
れた画素値を８画素に並べて画像信号として出力する。
【００５０】また、本発明の画像信号の１次元アダマー
ル変換符号化装置では、ブロック化手段が入力画像信号
を８画素毎にブロックにし、アダマール変換手段がブロ
ックにされた画素値に８次アダマール変換を施して変換
係数を得、ビット削除手段が得られた変換係数につい
て、最下位ビットから１ビット、下位２ビット目から４
ビット、下位３ビット目から７ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位３ビットを削除した変換係数を出力し、記
録／伝送手段が出力された変換係数および補完情報を記
録あるいは伝送する。
ル変換符号化装置では、ブロック化手段が入力画像信号
を８画素毎にブロックにし、アダマール変換手段がブロ
ックにされた画素値に８次アダマール変換を施して変換
係数を得、ビット削除手段が得られた変換係数につい
て、最下位ビットから１ビット、下位２ビット目から４
ビット、下位３ビット目から７ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位３ビットを削除した変換係数を出力し、記
録／伝送手段が出力された変換係数および補完情報を記
録あるいは伝送する。
【００５１】さらに、本発明の画像信号の１次元アダマ
ール変換復号化装置では、再生／受信手段が記録あるい
は伝送された変換係数および補完情報を再生あるいは受
信し、ビット補完手段が補完情報のうちの変換係数の最
下位ビットを表すブロックあたり１ビットの情報から全
変換係数の最下位ビットを補完し、補完情報のうちの変
換係数の下位２ビット目を表すブロックあたり４ビット
の情報から全変換係数の下位２ビット目を補完し、補完
情報のうちの変換係数の下位３ビット目を表すブロック
あたり７ビットの情報から全変換係数の下位３ビット目
を補完し、アダマール逆変換手段が下位３ビットが補完
された変換係数に８次アダマール逆変換を施して画素値
を得、画像信号出力手段が得られた画素値を８画素に並
べて画像信号として出力する。
ール変換復号化装置では、再生／受信手段が記録あるい
は伝送された変換係数および補完情報を再生あるいは受
信し、ビット補完手段が補完情報のうちの変換係数の最
下位ビットを表すブロックあたり１ビットの情報から全
変換係数の最下位ビットを補完し、補完情報のうちの変
換係数の下位２ビット目を表すブロックあたり４ビット
の情報から全変換係数の下位２ビット目を補完し、補完
情報のうちの変換係数の下位３ビット目を表すブロック
あたり７ビットの情報から全変換係数の下位３ビット目
を補完し、アダマール逆変換手段が下位３ビットが補完
された変換係数に８次アダマール逆変換を施して画素値
を得、画像信号出力手段が得られた画素値を８画素に並
べて画像信号として出力する。
【００５２】さらにまた、本発明の画像信号の２次元ア
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を８画素８ライン毎にブロックに
し、第１のアダマール変換ステップでブロックにされた
画素値をさらに行または列のいずれかの方向に８つのグ
ループに分け、各グループの画素値に８次アダマール変
換を施して第１の変換係数群を得、第１のビット削除ス
テップで得られた第１の変換係数群について、変換係数
の最下位ビットは各グループあたり１ビットに、下位２
ビット目は各グループあたり４ビットに、下位３ビット
目は各グループあたり７ビットに削減して、以上ブロッ
クあたり合計９６ビットを第１の補完情報として出力す
るとともに、下位３ビットを削除した第２の変換係数群
を出力し、第２のアダマール変換ステップで第２の変換
係数群について、同じ周波数成分を表す変換係数をブロ
ック内でまとめ直して８つの新しいグループを得、新し
いグループの各々に属する変換係数に８次アダマール変
換を施して第３の変換係数群を得、第２のビット削除ス
テップで得られた第３の変換係数群について、変換係数
の最下位ビットは各グループあたり１ビットに、下位２
ビット目は各グループあたり４ビットに、下位３ビット
目は各グループあたり７ビットに削減して、以上ブロッ
クあたり合計９６ビットを第２の補完情報として出力す
るとともに、下位３ビットを削除した第４の変換係数群
を出力し、記録／伝送ステップで第４の変換係数群と第
１の補完情報および第２の補完情報とを記録あるいは伝
送し、再生／受信ステップで記録あるいは伝送された第
４の変換係数群と第１の補完情報および第２の補完情報
とを再生あるいは受信し、第１のビット補完ステップで
得られた第２の補完情報に従って第４の変換係数群をグ
ループ分けした後にグループ毎に、変換係数の最下位ビ
ットを表すグループあたり１ビットの情報から全変換係
数の最下位ビットを補完し、変換係数の下位２ビット目
を表すグループあたり４ビットの情報から全変換係数の
下位２ビット目を補完し、変換係数の下位３ビット目を
表すグループあたり７ビットの情報から全変換係数の下
位３ビット目を補完して第３の変換係数群を復元し、第
１のアダマール逆変換ステップで復元された第３の変換
係数群にグループ毎に８次アダマール逆変換を施して第
２の変換係数群を得、第２のビット補完ステップで得ら
れた第２の変換係数群について、グループ内の位置が同
じ変換係数をブロック内でまとめ直して、８つの新しい
グループを得、これにより得られる各グループの変換係
数について、第３の補完情報に従って、変換係数の最下
位ビットを表すグループあたり１ビットの情報から全変
換係数の最下位ビットを補完し、変換係数の下位２ビッ
ト目を表すグループあたり４ビットの情報から全変換係
数の下位２ビット目を補完し、変換係数の下位３ビット
目を表すグループあたり７ビットの情報から全変換係数
の下位３ビット目を補完して第１の変換係数群を復元
し、第２のアダマール逆変換ステップで復元された第１
の変換係数群にグループ毎に８次アダマール逆変換を施
して画素値を得、画像信号出力ステップで得られた画素
値を８画素８ラインに並べて画像信号として出力する。
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を８画素８ライン毎にブロックに
し、第１のアダマール変換ステップでブロックにされた
画素値をさらに行または列のいずれかの方向に８つのグ
ループに分け、各グループの画素値に８次アダマール変
換を施して第１の変換係数群を得、第１のビット削除ス
テップで得られた第１の変換係数群について、変換係数
の最下位ビットは各グループあたり１ビットに、下位２
ビット目は各グループあたり４ビットに、下位３ビット
目は各グループあたり７ビットに削減して、以上ブロッ
クあたり合計９６ビットを第１の補完情報として出力す
るとともに、下位３ビットを削除した第２の変換係数群
を出力し、第２のアダマール変換ステップで第２の変換
係数群について、同じ周波数成分を表す変換係数をブロ
ック内でまとめ直して８つの新しいグループを得、新し
いグループの各々に属する変換係数に８次アダマール変
換を施して第３の変換係数群を得、第２のビット削除ス
テップで得られた第３の変換係数群について、変換係数
の最下位ビットは各グループあたり１ビットに、下位２
ビット目は各グループあたり４ビットに、下位３ビット
目は各グループあたり７ビットに削減して、以上ブロッ
クあたり合計９６ビットを第２の補完情報として出力す
るとともに、下位３ビットを削除した第４の変換係数群
を出力し、記録／伝送ステップで第４の変換係数群と第
１の補完情報および第２の補完情報とを記録あるいは伝
送し、再生／受信ステップで記録あるいは伝送された第
４の変換係数群と第１の補完情報および第２の補完情報
とを再生あるいは受信し、第１のビット補完ステップで
得られた第２の補完情報に従って第４の変換係数群をグ
ループ分けした後にグループ毎に、変換係数の最下位ビ
ットを表すグループあたり１ビットの情報から全変換係
数の最下位ビットを補完し、変換係数の下位２ビット目
を表すグループあたり４ビットの情報から全変換係数の
下位２ビット目を補完し、変換係数の下位３ビット目を
表すグループあたり７ビットの情報から全変換係数の下
位３ビット目を補完して第３の変換係数群を復元し、第
１のアダマール逆変換ステップで復元された第３の変換
係数群にグループ毎に８次アダマール逆変換を施して第
２の変換係数群を得、第２のビット補完ステップで得ら
れた第２の変換係数群について、グループ内の位置が同
じ変換係数をブロック内でまとめ直して、８つの新しい
グループを得、これにより得られる各グループの変換係
数について、第３の補完情報に従って、変換係数の最下
位ビットを表すグループあたり１ビットの情報から全変
換係数の最下位ビットを補完し、変換係数の下位２ビッ
ト目を表すグループあたり４ビットの情報から全変換係
数の下位２ビット目を補完し、変換係数の下位３ビット
目を表すグループあたり７ビットの情報から全変換係数
の下位３ビット目を補完して第１の変換係数群を復元
し、第２のアダマール逆変換ステップで復元された第１
の変換係数群にグループ毎に８次アダマール逆変換を施
して画素値を得、画像信号出力ステップで得られた画素
値を８画素８ラインに並べて画像信号として出力する。
【００５３】また、本発明の画像信号の２次元アダマー
ル変換符号化装置では、ブロック化手段が入力画像信号
を８画素８ライン毎にブロックにし、第１のアダマール
変換手段がブロックにされた画素値をさらに行または列
のいずれかの方向に８つのグループに分け、各グループ
の画素値に８次アダマール変換を施して第１の変換係数
群を得、第１のビット削除手段が得られた第１の変換係
数群について、変換係数の最下位ビットは各グループあ
たり１ビットに、下位２ビット目は各グループあたり４
ビットに、下位３ビット目は各グループあたり７ビット
に削減して、以上ブロックあたり合計９６ビットを第１
の補完情報として出力するとともに、下位３ビットを削
除した第２の変換係数群を出力し、第２のアダマール変
換手段が第２の変換係数群について、同じ周波数成分を
表す変換係数をブロック内でまとめ直して８つのグルー
プに再編成し、再編成した各グループの変換係数に８次
アダマール変換を施して第３の変換係数群を得、第２の
ビット削除手段が第３の変換係数群について、変換係数
の最下位ビットは各グループあたり１ビットに、下位２
ビット目は各グループあたり４ビットに、下位３ビット
目は各グループあたり７ビットに削減して、以上ブロッ
クあたり合計９６ビットを第２の補完情報として出力す
るとともに、下位３ビットを削除した第４の変換係数群
を出力し、記録／伝送手段が第４の変換係数群と第１の
補完情報および第２の補完情報とを記録あるいは伝送す
る。
ル変換符号化装置では、ブロック化手段が入力画像信号
を８画素８ライン毎にブロックにし、第１のアダマール
変換手段がブロックにされた画素値をさらに行または列
のいずれかの方向に８つのグループに分け、各グループ
の画素値に８次アダマール変換を施して第１の変換係数
群を得、第１のビット削除手段が得られた第１の変換係
数群について、変換係数の最下位ビットは各グループあ
たり１ビットに、下位２ビット目は各グループあたり４
ビットに、下位３ビット目は各グループあたり７ビット
に削減して、以上ブロックあたり合計９６ビットを第１
の補完情報として出力するとともに、下位３ビットを削
除した第２の変換係数群を出力し、第２のアダマール変
換手段が第２の変換係数群について、同じ周波数成分を
表す変換係数をブロック内でまとめ直して８つのグルー
プに再編成し、再編成した各グループの変換係数に８次
アダマール変換を施して第３の変換係数群を得、第２の
ビット削除手段が第３の変換係数群について、変換係数
の最下位ビットは各グループあたり１ビットに、下位２
ビット目は各グループあたり４ビットに、下位３ビット
目は各グループあたり７ビットに削減して、以上ブロッ
クあたり合計９６ビットを第２の補完情報として出力す
るとともに、下位３ビットを削除した第４の変換係数群
を出力し、記録／伝送手段が第４の変換係数群と第１の
補完情報および第２の補完情報とを記録あるいは伝送す
る。
【００５４】さらに、本発明の画像信号の２次元アダマ
ール変換復号化装置では、再生／受信手段が記録あるい
は伝送された第１の変換係数群および２組の補完情報を
再生あるいは受信し、第１のビット補完手段が２組の補
完情報のうちの１組に従って、第１の変換係数群を変換
係数８個を１つのグループとして８つのグループに分け
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位２ビット目を表すグルー
プあたり４ビットの情報から全変換係数の下位２ビット
目を補完し、変換係数の下位３ビット目を表すグループ
あたり７ビットの情報から全変換係数の下位３ビット目
を補完し、第１のアダマール逆変換手段が第１のビット
補完手段により下位３ビットを補完された第２の変換係
数群にビット補完時のグループ毎に８次アダマール逆変
換を施して第３の変換係数群を得、第２のビット補完手
段が２組の補完情報の残りの１組に従って、第１のアダ
マール逆変換手段により得られた第３の変換係数群を８
つのグループに分けた後にグループ毎に、変換係数の最
下位ビットを表すグループあたり１ビットの情報から全
変換係数の最下位ビットを補完し、変換係数の下位２ビ
ット目を表すグループあたり４ビットの情報から全変換
係数の下位２ビット目を補完し、変換係数の下位３ビッ
ト目を表すグループあたり７ビットの情報から全変換係
数の下位３ビット目を補完し、第２のアダマール逆変換
手段が第２のビット補完手段により下位３ビットが補完
された第４の変換係数群に第２のビット補完時のグルー
プ毎に８次アダマール逆変換を施して画素値を得、画像
信号出力手段が得られた画素値を８画素８ラインに並べ
て画像信号として出力する。
ール変換復号化装置では、再生／受信手段が記録あるい
は伝送された第１の変換係数群および２組の補完情報を
再生あるいは受信し、第１のビット補完手段が２組の補
完情報のうちの１組に従って、第１の変換係数群を変換
係数８個を１つのグループとして８つのグループに分け
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位２ビット目を表すグルー
プあたり４ビットの情報から全変換係数の下位２ビット
目を補完し、変換係数の下位３ビット目を表すグループ
あたり７ビットの情報から全変換係数の下位３ビット目
を補完し、第１のアダマール逆変換手段が第１のビット
補完手段により下位３ビットを補完された第２の変換係
数群にビット補完時のグループ毎に８次アダマール逆変
換を施して第３の変換係数群を得、第２のビット補完手
段が２組の補完情報の残りの１組に従って、第１のアダ
マール逆変換手段により得られた第３の変換係数群を８
つのグループに分けた後にグループ毎に、変換係数の最
下位ビットを表すグループあたり１ビットの情報から全
変換係数の最下位ビットを補完し、変換係数の下位２ビ
ット目を表すグループあたり４ビットの情報から全変換
係数の下位２ビット目を補完し、変換係数の下位３ビッ
ト目を表すグループあたり７ビットの情報から全変換係
数の下位３ビット目を補完し、第２のアダマール逆変換
手段が第２のビット補完手段により下位３ビットが補完
された第４の変換係数群に第２のビット補完時のグルー
プ毎に８次アダマール逆変換を施して画素値を得、画像
信号出力手段が得られた画素値を８画素８ラインに並べ
て画像信号として出力する。
【００５５】さらにまた、本発明の画像信号の２次元ア
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を８画素８ライン毎にブロックに
し、２次元アダマール変換ステップでブロックにされた
各ブロックの画素値に縦横分離型２次元８×８次のアダ
マール変換を施して第１の変換係数群を得、２次元ビッ
ト削除ステップで第１の変換係数群について、変換係数
の最下位ビットはブロックあたり１ビットに、下位２ビ
ット目はブロックあたり７ビットに、下位３ビット目は
ブロックあたり２２ビットに、下位４ビット目はブロッ
クあたり４２ビットに、下位５ビット目はブロックあた
り５７ビットに、下位６ビット目はブロックあたり６３
ビットに削減して、以上ブロックあたり合計１９２ビッ
トを補完情報として出力するとともに、下位６ビットを
削除した第２の変換係数群を出力し、記録／伝送ステッ
プで第２の変換係数群および補完情報を記録あるいは伝
送し、再生／受信ステップで記録あるいは伝送された第
２の変換係数群および補完情報を再生あるいは受信し、
２次元ビット補完ステップで第２の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり７ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り２２ビットの情報から全変換係数の下位３ビット目を
補完し、変換係数の下位４ビット目を表すブロックあた
り４２ビットの情報と補完された下位３ビット目とを用
いて全変換係数の下位４ビット目を補完し、変換係数の
下位５ビット目を表すブロックあたり５７ビットの情報
と補完された下位３ビット目および下位４ビット目とを
用いて全変換係数の下位５ビット目を補完し、変換係数
の下位６ビット目を表すブロックあたり６３ビットの情
報と補完された下位３ビット目，下位４ビット目および
下位５ビット目とを用いて全変換係数の下位６ビット目
を補完して第１の変換係数群を復元し、２次元アダマー
ル逆変換ステップで第１の変換係数群に縦横分離型２次
元８×８次のアダマール逆変換を施して画素値を得、画
像信号出力ステップで画素値を８画素８ラインに並べて
画像信号として出力する。
ダマール変換符号化・復号化方法では、ブロック化ステ
ップで入力画像信号を８画素８ライン毎にブロックに
し、２次元アダマール変換ステップでブロックにされた
各ブロックの画素値に縦横分離型２次元８×８次のアダ
マール変換を施して第１の変換係数群を得、２次元ビッ
ト削除ステップで第１の変換係数群について、変換係数
の最下位ビットはブロックあたり１ビットに、下位２ビ
ット目はブロックあたり７ビットに、下位３ビット目は
ブロックあたり２２ビットに、下位４ビット目はブロッ
クあたり４２ビットに、下位５ビット目はブロックあた
り５７ビットに、下位６ビット目はブロックあたり６３
ビットに削減して、以上ブロックあたり合計１９２ビッ
トを補完情報として出力するとともに、下位６ビットを
削除した第２の変換係数群を出力し、記録／伝送ステッ
プで第２の変換係数群および補完情報を記録あるいは伝
送し、再生／受信ステップで記録あるいは伝送された第
２の変換係数群および補完情報を再生あるいは受信し、
２次元ビット補完ステップで第２の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり７ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り２２ビットの情報から全変換係数の下位３ビット目を
補完し、変換係数の下位４ビット目を表すブロックあた
り４２ビットの情報と補完された下位３ビット目とを用
いて全変換係数の下位４ビット目を補完し、変換係数の
下位５ビット目を表すブロックあたり５７ビットの情報
と補完された下位３ビット目および下位４ビット目とを
用いて全変換係数の下位５ビット目を補完し、変換係数
の下位６ビット目を表すブロックあたり６３ビットの情
報と補完された下位３ビット目，下位４ビット目および
下位５ビット目とを用いて全変換係数の下位６ビット目
を補完して第１の変換係数群を復元し、２次元アダマー
ル逆変換ステップで第１の変換係数群に縦横分離型２次
元８×８次のアダマール逆変換を施して画素値を得、画
像信号出力ステップで画素値を８画素８ラインに並べて
画像信号として出力する。
【００５６】また、本発明の画像信号の２次元アダマー
ル変換符号化装置では、ブロック化手段が入力画像信号
を８画素８ライン毎にブロックにし、２次元アダマール
変換手段が各ブロックの画素値に縦横分離型２次元８×
８次のアダマール変換を施して第１の変換係数群を得、
２次元ビット削除手段が第１の変換係数群について、変
換係数の最下位ビットから１ビット、下位２ビット目か
ら７ビット、下位３ビット目から２２ビット、下位４ビ
ット目から４２ビット、下位５ビット目から５７ビッ
ト、下位６ビット目から６３ビットをブロック内の予め
定めた位置から抽出して補完情報として出力するととも
に、下位６ビットを削除した第２の変換係数群を出力
し、記録／伝送手段が第２の変換係数群および補完情報
を記録あるいは伝送する。
ル変換符号化装置では、ブロック化手段が入力画像信号
を８画素８ライン毎にブロックにし、２次元アダマール
変換手段が各ブロックの画素値に縦横分離型２次元８×
８次のアダマール変換を施して第１の変換係数群を得、
２次元ビット削除手段が第１の変換係数群について、変
換係数の最下位ビットから１ビット、下位２ビット目か
ら７ビット、下位３ビット目から２２ビット、下位４ビ
ット目から４２ビット、下位５ビット目から５７ビッ
ト、下位６ビット目から６３ビットをブロック内の予め
定めた位置から抽出して補完情報として出力するととも
に、下位６ビットを削除した第２の変換係数群を出力
し、記録／伝送手段が第２の変換係数群および補完情報
を記録あるいは伝送する。
【００５７】さらに、本発明の画像信号の２次元アダマ
ール変換復号化装置では、再生／受信手段が記録あるい
は伝送された第１の変換係数群および補完情報を再生あ
るいは受信し、２次元ビット補完手段が第１の変換係数
群について、補完情報のうちの変換係数の最下位ビット
を表すブロックあたり１ビットの情報から全変換係数の
最下位ビットを補完し、補完情報のうちの変換係数の下
位２ビット目を表すブロックあたり７ビットの情報から
全変換係数の下位２ビット目を補完し、補完情報のうち
の変換係数の下位３ビット目を表すブロックあたり２２
ビットの情報から全変換係数の下位３ビット目を補完
し、補完情報のうちの変換係数の下位４ビット目を表す
ブロックあたり４２ビットの情報と補完された下位３ビ
ット目とを用いて全変換係数の下位４ビット目を補完
し、補完情報のうちの変換係数の下位５ビット目を表す
ブロックあたり５７ビットの情報と補完された下位３ビ
ット目および下位４ビット目とを用いて全変換係数の下
位５ビット目を補完し、補完情報のうちの変換係数の下
位６ビット目を表すブロックあたり６３ビットの情報と
補完された下位３ビット目，下位４ビット目および下位
５ビット目とを用いて全変換係数の下位６ビット目を補
完し、２次元アダマール逆変換手段が２次元ビット補完
手段により下位６ビットを補完された第２の変換係数群
に縦横分離型２次元８×８次のアダマール逆変換を施し
て画素値を得、画像信号出力手段が２次元アダマール逆
変換手段により得られる画素値を８画素８ラインに並べ
て画像信号として出力する。
ール変換復号化装置では、再生／受信手段が記録あるい
は伝送された第１の変換係数群および補完情報を再生あ
るいは受信し、２次元ビット補完手段が第１の変換係数
群について、補完情報のうちの変換係数の最下位ビット
を表すブロックあたり１ビットの情報から全変換係数の
最下位ビットを補完し、補完情報のうちの変換係数の下
位２ビット目を表すブロックあたり７ビットの情報から
全変換係数の下位２ビット目を補完し、補完情報のうち
の変換係数の下位３ビット目を表すブロックあたり２２
ビットの情報から全変換係数の下位３ビット目を補完
し、補完情報のうちの変換係数の下位４ビット目を表す
ブロックあたり４２ビットの情報と補完された下位３ビ
ット目とを用いて全変換係数の下位４ビット目を補完
し、補完情報のうちの変換係数の下位５ビット目を表す
ブロックあたり５７ビットの情報と補完された下位３ビ
ット目および下位４ビット目とを用いて全変換係数の下
位５ビット目を補完し、補完情報のうちの変換係数の下
位６ビット目を表すブロックあたり６３ビットの情報と
補完された下位３ビット目，下位４ビット目および下位
５ビット目とを用いて全変換係数の下位６ビット目を補
完し、２次元アダマール逆変換手段が２次元ビット補完
手段により下位６ビットを補完された第２の変換係数群
に縦横分離型２次元８×８次のアダマール逆変換を施し
て画素値を得、画像信号出力手段が２次元アダマール逆
変換手段により得られる画素値を８画素８ラインに並べ
て画像信号として出力する。
【００５８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００５９】図１は、本発明による１次元アダマール変
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の１次元アダマール変換符号化・復号化方法
は、入力画像信号を８画素毎にブロックにするブロック
化ステップＳ１０１と、ブロックにされた画素値に８次
アダマール変換を施して変換係数を得るアダマール変換
ステップＳ１０２と、変換係数について、最下位ビット
から１ビット、下位２ビット目から４ビット、下位３ビ
ット目から７ビットを、ブロック内の予め定めた位置か
ら抽出して補完情報として出力するとともに、下位３ビ
ットを削除した変換係数を出力するビット削除ステップ
Ｓ１０３と、下位３ビットを削除された変換係数および
補完情報を記録あるいは伝送する記録／伝送ステップＳ
１０４と、記録あるいは伝送された変換係数および補完
情報を再生あるいは受信する再生／受信ステップＳ１０
５と、再生あるいは受信された補完情報より変換係数の
最下位ビットを表すブロックあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すブロックあたり４ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すブロックあたり７ビットの情報から全変換
係数の下位３ビット目を補完するビット補完ステップＳ
１０６と、下位３ビットを補完された変換係数に８次ア
ダマール逆変換を施して画素値を得るアダマール逆変換
ステップＳ１０７と、得られた画素値を８画素に並べて
画像信号として出力する画像信号出力ステップＳ１０８
とからなる。
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の１次元アダマール変換符号化・復号化方法
は、入力画像信号を８画素毎にブロックにするブロック
化ステップＳ１０１と、ブロックにされた画素値に８次
アダマール変換を施して変換係数を得るアダマール変換
ステップＳ１０２と、変換係数について、最下位ビット
から１ビット、下位２ビット目から４ビット、下位３ビ
ット目から７ビットを、ブロック内の予め定めた位置か
ら抽出して補完情報として出力するとともに、下位３ビ
ットを削除した変換係数を出力するビット削除ステップ
Ｓ１０３と、下位３ビットを削除された変換係数および
補完情報を記録あるいは伝送する記録／伝送ステップＳ
１０４と、記録あるいは伝送された変換係数および補完
情報を再生あるいは受信する再生／受信ステップＳ１０
５と、再生あるいは受信された補完情報より変換係数の
最下位ビットを表すブロックあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すブロックあたり４ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すブロックあたり７ビットの情報から全変換
係数の下位３ビット目を補完するビット補完ステップＳ
１０６と、下位３ビットを補完された変換係数に８次ア
ダマール逆変換を施して画素値を得るアダマール逆変換
ステップＳ１０７と、得られた画素値を８画素に並べて
画像信号として出力する画像信号出力ステップＳ１０８
とからなる。
【００６０】図２は、図１に示した１次元アダマール変
換符号化・復号化方法が適用された１次元アダマール変
換符号化装置および１次元アダマール変換復号化装置の
一実施例を示すブロック図である。本実施例の１次元ア
ダマール変換符号化装置は、バッファメモリ２と、アダ
マール変換器３と、ビット削除器４と、可変長符号器１
１とから構成されている。また、本実施例の１次元アダ
マール変換復号化装置は、可変長復号器１２と、ビット
復元器７と、アダマール逆変換器８と、バッファメモリ
９とから構成されている。なお、図２中、符号１は画像
信号入力端子，５は符号化信号出力端子，６は符号化信
号入力端子、１０は画像信号出力端子をそれぞれを示
す。
換符号化・復号化方法が適用された１次元アダマール変
換符号化装置および１次元アダマール変換復号化装置の
一実施例を示すブロック図である。本実施例の１次元ア
ダマール変換符号化装置は、バッファメモリ２と、アダ
マール変換器３と、ビット削除器４と、可変長符号器１
１とから構成されている。また、本実施例の１次元アダ
マール変換復号化装置は、可変長復号器１２と、ビット
復元器７と、アダマール逆変換器８と、バッファメモリ
９とから構成されている。なお、図２中、符号１は画像
信号入力端子，５は符号化信号出力端子，６は符号化信
号入力端子、１０は画像信号出力端子をそれぞれを示
す。
【００６１】画像信号入力端子１より入力される画像信
号は、バッファメモリ２に蓄えられた後、８画素ｘ
（０）〜ｘ（７）毎に読み出され、アダマール変換器３
で８次アダマール変換される。ビット削除器４は、アダ
マール変換器３が出力する変換係数ｙ（０）〜ｙ（７）
に対して、予め定めたビットを削除する。ビット削除器
４の出力信号である上位ビットＹ（０）〜Ｙ（７）およ
び補完情報Ｙｓｕｐは、可変長符号器１１においてデー
タ値の出現頻度に応じて可変長符号化された後、符号化
信号出力端子５において記録あるいは伝送される。
号は、バッファメモリ２に蓄えられた後、８画素ｘ
（０）〜ｘ（７）毎に読み出され、アダマール変換器３
で８次アダマール変換される。ビット削除器４は、アダ
マール変換器３が出力する変換係数ｙ（０）〜ｙ（７）
に対して、予め定めたビットを削除する。ビット削除器
４の出力信号である上位ビットＹ（０）〜Ｙ（７）およ
び補完情報Ｙｓｕｐは、可変長符号器１１においてデー
タ値の出現頻度に応じて可変長符号化された後、符号化
信号出力端子５において記録あるいは伝送される。
【００６２】符号化信号入力端子６では、符号化信号を
再生あるいは受信する。再生あるいは受信された符号化
信号は、可変長復号器１２において可変長符号器１１の
逆処理が施された後、上位ビットＹ（０）〜Ｙ（７）お
よび補完情報Ｙｓｕｐとしてビット復元器７に入力され
る。ビット復元器７は、変換係数ｙ（０）〜ｙ（７）の
ビットパターン相互関係を用いて、補完情報Ｙｓｕｐに
従って符号化時に削除した変換係数ｙ（０）〜ｙ（７）
のビットを復元し追加する。ビット復元器７の出力信号
である変換係数ｙ（０）〜ｙ（７）は、アダマール逆変
換器８で８次アダマール逆変換されて画素値ｘ（０）〜
ｘ（７）として出力され、バッファメモリ９で並列デー
タから直列データに並べ換えられて、画像信号出力端子
１０より復号画像信号として出力される。アダマール変
換器３およびアダマール逆変換器８については、従来技
術が適用できる。
再生あるいは受信する。再生あるいは受信された符号化
信号は、可変長復号器１２において可変長符号器１１の
逆処理が施された後、上位ビットＹ（０）〜Ｙ（７）お
よび補完情報Ｙｓｕｐとしてビット復元器７に入力され
る。ビット復元器７は、変換係数ｙ（０）〜ｙ（７）の
ビットパターン相互関係を用いて、補完情報Ｙｓｕｐに
従って符号化時に削除した変換係数ｙ（０）〜ｙ（７）
のビットを復元し追加する。ビット復元器７の出力信号
である変換係数ｙ（０）〜ｙ（７）は、アダマール逆変
換器８で８次アダマール逆変換されて画素値ｘ（０）〜
ｘ（７）として出力され、バッファメモリ９で並列デー
タから直列データに並べ換えられて、画像信号出力端子
１０より復号画像信号として出力される。アダマール変
換器３およびアダマール逆変換器８については、従来技
術が適用できる。
【００６３】図３は、ビット削除器４の一構成例を示す
ブロック図である。入力の８つの変換係数ｙ（０）〜ｙ
（７）に対して、それぞれ下位３ビットを除いた上位ビ
ットＹ（０）〜Ｙ（７）はそのまま出力する。各変換係
数ｙ（０）〜ｙ（７）の最下位ビットｙ（０）［１］〜
ｙ（７）［１］はビット選択器１３において１ビットの
みを選択し、各変換係数ｙ（０）〜ｙ（７）の下位２ビ
ット目ｙ（０）［２］〜ｙ（７）［２］はビット選択器
１４において４ビットを選択し、各変換係数ｙ（０）〜
ｙ（７）の下位３ビット目ｙ（０）［３］〜ｙ（７）
［３］はビット選択器１５において７ビットを選択し、
全てをまとめて補完情報Ｙｓｕｐとして出力する。補完
情報Ｙｓｕｐは、ブロックあたり１２ビットである。
ブロック図である。入力の８つの変換係数ｙ（０）〜ｙ
（７）に対して、それぞれ下位３ビットを除いた上位ビ
ットＹ（０）〜Ｙ（７）はそのまま出力する。各変換係
数ｙ（０）〜ｙ（７）の最下位ビットｙ（０）［１］〜
ｙ（７）［１］はビット選択器１３において１ビットの
みを選択し、各変換係数ｙ（０）〜ｙ（７）の下位２ビ
ット目ｙ（０）［２］〜ｙ（７）［２］はビット選択器
１４において４ビットを選択し、各変換係数ｙ（０）〜
ｙ（７）の下位３ビット目ｙ（０）［３］〜ｙ（７）
［３］はビット選択器１５において７ビットを選択し、
全てをまとめて補完情報Ｙｓｕｐとして出力する。補完
情報Ｙｓｕｐは、ブロックあたり１２ビットである。
【００６４】図４（ａ），（ｂ），（ｃ）は、ビット選
択器１３，１４，１５の一構成例をそれぞれ示すブロッ
ク図である。図４（ｃ）は、ビット選択器１３の一構成
例を示し、入力８ビットｙ（０）［１］〜ｙ（７）
［１］のうち変換係数ｙ（０）からの最下位ビットｙ
（０）［１］のみを選択し出力する。図４（ｂ）は、ビ
ット選択器１４の一構成例を示し、入力８ビットｙ
（０）［２］〜ｙ（７）［２］のうち変換係数ｙ
（０），ｙ（１），ｙ（２），ｙ（４）からの下位２ビ
ット目ｙ（０）［２］，ｙ（１）［２］，ｙ（２）
［２］，ｙ（４）［２］のみを選択し出力する。図４
（ａ）は、ビット選択器１５の一構成例を示し、入力８
ビットｙ（０）［３］〜ｙ（７）［３］のうち変換係数
ｙ（７）以外の変換係数ｙ（０）〜ｙ（６）からの下位
３ビット目ｙ（０）［３］〜ｙ（６）［３］を選択し出
力する。
択器１３，１４，１５の一構成例をそれぞれ示すブロッ
ク図である。図４（ｃ）は、ビット選択器１３の一構成
例を示し、入力８ビットｙ（０）［１］〜ｙ（７）
［１］のうち変換係数ｙ（０）からの最下位ビットｙ
（０）［１］のみを選択し出力する。図４（ｂ）は、ビ
ット選択器１４の一構成例を示し、入力８ビットｙ
（０）［２］〜ｙ（７）［２］のうち変換係数ｙ
（０），ｙ（１），ｙ（２），ｙ（４）からの下位２ビ
ット目ｙ（０）［２］，ｙ（１）［２］，ｙ（２）
［２］，ｙ（４）［２］のみを選択し出力する。図４
（ａ）は、ビット選択器１５の一構成例を示し、入力８
ビットｙ（０）［３］〜ｙ（７）［３］のうち変換係数
ｙ（７）以外の変換係数ｙ（０）〜ｙ（６）からの下位
３ビット目ｙ（０）［３］〜ｙ（６）［３］を選択し出
力する。
【００６５】図４（ｃ）において、ビット選択器１３で
ｙ（０）以外の変換係数のビットを選択しても出力は同
じである。図４（ａ）において、ビット選択器１５で選
択しない変換係数を、ｙ（７）以外にしても復号側で対
処できる。図４（ｂ）のビット選択器１４についても、
変換係数ｙ（０）〜ｙ（７）のビットパターン相互関係
を用いて削除したビットが復元できる組合せであれば、
図に示した以外の変換係数を選択しても復号側で対処で
きる。例えば、ｙ（３），ｙ（５），ｙ（６），ｙ
（７）の組合せでも、ｙ（０），ｙ（１），ｙ（３），
ｙ（５）の組合せでもよい。
ｙ（０）以外の変換係数のビットを選択しても出力は同
じである。図４（ａ）において、ビット選択器１５で選
択しない変換係数を、ｙ（７）以外にしても復号側で対
処できる。図４（ｂ）のビット選択器１４についても、
変換係数ｙ（０）〜ｙ（７）のビットパターン相互関係
を用いて削除したビットが復元できる組合せであれば、
図に示した以外の変換係数を選択しても復号側で対処で
きる。例えば、ｙ（３），ｙ（５），ｙ（６），ｙ
（７）の組合せでも、ｙ（０），ｙ（１），ｙ（３），
ｙ（５）の組合せでもよい。
【００６６】図５は、ビット復元器７の一構成例を示す
ブロック図である。補完情報Ｙｓｕｐは、最下位ビット
の情報１ビットと、下位２ビット目の情報４ビットと、
下位３ビット目の情報７ビットとに分解され、最下位ビ
ットの情報はビット補完器１７に、下位２ビット目の情
報はビット補完器１８に、下位３ビット目の情報はビッ
ト補完器１９にそれぞれ入力される。ビット補完器１
７，１８，１９は、それぞれ図３のビット選択器１３，
１４，１５に対応する処理をする。ビット復元器７で
は、各変換係数ｙ（０）〜ｙ（７）の上位ビットＹ
（０）〜Ｙ（７）に、ビット補完器１９の出力を下位３
ビット目に、ビット補完器１８の出力を下位２ビット目
に、ビット補完器１７の出力を最下位ビットに付けて出
力する。
ブロック図である。補完情報Ｙｓｕｐは、最下位ビット
の情報１ビットと、下位２ビット目の情報４ビットと、
下位３ビット目の情報７ビットとに分解され、最下位ビ
ットの情報はビット補完器１７に、下位２ビット目の情
報はビット補完器１８に、下位３ビット目の情報はビッ
ト補完器１９にそれぞれ入力される。ビット補完器１
７，１８，１９は、それぞれ図３のビット選択器１３，
１４，１５に対応する処理をする。ビット復元器７で
は、各変換係数ｙ（０）〜ｙ（７）の上位ビットＹ
（０）〜Ｙ（７）に、ビット補完器１９の出力を下位３
ビット目に、ビット補完器１８の出力を下位２ビット目
に、ビット補完器１７の出力を最下位ビットに付けて出
力する。
【００６７】図６（ａ），（ｂ），（ｃ）は、ビット補
完器１７，１８，１９の一構成例をそれぞれ示すブロッ
ク図であり、図４（ａ），（ｂ），（ｃ）に示したビッ
ト選択器１３，１４，１５で削除したビットをそれぞれ
補完する。図６（ｃ）は、ビット補完器１７の一構成例
を示し、入力１ビットを全ての変換係数ｙ（０）〜ｙ
（７）の最下位ビットｙ（０）［１］〜ｙ（７）［１］
としてコピーして出力する。図６（ｂ）は、ビット補完
器１８の一構成例を示し、入力される４ビットを変換係
数ｙ（０），ｙ（１），ｙ（２），ｙ（４）の下位２ビ
ット目ｙ（０）［２］，ｙ（１）［２］，ｙ（２）
［２］，ｙ（４）［２］としてそれぞれ出力するととも
に、排他的論理和器２１で変換係数ｙ（０），ｙ
（１），ｙ（２）の下位２ビット目ｙ（０）［２］，ｙ
（１）［２］，ｙ（２）［２］の排他的論理和をとり変
換係数ｙ（３）の下位２ビット目ｙ（３）［２］として
出力し、排他的論理和器２２で変換係数ｙ（０），ｙ
（１），ｙ（４）の下位２ビット目ｙ（０）［２］，ｙ
（１）［２］，ｙ（４）［２］の排他的論理和をとり変
換係数ｙ（５）の下位２ビット目ｙ（５）［２］として
出力し、排他的論理和器２３で変換係数ｙ（０），ｙ
（２），ｙ（４）の下位２ビット目ｙ（０）［２］，ｙ
（２）［２］，ｙ（４）［２］の排他的論理和をとり変
換係数ｙ（６）の下位２ビット目ｙ（６）［２］として
出力し、排他的論理和器２４で変換係数ｙ（１），ｙ
（２），ｙ（４）の下位２ビット目ｙ（１）［２］，ｙ
（２）［２］，ｙ（４）［２］の排他的論理和をとり変
換係数ｙ（７）の下位２ビット目ｙ（７）［２］として
出力する。図６（ａ）は、ビット補完器１９の一構成例
を示し、入力される７ビットを変換係数ｙ（０）〜ｙ
（６）の下位３ビット目ｙ（０）［３］〜ｙ（６）
［３］としてそれぞれ出力するとともに、排他的論理和
器２５で入力７ビット全ての排他的論理和をとり変換係
数ｙ（７）の下位３ビット目ｙ（７）［３］として出力
する。
完器１７，１８，１９の一構成例をそれぞれ示すブロッ
ク図であり、図４（ａ），（ｂ），（ｃ）に示したビッ
ト選択器１３，１４，１５で削除したビットをそれぞれ
補完する。図６（ｃ）は、ビット補完器１７の一構成例
を示し、入力１ビットを全ての変換係数ｙ（０）〜ｙ
（７）の最下位ビットｙ（０）［１］〜ｙ（７）［１］
としてコピーして出力する。図６（ｂ）は、ビット補完
器１８の一構成例を示し、入力される４ビットを変換係
数ｙ（０），ｙ（１），ｙ（２），ｙ（４）の下位２ビ
ット目ｙ（０）［２］，ｙ（１）［２］，ｙ（２）
［２］，ｙ（４）［２］としてそれぞれ出力するととも
に、排他的論理和器２１で変換係数ｙ（０），ｙ
（１），ｙ（２）の下位２ビット目ｙ（０）［２］，ｙ
（１）［２］，ｙ（２）［２］の排他的論理和をとり変
換係数ｙ（３）の下位２ビット目ｙ（３）［２］として
出力し、排他的論理和器２２で変換係数ｙ（０），ｙ
（１），ｙ（４）の下位２ビット目ｙ（０）［２］，ｙ
（１）［２］，ｙ（４）［２］の排他的論理和をとり変
換係数ｙ（５）の下位２ビット目ｙ（５）［２］として
出力し、排他的論理和器２３で変換係数ｙ（０），ｙ
（２），ｙ（４）の下位２ビット目ｙ（０）［２］，ｙ
（２）［２］，ｙ（４）［２］の排他的論理和をとり変
換係数ｙ（６）の下位２ビット目ｙ（６）［２］として
出力し、排他的論理和器２４で変換係数ｙ（１），ｙ
（２），ｙ（４）の下位２ビット目ｙ（１）［２］，ｙ
（２）［２］，ｙ（４）［２］の排他的論理和をとり変
換係数ｙ（７）の下位２ビット目ｙ（７）［２］として
出力する。図６（ａ）は、ビット補完器１９の一構成例
を示し、入力される７ビットを変換係数ｙ（０）〜ｙ
（６）の下位３ビット目ｙ（０）［３］〜ｙ（６）
［３］としてそれぞれ出力するとともに、排他的論理和
器２５で入力７ビット全ての排他的論理和をとり変換係
数ｙ（７）の下位３ビット目ｙ（７）［３］として出力
する。
【００６８】可変長符号器１１は、変換係数ｙ（０）〜
ｙ（７）の上位ビットＹ（０）〜Ｙ（７）と補完情報Ｙ
ｓｕｐとを可逆符号化する。上位ビットＹ（０）〜Ｙ
（７）の符号化は、例えばアイエスオー規格（ＩＳＯ規
格）１０９１８−１に記載されている離散コサイン変換
変換係数の可変長符号化方式を適用できる。補完情報Ｙ
ｓｕｐについても同様に可変長符号化してもよいし、ビ
ットパターンそのままでもよい。あるいは、補完情報Ｙ
ｓｕｐを上位ビットＹ（０）〜Ｙ（７）に付けて符号化
する方法もある。例えば、補完情報Ｙｓｕｐの各ビット
を変換係数ｙ（０）〜ｙ（７）での元のビット位置に置
き、ビット削除器４で削除されたビットについては０を
埋める。または、ビットが削除されたところでは、上位
のビットをシフトダウンする。
ｙ（７）の上位ビットＹ（０）〜Ｙ（７）と補完情報Ｙ
ｓｕｐとを可逆符号化する。上位ビットＹ（０）〜Ｙ
（７）の符号化は、例えばアイエスオー規格（ＩＳＯ規
格）１０９１８−１に記載されている離散コサイン変換
変換係数の可変長符号化方式を適用できる。補完情報Ｙ
ｓｕｐについても同様に可変長符号化してもよいし、ビ
ットパターンそのままでもよい。あるいは、補完情報Ｙ
ｓｕｐを上位ビットＹ（０）〜Ｙ（７）に付けて符号化
する方法もある。例えば、補完情報Ｙｓｕｐの各ビット
を変換係数ｙ（０）〜ｙ（７）での元のビット位置に置
き、ビット削除器４で削除されたビットについては０を
埋める。または、ビットが削除されたところでは、上位
のビットをシフトダウンする。
【００６９】図７は、本発明による２次元アダマール変
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の２次元アダマール変換符号化・復号化方法
は、入力画像信号を８画素８ライン毎にブロックにする
ブロック化ステップＳ２０１と、ブロックにされた画素
値をさらに行または列のいずれかの方向に８つのグルー
プに分け、各グループの画素値に８次アダマール変換を
施して第１の変換係数群を得る第１のアダマール変換ス
テップＳ２０２と、第１の変換係数群について、変換係
数の最下位ビットは各グループあたり１ビットに、下位
２ビット目は各グループあたり４ビットに、下位３ビッ
ト目は各グループあたり７ビットに削減して、以上ブロ
ックあたり合計９６ビットを第１の補完情報として出力
するとともに、下位３ビットを削除した第２の変換係数
群を出力する第１のビット削除ステップＳ２０３と、第
２の変換係数群について、同じ周波数成分を表す変換係
数をブロック内でまとめ直して８つの新しいグループを
得、新しいグループの各々に属する変換係数に８次アダ
マール変換を施して第３の変換係数群を得る第２のアダ
マール変換ステップＳ２０４と、第３の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり１ビ
ットに、下位２ビット目は各グループあたり４ビット
に、下位３ビット目は各グループあたり７ビットに削減
して、以上ブロックあたり合計９６ビットを第２の補完
情報として出力するとともに、下位３ビットを削除した
第４の変換係数群を出力する第２のビット削除ステップ
Ｓ２０５と、第４の変換係数群と第１の補完情報および
第２の補完情報とを記録あるいは伝送する記録／伝送ス
テップＳ２０６と、記録あるいは伝送された第４の変換
係数群と第１の補完情報および第２の補完情報とを再生
あるいは受信する再生／受信ステップＳ２０７と、第２
の補完情報に従って第４の変換係数群をグループ分けし
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位２ビット目を表すグルー
プあたり４ビットの情報から全変換係数の下位２ビット
目を補完し、変換係数の下位３ビット目を表すグループ
あたり７ビットの情報から全変換係数の下位３ビット目
を補完して第３の変換係数群を復元する第１のビット補
完ステップＳ２０８と、復元された第３の変換係数群に
グループ毎に８次アダマール逆変換を施して第２の変換
係数群を得る第１のアダマール逆変換ステップＳ２０９
と、得られた第２の変換係数群について、グループ内の
位置が同じ変換係数をブロック内でまとめ直して、８つ
の新しいグループを得、これにより得られる各グループ
の変換係数について、第３の補完情報に従って、変換係
数の最下位ビットを表すグループあたり１ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位２ビット目を表すグループあたり４ビットの情報から
全変換係数の下位２ビット目を補完し、変換係数の下位
３ビット目を表すグループあたり７ビットの情報から全
変換係数の下位３ビット目を補完して第１の変換係数群
を復元する第２のビット補完ステップＳ２１０と、復元
された第１の変換係数群にグループ毎に８次アダマール
逆変換を施して画素値を得る第２のアダマール逆変換ス
テップＳ２１１と、得られた画素値を８画素８ラインに
並べて画像信号として出力する画像信号出力ステップＳ
２１２とからなる。
換符号化・復号化方法の一実施例を示す流れ図である。
本実施例の２次元アダマール変換符号化・復号化方法
は、入力画像信号を８画素８ライン毎にブロックにする
ブロック化ステップＳ２０１と、ブロックにされた画素
値をさらに行または列のいずれかの方向に８つのグルー
プに分け、各グループの画素値に８次アダマール変換を
施して第１の変換係数群を得る第１のアダマール変換ス
テップＳ２０２と、第１の変換係数群について、変換係
数の最下位ビットは各グループあたり１ビットに、下位
２ビット目は各グループあたり４ビットに、下位３ビッ
ト目は各グループあたり７ビットに削減して、以上ブロ
ックあたり合計９６ビットを第１の補完情報として出力
するとともに、下位３ビットを削除した第２の変換係数
群を出力する第１のビット削除ステップＳ２０３と、第
２の変換係数群について、同じ周波数成分を表す変換係
数をブロック内でまとめ直して８つの新しいグループを
得、新しいグループの各々に属する変換係数に８次アダ
マール変換を施して第３の変換係数群を得る第２のアダ
マール変換ステップＳ２０４と、第３の変換係数群につ
いて、変換係数の最下位ビットは各グループあたり１ビ
ットに、下位２ビット目は各グループあたり４ビット
に、下位３ビット目は各グループあたり７ビットに削減
して、以上ブロックあたり合計９６ビットを第２の補完
情報として出力するとともに、下位３ビットを削除した
第４の変換係数群を出力する第２のビット削除ステップ
Ｓ２０５と、第４の変換係数群と第１の補完情報および
第２の補完情報とを記録あるいは伝送する記録／伝送ス
テップＳ２０６と、記録あるいは伝送された第４の変換
係数群と第１の補完情報および第２の補完情報とを再生
あるいは受信する再生／受信ステップＳ２０７と、第２
の補完情報に従って第４の変換係数群をグループ分けし
た後にグループ毎に、変換係数の最下位ビットを表すグ
ループあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、変換係数の下位２ビット目を表すグルー
プあたり４ビットの情報から全変換係数の下位２ビット
目を補完し、変換係数の下位３ビット目を表すグループ
あたり７ビットの情報から全変換係数の下位３ビット目
を補完して第３の変換係数群を復元する第１のビット補
完ステップＳ２０８と、復元された第３の変換係数群に
グループ毎に８次アダマール逆変換を施して第２の変換
係数群を得る第１のアダマール逆変換ステップＳ２０９
と、得られた第２の変換係数群について、グループ内の
位置が同じ変換係数をブロック内でまとめ直して、８つ
の新しいグループを得、これにより得られる各グループ
の変換係数について、第３の補完情報に従って、変換係
数の最下位ビットを表すグループあたり１ビットの情報
から全変換係数の最下位ビットを補完し、変換係数の下
位２ビット目を表すグループあたり４ビットの情報から
全変換係数の下位２ビット目を補完し、変換係数の下位
３ビット目を表すグループあたり７ビットの情報から全
変換係数の下位３ビット目を補完して第１の変換係数群
を復元する第２のビット補完ステップＳ２１０と、復元
された第１の変換係数群にグループ毎に８次アダマール
逆変換を施して画素値を得る第２のアダマール逆変換ス
テップＳ２１１と、得られた画素値を８画素８ラインに
並べて画像信号として出力する画像信号出力ステップＳ
２１２とからなる。
【００７０】図８は、図７に示した画像信号の２次元ア
ダマール変換符号化・復号化方法が適用された２次元ア
ダマール変換符号化装置および２次元アダマール変換復
号化装置の一実施例を示すブロック図である。本実施例
の画像信号の２次元アダマール変換符号化装置は、バッ
ファメモリ３２と、水平方向アダマール変換器３３と、
水平方向ビット削除器３４と、垂直方向アダマール変換
器３５と、垂直方向ビット削除器３６と、可変長符号器
３７とから構成されている。また、本実施例の画像信号
の２次元アダマール変換復号化装置は、可変長復号器４
２と、垂直方向ビット復元器４３と、垂直方向アダマー
ル逆変換器４４と、水平方向ビット復元器４５と、水平
方向アダマール逆変換器４６と、バッファメモリ４７と
から構成されている。なお、図８中、符号３１は画像信
号入力端子，３８は符号化信号出力端子，４１は符号化
信号入力端子，４８は画像信号出力端子をそれぞれ示
す。
ダマール変換符号化・復号化方法が適用された２次元ア
ダマール変換符号化装置および２次元アダマール変換復
号化装置の一実施例を示すブロック図である。本実施例
の画像信号の２次元アダマール変換符号化装置は、バッ
ファメモリ３２と、水平方向アダマール変換器３３と、
水平方向ビット削除器３４と、垂直方向アダマール変換
器３５と、垂直方向ビット削除器３６と、可変長符号器
３７とから構成されている。また、本実施例の画像信号
の２次元アダマール変換復号化装置は、可変長復号器４
２と、垂直方向ビット復元器４３と、垂直方向アダマー
ル逆変換器４４と、水平方向ビット復元器４５と、水平
方向アダマール逆変換器４６と、バッファメモリ４７と
から構成されている。なお、図８中、符号３１は画像信
号入力端子，３８は符号化信号出力端子，４１は符号化
信号入力端子，４８は画像信号出力端子をそれぞれ示
す。
【００７１】画像信号入力端子３１より入力される画像
信号は、バッファメモリ３２に蓄えられた後、８画素８
ライン毎に読み出され、水平方向アダマール変換器３３
で水平方向にアダマール変換される。水平方向ビット削
除器３４は、水平方向アダマール変換器３３が出力する
変換係数に対して、各行において予め定めたビットを削
除して垂直方向アダマール変換器３５に出力し、また水
平方向補完情報Ｙｓｕｐ（Ｈ）を可変長符号器３７に出
力する。垂直方向アダマール変換器３５は、水平方向ビ
ット削除器３４でビットを削除された変換係数に対し
て、垂直方向にアダマール変換する。垂直方向ビット削
除器３６は、垂直方向アダマール変換器３５が出力する
変換係数に対して、各列において予め定めたビットを削
除して可変長符号器３７に出力し、また垂直方向補完情
報Ｙｓｕｐ（Ｖ）を可変長符号器３７に出力する。垂直
方向ビット削除器３６が出力する変換係数と水平方向補
完情報Ｙｓｕｐ（Ｈ）および垂直方向補完情報Ｙｓｕｐ
（Ｖ）とは、可変長符号器３７においてデータ値の出現
頻度に応じて可変長符号化された後、符号化信号出力端
子３８において記録あるいは伝送される。
信号は、バッファメモリ３２に蓄えられた後、８画素８
ライン毎に読み出され、水平方向アダマール変換器３３
で水平方向にアダマール変換される。水平方向ビット削
除器３４は、水平方向アダマール変換器３３が出力する
変換係数に対して、各行において予め定めたビットを削
除して垂直方向アダマール変換器３５に出力し、また水
平方向補完情報Ｙｓｕｐ（Ｈ）を可変長符号器３７に出
力する。垂直方向アダマール変換器３５は、水平方向ビ
ット削除器３４でビットを削除された変換係数に対し
て、垂直方向にアダマール変換する。垂直方向ビット削
除器３６は、垂直方向アダマール変換器３５が出力する
変換係数に対して、各列において予め定めたビットを削
除して可変長符号器３７に出力し、また垂直方向補完情
報Ｙｓｕｐ（Ｖ）を可変長符号器３７に出力する。垂直
方向ビット削除器３６が出力する変換係数と水平方向補
完情報Ｙｓｕｐ（Ｈ）および垂直方向補完情報Ｙｓｕｐ
（Ｖ）とは、可変長符号器３７においてデータ値の出現
頻度に応じて可変長符号化された後、符号化信号出力端
子３８において記録あるいは伝送される。
【００７２】符号化信号入力端子４１では、符号化信号
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器４２において可変長符号器３７
の逆処理が施されて、変換係数と水平方向補完情報Ｙｓ
ｕｐ（Ｈ）および垂直方向補完情報Ｙｓｕｐ（Ｖ）とに
分解される。変換係数および垂直方向補完情報Ｙｓｕｐ
（Ｖ）は垂直方向ビット復元器４３に、水平方向補完情
報Ｙｓｕｐ（Ｈ）は水平方向ビット復元器４５に入力さ
れる。垂直方向ビット復元器４３では、変換係数間のビ
ットパターン相互関係を用いて、垂直方向ビット削除器
３６で削除されたビットを垂直方向補完情報Ｙｓｕｐ
（Ｖ）より計算し、入力される変換係数に追加する。垂
直方向ビット復元器４３の出力信号は、垂直方向アダマ
ール逆変換器４４で垂直方向にアダマール逆変換され、
水平方向ビット復元器４５に入力される。水平方向ビッ
ト復元器４５では、変換係数間のビットパターン相互関
係を用いて、水平方向ビット削除器３４で削除されたビ
ットを水平方向補完情報Ｙｓｕｐ（Ｈ）より計算し、入
力される変換係数に追加する。水平方向ビット復元器４
５の出力信号は、水平方向アダマール逆変換器４６で水
平方向にアダマール逆変換され、バッファメモリ４７で
並列データから直列データに並び換えられて、画像信号
出力端子４８より復号画像信号として出力される。
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器４２において可変長符号器３７
の逆処理が施されて、変換係数と水平方向補完情報Ｙｓ
ｕｐ（Ｈ）および垂直方向補完情報Ｙｓｕｐ（Ｖ）とに
分解される。変換係数および垂直方向補完情報Ｙｓｕｐ
（Ｖ）は垂直方向ビット復元器４３に、水平方向補完情
報Ｙｓｕｐ（Ｈ）は水平方向ビット復元器４５に入力さ
れる。垂直方向ビット復元器４３では、変換係数間のビ
ットパターン相互関係を用いて、垂直方向ビット削除器
３６で削除されたビットを垂直方向補完情報Ｙｓｕｐ
（Ｖ）より計算し、入力される変換係数に追加する。垂
直方向ビット復元器４３の出力信号は、垂直方向アダマ
ール逆変換器４４で垂直方向にアダマール逆変換され、
水平方向ビット復元器４５に入力される。水平方向ビッ
ト復元器４５では、変換係数間のビットパターン相互関
係を用いて、水平方向ビット削除器３４で削除されたビ
ットを水平方向補完情報Ｙｓｕｐ（Ｈ）より計算し、入
力される変換係数に追加する。水平方向ビット復元器４
５の出力信号は、水平方向アダマール逆変換器４６で水
平方向にアダマール逆変換され、バッファメモリ４７で
並列データから直列データに並び換えられて、画像信号
出力端子４８より復号画像信号として出力される。
【００７３】水平方向アダマール変換器３３は、図２中
に示したアダマール変換器３を水平方向にして、垂直方
向に８個重ねることで構成できる。同様に、垂直方向ア
ダマール変換器３５は、アダマール変換器３を垂直方向
にして、水平方向に８個束ねることで構成できる。垂直
方向アダマール逆変換器４４および水平方向アダマール
逆変換器４６とアダマール逆変換器８、水平方向ビット
削除器３４および垂直方向ビット削除器３６とビット削
除器４、垂直方向ビット復元器４３および水平方向ビッ
ト復元器４５とビット復元器７との関係も同様である。
水平方向補完情報Ｙｓｕｐ（Ｈ）および垂直方向補完情
報Ｙｓｕｐ（Ｖ）は、共にブロックあたり９６ビットで
ある。
に示したアダマール変換器３を水平方向にして、垂直方
向に８個重ねることで構成できる。同様に、垂直方向ア
ダマール変換器３５は、アダマール変換器３を垂直方向
にして、水平方向に８個束ねることで構成できる。垂直
方向アダマール逆変換器４４および水平方向アダマール
逆変換器４６とアダマール逆変換器８、水平方向ビット
削除器３４および垂直方向ビット削除器３６とビット削
除器４、垂直方向ビット復元器４３および水平方向ビッ
ト復元器４５とビット復元器７との関係も同様である。
水平方向補完情報Ｙｓｕｐ（Ｈ）および垂直方向補完情
報Ｙｓｕｐ（Ｖ）は、共にブロックあたり９６ビットで
ある。
【００７４】図８において、水平方向アダマール変換器
３３と水平方向ビット削除器３４との組は、垂直方向ア
ダマール変換器３５と垂直方向ビット削除器３６との組
と入れ換えることができる。その場合には、２次元アダ
マール変換復号化装置でも、垂直方向アダマール逆変換
器４４と垂直方向ビット復元器４３との組を水平方向ア
ダマール逆変換器４６と水平方向ビット復元器４５との
組と入れ換えなければならない。
３３と水平方向ビット削除器３４との組は、垂直方向ア
ダマール変換器３５と垂直方向ビット削除器３６との組
と入れ換えることができる。その場合には、２次元アダ
マール変換復号化装置でも、垂直方向アダマール逆変換
器４４と垂直方向ビット復元器４３との組を水平方向ア
ダマール逆変換器４６と水平方向ビット復元器４５との
組と入れ換えなければならない。
【００７５】図９は、本発明による２次元アダマール変
換符号化・復号化方法の別の実施例を示す流れ図であ
る。本実施例の２次元アダマール変換符号化・復号化方
法は、入力画像信号を８画素８ライン毎にブロックにす
るブロック化ステップＳ３０１と、各ブロックの画素値
に縦横分離型２次元８×８次のアダマール変換を施して
第１の変換係数群を得る２次元アダマール変換ステップ
Ｓ３０２と、第１の変換係数群について、変換係数の最
下位ビットはブロックあたり１ビットに、下位２ビット
目はブロックあたり７ビットに、下位３ビット目はブロ
ックあたり２２ビットに、下位４ビット目はブロックあ
たり４２ビットに、下位５ビット目はブロックあたり５
７ビットに、下位６ビット目はブロックあたり６３ビッ
トに削減して、以上ブロックあたり合計１９２ビットを
補完情報として出力するとともに、下位６ビットを削除
した第２の変換係数群を出力する２次元ビット削除ステ
ップＳ３０３と、第２の変換係数群および補完情報を記
録あるいは伝送する記録／伝送ステップＳ３０４と、記
録あるいは伝送された第２の変換係数群および補完情報
を再生あるいは受信する再生／受信ステップＳ３０５
と、再生あるいは受信された第２の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり７ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り２２ビットの情報から全変換係数の下位３ビット目を
補完し、変換係数の下位４ビット目を表すブロックあた
り４２ビットの情報と補完された下位３ビット目とを用
いて全変換係数の下位４ビット目を補完し、変換係数の
下位５ビット目を表すブロックあたり５７ビットの情報
と補完された下位３ビット目および下位４ビット目とを
用いて全変換係数の下位５ビット目を補完し、変換係数
の下位６ビット目を表すブロックあたり６３ビットの情
報と補完された下位３ビット目，下位４ビット目および
下位５ビット目とを用いて全変換係数の下位６ビット目
を補完して第１の変換係数群を復元する２次元ビット補
完ステップＳ３０６と、復元された第１の変換係数群に
縦横分離型２次元８×８次のアダマール逆変換を施して
画素値を得る２次元アダマール逆変換ステップＳ３０７
と、得られた画素値を８画素８ラインに並べて画像信号
として出力する画像信号出力ステップＳ３０８とからな
る。
換符号化・復号化方法の別の実施例を示す流れ図であ
る。本実施例の２次元アダマール変換符号化・復号化方
法は、入力画像信号を８画素８ライン毎にブロックにす
るブロック化ステップＳ３０１と、各ブロックの画素値
に縦横分離型２次元８×８次のアダマール変換を施して
第１の変換係数群を得る２次元アダマール変換ステップ
Ｓ３０２と、第１の変換係数群について、変換係数の最
下位ビットはブロックあたり１ビットに、下位２ビット
目はブロックあたり７ビットに、下位３ビット目はブロ
ックあたり２２ビットに、下位４ビット目はブロックあ
たり４２ビットに、下位５ビット目はブロックあたり５
７ビットに、下位６ビット目はブロックあたり６３ビッ
トに削減して、以上ブロックあたり合計１９２ビットを
補完情報として出力するとともに、下位６ビットを削除
した第２の変換係数群を出力する２次元ビット削除ステ
ップＳ３０３と、第２の変換係数群および補完情報を記
録あるいは伝送する記録／伝送ステップＳ３０４と、記
録あるいは伝送された第２の変換係数群および補完情報
を再生あるいは受信する再生／受信ステップＳ３０５
と、再生あるいは受信された第２の変換係数群につい
て、補完情報より変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり７ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り２２ビットの情報から全変換係数の下位３ビット目を
補完し、変換係数の下位４ビット目を表すブロックあた
り４２ビットの情報と補完された下位３ビット目とを用
いて全変換係数の下位４ビット目を補完し、変換係数の
下位５ビット目を表すブロックあたり５７ビットの情報
と補完された下位３ビット目および下位４ビット目とを
用いて全変換係数の下位５ビット目を補完し、変換係数
の下位６ビット目を表すブロックあたり６３ビットの情
報と補完された下位３ビット目，下位４ビット目および
下位５ビット目とを用いて全変換係数の下位６ビット目
を補完して第１の変換係数群を復元する２次元ビット補
完ステップＳ３０６と、復元された第１の変換係数群に
縦横分離型２次元８×８次のアダマール逆変換を施して
画素値を得る２次元アダマール逆変換ステップＳ３０７
と、得られた画素値を８画素８ラインに並べて画像信号
として出力する画像信号出力ステップＳ３０８とからな
る。
【００７６】図１０は、図９に示した画像信号の２次元
アダマール変換符号化・復号化方法が適用された２次元
アダマール変換符号化装置および２次元アダマール変換
復号化装置の別の実施例を示すブロック図である。本実
施例の画像信号の２次元アダマール変換符号化装置は、
バッファメモリ５２と、水平方向アダマール変換器５３
と、垂直方向アダマール変換器５５と、２次元ビット削
除器５６と、可変長符号器５７とから構成されている。
また、本実施例の画像信号の２次元アダマール変換復号
化装置は、可変長復号器６２と、２次元ビット復元器６
３と、垂直方向アダマール逆変換器６４と、水平方向ア
ダマール逆変換器６６と、バッファメモリ６７とから構
成されている。なお、図１０中、符号５１は画像信号入
力端子、５８は符号化信号出力端子、６１は符号化信号
入力端子、６８は画像信号出力端子をそれぞれ示す。
アダマール変換符号化・復号化方法が適用された２次元
アダマール変換符号化装置および２次元アダマール変換
復号化装置の別の実施例を示すブロック図である。本実
施例の画像信号の２次元アダマール変換符号化装置は、
バッファメモリ５２と、水平方向アダマール変換器５３
と、垂直方向アダマール変換器５５と、２次元ビット削
除器５６と、可変長符号器５７とから構成されている。
また、本実施例の画像信号の２次元アダマール変換復号
化装置は、可変長復号器６２と、２次元ビット復元器６
３と、垂直方向アダマール逆変換器６４と、水平方向ア
ダマール逆変換器６６と、バッファメモリ６７とから構
成されている。なお、図１０中、符号５１は画像信号入
力端子、５８は符号化信号出力端子、６１は符号化信号
入力端子、６８は画像信号出力端子をそれぞれ示す。
【００７７】画像信号入力端子５１より入力される画像
信号は、バッファメモリ５２に蓄えられた後、８画素８
ライン毎に読み出され、水平方向アダマール変換器５３
で水平方向にアダマール変換され、続けて垂直方向アダ
マール変換器５５で垂直方向にアダマール変換される。
２次元ビット削除器５６は、垂直方向アダマール変換器
５５が出力する変換係数に対して、予め定めたビットを
削除して可変長符号器５７に出力し、また補完情報Ｙｓ
ｕｐ（２Ｄ）も可変長符号器５７に出力する。２次元ビ
ット削除器５６が出力する変換係数および補完情報Ｙｓ
ｕｐ（２Ｄ）は、可変長符号器５７においてデータ値の
出現頻度に応じて可変長符号化された後、符号化信号出
力端子５８において記録あるいは伝送される。
信号は、バッファメモリ５２に蓄えられた後、８画素８
ライン毎に読み出され、水平方向アダマール変換器５３
で水平方向にアダマール変換され、続けて垂直方向アダ
マール変換器５５で垂直方向にアダマール変換される。
２次元ビット削除器５６は、垂直方向アダマール変換器
５５が出力する変換係数に対して、予め定めたビットを
削除して可変長符号器５７に出力し、また補完情報Ｙｓ
ｕｐ（２Ｄ）も可変長符号器５７に出力する。２次元ビ
ット削除器５６が出力する変換係数および補完情報Ｙｓ
ｕｐ（２Ｄ）は、可変長符号器５７においてデータ値の
出現頻度に応じて可変長符号化された後、符号化信号出
力端子５８において記録あるいは伝送される。
【００７８】符号化信号入力端子６１では、符号化信号
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器６２において可変長符号器５７
の逆処理が施されて、変換係数と補完情報Ｙｓｕｐ（２
Ｄ）とが分離され、２次元ビット復元器６３に入力され
る。２次元ビット復元器６３では、変換係数間のビット
パターン相互関係を用いて、２次元ビット削除器５６で
削除されたビットを補完情報Ｙｓｕｐ（２Ｄ）より計算
し、入力される変換係数に追加する。２次元ビット復元
器６３の出力信号は、垂直方向アダマール逆変換器６４
で垂直方向にアダマール逆変換され、さらに水平方向ア
ダマール逆変換器６６で水平方向にアダマール逆変換さ
れる。水平方向アダマール逆変換器６６の出力信号は、
バッファメモリ６７で並列データから直列データに並び
換えられて、画像信号出力端子６８より復号画像信号と
して出力される。
を再生あるいは受信する。再生あるいは受信された符号
化信号は、可変長復号器６２において可変長符号器５７
の逆処理が施されて、変換係数と補完情報Ｙｓｕｐ（２
Ｄ）とが分離され、２次元ビット復元器６３に入力され
る。２次元ビット復元器６３では、変換係数間のビット
パターン相互関係を用いて、２次元ビット削除器５６で
削除されたビットを補完情報Ｙｓｕｐ（２Ｄ）より計算
し、入力される変換係数に追加する。２次元ビット復元
器６３の出力信号は、垂直方向アダマール逆変換器６４
で垂直方向にアダマール逆変換され、さらに水平方向ア
ダマール逆変換器６６で水平方向にアダマール逆変換さ
れる。水平方向アダマール逆変換器６６の出力信号は、
バッファメモリ６７で並列データから直列データに並び
換えられて、画像信号出力端子６８より復号画像信号と
して出力される。
【００７９】図１０に示した２次元アダマール変換符号
化装置および２次元アダマール変換復号化装置は、図８
に示した２次元アダマール変換符号化装置および２次元
アダマール変換化装置に比べて、水平方向ビット削除器
３４および水平方向ビット復元器４５に相当するものが
ない。バッファメモリ５２，水平方向アダマール変換器
５３，水平方向アダマール逆変換器６６およびバッファ
メモリ６７は、それぞれ図８中のバッファメモリ３２，
水平方向アダマール変換器３３，水平方向アダマール逆
変換器４６およびバッファメモリ４７と同様に構成され
る。垂直方向アダマール変換器５５および垂直方向アダ
マール逆変換器６４は、それぞれ図８中の垂直方向アダ
マール変換器３５および垂直方向アダマール逆変換器４
４に比べ、入出力ビット幅が３ビット増えるだけで構成
は同じである。２次元ビット削除器５６は、２次元ブロ
ック内でビット削除を行う。
化装置および２次元アダマール変換復号化装置は、図８
に示した２次元アダマール変換符号化装置および２次元
アダマール変換化装置に比べて、水平方向ビット削除器
３４および水平方向ビット復元器４５に相当するものが
ない。バッファメモリ５２，水平方向アダマール変換器
５３，水平方向アダマール逆変換器６６およびバッファ
メモリ６７は、それぞれ図８中のバッファメモリ３２，
水平方向アダマール変換器３３，水平方向アダマール逆
変換器４６およびバッファメモリ４７と同様に構成され
る。垂直方向アダマール変換器５５および垂直方向アダ
マール逆変換器６４は、それぞれ図８中の垂直方向アダ
マール変換器３５および垂直方向アダマール逆変換器４
４に比べ、入出力ビット幅が３ビット増えるだけで構成
は同じである。２次元ビット削除器５６は、２次元ブロ
ック内でビット削除を行う。
【００８０】図１０に示した２次元アダマール変換符号
化装置および２次元アダマール変換復号化装置におい
て、アダマール変換器５３で垂直方向の変換を行い、ア
ダマール変換器５５で水平方向の変換を行う構成にして
もよい。また、アダマール逆変換器６４で水平方向の変
換を行い、アダマール逆変換器６６で垂直方向の変換を
行う構成にしてもよい。アダマール変換器５３，５５の
変換処理方向と、アダマール逆変換器６４，６６の変換
処理方向は無関係に設定できる。
化装置および２次元アダマール変換復号化装置におい
て、アダマール変換器５３で垂直方向の変換を行い、ア
ダマール変換器５５で水平方向の変換を行う構成にして
もよい。また、アダマール逆変換器６４で水平方向の変
換を行い、アダマール逆変換器６６で垂直方向の変換を
行う構成にしてもよい。アダマール変換器５３，５５の
変換処理方向と、アダマール逆変換器６４，６６の変換
処理方向は無関係に設定できる。
【００８１】図１１は、２次元ビット削除器５６の一構
成例を示すブロック図である。この２次元ビット削除器
５６は、８行８列の入力変換係数ｙ（０，０）〜ｙ
（７，７）に対して、それぞれ下位６ビットを除いた上
位ビットＹ（０，０）〜Ｙ（７，７）はそのまま出力す
る。変換係数ｙ（０，０）〜ｙ（７，７）の下位６ビッ
トについては、ビット選択器５９でブロックあたり１９
２ビットを選択し、補完情報Ｙｓｕｐ（２Ｄ）として出
力する。ビット選択器５９で選択される１９２ビット
は、各変換係数ｙ（０，０）〜ｙ（７，７）の最下位ビ
ットから１ビット、下位２ビット目から７ビット、下位
３ビット目から２２ビット、下位４ビット目から４２ビ
ット、下位５ビット目から５７ビット、下位６ビット目
から６３ビットである。
成例を示すブロック図である。この２次元ビット削除器
５６は、８行８列の入力変換係数ｙ（０，０）〜ｙ
（７，７）に対して、それぞれ下位６ビットを除いた上
位ビットＹ（０，０）〜Ｙ（７，７）はそのまま出力す
る。変換係数ｙ（０，０）〜ｙ（７，７）の下位６ビッ
トについては、ビット選択器５９でブロックあたり１９
２ビットを選択し、補完情報Ｙｓｕｐ（２Ｄ）として出
力する。ビット選択器５９で選択される１９２ビット
は、各変換係数ｙ（０，０）〜ｙ（７，７）の最下位ビ
ットから１ビット、下位２ビット目から７ビット、下位
３ビット目から２２ビット、下位４ビット目から４２ビ
ット、下位５ビット目から５７ビット、下位６ビット目
から６３ビットである。
【００８２】図１３（ａ），（ｂ），（ｃ）および図１
４（ｄ），（ｅ），（ｆ）は、ビット選択器５９におい
て各ビット平面より選択されるビット位置の一例を示す
図である。最下位ビットにおいては、ｙ（０，０）以外
の変換係数のビットを選択しても出力は同じである。下
位６ビット目においては、選択しない変換係数をｙ
（７，７）以外にしても復号側で対処できる。その他の
ビット平面についても、変換係数ｙ（０，０）〜ｙ
（７，７）のビットパターン相互関係を用いて削除した
ビットが復元できる組合せであれば、図に示した以外の
変換係数を選択しても復号側で対処できる。
４（ｄ），（ｅ），（ｆ）は、ビット選択器５９におい
て各ビット平面より選択されるビット位置の一例を示す
図である。最下位ビットにおいては、ｙ（０，０）以外
の変換係数のビットを選択しても出力は同じである。下
位６ビット目においては、選択しない変換係数をｙ
（７，７）以外にしても復号側で対処できる。その他の
ビット平面についても、変換係数ｙ（０，０）〜ｙ
（７，７）のビットパターン相互関係を用いて削除した
ビットが復元できる組合せであれば、図に示した以外の
変換係数を選択しても復号側で対処できる。
【００８３】図１２は、２次元ビット復元器６３の一構
成例を示すブロック図である。各変換係数ｙ（０，０）
〜ｙ（７，７）の上位ビットＹ（０，０）〜Ｙ（７，
７）に、ビット補完器６９の出力を下位に付けて出力す
る。ビット補完器６９は、図１１のビット選択器５９に
対応する処理を行い、補完情報Ｙｓｕｐ（２Ｄ）より各
変換係数の下位６ビットを復元する。ビット補完器６９
は、まず補完情報Ｙｓｕｐ（２Ｄ）を、最下位ビットの
情報１ビットと、下位２ビット目の情報７ビットと、下
位３ビット目の情報２２ビットと、下位４ビット目の情
報４２ビットと、下位５ビット目の情報５７ビットと、
下位６ビット目の情報６３ビットとに分解する。その
後、各ビット平面について、ビットの補完を行う。
成例を示すブロック図である。各変換係数ｙ（０，０）
〜ｙ（７，７）の上位ビットＹ（０，０）〜Ｙ（７，
７）に、ビット補完器６９の出力を下位に付けて出力す
る。ビット補完器６９は、図１１のビット選択器５９に
対応する処理を行い、補完情報Ｙｓｕｐ（２Ｄ）より各
変換係数の下位６ビットを復元する。ビット補完器６９
は、まず補完情報Ｙｓｕｐ（２Ｄ）を、最下位ビットの
情報１ビットと、下位２ビット目の情報７ビットと、下
位３ビット目の情報２２ビットと、下位４ビット目の情
報４２ビットと、下位５ビット目の情報５７ビットと、
下位６ビット目の情報６３ビットとに分解する。その
後、各ビット平面について、ビットの補完を行う。
【００８４】図１６は、最下位ビットの補完手順の一例
を示す流れ図である。まず、処理７１において、最下位
ビットを表すブロックあたり１ビットの情報ｙ（０，
０）［１］を入力し、処理７２において、入力された１
ビットの情報ｙ（０，０）［１］を全ての変換係数ｙ
（０，０）〜ｙ（７，７）の最下位ビットｙ（０，０）
［１］〜ｙ（７，７）［１］にコピーする。
を示す流れ図である。まず、処理７１において、最下位
ビットを表すブロックあたり１ビットの情報ｙ（０，
０）［１］を入力し、処理７２において、入力された１
ビットの情報ｙ（０，０）［１］を全ての変換係数ｙ
（０，０）〜ｙ（７，７）の最下位ビットｙ（０，０）
［１］〜ｙ（７，７）［１］にコピーする。
【００８５】図１７は、下位２ビット目の補完手順の一
例を示す流れ図である。まず、処理７３において、変換
係数ｙ（０，０）〜ｙ（７，７）の下位２ビット目を表
すブロックあたり７ビットの情報ｙ（０，０）［２］，
ｙ（１，０）［２］，ｙ（２，０）［２］，ｙ（４，
０）［２］，ｙ（０，１）［２］，ｙ（０，２）
［２］，ｙ（０，４）［２］を入力する。次に、処理７
４および処理７５において、変換係数ｙ（０，０）〜ｙ
（７，７）の１行４列あるいは４行１列の排他的論理和
が０になることを用いて、ブロック辺部の欠けている８
ビットｙ（３，０）［２］，ｙ（５，０）［２］，ｙ
（６，０）［２］，ｙ（７，０）［２］，ｙ（０，３）
［２］，ｙ（０，５）［２］，ｙ（０，６）［２］，ｙ
（０，７）［２］を補完する。次いで、処理７６におい
て、変換係数の２行２列の排他的論理和が０になること
を用いて、残りの４９ビットｙ（１，１）［２］，ｙ
（２，１）［２］，…，ｙ（７，１）［２］，ｙ（１，
２）［２］，ｙ（２，２）［２］，…，ｙ（２，７）
［２］，ｙ（３，１）［２］，…，ｙ（７，７）［２］
を補完する。
例を示す流れ図である。まず、処理７３において、変換
係数ｙ（０，０）〜ｙ（７，７）の下位２ビット目を表
すブロックあたり７ビットの情報ｙ（０，０）［２］，
ｙ（１，０）［２］，ｙ（２，０）［２］，ｙ（４，
０）［２］，ｙ（０，１）［２］，ｙ（０，２）
［２］，ｙ（０，４）［２］を入力する。次に、処理７
４および処理７５において、変換係数ｙ（０，０）〜ｙ
（７，７）の１行４列あるいは４行１列の排他的論理和
が０になることを用いて、ブロック辺部の欠けている８
ビットｙ（３，０）［２］，ｙ（５，０）［２］，ｙ
（６，０）［２］，ｙ（７，０）［２］，ｙ（０，３）
［２］，ｙ（０，５）［２］，ｙ（０，６）［２］，ｙ
（０，７）［２］を補完する。次いで、処理７６におい
て、変換係数の２行２列の排他的論理和が０になること
を用いて、残りの４９ビットｙ（１，１）［２］，ｙ
（２，１）［２］，…，ｙ（７，１）［２］，ｙ（１，
２）［２］，ｙ（２，２）［２］，…，ｙ（２，７）
［２］，ｙ（３，１）［２］，…，ｙ（７，７）［２］
を補完する。
【００８６】図１８は、下位３ビット目の補完手順の一
例を示す流れ図である。まず、処理７７において、変換
係数ｙ（０，０）〜ｙ（７，７）の下位３ビット目を表
すブロックあたり２２ビットの情報ｙ（０，０）
［３］，…，ｙ（０，６）［３］，ｙ（１，０）
［３］，…，ｙ（１，２）［３］，ｙ（１，４）
［３］，ｙ（２，０）［３］，…，ｙ（２，２）
［３］，ｙ（２，４）［３］，ｙ（３，０）［３］，ｙ
（４，０）［３］，…，ｙ（４，２）［３］，ｙ（４，
４）［３］，ｙ（５，０）［３］，ｙ（６，０）［３］
を入力する。次に、処理７８において、変換係数ｙ
（０，０）〜ｙ（７，７）の２行４列の排他的論理和が
０になることを用いて、ブロック内部の９ビットｙ
（３，１）［３］，ｙ（５，１）［３］，ｙ（６，１）
［３］，ｙ（３，２）［３］，ｙ（５，２）［３］，ｙ
（６，２）［３］，ｙ（３，４）［３］，ｙ（５，４）
［３］，ｙ（６，４）［３］を補完する。次いで、処理
７９において、今度は変換係数ｙ（０，０）〜ｙ（７，
７）の４行２列の排他的論理和が０になることを用い
て、１８ビットｙ（１，３）［３］，ｙ（２，３）
［３］，…，ｙ（６，３）［３］，ｙ（１，５）
［３］，ｙ（２，５）［３］，…，ｙ（６，５）
［３］，ｙ（１，６）［３］，ｙ（２，６）［３］，
…，ｙ（６，６）［３］を補完する。以上で、ブロック
内の７行７列のビットが確定する。処理８０では、変換
係数ｙ（０，０）〜ｙ（７，７）の１行８列の排他的論
理和が０になることを用いて、ブロック辺部の７ビット
ｙ（７，０）［３］，ｙ（７，１）［３］，…，ｙ
（７，６）［３］を補完し、処理８１では、変換係数ｙ
（０，０）〜ｙ（７，７）の８行１列の排他的論理和が
０になることを用いて、残り８ビットｙ（０，７）
［３］，ｙ（１，７）［３］，…，ｙ（７，７）［３］
を補完する。
例を示す流れ図である。まず、処理７７において、変換
係数ｙ（０，０）〜ｙ（７，７）の下位３ビット目を表
すブロックあたり２２ビットの情報ｙ（０，０）
［３］，…，ｙ（０，６）［３］，ｙ（１，０）
［３］，…，ｙ（１，２）［３］，ｙ（１，４）
［３］，ｙ（２，０）［３］，…，ｙ（２，２）
［３］，ｙ（２，４）［３］，ｙ（３，０）［３］，ｙ
（４，０）［３］，…，ｙ（４，２）［３］，ｙ（４，
４）［３］，ｙ（５，０）［３］，ｙ（６，０）［３］
を入力する。次に、処理７８において、変換係数ｙ
（０，０）〜ｙ（７，７）の２行４列の排他的論理和が
０になることを用いて、ブロック内部の９ビットｙ
（３，１）［３］，ｙ（５，１）［３］，ｙ（６，１）
［３］，ｙ（３，２）［３］，ｙ（５，２）［３］，ｙ
（６，２）［３］，ｙ（３，４）［３］，ｙ（５，４）
［３］，ｙ（６，４）［３］を補完する。次いで、処理
７９において、今度は変換係数ｙ（０，０）〜ｙ（７，
７）の４行２列の排他的論理和が０になることを用い
て、１８ビットｙ（１，３）［３］，ｙ（２，３）
［３］，…，ｙ（６，３）［３］，ｙ（１，５）
［３］，ｙ（２，５）［３］，…，ｙ（６，５）
［３］，ｙ（１，６）［３］，ｙ（２，６）［３］，
…，ｙ（６，６）［３］を補完する。以上で、ブロック
内の７行７列のビットが確定する。処理８０では、変換
係数ｙ（０，０）〜ｙ（７，７）の１行８列の排他的論
理和が０になることを用いて、ブロック辺部の７ビット
ｙ（７，０）［３］，ｙ（７，１）［３］，…，ｙ
（７，６）［３］を補完し、処理８１では、変換係数ｙ
（０，０）〜ｙ（７，７）の８行１列の排他的論理和が
０になることを用いて、残り８ビットｙ（０，７）
［３］，ｙ（１，７）［３］，…，ｙ（７，７）［３］
を補完する。
【００８７】図１９は、下位４ビット目の補完手順の一
例を示す流れ図である。処理８２において、図１８に示
した手順により下位３ビット目が補完された変換係数を
用意し、変換係数ｙ（０，０）〜ｙ（７，７）の下位４
ビット目を表すブロックあたり４２ビットの情報ｙ
（０，０）［４］，…，ｙ（０，７）［４］，ｙ（１，
０）［４］，…，ｙ（１，６）［４］，ｙ（２，０）
［４］，…，ｙ（２，６）［４］，ｙ（３，０）
［４］，…，ｙ（３，２）［４］，ｙ（３，４）
［４］，ｙ（４，０）［４］，…，ｙ（４，６）
［４］，ｙ（５，０）［４］，…，ｙ（５，２）
［４］，ｙ（５，４）［４］，ｙ（６，０）［４］，
…，ｙ（６，２）［４］，ｙ（６，４）［４］，ｙ
（７，０）［４］を入力する。次に、処理８３におい
て、入力の４２ビットの情報を所定の変換係数の下位４
ビット目に設定する。未定ビットは０とする。処理８４
では、変換係数ｙ（０，０）〜ｙ（７，７）の４行４列
の和が１６の倍数になることを用いて、まずブロック内
部の９ビットｙ（３，３）［４］，ｙ（５，３）
［４］，ｙ（６，３）［４］，ｙ（３，５）［４］，ｙ
（５，５）［４］，ｙ（６，５）［４］，ｙ（３，６）
［４］，ｙ（５，６）［４］，ｙ（６，６）［４］を補
完する。なお、図において、ｆ［ｍ］｛・｝は、入力の
ｍビット目を切り出す関数とする。次いで、処理８５で
は、変換係数ｙ（０，０）〜ｙ（７，７）の２行８列の
和が１６の倍数になることを用いて、ブロック辺部の６
ビットｙ（７，１）［４］，ｙ（７，２）［４］，…，
ｙ（７，６）［４］を補完し、処理８６では、変換係数
ｙ（０，０）〜ｙ（７，７）の８行２列の和が１６の倍
数になることを用いて残りの７ビットｙ（１，７）
［４］，ｙ（２，７）［４］，…，ｙ（７，７）［４］
を補完する。なお、４行４列，２行８列，８行２列の変
換係数の和の計算は、下位４ビット目と下位３ビット目
の２ビットだけを計算すればよい。
例を示す流れ図である。処理８２において、図１８に示
した手順により下位３ビット目が補完された変換係数を
用意し、変換係数ｙ（０，０）〜ｙ（７，７）の下位４
ビット目を表すブロックあたり４２ビットの情報ｙ
（０，０）［４］，…，ｙ（０，７）［４］，ｙ（１，
０）［４］，…，ｙ（１，６）［４］，ｙ（２，０）
［４］，…，ｙ（２，６）［４］，ｙ（３，０）
［４］，…，ｙ（３，２）［４］，ｙ（３，４）
［４］，ｙ（４，０）［４］，…，ｙ（４，６）
［４］，ｙ（５，０）［４］，…，ｙ（５，２）
［４］，ｙ（５，４）［４］，ｙ（６，０）［４］，
…，ｙ（６，２）［４］，ｙ（６，４）［４］，ｙ
（７，０）［４］を入力する。次に、処理８３におい
て、入力の４２ビットの情報を所定の変換係数の下位４
ビット目に設定する。未定ビットは０とする。処理８４
では、変換係数ｙ（０，０）〜ｙ（７，７）の４行４列
の和が１６の倍数になることを用いて、まずブロック内
部の９ビットｙ（３，３）［４］，ｙ（５，３）
［４］，ｙ（６，３）［４］，ｙ（３，５）［４］，ｙ
（５，５）［４］，ｙ（６，５）［４］，ｙ（３，６）
［４］，ｙ（５，６）［４］，ｙ（６，６）［４］を補
完する。なお、図において、ｆ［ｍ］｛・｝は、入力の
ｍビット目を切り出す関数とする。次いで、処理８５で
は、変換係数ｙ（０，０）〜ｙ（７，７）の２行８列の
和が１６の倍数になることを用いて、ブロック辺部の６
ビットｙ（７，１）［４］，ｙ（７，２）［４］，…，
ｙ（７，６）［４］を補完し、処理８６では、変換係数
ｙ（０，０）〜ｙ（７，７）の８行２列の和が１６の倍
数になることを用いて残りの７ビットｙ（１，７）
［４］，ｙ（２，７）［４］，…，ｙ（７，７）［４］
を補完する。なお、４行４列，２行８列，８行２列の変
換係数の和の計算は、下位４ビット目と下位３ビット目
の２ビットだけを計算すればよい。
【００８８】図２０は、下位５ビット目の補完手順の一
例を示す流れ図である。処理８７において、図１８およ
び図１９に示した手順により下位４ビット目および下位
３ビット目が補完された変換係数を用意し、変換係数ｙ
（０，０）〜ｙ（７，７）の下位５ビット目を表すブロ
ックあたり５７ビットの情報ｙ（０，０）［５］，…，
ｙ（０，７）［５］，ｙ（１，０）［５］，…，ｙ
（１，７）［５］，ｙ（２，０）［５］，…，ｙ（２，
７）［５］，ｙ（３，０）［５］，…，ｙ（３，６）
［５］，ｙ（４，０）［５］，…，ｙ（４，７）
［５］，ｙ（５，０）［５］，…，ｙ（５，６）
［５］，ｙ（６，０）［５］，…，ｙ（６，６）
［５］，ｙ（７，０）［５］，…，ｙ（７，２）
［５］，ｙ（７，４）［５］を入力する。次に、処理８
８において、入力の５７ビットの情報を所定の変換係数
ｙ（０，０）〜ｙ（７，７）の下位５ビット目に設定す
る。未定ビットは０とする。処理８９では、変換係数ｙ
（０，０）〜ｙ（７，７）の４行８列の和が３２の倍数
になることを用いて、まずブロック辺部の３ビットｙ
（７，３）［５］，ｙ（７，５）［５］，ｙ（７，６）
［５］を補完し、次いで処理９０において、変換係数ｙ
（０，０）〜ｙ（７，７）の８行４列の和が３２の倍数
になることを用いて、残りの４ビットｙ（３，７）
［５］，ｙ（５，７）［５］，ｙ（７，６）［５］，ｙ
（７，７）［５］を補完する。なお、４行８列、８行４
列の変換係数の和の計算は、下位５ビット目から下位３
ビット目の３ビットだけを計算すればよい。
例を示す流れ図である。処理８７において、図１８およ
び図１９に示した手順により下位４ビット目および下位
３ビット目が補完された変換係数を用意し、変換係数ｙ
（０，０）〜ｙ（７，７）の下位５ビット目を表すブロ
ックあたり５７ビットの情報ｙ（０，０）［５］，…，
ｙ（０，７）［５］，ｙ（１，０）［５］，…，ｙ
（１，７）［５］，ｙ（２，０）［５］，…，ｙ（２，
７）［５］，ｙ（３，０）［５］，…，ｙ（３，６）
［５］，ｙ（４，０）［５］，…，ｙ（４，７）
［５］，ｙ（５，０）［５］，…，ｙ（５，６）
［５］，ｙ（６，０）［５］，…，ｙ（６，６）
［５］，ｙ（７，０）［５］，…，ｙ（７，２）
［５］，ｙ（７，４）［５］を入力する。次に、処理８
８において、入力の５７ビットの情報を所定の変換係数
ｙ（０，０）〜ｙ（７，７）の下位５ビット目に設定す
る。未定ビットは０とする。処理８９では、変換係数ｙ
（０，０）〜ｙ（７，７）の４行８列の和が３２の倍数
になることを用いて、まずブロック辺部の３ビットｙ
（７，３）［５］，ｙ（７，５）［５］，ｙ（７，６）
［５］を補完し、次いで処理９０において、変換係数ｙ
（０，０）〜ｙ（７，７）の８行４列の和が３２の倍数
になることを用いて、残りの４ビットｙ（３，７）
［５］，ｙ（５，７）［５］，ｙ（７，６）［５］，ｙ
（７，７）［５］を補完する。なお、４行８列、８行４
列の変換係数の和の計算は、下位５ビット目から下位３
ビット目の３ビットだけを計算すればよい。
【００８９】図２１は、下位６ビット目の補完手順の一
例を示す流れ図である。処理９１において、図１８〜図
２０に示した手順により下位５ビット目から下位３ビッ
ト目が補完された変換係数を用意し、変換係数ｙ（０，
０）〜ｙ（７，７）の下位６ビット目を表すブロックあ
たり６３ビットの情報ｙ（０，０）［６］，…，ｙ
（０，７）［６］，ｙ（１，０）［６］，…，ｙ（１，
７）［６］，ｙ（２，０）［６］，…，ｙ（２，７）
［６］，ｙ（３，０）［６］，…，ｙ（３，７）
［６］，ｙ（４，０）［６］，…，ｙ（４，７）
［６］，ｙ（５，０）［６］，…，ｙ（５，７）
［６］，ｙ（６，０）［６］，…，ｙ（６，７）
［６］，ｙ（７，０）［６］，…，ｙ（７，６）［６］
を入力する。次に、処理９２において、入力の６３ビッ
トの情報を所定の変換係数の下位６ビット目に設定す
る。未定ビットは０とする。処理９３では、全変換係数
ｙ（０，０）〜ｙ（７，７）の和が６４の倍数になるこ
とを用いて、欠けている１ビットｙ（７，７）［６］を
求める。なお、変換係数の和の計算は、下位６ビット目
から下位３ビット目の４ビットだけを計算すればよい。
例を示す流れ図である。処理９１において、図１８〜図
２０に示した手順により下位５ビット目から下位３ビッ
ト目が補完された変換係数を用意し、変換係数ｙ（０，
０）〜ｙ（７，７）の下位６ビット目を表すブロックあ
たり６３ビットの情報ｙ（０，０）［６］，…，ｙ
（０，７）［６］，ｙ（１，０）［６］，…，ｙ（１，
７）［６］，ｙ（２，０）［６］，…，ｙ（２，７）
［６］，ｙ（３，０）［６］，…，ｙ（３，７）
［６］，ｙ（４，０）［６］，…，ｙ（４，７）
［６］，ｙ（５，０）［６］，…，ｙ（５，７）
［６］，ｙ（６，０）［６］，…，ｙ（６，７）
［６］，ｙ（７，０）［６］，…，ｙ（７，６）［６］
を入力する。次に、処理９２において、入力の６３ビッ
トの情報を所定の変換係数の下位６ビット目に設定す
る。未定ビットは０とする。処理９３では、全変換係数
ｙ（０，０）〜ｙ（７，７）の和が６４の倍数になるこ
とを用いて、欠けている１ビットｙ（７，７）［６］を
求める。なお、変換係数の和の計算は、下位６ビット目
から下位３ビット目の４ビットだけを計算すればよい。
【００９０】可変長符号器５７は、入力される変換係数
の上位ビットのビット幅が３ビット増え、補完情報がＹ
ｓｕｐ（２Ｄ）になることを除けば、可変長符号器３７
と同じ構成にできる。補完情報Ｙｓｕｐ（２Ｄ）は、変
換係数の上位ビットと分けて符号化する他に、上位ビッ
トに付けて符号化することもできる。すなわち、補完情
報の各ビットを変換係数での元のビット位置に置き、２
次元ビット削除器５６で削除されたビットには０を埋
め、あるいは、ビットが削除されたところでは上位のビ
ットをシフトダウンして、変換係数として可変長符号化
を行う。補完情報Ｙｓｕｐ（２Ｄ）が変換係数あたりち
ょうど３ビットであるので、例えば図１５（ａ），
（ｂ），（ｃ）に示すように、３つのビット平面を作
り、変換係数に下位３ビットとして付け、可変長符号化
することもできる。
の上位ビットのビット幅が３ビット増え、補完情報がＹ
ｓｕｐ（２Ｄ）になることを除けば、可変長符号器３７
と同じ構成にできる。補完情報Ｙｓｕｐ（２Ｄ）は、変
換係数の上位ビットと分けて符号化する他に、上位ビッ
トに付けて符号化することもできる。すなわち、補完情
報の各ビットを変換係数での元のビット位置に置き、２
次元ビット削除器５６で削除されたビットには０を埋
め、あるいは、ビットが削除されたところでは上位のビ
ットをシフトダウンして、変換係数として可変長符号化
を行う。補完情報Ｙｓｕｐ（２Ｄ）が変換係数あたりち
ょうど３ビットであるので、例えば図１５（ａ），
（ｂ），（ｃ）に示すように、３つのビット平面を作
り、変換係数に下位３ビットとして付け、可変長符号化
することもできる。
【００９１】
【発明の効果】以上説明したように、本発明の１次元ア
ダマール変換符号化・復号化方法によれば、符号化時に
は、変換係数に対して、最下位ビットはブロックあたり
１ビットに、下位２ビット目はブロックあたり４ビット
に、下位３ビット目はブロックあたり７ビットに削減し
て記録あるいは伝送し、復号時には、変換係数の最下位
ビットを表すブロックあたり１ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位２ビット
目を表すブロックあたり４ビットの情報から全変換係数
の下位２ビット目を補完し、変換係数の下位３ビット目
を表すブロックあたり７ビットの情報から全変換係数の
下位３ビット目を補完するようにしたことにより、変換
係数情報（変換係数＋補完情報）を記録するのに必要な
メモリ、あるいは変換係数情報を伝送するのに必要な回
線容量を低減することができるという効果がある。
ダマール変換符号化・復号化方法によれば、符号化時に
は、変換係数に対して、最下位ビットはブロックあたり
１ビットに、下位２ビット目はブロックあたり４ビット
に、下位３ビット目はブロックあたり７ビットに削減し
て記録あるいは伝送し、復号時には、変換係数の最下位
ビットを表すブロックあたり１ビットの情報から全変換
係数の最下位ビットを補完し、変換係数の下位２ビット
目を表すブロックあたり４ビットの情報から全変換係数
の下位２ビット目を補完し、変換係数の下位３ビット目
を表すブロックあたり７ビットの情報から全変換係数の
下位３ビット目を補完するようにしたことにより、変換
係数情報（変換係数＋補完情報）を記録するのに必要な
メモリ、あるいは変換係数情報を伝送するのに必要な回
線容量を低減することができるという効果がある。
【００９２】また、本発明の１次元アダマール変換符号
化装置によれば、ブロック化手段，アダマール変換手
段，ビット削除手段および記録／伝送手段を設けたこと
により、前記１次元アダマール変換符号化・復号化方法
を実現する１次元アダマール変換符号化装置を容易に提
供することができるという効果がある。
化装置によれば、ブロック化手段，アダマール変換手
段，ビット削除手段および記録／伝送手段を設けたこと
により、前記１次元アダマール変換符号化・復号化方法
を実現する１次元アダマール変換符号化装置を容易に提
供することができるという効果がある。
【００９３】さらに、本発明の１次元アダマール変換復
号化装置によれば、再生／受信手段，ビット補完手段，
アダマール逆変換手段および画像信号出力手段を設けた
ことにより、前記１次元アダマール変換符号化・復号化
方法を実現する１次元アダマール変換復号化装置を容易
に提供することができるという効果がある。
号化装置によれば、再生／受信手段，ビット補完手段，
アダマール逆変換手段および画像信号出力手段を設けた
ことにより、前記１次元アダマール変換符号化・復号化
方法を実現する１次元アダマール変換復号化装置を容易
に提供することができるという効果がある。
【００９４】また、本発明の２次元アダマール変換符号
化・復号化方法によれば、符号化時には、一方向のアダ
マール変換処理後に、変換係数の最下位ビットは各グル
ープあたり１ビットに、下位２ビット目は各グループあ
たり４ビットに、下位３ビット目は各グループあたり７
ビットに削減し、他方向のアダマール変換処理後にも、
変換係数の最下位ビットは各グループあたり１ビット
に、下位２ビット目は各グループあたり４ビットに、下
位３ビット目は各グループあたり７ビットに削減して記
録あるいは伝送し、復号時には、他方向のアダマール逆
変換処理後に、変換係数の最下位ビットを表すグループ
あたり１ビットの情報から全変換係数の最下位ビットを
補完し、変換係数の下位２ビット目を表すグループあた
り４ビットの情報から全変換係数の下位２ビット目を補
完し、変換係数の下位３ビット目を表すグループあたり
７ビットの情報から全変換係数の下位３ビット目を補完
し、一方向のアダマール逆変換処理後にも、変換係数の
最下位ビットを表すグループあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すグループあたり４ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すグループあたり７ビットの情報から全変換
係数の下位３ビット目を補完するようにしたことによ
り、変換係数情報を記録するのに必要なメモリ、あるい
は変換係数情報を伝送するのに必要な回線容量を低減す
ることができるという効果がある。
化・復号化方法によれば、符号化時には、一方向のアダ
マール変換処理後に、変換係数の最下位ビットは各グル
ープあたり１ビットに、下位２ビット目は各グループあ
たり４ビットに、下位３ビット目は各グループあたり７
ビットに削減し、他方向のアダマール変換処理後にも、
変換係数の最下位ビットは各グループあたり１ビット
に、下位２ビット目は各グループあたり４ビットに、下
位３ビット目は各グループあたり７ビットに削減して記
録あるいは伝送し、復号時には、他方向のアダマール逆
変換処理後に、変換係数の最下位ビットを表すグループ
あたり１ビットの情報から全変換係数の最下位ビットを
補完し、変換係数の下位２ビット目を表すグループあた
り４ビットの情報から全変換係数の下位２ビット目を補
完し、変換係数の下位３ビット目を表すグループあたり
７ビットの情報から全変換係数の下位３ビット目を補完
し、一方向のアダマール逆変換処理後にも、変換係数の
最下位ビットを表すグループあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すグループあたり４ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すグループあたり７ビットの情報から全変換
係数の下位３ビット目を補完するようにしたことによ
り、変換係数情報を記録するのに必要なメモリ、あるい
は変換係数情報を伝送するのに必要な回線容量を低減す
ることができるという効果がある。
【００９５】また、本発明の２次元アダマール変換符号
化装置によれば、ブロック化手段，第１のアダマール変
換手段，第１のビット削除手段，第２のアダマール変換
手段，第２のビット削除手段および記録／伝送手段を設
けたことにより、前記２次元アダマール変換符号化・復
号化方法を実現する２次元アダマール変換符号化装置を
容易に提供することができるという効果がある。
化装置によれば、ブロック化手段，第１のアダマール変
換手段，第１のビット削除手段，第２のアダマール変換
手段，第２のビット削除手段および記録／伝送手段を設
けたことにより、前記２次元アダマール変換符号化・復
号化方法を実現する２次元アダマール変換符号化装置を
容易に提供することができるという効果がある。
【００９６】さらに、本発明の２次元アダマール変換復
号化装置によれば、再生／受信手段，第１のビット補完
手段，第１のアダマール逆変換手段，第２のビット補完
手段，第２のアダマール逆変換手段および画像信号出力
手段を設けたことにより、前記２次元アダマール変換符
号化・復号化方法を実現する２次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
号化装置によれば、再生／受信手段，第１のビット補完
手段，第１のアダマール逆変換手段，第２のビット補完
手段，第２のアダマール逆変換手段および画像信号出力
手段を設けたことにより、前記２次元アダマール変換符
号化・復号化方法を実現する２次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
【００９７】さらに、本発明の２次元アダマール変換符
号化・復号化方法によれば、符号化時には、変換係数に
対して、最下位ビットはブロックあたり１ビットに、下
位２ビット目はブロックあたり７ビットに、下位３ビッ
ト目はブロックあたり２２ビットに、下位４ビット目は
ブロックあたり７ビットに、下位３ビット目はブロック
あたり２２ビットに、下位４ビット目はブロックあたり
４２ビットに、下位５ビット目はブロックあたり５７ビ
ットに、下位６ビット目はブロックあたり６３ビットに
削減して記録あるいは伝送し、復号時には、変換係数の
最下位ビットを表すブロックあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すブロックあたり７ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すブロックあたり２２ビットの情報から全変
換係数の下位３ビット目を補完し、変換係数の下位４ビ
ット目を表すブロックあたり４２ビットの情報と補完さ
れた下位３ビット目とを用いて全変換係数の下位４ビッ
ト目を補完し、変換係数の下位５ビット目を表すブロッ
クあたり５７ビットの情報と補完された下位３ビット目
および下位４ビット目とを用いて全変換係数の下位５ビ
ット目を補完し、変換係数の下位６ビット目を表すブロ
ックあたり６３ビットの情報と補完された下位３ビット
目，下位４ビット目および下位５ビット目とを用いて全
変換係数の下位６ビット目を補完するようにしたことに
より、変換係数情報を記録するのに必要なメモリ、ある
いは変換係数情報を伝送するのに必要な回線容量を低減
することができるとともに、アダマール変換の変換処理
方向を符号側と復号側とで無関係に設定できるという効
果がある。
号化・復号化方法によれば、符号化時には、変換係数に
対して、最下位ビットはブロックあたり１ビットに、下
位２ビット目はブロックあたり７ビットに、下位３ビッ
ト目はブロックあたり２２ビットに、下位４ビット目は
ブロックあたり７ビットに、下位３ビット目はブロック
あたり２２ビットに、下位４ビット目はブロックあたり
４２ビットに、下位５ビット目はブロックあたり５７ビ
ットに、下位６ビット目はブロックあたり６３ビットに
削減して記録あるいは伝送し、復号時には、変換係数の
最下位ビットを表すブロックあたり１ビットの情報から
全変換係数の最下位ビットを補完し、変換係数の下位２
ビット目を表すブロックあたり７ビットの情報から全変
換係数の下位２ビット目を補完し、変換係数の下位３ビ
ット目を表すブロックあたり２２ビットの情報から全変
換係数の下位３ビット目を補完し、変換係数の下位４ビ
ット目を表すブロックあたり４２ビットの情報と補完さ
れた下位３ビット目とを用いて全変換係数の下位４ビッ
ト目を補完し、変換係数の下位５ビット目を表すブロッ
クあたり５７ビットの情報と補完された下位３ビット目
および下位４ビット目とを用いて全変換係数の下位５ビ
ット目を補完し、変換係数の下位６ビット目を表すブロ
ックあたり６３ビットの情報と補完された下位３ビット
目，下位４ビット目および下位５ビット目とを用いて全
変換係数の下位６ビット目を補完するようにしたことに
より、変換係数情報を記録するのに必要なメモリ、ある
いは変換係数情報を伝送するのに必要な回線容量を低減
することができるとともに、アダマール変換の変換処理
方向を符号側と復号側とで無関係に設定できるという効
果がある。
【００９８】また、本発明の２次元アダマール変換符号
化装置によれば、ブロック化手段，２次元アダマール変
換手段，２次元ビット削除手段および記録／伝送手段を
設けたことにより、前記２次元アダマール変換符号化・
復号化方法を実現する２次元アダマール変換符号化装置
を容易に提供することができるという効果がある。
化装置によれば、ブロック化手段，２次元アダマール変
換手段，２次元ビット削除手段および記録／伝送手段を
設けたことにより、前記２次元アダマール変換符号化・
復号化方法を実現する２次元アダマール変換符号化装置
を容易に提供することができるという効果がある。
【００９９】さらに、本発明の２次元アダマール変換復
号化装置によれば、再生／受信手段，２次元ビット補完
手段，２次元アダマール逆変換手段および画像信号出力
手段を設けたことにより、前記２次元アダマール変換符
号化・復号化方法を実現する２次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
号化装置によれば、再生／受信手段，２次元ビット補完
手段，２次元アダマール逆変換手段および画像信号出力
手段を設けたことにより、前記２次元アダマール変換符
号化・復号化方法を実現する２次元アダマール変換復号
化装置を容易に提供することができるという効果があ
る。
【図１】本発明による画像信号の１次元アダマール変換
符号化・復号化方法の一実施例を示す流れ図である。
符号化・復号化方法の一実施例を示す流れ図である。
【図２】図１に示した画像信号の１次元アダマール変換
符号化・復号化方法が適用された１次元アダマール変換
符号化装置および１次元アダマール変換復号化装置の一
実施例を示すブロック図である。
符号化・復号化方法が適用された１次元アダマール変換
符号化装置および１次元アダマール変換復号化装置の一
実施例を示すブロック図である。
【図３】図２中のビット削除器の一構成例を示すブロッ
ク図である。
ク図である。
【図４】（ａ），（ｂ），（ｃ）は図３中のビット選択
器の構成例を示すブロック図である。
器の構成例を示すブロック図である。
【図５】図２中のビット復元器の一構成例を示すブロッ
ク図である。
ク図である。
【図６】（ａ），（ｂ），（ｃ）は図５中のビット補完
器の構成例を示すブロック図である。
器の構成例を示すブロック図である。
【図７】本発明による画像信号の２次元アダマール変換
符号化・復号化方法の一実施例を示す流れ図である。
符号化・復号化方法の一実施例を示す流れ図である。
【図８】図７に示した画像信号の２次元アダマール変換
符号化・復号化方法が適用された２次元アダマール変換
符号化装置および２次元アダマール変換復号化装置の一
実施例を示すブロック図である。
符号化・復号化方法が適用された２次元アダマール変換
符号化装置および２次元アダマール変換復号化装置の一
実施例を示すブロック図である。
【図９】本発明による画像信号の２次元アダマール変換
符号化・復号化方法の別の実施例を示す流れ図である。
符号化・復号化方法の別の実施例を示す流れ図である。
【図１０】図９に示した画像信号の２次元アダマール変
換符号化・復号化方法が適用された２次元アダマール変
換符号化装置および２次元アダマール変換復号化装置の
別の実施例を示すブロック図である。
換符号化・復号化方法が適用された２次元アダマール変
換符号化装置および２次元アダマール変換復号化装置の
別の実施例を示すブロック図である。
【図１１】図８中のビット削除器の一構成例を示すブロ
ック図である。
ック図である。
【図１２】図８中のビット復元器の一構成例を示すブロ
ック図である。
ック図である。
【図１３】（ａ），（ｂ），（ｃ）は図１１中のビット
選択器でのビット選択の一例を示す図である。
選択器でのビット選択の一例を示す図である。
【図１４】（ｄ），（ｅ），（ｆ）は図１１中のビット
選択器でのビット選択の一例を示す図である。
選択器でのビット選択の一例を示す図である。
【図１５】図１１中のビット選択器でのビットの詰め込
みの一例を示す図である。
みの一例を示す図である。
【図１６】図１２中のビット補完器での最下位ビットの
補完処理の一例を示す流れ図である。
補完処理の一例を示す流れ図である。
【図１７】図１２中のビット補完器での下位２ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図１８】図１２中のビット補完器での下位３ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図１９】図１２中のビット補完器での下位４ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図２０】図１２中のビット補完器での下位５ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
【図２１】図１２中のビット補完器での下位６ビット目
の補完処理の一例を示す流れ図である。
の補完処理の一例を示す流れ図である。
１ 画像信号入力端子 ２ バッファメモリ ３ アダマール変換器 ４ ビット削除器 ５ 符号化信号出力端子 ６ 符号化信号入力端子 ７ ビット復元器 ８ アダマール逆変換器 ９ バッファメモリ １０ 画像信号出力端子 １１ 可変長符号器 １２ 可変長復号器 １３，１４，１５ ビット選択器 １７，１８，１９ ビット補完器 ２１〜２５ 排他的論理和器 ３１ 画像信号入力端子 ３２ バッファメモリ ３３ 水平方向アダマール変換器 ３４ 水平方向ビット削除器 ３５ 垂直方向アダマール変換器 ３６ 垂直方向ビット削除器 ３７ 可変長符号器 ３８ 符号化信号出力端子 ４１ 符号化信号入力端子 ４２ 可変長復号器 ４３ 垂直方向ビット復元器 ４４ 垂直方向アダマール逆変換器 ４５ 水平方向ビット復元器 ４６ 水平方向アダマール逆変換器 ４７ バッファメモリ ４８ 画像信号出力端子 ５１ 画像信号入力端子 ５２ バッファメモリ ５３ 水平方向アダマール変換器 ５５ 垂直方向アダマール変換器 ５６ ２次元ビット削除器 ５７ 可変長符号器 ５８ 符号化信号出力端子 ５９ ビット選択器 ６１ 符号化信号入力端子 ６２ 可変長復号器 ６３ ２次元ビット復元器 ６４ 垂直方向アダマール逆変換器 ６６ 水平方向アダマール逆変換器 ６７ バッファメモリ ６８ 画像信号出力端子 ６９ ビット補完器 Ｓ１０１ ブロック化ステップ Ｓ１０２ アダマール変換ステップ Ｓ１０３ ビット削除ステップ Ｓ１０４ 記録／伝送ステップ Ｓ１０５ 再生／受信ステップ Ｓ１０６ ビット補完ステップ Ｓ１０７ アダマール逆変換ステップ Ｓ１０８ 画像信号出力ステップ Ｓ２０１ ブロック化ステップ Ｓ２０２ 第１のアダマール変換ステップ Ｓ２０３ 第１のビット削除ステップ Ｓ２０４ 第２のアダマール変換ステップ Ｓ２０５ 第２のビット削除ステップ Ｓ２０６ 記録／伝送ステップ Ｓ２０７ 再生／受信ステップ Ｓ２０８ 第１のビット補完ステップ Ｓ２０９ 第１のアダマール逆変換ステップ Ｓ２１０ 第２のビット補完ステップ Ｓ２１１ 第２のアダマール逆変換ステップ Ｓ２１２ 画像信号出力ステップ Ｓ３０１ ブロック化ステップ Ｓ３０２ ２次元アダマール変換ステップ Ｓ３０３ ２次元ビット削除ステップ Ｓ３０４ 記録／伝送ステップ Ｓ３０５ 再生／受信ステップ Ｓ３０６ ２次元ビット補完ステップ Ｓ３０７ ２次元アダマール逆変換ステップ Ｓ３０８ 画像信号出力ステップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/41 Ｂ
Claims (9)
- 【請求項１】 入力画像信号を８画素毎にブロックにす
るブロック化ステップと、 このブロック化ステップでブロックにされた画素値に８
次アダマール変換を施して変換係数を得るアダマール変
換ステップと、 このアダマール変換ステップで得られた変換係数につい
て、最下位ビットから１ビット、下位２ビット目から４
ビット、下位３ビット目から７ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位３ビットを削除した変換係数を出力するビ
ット削除ステップと、 このビット削除ステップで下位３ビットを削除された前
記変換係数および前記補完情報を記録あるいは伝送する
記録／伝送ステップと、 記録あるいは伝送された前記変換係数および前記補完情
報を再生あるいは受信する再生／受信ステップと、 この再生／受信ステップで再生あるいは受信された前記
補完情報より前記変換係数の最下位ビットを表すブロッ
クあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すブロックあ
たり４ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すブロックあた
り７ビットの情報から全変換係数の下位３ビット目を補
完するビット補完ステップと、 このビット補完ステップで下位３ビットを補完された変
換係数に８次アダマール逆変換を施して画素値を得るア
ダマール逆変換ステップと、 このアダマール逆変換ステップで得られた画素値を８画
素に並べて画像信号として出力する画像信号出力ステッ
プとを含むことを特徴とする画像信号の１次元アダマー
ル変換符号化・復号化方法。 - 【請求項２】 入力画像信号を８画素毎にブロックにす
るブロック化手段と、 このブロック化手段によりブロックにされた画素値に８
次アダマール変換を施して変換係数を得るアダマール変
換手段と、 このアダマール変換手段により得られた変換係数につい
て、最下位ビットから１ビット、下位２ビット目から４
ビット、下位３ビット目から７ビットを、ブロック内の
予め定めた位置から抽出して補完情報として出力すると
ともに、下位３ビットを削除した変換係数を出力するビ
ット削除手段と、 このビット削除手段により出力された前記変換係数およ
び前記補完情報を記録あるいは伝送する記録／伝送手段
とを有することを特徴とする画像信号の１次元アダマー
ル変換符号化装置。 - 【請求項３】 記録あるいは伝送された変換係数および
補完情報を再生あるいは受信する再生／受信手段と、 前記補完情報のうちの変換係数の最下位ビットを表すブ
ロックあたり１ビットの情報から全変換係数の最下位ビ
ットを補完し、前記補完情報のうちの変換係数の下位２
ビット目を表すブロックあたり４ビットの情報から全変
換係数の下位２ビット目を補完し、前記補完情報のうち
の変換係数の下位３ビット目を表すブロックあたり７ビ
ットの情報から全変換係数の下位３ビット目を補完する
ビット補完手段と、 このビット補完手段により下位３ビットが補完された変
換係数に８次アダマール逆変換を施して画素値を得るア
ダマール逆変換手段と、 このアダマール逆変換手段により得られた画素値を８画
素に並べて画像信号として出力する画像信号出力手段と
を有することを特徴とする画像信号の１次元アダマール
変換復号化装置。 - 【請求項４】 入力画像信号を８画素８ライン毎にブロ
ックにするブロック化ステップと、 このブロック化ステップでブロックにされた画素値をさ
らに行または列のいずれかの方向に８つのグループに分
け、各グループの画素値に８次アダマール変換を施して
第１の変換係数群を得る第１のアダマール変換ステップ
と、 この第１のアダマール変換ステップで得られた前記第１
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり１ビットに、下位２ビット目は各グループ
あたり４ビットに、下位３ビット目は各グループあたり
７ビットに削減して、以上ブロックあたり合計９６ビッ
トを第１の補完情報として出力するとともに、下位３ビ
ットを削除した第２の変換係数群を出力する第１のビッ
ト削除ステップと、 この第１のビット削除ステップにより出力される前記第
２の変換係数群について、同じ周波数成分を表す変換係
数をブロック内でまとめ直して８つの新しいグループを
得、新しいグループの各々に属する変換係数に８次アダ
マール変換を施して第３の変換係数群を得る第２のアダ
マール変換ステップと、 この第２のアダマール変換ステップで得られた前記第３
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり１ビットに、下位２ビット目は各グループ
あたり４ビットに、下位３ビット目は各グループあたり
７ビットに削減して、以上ブロックあたり合計９６ビッ
トを第２の補完情報として出力するとともに、下位３ビ
ットを削除した第４の変換係数群を出力する第２のビッ
ト削除ステップと、 この第２のビット削除ステップにより出力される前記第
４の変換係数群と前記第１の補完情報および前記第２の
補完情報とを記録あるいは伝送する記録／伝送ステップ
と、 記録あるいは伝送された前記第４の変換係数群と前記第
１の補完情報および前記第２の補完情報とを再生あるい
は受信する再生／受信ステップと、 この再生／受信ステップで得られた前記第２の補完情報
に従って前記第４の変換係数群をグループ分けした後に
グループ毎に、変換係数の最下位ビットを表すグループ
あたり１ビットの情報から全変換係数の最下位ビットを
補完し、変換係数の下位２ビット目を表すグループあた
り４ビットの情報から全変換係数の下位２ビット目を補
完し、変換係数の下位３ビット目を表すグループあたり
７ビットの情報から全変換係数の下位３ビット目を補完
して前記第３の変換係数群を復元する第１のビット補完
ステップと、 この第１のビット補完ステップで復元された前記第３の
変換係数群にグループ毎に８次アダマール逆変換を施し
て前記第２の変換係数群を得る第１のアダマール逆変換
ステップと、 この第１のアダマール逆変換ステップで得られた前記第
２の変換係数群について、グループ内の位置が同じ変換
係数をブロック内でまとめ直して、８つの新しいグルー
プを得、これにより得られる各グループの変換係数につ
いて、前記再生／受信ステップで得られた前記第１の補
完情報に従って、変換係数の最下位ビットを表すグルー
プあたり１ビットの情報から全変換係数の最下位ビット
を補完し、変換係数の下位２ビット目を表すグループあ
たり４ビットの情報から全変換係数の下位２ビット目を
補完し、変換係数の下位３ビット目を表すグループあた
り７ビットの情報から全変換係数の下位３ビット目を補
完して前記第１の変換係数群を復元する第２のビット補
完ステップと、 この第２のビット補完ステップで復元された前記第１の
変換係数群にグループ毎に８次アダマール逆変換を施し
て画素値を得る第２のアダマール逆変換ステップと、 この第２のアダマール逆変換ステップで得られた画素値
を８画素８ラインに並べて画像信号として出力する画像
信号出力ステップとを含むことを特徴とする画像信号の
２次元アダマール変換符号化・復号化方法。 - 【請求項５】 入力画像信号を８画素８ライン毎にブロ
ックにするブロック化手段と、 このブロック化手段によりブロックにされた画素値をさ
らに行または列のいずれかの方向に８つのグループに分
け、各グループの画素値に８次アダマール変換を施して
第１の変換係数群を得る第１のアダマール変換手段と、 この第１のアダマール変換手段により得られた前記第１
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり１ビットに、下位２ビット目は各グループ
あたり４ビットに、下位３ビット目は各グループあたり
７ビットに削減して、以上ブロックあたり合計９６ビッ
トを第１の補完情報として出力するとともに、下位３ビ
ットを削除した第２の変換係数群を出力する第１のビッ
ト削除手段と、 この第１のビット削除手段により出力される前記第２の
変換係数群について、同じ周波数成分を表す変換係数を
ブロック内でまとめ直して８つのグループに再編成し、
再編成した各グループの変換係数に８次アダマール変換
を施して第３の変換係数群を得る第２のアダマール変換
手段と、 この第２のアダマール変換手段により得られた前記第３
の変換係数群について、変換係数の最下位ビットは各グ
ループあたり１ビットに、下位２ビット目は各グループ
あたり４ビットに、下位３ビット目は各グループあたり
７ビットに削減して、以上ブロックあたり合計９６ビッ
トを第２の補完情報として出力するとともに、下位３ビ
ットを削除した第４の変換係数群を出力する第２のビッ
ト削除手段と、 この第２のビット削除手段により出力される前記第４の
変換係数群と前記第１の補完情報および前記第２の補完
情報とを記録あるいは伝送する記録／伝送手段とを有す
ることを特徴とする画像信号の２次元アダマール変換符
号化装置。 - 【請求項６】 記録あるいは伝送された第１の変換係数
群および２組の補完情報を再生あるいは受信する再生／
受信手段と、 前記２組の補完情報のうちの１組に従って、前記第１の
変換係数群を変換係数８個を１つのグループとして８つ
のグループに分けた後にグループ毎に、変換係数の最下
位ビットを表すグループあたり１ビットの情報から全変
換係数の最下位ビットを補完し、変換係数の下位２ビッ
ト目を表すグループあたり４ビットの情報から全変換係
数の下位２ビット目を補完し、変換係数の下位３ビット
目を表すグループあたり７ビットの情報から全変換係数
の下位３ビット目を補完する第１のビット補完手段と、 この第１のビット補完手段により下位３ビットを補完さ
れた第２の変換係数群にビット補完時のグループ毎に８
次アダマール逆変換を施して第３の変換係数群を得る第
１のアダマール逆変換手段と、 前記２組の補完情報の残りの１組に従って、前記第１の
アダマール逆変換手段により得られた前記第３の変換係
数群を８つのグループに分けた後にグループ毎に、変換
係数の最下位ビットを表すグループあたり１ビットの情
報から全変換係数の最下位ビットを補完し、変換係数の
下位２ビット目を表すグループあたり４ビットの情報か
ら全変換係数の下位２ビット目を補完し、変換係数の下
位３ビット目を表すグループあたり７ビットの情報から
全変換係数の下位３ビット目を補完する第２のビット補
完手段と、 この第２のビット補完手段により下位３ビットが補完さ
れた第４の変換係数群に第２のビット補完時のグループ
毎に８次アダマール逆変換を施して画素値を得る第２の
アダマール逆変換手段と、 この第２のアダマール逆変換手段により得られた画素値
を８画素８ラインに並べて画像信号として出力する画像
信号出力手段とを有することを特徴とする画像信号の２
次元アダマール変換復号化装置。 - 【請求項７】 入力画像信号を８画素８ライン毎にブロ
ックにするブロック化ステップと、 このブロック化ステップでブロックにされた各ブロック
の画素値に縦横分離型２次元８×８次のアダマール変換
を施して第１の変換係数群を得る２次元アダマール変換
ステップと、 この２次元アダマール変換ステップで得られた前記第１
の変換係数群について、変換係数の最下位ビットはブロ
ックあたり１ビットに、下位２ビット目はブロックあた
り７ビットに、下位３ビット目はブロックあたり２２ビ
ットに、下位４ビット目はブロックあたり４２ビット
に、下位５ビット目はブロックあたり５７ビットに、下
位６ビット目はブロックあたり６３ビットに削減して、
以上ブロックあたり合計１９２ビットを補完情報として
出力するとともに、下位６ビットを削除した第２の変換
係数群を出力する２次元ビット削除ステップと、 この２次元ビット削除ステップで下位６ビットが削除さ
れた前記第２の変換係数群および前記補完情報を記録あ
るいは伝送する記録／伝送ステップと、 記録あるいは伝送された前記第２の変換係数群および前
記補完情報を再生あるいは受信する再生／受信ステップ
と、 この再生／受信ステップで再生あるいは受信された前記
第２の変換係数群について、前記補完情報より変換係数
の最下位ビットを表すブロックあたり１ビットの情報か
ら全変換係数の最下位ビットを補完し、変換係数の下位
２ビット目を表すブロックあたり７ビットの情報から全
変換係数の下位２ビット目を補完し、変換係数の下位３
ビット目を表すブロックあたり２２ビットの情報から全
変換係数の下位３ビット目を補完し、変換係数の下位４
ビット目を表すブロックあたり４２ビットの情報と前記
補完された下位３ビット目とを用いて全変換係数の下位
４ビット目を補完し、変換係数の下位５ビット目を表す
ブロックあたり５７ビットの情報と前記補完された下位
３ビット目および下位４ビット目とを用いて全変換係数
の下位５ビット目を補完し、変換係数の下位６ビット目
を表すブロックあたり６３ビットの情報と前記補完され
た下位３ビット目，下位４ビット目および下位５ビット
目とを用いて全変換係数の下位６ビット目を補完して前
記第１の変換係数群を復元する２次元ビット補完ステッ
プと、 この２次元ビット補完ステップで復元された前記第１の
変換係数群に縦横分離型２次元８×８次のアダマール逆
変換を施して画素値を得る２次元アダマール逆変換ステ
ップと、 この２次元アダマール逆変換ステップで得られた画素値
を８画素８ラインに並べて画像信号として出力する画像
信号出力ステップとを含むことを特徴とする画像信号の
２次元アダマール変換符号化・復号化方法。 - 【請求項８】 入力画像信号を８画素８ライン毎にブロ
ックにするブロック化手段と、 このブロック化手段によりブロックにされた各ブロック
の画素値に縦横分離型２次元８×８次のアダマール変換
を施して第１の変換係数群を得る２次元アダマール変換
手段と、 この２次元アダマール変換手段により得られた前記第１
の変換係数群について、変換係数の最下位ビットから１
ビット、下位２ビット目から７ビット、下位３ビット目
から２２ビット、下位４ビット目から４２ビット、下位
５ビット目から５７ビット、下位６ビット目から６３ビ
ットをブロック内の予め定めた位置から抽出して補完情
報として出力するとともに、下位６ビットを削除した第
２の変換係数群を出力する２次元ビット削除手段と、 この２次元ビット削除手段により出力される下位６ビッ
トを削除した前記第２の変換係数群および前記補完情報
を記録あるいは伝送する記録／伝送手段とを有すること
を特徴とする画像信号の２次元アダマール変換符号化装
置。 - 【請求項９】 記録あるいは伝送された第１の変換係数
群および補完情報を再生あるいは受信する再生／受信手
段と、 この再生／受信手段により再生あるいは受信された前記
第１の変換係数群について、前記補完情報のうちの変換
係数の最下位ビットを表すブロックあたり１ビットの情
報から全変換係数の最下位ビットを補完し、前記補完情
報のうちの変換係数の下位２ビット目を表すブロックあ
たり７ビットの情報から全変換係数の下位２ビット目を
補完し、前記補完情報のうちの変換係数の下位３ビット
目を表すブロックあたり２２ビットの情報から全変換係
数の下位３ビット目を補完し、前記補完情報のうちの変
換係数の下位４ビット目を表すブロックあたり４２ビッ
トの情報と前記補完された下位３ビット目とを用いて全
変換係数の下位４ビット目を補完し、前記補完情報のう
ちの変換係数の下位５ビット目を表すブロックあたり５
７ビットの情報と前記補完された下位３ビット目および
下位４ビット目とを用いて全変換係数の下位５ビット目
を補完し、前記補完情報のうちの変換係数の下位６ビッ
ト目を表すブロックあたり６３ビットの情報と前記補完
された下位３ビット目，下位４ビット目および下位５ビ
ット目とを用いて全変換係数の下位６ビット目を補完す
る２次元ビット補完手段と、 前記２次元ビット補完手段により下位６ビットが補完さ
れた第２の変換係数群に縦横分離型２次元８×８次のア
ダマール逆変換を施して画素値を得る２次元アダマール
逆変換手段と、 この２次元アダマール逆変換手段により得られる画素値
を８画素８ラインに並べて画像信号として出力する画像
信号出力手段とを有することを特徴とする画像信号の２
次元アダマール変換復号化装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313595A JP3033671B2 (ja) | 1995-01-30 | 1995-01-30 | 画像信号のアダマール変換符号化・復号化方法およびその装置 |
| DE1996621855 DE69621855T2 (de) | 1995-01-30 | 1996-01-26 | Verfahren und Vorrichtung zur Hadamard-Transformationskodierung/-dekodierung von Bildsignalen |
| CA 2168174 CA2168174C (en) | 1995-01-30 | 1996-01-26 | Hadamard transform coding/decoding method and apparatus for image signals |
| EP19960101119 EP0724364B1 (en) | 1995-01-30 | 1996-01-26 | Hadamard transform coding/decoding method and apparatus for image signals |
| US08/593,527 US5805293A (en) | 1995-01-30 | 1996-01-30 | Hadamard transform coding/decoding method and apparatus for image signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313595A JP3033671B2 (ja) | 1995-01-30 | 1995-01-30 | 画像信号のアダマール変換符号化・復号化方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08205160A true JPH08205160A (ja) | 1996-08-09 |
| JP3033671B2 JP3033671B2 (ja) | 2000-04-17 |
Family
ID=12378163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313595A Expired - Fee Related JP3033671B2 (ja) | 1995-01-30 | 1995-01-30 | 画像信号のアダマール変換符号化・復号化方法およびその装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5805293A (ja) |
| EP (1) | EP0724364B1 (ja) |
| JP (1) | JP3033671B2 (ja) |
| CA (1) | CA2168174C (ja) |
| DE (1) | DE69621855T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009211A (en) * | 1996-12-13 | 1999-12-28 | Nec Corporation | Hadamard transform coefficient predictor |
| US6445414B1 (en) | 1996-12-18 | 2002-09-03 | Nec Corporation | Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof |
| US7188132B2 (en) | 2001-12-25 | 2007-03-06 | Canon Kabushiki Kaisha | Hadamard transformation method and apparatus |
| JP2010503254A (ja) * | 2006-08-30 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ信号を符号化する装置及び方法、並びにデータ信号を復号化する装置及び方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157740A (en) * | 1997-11-17 | 2000-12-05 | International Business Machines Corporation | Compression/decompression engine for enhanced memory storage in MPEG decoder |
| AUPP248498A0 (en) * | 1998-03-20 | 1998-04-23 | Canon Kabushiki Kaisha | A method and apparatus for encoding and decoding an image |
| US6393154B1 (en) | 1999-11-18 | 2002-05-21 | Quikcat.Com, Inc. | Method and apparatus for digital image compression using a dynamical system |
| EP1655970A2 (en) * | 2000-09-19 | 2006-05-10 | Matsushita Electric Industrial Co., Ltd. | Image signal transmitter |
| US6898311B2 (en) * | 2001-10-26 | 2005-05-24 | Jeffrey A. Whitehead | Digital image transmission with compression and decompression |
| KR100703774B1 (ko) * | 2005-04-13 | 2007-04-06 | 삼성전자주식회사 | 인트라 코딩을 선택적으로 적용하여 인트라 ｂｌ 예측모드의 비디오 신호를 인코딩 및 디코딩하는 방법 및 장치 |
| WO2006109985A1 (en) * | 2005-04-13 | 2006-10-19 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding and decoding video signals in intra-base-layer prediction mode by selectively applying intra-coding |
| TWI360341B (en) * | 2007-11-26 | 2012-03-11 | Univ Nat Kaohsiung Applied Sci | Data encryption method using discrete fractional h |
| AU2011203169C1 (en) | 2011-06-29 | 2014-07-17 | Canon Kabushiki Kaisha | Compression of high bit-depth images |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138816A1 (de) * | 1981-09-30 | 1983-04-14 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zum speichern oder uebertragen und zum rueckgewinnen von bildsignalen |
| JPH0262993A (ja) * | 1988-08-29 | 1990-03-02 | Mc Sci:Kk | 位置検出型放射線検出装置及びその調整方法 |
| JP2973675B2 (ja) * | 1991-07-22 | 1999-11-08 | 日本電気株式会社 | 可変レート伝送に適した符号化復号方式及び装置 |
-
1995
- 1995-01-30 JP JP3313595A patent/JP3033671B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-26 EP EP19960101119 patent/EP0724364B1/en not_active Expired - Lifetime
- 1996-01-26 CA CA 2168174 patent/CA2168174C/en not_active Expired - Fee Related
- 1996-01-26 DE DE1996621855 patent/DE69621855T2/de not_active Expired - Fee Related
- 1996-01-30 US US08/593,527 patent/US5805293A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6009211A (en) * | 1996-12-13 | 1999-12-28 | Nec Corporation | Hadamard transform coefficient predictor |
| US6445414B1 (en) | 1996-12-18 | 2002-09-03 | Nec Corporation | Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof |
| US7188132B2 (en) | 2001-12-25 | 2007-03-06 | Canon Kabushiki Kaisha | Hadamard transformation method and apparatus |
| JP2010503254A (ja) * | 2006-08-30 | 2010-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ信号を符号化する装置及び方法、並びにデータ信号を復号化する装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0724364B1 (en) | 2002-06-19 |
| CA2168174A1 (en) | 1996-07-31 |
| US5805293A (en) | 1998-09-08 |
| EP0724364A3 (en) | 1998-04-01 |
| DE69621855T2 (de) | 2003-01-16 |
| DE69621855D1 (de) | 2002-07-25 |
| CA2168174C (en) | 2000-04-11 |
| EP0724364A2 (en) | 1996-07-31 |
| JP3033671B2 (ja) | 2000-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3978478B2 (ja) | 推定画素値により固定速度のブロック単位の画像圧縮を行うための装置及び方法 | |
| US5177796A (en) | Image data processing of correlated images | |
| JPH03192876A (ja) | 画像符号化装置 | |
| JPH0824341B2 (ja) | 画像データ符号化方法 | |
| JPH08205160A (ja) | 画像信号のアダマール変換符号化・復号化方法およびその装置 | |
| KR100944928B1 (ko) | 버터플라이 프로세서를 이용하여 이산 코사인 변환을인코딩하고 계산하는 장치 및 방법 | |
| US6870885B2 (en) | Apparatus and method for decoding and computing a discrete cosine transform using a butterfly processor | |
| AU2002259268A1 (en) | Apparatus and method for encoding and computing a discrete cosine transform using a butterfly processor | |
| US6396955B1 (en) | Image compression and expansion device | |
| US6912070B1 (en) | Sub-optimal variable length coding | |
| JP2002044662A (ja) | データ符号化装置及び符号化方法並びにデータ復号化装置及び復号化方法 | |
| JP3392949B2 (ja) | 画像圧縮装置および画像伸張装置 | |
| JP2527352B2 (ja) | ベクトル量子化による画像デ―タの圧縮装置 | |
| JP2614325B2 (ja) | 画像データ符号化方式及び符号データ読出し処理方式 | |
| JP3065393B2 (ja) | 画像データ復元方法および画像データ復元装置 | |
| JPH04271664A (ja) | 画像データ圧縮装置および画像データ復元装置 | |
| Dennis | Optimal block encoding and optimal entropy for lossless image compression | |
| JPH04255169A (ja) | 階層復元方式 | |
| JPH05207288A (ja) | 画像符号化装置及び画像復号化装置 | |
| JPH02214261A (ja) | 符号データ格納・読出方式 | |
| JPH0779427B2 (ja) | 多値画像の高能率圧縮符号化装置 | |
| JPH03243066A (ja) | 画像符号化方式 | |
| JPH0583562A (ja) | 画像データ符号化装置 | |
| JPH01213068A (ja) | 画像符号化伝送方式 | |
| JPH04260290A (ja) | 画像データ圧縮方法および画像データ圧縮装置ならびに画像データ復元装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |