JPH0820490B2 - Automatic test control method - Google Patents

Automatic test control method

Info

Publication number
JPH0820490B2
JPH0820490B2 JP60062452A JP6245285A JPH0820490B2 JP H0820490 B2 JPH0820490 B2 JP H0820490B2 JP 60062452 A JP60062452 A JP 60062452A JP 6245285 A JP6245285 A JP 6245285A JP H0820490 B2 JPH0820490 B2 JP H0820490B2
Authority
JP
Japan
Prior art keywords
test
interface
printed board
program
unidirectional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60062452A
Other languages
Japanese (ja)
Other versions
JPS61219877A (en
Inventor
芳男 徳竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60062452A priority Critical patent/JPH0820490B2/en
Publication of JPS61219877A publication Critical patent/JPS61219877A/en
Publication of JPH0820490B2 publication Critical patent/JPH0820490B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 [概 要] 双方向および単方向の両インタフェースを有し、プロ
グラム制御方式によるインタフェース変換機能を備えた
プリント板の試験方式であって、被試験プリント板と
は、単方向インタフェースの送受関係を置き換えたプリ
ント板を準備し、これに試験用プログラムを載せて、被
試験プリント板と対向させて接続して診断・試験を行
う。これによって、プリント板のインタフェース機能と
プログラム制御機能を利用して、小型で安価な試験装置
を提供できる。
DETAILED DESCRIPTION OF THE INVENTION [Outline] A test method of a printed board having both bidirectional and unidirectional interfaces and having an interface conversion function by a program control method. Prepare a printed circuit board with the transmission / reception relationship of the directional interface replaced, place a test program on it, and connect it so that it faces the printed circuit board under test for diagnosis and testing. This makes it possible to provide a small and inexpensive test apparatus by utilizing the interface function and program control function of the printed board.

[産業上の利用分野] 本発明は、マイクロプログラム制御機能を有するプリ
ント板の試験方式に関する。
[Field of Industrial Application] The present invention relates to a test method for a printed board having a micro program control function.

現在、マイクロプログラム制御方式によって、2つの
インタフェース間のデータ転送方式をコンバートする機
能を有するプリント板が実現され、小型電算機等におけ
る入出力装置接続用として多く使用されている。
At present, a printed board having a function of converting a data transfer method between two interfaces is realized by the micro program control method, and is widely used for connecting an input / output device in a small computer or the like.

本発明は、このようなプリント板を自動試験するため
の試験方式に関するものである。
The present invention relates to a test system for automatically testing such a printed board.

[従来の技術] 従来、上記のようなプリント板を試験するためには、
次の2つの方法の何れかによるのが一般であった。
[Prior Art] Conventionally, in order to test a printed board as described above,
It was common to use either of the following two methods.

第3図および第4図は従来技術を説明する図である。
第3図(a)に示すように被試験プリント板(UUT)
は、双方向インタフェースAおよび単方向インタフェー
スBを有し、プログラム制御によって両インタフェース
間を通ずるデータ転送のインタフェース変換を行う機能
を有するものである。
FIG. 3 and FIG. 4 are diagrams for explaining the prior art.
Printed board under test (UUT) as shown in Fig. 3 (a)
Has a bidirectional interface A and a unidirectional interface B, and has a function of performing interface conversion of data transfer between both interfaces under program control.

(1)被試験プリント板(UUT)を実稼働状態において
試験する。即ち、双方向インタフェースAにCPU(中央
処理装置)を、単方向インタフェースBにDEV(入出力
装置)を接続し、第3図(a)に示すように1対1に、
又は第3図(b)に示すように『いもづる』式として試
験する。
(1) Test the printed circuit board (UUT) under actual operation. That is, the CPU (central processing unit) is connected to the bidirectional interface A, and the DEV (input / output device) is connected to the unidirectional interface B. As shown in FIG.
Alternatively, as shown in FIG. 3 (b), the test is carried out as an “imazuru” formula.

(2)専用プリント板試験機、または汎用プリント板試
験機を使用して試験する。即ち、第4図(a)に示すよ
うに、入力パターンを発生して被試験プリント板(UU
T)に入力し、出力パターンを記録してこれを期待値と
比較する、いわゆるファンクション・テスターにより、
或いは、第4図(b)に示すように、プローブによって
プリント板上に各機能部品のリードから信号を入力し、
リードからの出力を計測する、いわゆるインサーキット
・テスターを用いて試験する。
(2) Test using a dedicated printed board tester or a general-purpose printed board tester. That is, as shown in FIG. 4 (a), an input pattern is generated to generate a printed board under test (UU).
By inputting to T), recording the output pattern and comparing this with the expected value, by the so-called function tester,
Alternatively, as shown in FIG. 4 (b), a probe inputs a signal from the lead of each functional component onto the printed board,
Test using a so-called in-circuit tester, which measures the output from the lead.

[発明が解決しようとする問題点] 上記従来の試験方法(1)、(2)には、次に示すよ
うな問題点がある。
[Problems to be Solved by the Invention] The conventional test methods (1) and (2) have the following problems.

(1)の方法においては、第3図(a)に示す方法で
は、製品であるCPUを複数台設備する必要が生じ、且つ
大きな床面積を必要として、試験コストを上昇させる。
また、第3図(b)に示す方法では、ケーブル接続が繁
雑となり、人為的な誤りによる誤操作、誤試験を引き起
こすおそれがある。さらにインタフェースBからの出力
はプリント結果又は表示結果を介して、人間による良否
判定を要するものであり、且つ良否判定を完全に行うこ
とは不可能である。
In the method (1), in the method shown in FIG. 3 (a), it is necessary to install a plurality of product CPUs, and a large floor area is required, which increases the test cost.
Further, in the method shown in FIG. 3 (b), the cable connection becomes complicated, and there is a risk of causing an erroneous operation or an erroneous test due to human error. Further, the output from the interface B requires a pass / fail judgment by a person through a print result or a display result, and it is impossible to perform the pass / fail judgment completely.

(2)の方法では、高価なテスター設備を必要とし、
且つこの試験では、製造不良、部品の固定故障の検出は
可能であるが、実動作条件によるタイミング、機能不良
等の検出は不可能で、本試験工程の後CPUに接続して正
常性を確かめることが行われている。
The method (2) requires expensive tester equipment,
In addition, in this test, it is possible to detect manufacturing defects and fixed failures of parts, but it is not possible to detect timings, malfunctions, etc. due to actual operating conditions.After this test step, connect to the CPU to confirm normality. Is being done.

本発明は、このような問題点を解消した新規な自動試
験方式を提供しようとするものである。
The present invention is intended to provide a new automatic test system that solves such problems.

[問題点を解決するための手段] 第1図は、本発明の自動試験方式の原理ブロック図を
示す。
[Means for Solving Problems] FIG. 1 shows a principle block diagram of the automatic test system of the present invention.

第1図において、1は被試験プリント板であって、双
方向インタフェースA部と単方向インタフェースB部と
を有し、インタフェース変換プログラムおよびデータを
記憶するROMとマイクロプログラム制御を実行するマイ
クロプログラム制御回路(またはマイクロプロセッサと
周辺回路)とを備えてマイクロプログラム制御(若しく
はマイクロプロセッサ制御)によって、両インタフェー
ス間の変換を行う機能を備えている。
In FIG. 1, reference numeral 1 denotes a printed board to be tested, which has a bidirectional interface A section and a unidirectional interface B section, and stores a ROM for storing an interface conversion program and data and a microprogram control for executing microprogram control. It is provided with a circuit (or a microprocessor and peripheral circuits) and has a function of performing conversion between both interfaces under microprogram control (or microprocessor control).

2は試験用プリント板であって、ハードウェア的に
は、被試験プリント板1の単方向インタフェースB部の
送受信を、それぞれ逆に置き換えただけのものであり、
その内蔵ROMに、被試験プリント板1におけるインタフ
ェース変換プログラムの代りに、試験用プログラムを載
せる。試験用プログラムは試験用信号の発生および該試
験用信号に対する応答信号を期待値と比較し一致するか
否かのチェックを行うプログラムである。
The reference numeral 2 denotes a test printed board, and in terms of hardware, transmission and reception of the unidirectional interface B section of the printed board 1 under test are simply replaced in reverse.
A test program is placed on the built-in ROM instead of the interface conversion program in the printed board 1 under test. The test program is a program for generating a test signal and comparing a response signal to the test signal with an expected value to check whether they match.

被試験プリント板1と試験用プリント板2とを、1対
1に対向させ、それぞれ双方向インタフェースAおよび
単方向インタフェースBにより接続する。
The printed board 1 under test and the printed board 2 for test are opposed to each other in a one-to-one manner and are connected by a bidirectional interface A and a unidirectional interface B, respectively.

[作用] 試験用プリント板2は、その内蔵ROMに試験用プログ
ラムを搭載させたことによって、被試験プリント板1の
試験機としての機能を持つことになる。
[Operation] The test printed board 2 has a function as a tester for the printed board 1 under test by loading the test program in its built-in ROM.

即ち、インタフェースAを通じて、被試験プリント板
1にコマンドを入力し、その応答信号をインタフェース
Bを通じて取り込み、期待値と比較して検査する。期待
値は、正常なプリント板に試験用信号を入力したとき、
出力されるべき正常な応答信号の信号値のことである。
That is, a command is input to the printed board 1 to be tested through the interface A, a response signal thereof is taken in through the interface B, and is compared with an expected value for inspection. The expected value is when the test signal is input to a normal printed circuit board.
It is a signal value of a normal response signal to be output.

このように、従来方式がプリンタ又はディスプレイの
『たれ流し』であって、正常性のチェックプリンタの出
力した用紙のデータ或いはディスプレイデータの目視に
よるチェック等によっていたのに対して、本方式では、
実インタフェースを介して、実スピードによって、イン
タフェース出力を期待値チェックするため、診断内容の
深い試験が可能となる。
As described above, the conventional method is "dripping" of the printer or the display, and the normality is checked by visually checking the data of the paper output by the printer or the display data.
Since the expected value of the interface output is checked via the actual interface at the actual speed, it is possible to perform a deep diagnostic test.

また、被試験プリント板のハードウェア機能を殆どそ
のまま利用して試験器とすることができ、従来方式に比
べ、人手介入(ケーブル接続、CPU動作、目視検査)が
不要となるので、無人試験が可能となる。
In addition, the hardware function of the printed circuit board to be tested can be used almost as it is, and it can be used as a tester. Compared with the conventional method, no human intervention (cable connection, CPU operation, visual inspection) is required, so unattended test is possible. It will be possible.

[実施例] 以下第2図に示す実施例により、本発明の要旨を具体
的に説明する。
[Example] The gist of the present invention will be specifically described with reference to an example shown in FIG.

第2図において、1は比試験プリント板であり、双方
向インタフェースA部11と、単方向インタフェースB12
と、マイクロプログラムによるインタフェース変換を行
うインタフェース変換部13とから成る。
In FIG. 2, reference numeral 1 is a ratio test printed board, which is a bidirectional interface A section 11 and a unidirectional interface B12.
And an interface conversion unit 13 that performs interface conversion by a microprogram.

インタフェース変換は、破線で示した中央処理装置3
の双方向バスと、同じく破線で示した入出力装置4の単
方向インタフェースとの間の変換を行うもので、フォー
マット変換、コード変換およびタイミング変換を伴うも
のである。
Interface conversion is performed by the central processing unit 3 shown by a broken line.
Of the I / O device 4 and the unidirectional interface of the input / output device 4, which is also indicated by the broken line, and involves format conversion, code conversion, and timing conversion.

インタフェース変換部13には、インタフェース変換プ
ログラムと変換データを格納したROMと、これから必要
なプログラムとデータをロードされて、図示省略の周辺
回路と共にマイクロプログラム制御を行うSRAMとを持っ
ている。
The interface conversion unit 13 has a ROM that stores an interface conversion program and conversion data, and an SRAM that is loaded with necessary programs and data and that performs microprogram control together with peripheral circuits (not shown).

2は試験用プリント板であり、ハードウェア的には、
被試験プリント板1と異なるところは、単方向インタフ
ェースB部12とは送受関係を置き換えて単方向インタフ
ェースB部22としただけで、その他は同一の構成を有す
るものである。
2 is a test printed board, and in terms of hardware,
The difference from the printed circuit board 1 to be tested is that the unidirectional interface B section 12 is replaced with a unidirectional interface B section 22 to replace the transmission / reception relationship, and the other configurations are the same.

試験回路部23のROMには、被試験プリント板1のプロ
グラムとデータの代わりに、試験用プログラムおよびデ
ータを搭載し、SRAMに必要なプログラムおよびデータを
ロードして、試験機としての機能を備えることになる。
In the ROM of the test circuit section 23, a test program and data are mounted instead of the program and data of the printed board 1 under test, and the required program and data are loaded into the SRAM to provide a function as a tester. It will be.

本実施例では、試験の際の期待値の生成のために被試
験プリント板1のプログラムの一部と同一のもを使用し
ている。
In this embodiment, the same part as the program of the printed board 1 to be tested is used to generate the expected value at the time of the test.

被試験プリント板1と試験プリント板2とは、両イン
タフェースを通じて、対向して接続される。
The test printed board 1 and the test printed board 2 are connected to each other through both interfaces.

試験用プリント板2は、インタフェースAおよびBを
用いて、第2図中に破線で示したCPU(中央処理装置)
3のシミュレート機能、およびDEV(入出力装置)4の
シミュレート機能を実現したものである。
The test printed board 2 uses the interfaces A and B, and the CPU (central processing unit) shown by the broken line in FIG.
The simulation function 3 and the DEV (input / output device) 4 simulation function are realized.

[発明の効果] 以上説明のように本発明によれば、被試験用プリント
板のハードウェア機能をそのまま利用でき、小型で安価
であり、且つプログラム修正によりインタフェースの変
更等に容易に対応できる融通性の高い自動試験装置を提
供できるものであり、その実用上の効果は大である。
[Effects of the Invention] As described above, according to the present invention, the hardware function of the printed circuit board under test can be used as it is, it is small and inexpensive, and it is easy to deal with the interface change etc. by the program modification. It is possible to provide an automatic test apparatus having high property, and its practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の実施例のブロック図、 第3図、第4図は従来の試験方式の概念図である。 図面において、 1は被試験プリント板、2は試験用プリント板、 3は中央処理装置、4は入出力装置、 をそれぞれ示す。 FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an embodiment of the present invention, and FIGS. 3 and 4 are conceptual diagrams of a conventional test method. In the drawings, 1 is a printed board to be tested, 2 is a printed board for test, 3 is a central processing unit, and 4 is an input / output device.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】双方向インタフェースと、単方向インタフ
ェースと、インタフェース変換プログラムを記憶する記
憶手段と、前記記憶手段に記憶されたプログラムをロー
ドしてマイクロプログラム制御を行うマイクロプログラ
ム制御回路とを備え、マイクロプログラム制御によって
前記双方向インタフェースより入力された信号をインタ
フェース変換して前記単方向インタフェースより出力す
る被試験プリント板と、 前記双方向インタフェースとは同一構成の双方向インタ
フェースと、前記単方向インタフェースの送受信関係を
逆に置き換えた単方向インタフェースと、試験用信号発
生および該試験用信号に対する応答信号を期待値と比較
し一致するか否かのチェックを行う試験用プログラムを
記憶する記憶手段と、前記マイクロプログラム制御回路
とは同一構成のマイクロプログラム制御回路とを備えた
試験用プリント板とを、 それぞれの前記双方向インタフェースおよび単方向イン
タフェースを通じて1対1に対向させて接続し、 前記試験用プリント板の記憶手段に記憶された試験用プ
ログラムを該試験用プリント板のマイクロプログラム制
御回路にロードし、起動させて試験用信号を前記被試験
プリント板の前記双方向インタフェースを通じて送り、
該被試験プリント板からの応答信号を前記試験プリント
板の前記単方向インタフェースを通じて受け取り、該試
験用プログラムにより試験用信号をインタフェース変換
させた期待値と比較して一致するか否かをチェックする
ことにより前記被試験プリント板の試験を行うよう構成
したことを特徴とする自動試験制御方法。
1. A bidirectional interface, a unidirectional interface, storage means for storing an interface conversion program, and a microprogram control circuit for loading a program stored in the storage means to perform microprogram control. A printed board to be interface-converted from a signal input from the bidirectional interface by microprogram control and output from the unidirectional interface; a bidirectional interface having the same configuration as the bidirectional interface; and a unidirectional interface. A unidirectional interface in which the transmission / reception relationship is reversed, storage means for storing a test program for generating a test signal and comparing a response signal to the test signal with an expected value to check whether they match or not; Micro program system The control circuit is connected to a test printed circuit board having a microprogram control circuit of the same configuration so as to face each other through the bidirectional interface and the unidirectional interface in a one-to-one relationship, and the memory of the test printed circuit board is stored. The test program stored in the means is loaded into the microprogram control circuit of the test printed board and activated to send a test signal through the bidirectional interface of the printed board under test.
Receiving a response signal from the printed board under test through the unidirectional interface of the test printed board, comparing the test signal with an expected value obtained by interface conversion by the test program, and checking whether or not they match. The automatic test control method is characterized in that the printed circuit board under test is tested by
JP60062452A 1985-03-27 1985-03-27 Automatic test control method Expired - Fee Related JPH0820490B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60062452A JPH0820490B2 (en) 1985-03-27 1985-03-27 Automatic test control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60062452A JPH0820490B2 (en) 1985-03-27 1985-03-27 Automatic test control method

Publications (2)

Publication Number Publication Date
JPS61219877A JPS61219877A (en) 1986-09-30
JPH0820490B2 true JPH0820490B2 (en) 1996-03-04

Family

ID=13200609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60062452A Expired - Fee Related JPH0820490B2 (en) 1985-03-27 1985-03-27 Automatic test control method

Country Status (1)

Country Link
JP (1) JPH0820490B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069036A (en) * 2007-09-14 2009-04-02 Fuji Electric Systems Co Ltd Printed circuit board failure analysis system

Also Published As

Publication number Publication date
JPS61219877A (en) 1986-09-30

Similar Documents

Publication Publication Date Title
JPH07181231A (en) Circuit board test system and method thereof
JPH07168767A (en) Apparatus and method for built-in self-checking of smart memory
JP3200565B2 (en) Microprocessor and inspection method thereof
US4703482A (en) Universal apparatus for detecting faults in microprocessor systems
JPH03172779A (en) Method and apparatus for specifying degenerate failure of oscillator
JPH0820490B2 (en) Automatic test control method
JPS63502061A (en) Automatic inspection method for control equipment
RU2612072C1 (en) Portable diagnostic complex
JP2009069036A (en) Printed circuit board failure analysis system
JP3066072U (en) Semiconductor test equipment
RU2612069C1 (en) Portable diagnostic complex
JPH0224583A (en) Measuring apparatus of semiconductor
JP4344147B2 (en) Computer extended function testing device
KR100279584B1 (en) Self-diagnosis device of main memory
JPH08278924A (en) Adapter diagnostic system
KR100483493B1 (en) Main test device of wafer burnin system
JPS6123250A (en) Test system
JP2599795B2 (en) Test method for circuits with microprocessor
JPH1183946A (en) Testing apparatus for measured substrate
JP2008282061A (en) Board diagnostic method
JPS6078362A (en) Function check system of automatic testing device
JP3316228B2 (en) Inspection device for parallel data
JPS60118959A (en) Fault analysis system in input/output device
JPH04190177A (en) Inspecting method of circuit board
JPS58106478A (en) Testing system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees