JPH08203943A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08203943A
JPH08203943A JP688095A JP688095A JPH08203943A JP H08203943 A JPH08203943 A JP H08203943A JP 688095 A JP688095 A JP 688095A JP 688095 A JP688095 A JP 688095A JP H08203943 A JPH08203943 A JP H08203943A
Authority
JP
Japan
Prior art keywords
resin
fixing plate
semiconductor device
semiconductor element
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP688095A
Other languages
English (en)
Inventor
Hideyuki Takahashi
秀幸 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP688095A priority Critical patent/JPH08203943A/ja
Publication of JPH08203943A publication Critical patent/JPH08203943A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 パッケージ外観を損なうことなく、また多ピ
ン化を妨げることなく、樹脂封止時の半導体素子の上下
動を確実に抑える。 【構成】 リードフレームのダイパッド2上に搭載され
た半導体素子1と、半導体素子1にワイヤを介して接続
されたインナーリード3と、これらを封止するモールド
樹脂11とを備えた半導体装置である。ダイパッド2の
素子搭載面と反対側の面には定着用プレート5が貼着さ
れており、その貼着面と反対側のプレート面はモールド
樹脂11の表面とほぼ面一に配置されている。これによ
り、半導体素子1を樹脂封止する際には、金型キャビテ
ィ面に定着用プレート5を吸着させることで、樹脂注入
時の半導体素子1の上下動を抑制することが可能とな
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子をモールド
樹脂にて封止してなる樹脂封止型の半導体装置とその製
造方法に関するものである。
【0002】
【従来の技術】従来、この種の半導体装置を製造する場
合は、例えば図6に示すように、リードフレームのダイ
パッド51上に半導体素子52を搭載したのち、図示せ
ぬワイヤにて半導体素子52とインナーリード53とを
接続し、これを樹脂封止用金型54のキャビティ55内
に収容して樹脂56を注入していた。ところが、こうし
た従来方法では、キャビティ55内における樹脂流入圧
の微妙なバランスによって、ダイパッド51とともに半
導体素子52が上方又は下方に変動しやすいという欠点
があった。このため、特にTSOP(Thin-Small-Outlin
e-Package)やTQFP(Thin-Quad-Flat-Package)などの
薄型パッケージを製造するにあたっては、成形後のパッ
ケージ表面にワイヤが露出したり、ダイパッド51が露
出するなどの不具合が起こりやすいものとなっていた。
【0003】そこで、こうした不具合を解消するため従
来では、樹脂封止用金型54の上下キャビティ面55a
にそれぞれ支柱(不図示)を突設し、これらの支柱の先
端部でダイパッド51を挟持したり、リードフレームに
吊りリードとは別個に補強用のリード(不図示)を設け
たりして、半導体素子52の上下動を抑えるようにした
ものも提案されている。
【0004】
【発明が解決しようとする課題】しかしながら、前者の
方法では、ダイパッド51面に傷をつけたり、モールド
樹脂56の内部に支柱による孔明き部分が残るうえ、離
型時に樹脂表面を支柱が摺動することになるため、樹脂
カスが多量に発生したり、離型性が著しく低下するなど
の問題があった。一方、後者の方法では、リードフレー
ム形状が複雑になるうえ、補強用のリードによって多ピ
ン化が阻害されてしまう。また、十分な補強力を得るた
めには補強用リードの幅を広く設計しなければならず、
これによってリードフレームのパターン設計に大きな制
約が生じてしまう。本発明は、上記問題を解決するため
になされたもので、その目的は、パッケージ外観を損な
うことなく、また多ピン化を妨げることなく、樹脂封止
時の半導体素子の上下動を確実に抑えることにある。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、リードフレームのダイパ
ッド上に搭載された半導体素子と、この半導体素子にワ
イヤを介して接続されたインナーリードと、これらを封
止するモールド樹脂とを備えた半導体装置である。この
半導体装置では、ダイパッドの素子搭載面と反対側の面
に定着用プレートが貼着され、且つダイパッドとの貼着
面と反対側の定着用プレート面がモールド樹脂の表面と
ほぼ面一に配置された構成となっている。
【0006】
【作用】本発明の半導体装置を製造するにあたっては、
ダイパッドに貼着された定着用プレートを樹脂封止用金
型のキャビティ面にて吸着保持することにより、金型の
キャビティ内における半導体素子の位置を定着用プレー
トと一体に固定することができるため、樹脂流入圧によ
る半導体素子の上下動を確実に抑制することが可能とな
る。
【0007】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明に係わる半導体装
置の製造方法の第1実施例を示す図である。先ず、樹脂
封止前の段階では、図1(a)に示すように、ウエハか
ら個片に分割された半導体素子(チップ)1を、プレス
加工又はエッチング加工によって成形されたリードフレ
ームのダイパッド2上に銀ペースト等の接合材料を介し
てダイボンディングする。
【0008】次に、半導体素子1の電極部とインナーリ
ード3とを図示せぬワイヤ(金線等)にて接続(ワイヤ
ボンディング)したのち、ダイパッド2の素子搭載面
(図例では上面)と反対側の面(図例では下面)に例え
ばポリイミド系やポリエステル系の接着剤4を介して定
着用プレート5を貼着する。この定着用プレート4は、
樹脂封止時に半導体素子1の上下動を規制するためのも
ので、その厚み寸法は素子搭載済みのリードフレームを
後述する樹脂封止用金型にセットした際に、丁度、下金
型のキャビティ面にほぼ接触するように設定されてい
る。
【0009】なお、定着用プレート5については、ワイ
ヤボンディング後に貼着する以外にも、半導体素子1を
ダイパッド2上に搭載する前のリードフレーム単体で貼
着したり、素子搭載後のワイヤボンディング前に貼着す
るようにしてもよい。
【0010】続いて、素子搭載済みのリードフレームを
樹脂封止用金型にセットする。この状態では、図1
(b)に示すように、樹脂封止用金型の上金型6と下金
型7とでリードフレームが挟持されるとともに、金型の
キャビティ8内に半導体素子1、ダイパッド2及び定着
用プレート5が収容される。このとき、定着用プレート
5の下面、つまりダイパッド2との貼着面と反対側の面
は、先にも述べたように下金型7のキャビティ面8aに
ほぼ接触した状態となる。これに対して、樹脂封止用金
型には、キャビティ8に連通したかたちで吸引孔9が下
金型7に穿設されている。この吸引孔9の一端側は、図
示のごとく定着用プレート5との接触領域内において下
金型7のキャビティ面8aに開口し、同他端側は図示せ
ぬ配管系を介して真空ポンプに接続されている。
【0011】したがって、この状態から図示せぬ真空ポ
ンプを作動させ、吸引孔9を介して定着用プレート5を
真空引きすると、その吸引作用により定着用プレート5
がキャビティ面8aに吸着保持される。この状態では、
真空引きによる吸着力によって定着用プレート5ととも
に半導体素子1とダイパッド2とが下金型7に固定され
るため、この状態のまま金型のゲート10からキャビテ
ィ8内に樹脂11を注入すれば、たとえ半導体素子1の
上下領域で樹脂流入圧に格差が生じたとしても、キャビ
ティ8内での半導体素子1の上下動が確実に抑制され
る。その結果、常に規定の位置にて半導体素子1を樹脂
封止することが可能となる。また、キャビティ8内を真
空引きすることにより、樹脂11中のエアーが抜かれて
ボイドが低減するといった効果も得られる他、定着用プ
レート5の下側に樹脂11が廻りにくくなるため、プレ
ート面でのバリ取り作業が不要となる。
【0012】図2は上記第1実施例の製造方法によって
得られた半導体装置の構造を示している。図2に示す半
導体装置の場合は、ダイパッド2の素子搭載面と反対側
の面に定着用プレート5が貼着されており、その貼着面
と反対側のプレート面はモールド樹脂11の表面とほぼ
面一に配置されている。つまり、定着用プレート5面が
外部に露出してパッケージ表面の一部を形成している。
【0013】この半導体装置にあっては、上述のごとく
樹脂封止時の半導体素子1の上下動を抑制できる以外に
も、定着用プレート5が外部に露出していることから以
下のようなメリットも得られる。すなわち、ダイパッド
2に貼着される定着用プレート5を、例えば銅やセラミ
ックス等の高熱伝導性材料で構成することにより、半導
体素子1による発熱がダイパッド2から定着用プレート
5を通して大気中に放散するようになるため、パッケー
ジ内での熱抵抗を大幅に低減することが可能となる。
【0014】またこれ以外にも、熱抵抗のレベルに応じ
て、例えばモールド樹脂11と同質の材料(例えば、エ
ポキシ系樹脂など)で定着用プレート5を構成すること
により、パッケージ内での熱ストレスによる応力を緩和
できるため、耐パッケージクラック性を向上させること
ができる。
【0015】さらに、図1及び図2では、ダイパッド2
面にのみ定着用プレート5を貼着するようにしたが、例
えば図3に示すように、ダイパッド2よりも平面が大き
い定着用プレート5を採用して、ダイパッド2面とイン
ナーリード3面の双方に定着用プレート5を貼着するよ
うにすれば、樹脂封止に際しては樹脂流入圧による半導
体素子1の上下動とともにリード変形をも防止すること
が可能となる。ちなみに、現状のパッケージ形態では、
ダイパッド2とインナーリード3との間にディプレス加
工によって段差が設けられている場合が殆どであるた
め、その場合はディプレス加工による段差分だけ定着用
プレート5の周縁部を突出させることで容易に対応でき
る。
【0016】図4は本発明に係わる半導体装置の製造方
法の第2実施例を示す図である。先ず、樹脂封止前の段
階では、図4(a)に示すように、例えばポリイミドフ
ィルム等のフィルムキャリアに貼り付けられたリード片
21の一端側に、バンプ(突起電極)22を介して半導
体素子23を接続する。バンプ22については、半導体
素子23側に形成される場合とリード片21側に形成さ
れる場合とがあるが、本発明はそのいずれであってもよ
い。次に、バンプ22が半導体素子23側に形成されて
いる場合はそのバンプ形成面(図例では下面)と反対側
の面に、例えばポリイミド系やエポキシ系の接着剤24
を介して定着用プレート25を貼着する。この定着用プ
レート25は、上記第1実施例と同様に、樹脂封止時に
半導体素子23の上下動を規制するためのもので、その
厚み寸法は素子実装済みのフィルムキャリアを後述する
樹脂封止用金型にセットした際に、丁度、上金型のキャ
ビティ面に接触するように設定されている。ちなみに、
バンプ22がリード片21側に形成されている場合に
は、そのバンプ22との接続面(図例では下面)と反対
側の素子面に定着用プレート25が貼着されることにな
る。
【0017】なお、定着用プレート25については、リ
ード片21と半導体素子23とをバンプ22を介して接
続する前の素子単体の状態で貼着するようにしてもよ
い。
【0018】続いて、素子実装済みのフィルムキャリア
を樹脂封止用金型にセットする。この状態では、図4
(b)に示すように、樹脂封止用金型の上金型26と下
金型27とでフィルムキャリアと一体にリード片21が
挟持されるとともに、金型のキャビティ28内に半導体
素子23と定着用プレート25とが収容される。このと
き、定着用プレート25の上面、つまりバンプ形成面と
反対側の面は、先にも述べたように上金型26のキャビ
ティ面28aにほぼ接触した状態となる。これに対し
て、樹脂封止用金型には、キャビティ28に連通したか
たちで吸引孔29が上金型26に穿設されている。この
吸引孔26の一端側は、図示のごとく定着用プレート2
5との接触領域内において上金型26のキャビティ面2
8aに開口し、同他端側は図示せぬ配管系を介して真空
ポンプに接続されている。
【0019】したがって、この状態から図示せぬ真空ポ
ンプを作動させ、吸引孔29を介して定着用プレート2
5を真空引きすると、その吸引作用により定着用プレー
ト25がキャビティ面28aに吸着保持される。この状
態では、真空引きによる吸着力によって定着用プレート
25とともに半導体素子23が上金型26に固定される
ため、この状態のまま金型のゲート30から樹脂31を
注入すれば、たとえ半導体素子23の上下領域で樹脂流
入圧に格差が生じたとしても、キャビティ28内での半
導体素子23の上下動が確実に抑制される。その結果、
上記第1実施例と同様に、常に規定の位置にて半導体素
子23を樹脂封止することが可能となる。
【0020】図5は上記第2実施例の製造方法によって
得られた半導体装置の構造を示している。図5に示す半
導体装置の場合は、半導体素子23のバンプ形成面と反
対側の面(又はパンプ接続面と反対側の面)に定着用プ
レート25が貼着されており、その貼着面と反対側のプ
レート面はモールド樹脂31の表面とほぼ面一に配置さ
れている。つまり、定着用プレート25面が外部に露出
してパッケージ表面の一部を形成している。
【0021】したがって、この第2実施例の半導体装置
においても、上記第1実施例と同様に、樹脂封止時の半
導体素子23の上下動を抑制できる以外に、定着用プレ
ート25が外部に露出していることから、定着用プレー
ト25を銅やセラミックス等の高熱伝導性材料で構成す
ることにより、パッケージ全体の放熱効果を高めること
ができ、また定着用プレート25をモールド樹脂31と
同質の材料(例えば、エポキシ系樹脂)で構成すること
により、熱ストレスによる応力を緩和することができ
る。
【0022】
【発明の効果】以上、説明したように本発明によれば、
ダイパッドの素子搭載面と反対側の面に定着用プレート
が貼着され、その貼着面と反対側のプレート面がモール
ド樹脂の表面と面一に配置されているため、これを製造
するにあたっては、ダイパッドに貼着された定着用プレ
ートを樹脂封止用金型のキャビティ面にて吸着保持する
ことにより、金型キャビティ内での半導体素子の位置を
固定した状態で樹脂を注入できるため、樹脂流入圧によ
る半導体素子の上下動を確実に抑制することが可能とな
る。その結果、常に規定の位置にて半導体素子を樹脂封
止できるようになるため、パッケージ表面におけるワイ
ヤの露出やダイパッドの露出を防止することが可能とな
り、これは特に、TSOPやTQFPなどの薄型の半導
体装置を製造する場合や、テープ・キャリア・パッケー
ジ(TCP)などのようにリードの変形が起こりやすい
半導体装置を製造する場合に有効である。また、本発明
によれば、樹脂注入時に半導体素子の位置を確実に固定
保持できることから、樹脂封止金型を設計するにあたっ
ては、金型構造の中で樹脂流入圧のバランスに影響を与
える部分、特に、樹脂注入口(ゲート)の位置や寸法な
どの設計上の制約も大幅に緩和することができる。
【図面の簡単な説明】
【図1】本発明に係わる半導体製造方法の第1実施例を
示す図である。
【図2】本発明に係わる半導体装置の第1実施例を示す
図である。
【図3】第1実施例における他の実施態様を示す図であ
る。
【図4】本発明に係わる半導体製造方法の第2実施例を
示す図である。
【図5】本発明に係わる半導体装置の第2実施例を示す
図である。
【図6】従来例を説明する図である。
【符号の説明】
1,23 半導体素子 2 ダイパッド 3 インナーリード 5,25 定着用プ
レート 6,26 上金型 7,27 下金型 8,28 キャビティ 11,31 モール
ド樹脂 21 リード片 22 バンプ

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 リードフレームのダイパッド上に搭載さ
    れた半導体素子と、前記半導体素子にワイヤを介して接
    続されたインナーリードと、これらを封止するモールド
    樹脂とを備えた半導体装置において、 前記ダイパッドの素子搭載面と反対側の面に貼着され且
    つ該貼着面と反対側の面が前記モールド樹脂の表面とほ
    ぼ面一に配置された定着用プレートを有することを特徴
    とする半導体装置。
  2. 【請求項2】 前記定着用プレートは前記ダイパッド面
    と前記インナーリード面の双方に貼着されていることを
    特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記定着用プレートは高熱伝導性材料に
    より構成されたことを特徴とする請求項1又は2記載の
    半導体装置。
  4. 【請求項4】 前記定着用プレートは前記モールド樹脂
    と同質の材料により構成されたことを特徴とする請求項
    1又は2記載の半導体装置。
  5. 【請求項5】 請求項1記載の半導体装置の製造方法で
    あって、 先ず、前記ダイパッドの素子搭載面と反対側の面に前記
    定着用プレートを貼着し、 その後、前記リードフレームを樹脂封止用金型により挟
    持した状態で、前記樹脂封止用金型のキャビティ面に前
    記定着用プレートを吸着保持しつつ、前記キャビティ内
    に樹脂を注入することを特徴とする半導体装置の製造方
    法。
  6. 【請求項6】 リード片の一端側にバンプを介して接続
    された半導体素子をモールド樹脂にて封止してなる半導
    体装置において、 前記半導体素子のバンプ接続面と反対側の面又は前記半
    導体素子のバンプ形成面と反対側の面に貼着され且つ該
    貼着面と反対側の面が前記モールド樹脂の表面とほぼ面
    一に配置された定着用プレートを有することを特徴とす
    る半導体装置。
  7. 【請求項7】 前記定着用プレートは高熱伝導性材料に
    より構成されたことを特徴とする請求項6記載の半導体
    装置。
  8. 【請求項8】 前記定着用プレートは前記モールド樹脂
    と同質の材料により構成されたことを特徴とする請求項
    6記載の半導体装置。
  9. 【請求項9】 請求項6記載の半導体装置の製造方法で
    あって、 先ず、前記半導体素子のバンプ接続面と反対側の面又は
    前記半導体素子のバンプ形成面と反対側の面に前記定着
    用プレートを貼着し、 その後、前記リード片を樹脂封止用金型により挟持した
    状態で、前記樹脂封止用金型のキャビティ面に前記定着
    用プレートを吸着保持しつつ、前記キャビティ内に樹脂
    を注入することを特徴とする半導体装置の製造方法。
JP688095A 1995-01-20 1995-01-20 半導体装置及びその製造方法 Pending JPH08203943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP688095A JPH08203943A (ja) 1995-01-20 1995-01-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP688095A JPH08203943A (ja) 1995-01-20 1995-01-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08203943A true JPH08203943A (ja) 1996-08-09

Family

ID=11650551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP688095A Pending JPH08203943A (ja) 1995-01-20 1995-01-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08203943A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108951594A (zh) * 2018-06-11 2018-12-07 浙江工业大学 一种带吸铁石环的密封装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108951594A (zh) * 2018-06-11 2018-12-07 浙江工业大学 一种带吸铁石环的密封装置

Similar Documents

Publication Publication Date Title
JP2971834B2 (ja) 樹脂封止型半導体装置の製造方法
JP2670408B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
US5708294A (en) Lead frame having oblique slits on a die pad
JP2001237361A (ja) 小さな持上げマウントパッドを有するリードフレーム
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
JP2014030049A (ja) 半導体装置
JP4611569B2 (ja) リードフレーム及び半導体装置の製造方法
US20100297813A1 (en) Semiconductor package with position member
US20080157346A1 (en) Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto
US6696750B1 (en) Semiconductor package with heat dissipating structure
JPH08203943A (ja) 半導体装置及びその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JPH01241831A (ja) 半導体集積回路装置の樹脂封止方法
JP2694871B2 (ja) 半導体装置
JP3036339B2 (ja) 半導体装置
JPH04340751A (ja) 樹脂封止型半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
KR100891649B1 (ko) 반도체 패키지 제조방법
JPH08288428A (ja) 樹脂封止型半導体装置
JPH05218508A (ja) 光半導体装置の製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR200245729Y1 (ko) 반도체패키지구조