JPH08203841A - Ｚｎの固相拡散方法およびＬＥＤの製造方法 - Google Patents
Ｚｎの固相拡散方法およびＬＥＤの製造方法Info
- Publication number
- JPH08203841A JPH08203841A JP1346695A JP1346695A JPH08203841A JP H08203841 A JPH08203841 A JP H08203841A JP 1346695 A JP1346695 A JP 1346695A JP 1346695 A JP1346695 A JP 1346695A JP H08203841 A JPH08203841 A JP H08203841A
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion
- substrate
- solid phase
- zno
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 基板の表面の境面を損うことなく、高濃度の
Ｚｎ拡散を行うことができる、固相拡散方法の提供。 【構成】 ＧａＡｓ0.8 Ｐ0.2 エピタキシャル基板１０
上に、スパッタリング法を用いて、厚さ１５０ÅのＺｎ
Ｏ・ＳｉＯ2 膜１２を形成する。次に、このＺｎＯ・Ｓ
ｉＯ2 膜１２の上に、Ｚｎの酸化物膜として、厚さ１５
００ÅのＺｎＯ膜を形成する。次に、このＺｎＯ膜上
に、アニーリングキャップ膜１６として厚さ５００Åの
ＳｉＯ2 膜を形成して拡散源を被覆する。次に、この積
層構造体に、７００℃の温度で６０分間アニーリングを
行って、Ｚｎを固相拡散させ、結合深さが約１．５μｍ
のＺｎの拡散領域を形成した。
Ｚｎ拡散を行うことができる、固相拡散方法の提供。 【構成】 ＧａＡｓ0.8 Ｐ0.2 エピタキシャル基板１０
上に、スパッタリング法を用いて、厚さ１５０ÅのＺｎ
Ｏ・ＳｉＯ2 膜１２を形成する。次に、このＺｎＯ・Ｓ
ｉＯ2 膜１２の上に、Ｚｎの酸化物膜として、厚さ１５
００ÅのＺｎＯ膜を形成する。次に、このＺｎＯ膜上
に、アニーリングキャップ膜１６として厚さ５００Åの
ＳｉＯ2 膜を形成して拡散源を被覆する。次に、この積
層構造体に、７００℃の温度で６０分間アニーリングを
行って、Ｚｎを固相拡散させ、結合深さが約１．５μｍ
のＺｎの拡散領域を形成した。
Description
【０００１】
【産業上の利用分野】この出願に係る発明は、半導体に
対するＺｎの固相拡散方法に関する。
対するＺｎの固相拡散方法に関する。
【０００２】
【従来の技術】従来のＺｎの固相拡散方法の一例とし
て、III-Ｖ化合物半導体へのＺｎ固相拡散方法の例が、
文献：「特開昭６２−９８７２１号公報」に開示されて
いる。
て、III-Ｖ化合物半導体へのＺｎ固相拡散方法の例が、
文献：「特開昭６２−９８７２１号公報」に開示されて
いる。
【０００３】この文献に記載の固相拡散方法によれば、
先ず、Ｎ型のIII-Ｖ族化合物半導体の基板上に、Ｚｎが
ドープされた酸化物、例えばＺｎＯ・ＳｉＯ2 混合膜を
スパッタ法を用いて膜付けする。次に、ＺｎＯ・ＳｉＯ
2 膜をアニーリングキャップ膜で被覆してアニールす
る。アニールにより、ＺｎＯ・ＳｉＯ2 膜を拡散源とし
て、基板の表面の境面を損なうことなく基板へＺｎを固
相拡散する。
先ず、Ｎ型のIII-Ｖ族化合物半導体の基板上に、Ｚｎが
ドープされた酸化物、例えばＺｎＯ・ＳｉＯ2 混合膜を
スパッタ法を用いて膜付けする。次に、ＺｎＯ・ＳｉＯ
2 膜をアニーリングキャップ膜で被覆してアニールす
る。アニールにより、ＺｎＯ・ＳｉＯ2 膜を拡散源とし
て、基板の表面の境面を損なうことなく基板へＺｎを固
相拡散する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記文
献に開示のＺｎの拡散方法では、基板中のＺｎの拡散濃
度を充分に高くすることができない。一般に、シート抵
抗が低く、接合深さが１μｍ以下の浅い拡散領域を有す
る発光強度の強いＬＥＤを形成するためには、Ｚｎの拡
散濃度を１０20個／ｃｍ-3以上にする必要がある。しか
し、上記文献に開示の方法では、この濃度に達すること
が極めて困難である。例えば、ＺｎＯ：ＳｉＯ2 ＝１：
１のｍｏｌ比のターゲットを使用してスパッタリング法
により成膜した拡散源を用いた場合、基板中のＺｎの拡
散濃度は１０20個／ｃｍ-3に達しない。
献に開示のＺｎの拡散方法では、基板中のＺｎの拡散濃
度を充分に高くすることができない。一般に、シート抵
抗が低く、接合深さが１μｍ以下の浅い拡散領域を有す
る発光強度の強いＬＥＤを形成するためには、Ｚｎの拡
散濃度を１０20個／ｃｍ-3以上にする必要がある。しか
し、上記文献に開示の方法では、この濃度に達すること
が極めて困難である。例えば、ＺｎＯ：ＳｉＯ2 ＝１：
１のｍｏｌ比のターゲットを使用してスパッタリング法
により成膜した拡散源を用いた場合、基板中のＺｎの拡
散濃度は１０20個／ｃｍ-3に達しない。
【０００５】一方、基板上に直に、拡散源としてのＺｎ
Ｏ膜を設ければ、拡散濃度を高くすることはできる。し
かし、ＺｎＯ膜と基板とが反応してしまうため、基板の
基板の表面が粗となり境面が得られない。その結果、基
板の表面に電極を形成しても接触抵抗が高くなってしま
う。
Ｏ膜を設ければ、拡散濃度を高くすることはできる。し
かし、ＺｎＯ膜と基板とが反応してしまうため、基板の
基板の表面が粗となり境面が得られない。その結果、基
板の表面に電極を形成しても接触抵抗が高くなってしま
う。
【０００６】このため、基板の表面が境面を損うことな
く、拡散後に電極との接触抵抗が低く、Ｚｎの表面濃度
が１０20ｃｍ-3に達するような高濃度のＺｎ拡散を行う
ことができる、固相拡散方法の実現が望まれていた。
く、拡散後に電極との接触抵抗が低く、Ｚｎの表面濃度
が１０20ｃｍ-3に達するような高濃度のＺｎ拡散を行う
ことができる、固相拡散方法の実現が望まれていた。
【０００７】
＜第１の発明＞この出願に係る第１の発明の発明のＺｎ
の拡散方法によれば、ｎ型化合物半導体の基板上に、Ｚ
ｎドープドオキサイド膜、Ｚｎ酸化膜およびアニーリン
グキャップ膜を順次に積層した積層構造体を形成する工
程と、この積層構造体に熱処理を行うことにより、Ｚｎ
ドープドオキサイド膜およびＺｎ酸化膜を拡散源とし
て、基板に、前記Ｚｎを固相拡散させる工程とを含むこ
とを特徴とする。
の拡散方法によれば、ｎ型化合物半導体の基板上に、Ｚ
ｎドープドオキサイド膜、Ｚｎ酸化膜およびアニーリン
グキャップ膜を順次に積層した積層構造体を形成する工
程と、この積層構造体に熱処理を行うことにより、Ｚｎ
ドープドオキサイド膜およびＺｎ酸化膜を拡散源とし
て、基板に、前記Ｚｎを固相拡散させる工程とを含むこ
とを特徴とする。
【０００８】また、第１の発明のＺｎの固相拡散方法に
おいて、Ｚｎドープドオキサイド膜をＺｎドープドＳｉ
Ｏ2 膜とし、Ｚｎの酸化膜をＺｎＯ膜として、この化合
物半導体にＺｎを拡散させると良い。
おいて、Ｚｎドープドオキサイド膜をＺｎドープドＳｉ
Ｏ2 膜とし、Ｚｎの酸化膜をＺｎＯ膜として、この化合
物半導体にＺｎを拡散させると良い。
【０００９】また、第１の発明のＺｎの固相拡散方法に
おいて、ＺｎドープドＳｉＯ2 膜の膜厚を１００〜５０
０Åとすることが望ましい。
おいて、ＺｎドープドＳｉＯ2 膜の膜厚を１００〜５０
０Åとすることが望ましい。
【００１０】また、第１の発明のＺｎの固相拡散方法に
おいて、ｎ型化合物半導体基板として、ｎ型ＧａＡｓ
1-X ＰX エピタキシャル基板（但しＸは組成比を表し、
０≦Ｘ≦０．４）を用いると良い。
おいて、ｎ型化合物半導体基板として、ｎ型ＧａＡｓ
1-X ＰX エピタキシャル基板（但しＸは組成比を表し、
０≦Ｘ≦０．４）を用いると良い。
【００１１】＜第２の発明＞また、この出願に係る第２
の発明のＬＥＤの製造方法によれば、ｎ型化合物半導体
の基板上に、順次に積層された第２導電型のＺｎのドー
プドオキサイド膜および第２導電型のＺｎ酸化膜からな
る拡散源を形成する工程と、この拡散源上に、アニーリ
ングキャップ膜を形成する工程と、このアニーリングキ
ャップ膜を形成した基板を熱処理して、拡散源から基板
へＺｎを拡散させことにより、拡散領域を形成する工程
と、この拡散源およびこの拡散源上のアニーリングキャ
ップ膜を除去する工程と、基板のｎ型の部分に電気的に
接続された第１主電極と、拡散領域に電気的に接続され
た第２主電極とを形成する工程とを含むことを特徴とす
る。
の発明のＬＥＤの製造方法によれば、ｎ型化合物半導体
の基板上に、順次に積層された第２導電型のＺｎのドー
プドオキサイド膜および第２導電型のＺｎ酸化膜からな
る拡散源を形成する工程と、この拡散源上に、アニーリ
ングキャップ膜を形成する工程と、このアニーリングキ
ャップ膜を形成した基板を熱処理して、拡散源から基板
へＺｎを拡散させことにより、拡散領域を形成する工程
と、この拡散源およびこの拡散源上のアニーリングキャ
ップ膜を除去する工程と、基板のｎ型の部分に電気的に
接続された第１主電極と、拡散領域に電気的に接続され
た第２主電極とを形成する工程とを含むことを特徴とす
る。
【００１２】また、第２の発明のＬＥＤの製造方法にお
いて、基板として、ｎ型ＧａＡｓ1-X ＰX エピタキシャ
ル基板（但しＸは組成比を表し、０≦Ｘ≦０．４）を用
いると良い。
いて、基板として、ｎ型ＧａＡｓ1-X ＰX エピタキシャ
ル基板（但しＸは組成比を表し、０≦Ｘ≦０．４）を用
いると良い。
【００１３】尚、第１および第２の発明において、基板
とは、例えば通常の基板上に成長させたエピタキシャル
層を初めとする、Ｚｎを拡散することができる下地とな
るものを含む。
とは、例えば通常の基板上に成長させたエピタキシャル
層を初めとする、Ｚｎを拡散することができる下地とな
るものを含む。
【００１４】
【作用】この出願に係る第１の発明のＺｎの拡散方法に
よれば、ｎ型化合物半導体の基板上に、順次に積層し
た、Ｚｎドープドオキサイド膜、Ｚｎ酸化膜を拡散源と
してＺｎの固相拡散を行う。その結果、基板の表面への
ダメージを抑制して、且つ、基板へ高濃度のＺｎの固相
拡散を行うことができる。
よれば、ｎ型化合物半導体の基板上に、順次に積層し
た、Ｚｎドープドオキサイド膜、Ｚｎ酸化膜を拡散源と
してＺｎの固相拡散を行う。その結果、基板の表面への
ダメージを抑制して、且つ、基板へ高濃度のＺｎの固相
拡散を行うことができる。
【００１５】また、この出願に係る第２の発明のＬＥＤ
の製造方法によれば、基板上に、順次に積層した、Ｚｎ
ドープドオキサイド膜、Ｚｎ酸化膜を拡散源としてＺｎ
の固相拡散を行う。その結果、基板の表面へのダメージ
を抑制して、且つ、基板への高濃度のＺｎの固相拡散を
行うことができる。その結果、拡散領域の結合深さが例
えば１μｍ程度と浅くとも、拡散領域のシートが低い発
光層を形成することができる。このため、電極付近直下
の領域への電流集中を抑制でき、拡散領域の上面での発
光強度を均一にすることができる。
の製造方法によれば、基板上に、順次に積層した、Ｚｎ
ドープドオキサイド膜、Ｚｎ酸化膜を拡散源としてＺｎ
の固相拡散を行う。その結果、基板の表面へのダメージ
を抑制して、且つ、基板への高濃度のＺｎの固相拡散を
行うことができる。その結果、拡散領域の結合深さが例
えば１μｍ程度と浅くとも、拡散領域のシートが低い発
光層を形成することができる。このため、電極付近直下
の領域への電流集中を抑制でき、拡散領域の上面での発
光強度を均一にすることができる。
【００１６】
【実施例】以下、図面を参照して、この出願に係る第１
の発明のＺｎの固相拡散方法およびＬＥＤの製造方法の
一例について、それぞれ図面を参照して説明する。尚、
参照する図面は、これらの発明が理解できる程度に各構
成成分の大きさ、形状および配置関係を概略的に示して
あるにすぎない。従って、これらの発明は図示例にのみ
限定されるものではない。
の発明のＺｎの固相拡散方法およびＬＥＤの製造方法の
一例について、それぞれ図面を参照して説明する。尚、
参照する図面は、これらの発明が理解できる程度に各構
成成分の大きさ、形状および配置関係を概略的に示して
あるにすぎない。従って、これらの発明は図示例にのみ
限定されるものではない。
【００１７】＜第１実施例＞第１実施例では、第１の発
明のＺｎの固相拡散方法の一例について説明する。図１
は、第１実施例のＺｎの固相拡散方法の説明に供する図
である。
明のＺｎの固相拡散方法の一例について説明する。図１
は、第１実施例のＺｎの固相拡散方法の説明に供する図
である。
【００１８】第１実施例では、ｎ型ＧａＡｓ0.8 Ｐ0.2
エピタキシャル基板（以下、単にＧａＡｓＰ基板、基板
とも称する）１０上に、スパッタリング法を用いて、Ｚ
ｎがドープされたＳｉＯ2 膜（以下、ＺｎＯ・ＳｉＯ2
膜とも称する）１２を形成する。このＺｎＯ・ＳｉＯ2
膜１２に含まれるＺｎとＳｉとのモル比は、Ｚｎ／（Ｚ
ｎ＋Ｓｉ）＝０．３である。尚、ＺｎとＳｉとのモル比
は、０．１≦Ｚｎ／（Ｚｎ＋Ｓｉ）≦０．５であること
が望ましい。このモル比を０．１以上としたのは、Ｚｎ
のモル比を極端に低くすると、ＺｎＯ・ＳｉＯ2 膜１２
がＳｉＯ2 バリア膜として主に働くことにより、Ｚｎの
拡散を抑制しすぎてしまうからであり、その結果、高濃
度拡散を行うことが困難となるためである。また、この
モル比を０．５以下としたのは、Ｚｎのモル比を極端に
高くすると、このＺｎＯ・ＳｉＯ2 膜１２が実質的にＺ
ｎＯ膜として振舞って基板の表面と反応してしまい、そ
の結果、基板の表面の境面を損ねてしまうためである。
エピタキシャル基板（以下、単にＧａＡｓＰ基板、基板
とも称する）１０上に、スパッタリング法を用いて、Ｚ
ｎがドープされたＳｉＯ2 膜（以下、ＺｎＯ・ＳｉＯ2
膜とも称する）１２を形成する。このＺｎＯ・ＳｉＯ2
膜１２に含まれるＺｎとＳｉとのモル比は、Ｚｎ／（Ｚ
ｎ＋Ｓｉ）＝０．３である。尚、ＺｎとＳｉとのモル比
は、０．１≦Ｚｎ／（Ｚｎ＋Ｓｉ）≦０．５であること
が望ましい。このモル比を０．１以上としたのは、Ｚｎ
のモル比を極端に低くすると、ＺｎＯ・ＳｉＯ2 膜１２
がＳｉＯ2 バリア膜として主に働くことにより、Ｚｎの
拡散を抑制しすぎてしまうからであり、その結果、高濃
度拡散を行うことが困難となるためである。また、この
モル比を０．５以下としたのは、Ｚｎのモル比を極端に
高くすると、このＺｎＯ・ＳｉＯ2 膜１２が実質的にＺ
ｎＯ膜として振舞って基板の表面と反応してしまい、そ
の結果、基板の表面の境面を損ねてしまうためである。
【００１９】また、この出願に係る発明者の行った実験
結果によれば、このＺｎＯ・ＳｉＯ2 膜１２の膜厚が、
１００〜５００Åの膜厚の場合に、Ｚｎの拡散濃度が上
昇する。従って、このＺｎＯ・ＳｉＯ2 膜１２の膜厚は
１００〜５００Åが望ましい。
結果によれば、このＺｎＯ・ＳｉＯ2 膜１２の膜厚が、
１００〜５００Åの膜厚の場合に、Ｚｎの拡散濃度が上
昇する。従って、このＺｎＯ・ＳｉＯ2 膜１２の膜厚は
１００〜５００Åが望ましい。
【００２０】この実施例では、ＺｎＯ・ＳｉＯ2 膜の膜
厚を１５０Åとする。
厚を１５０Åとする。
【００２１】次に、このＺｎＯ・ＳｉＯ2 膜１２の上
に、Ｚｎの酸化物膜としてのＺｎＯ膜を形成する。この
ＺｎＯ膜１４は、その膜厚が２００Å以上あれば、実質
的に無限の拡散源としてＺｎの固相拡散を行うことがで
きる。この実施例ではＺｎＯ膜の膜厚を１５００Åとす
る。
に、Ｚｎの酸化物膜としてのＺｎＯ膜を形成する。この
ＺｎＯ膜１４は、その膜厚が２００Å以上あれば、実質
的に無限の拡散源としてＺｎの固相拡散を行うことがで
きる。この実施例ではＺｎＯ膜の膜厚を１５００Åとす
る。
【００２２】次に、このＺｎＯ膜上に、アニーリングキ
ャップ膜１６として厚さ１０００ÅのＳｉＮ膜を形成し
て拡散源を被覆する。このアニーリングキャップ膜を形
成した状態での積層構造体の断面を図１に示す。
ャップ膜１６として厚さ１０００ÅのＳｉＮ膜を形成し
て拡散源を被覆する。このアニーリングキャップ膜を形
成した状態での積層構造体の断面を図１に示す。
【００２３】次に、この積層構造体に熱処理（アニーリ
ング）を行うことにより、ＺｎＯ・ＳｉＯ膜１２および
ＺｎＯ膜１４を拡散源２０として、基板１０に、Ｚｎを
固相拡散させる。
ング）を行うことにより、ＺｎＯ・ＳｉＯ膜１２および
ＺｎＯ膜１４を拡散源２０として、基板１０に、Ｚｎを
固相拡散させる。
【００２４】アニーリングにあたっては、７５０℃以下
の温度で行うことが望ましい。７５０℃より高い温度で
アニールすると、拡散源の膜にクラックやピンホールの
発生が著しくなり、拡散源の膜のダメージが大きくな
る。また、高温でアニールすると、拡散源の膜と基板の
表面との反応が起こって、拡散源の膜を除去した後に、
境面の表面を得ることが困難となるためである。このた
め、アニーリングの温度は、より望ましくは６００〜７
００℃程度が良い。この実施例では、７００℃の温度で
６０分間アニーリングを行って、結合深さが約１．５μ
ｍのＺｎの拡散領域を形成した。
の温度で行うことが望ましい。７５０℃より高い温度で
アニールすると、拡散源の膜にクラックやピンホールの
発生が著しくなり、拡散源の膜のダメージが大きくな
る。また、高温でアニールすると、拡散源の膜と基板の
表面との反応が起こって、拡散源の膜を除去した後に、
境面の表面を得ることが困難となるためである。このた
め、アニーリングの温度は、より望ましくは６００〜７
００℃程度が良い。この実施例では、７００℃の温度で
６０分間アニーリングを行って、結合深さが約１．５μ
ｍのＺｎの拡散領域を形成した。
【００２５】尚、ｎ型ＧａＡｓ1-X ＰX エピタキシャル
基板のＰの組成比Ｘは、０≦Ｘ≦０．４であることが望
ましい。これは、組成比Ｘが０．４よりも大きくなると
間接半導体となるためである。また、組成比Ｘが０、即
ち、ｎ型ＧａＡｓエピタキシャル基板であっても良い。
基板のＰの組成比Ｘは、０≦Ｘ≦０．４であることが望
ましい。これは、組成比Ｘが０．４よりも大きくなると
間接半導体となるためである。また、組成比Ｘが０、即
ち、ｎ型ＧａＡｓエピタキシャル基板であっても良い。
【００２６】次に、図２のグラフに、第１実施例で得ら
れた拡散領域の、Ｚｎ濃度プロフィールを２次イオン質
量分析法（ＳＩＭＳ）によって分析した結果を示す。
尚、ＳＩＭＳによる分析にあたっては、５．５ｋＶでセ
シウム（Ｃｅ）を用いた。
れた拡散領域の、Ｚｎ濃度プロフィールを２次イオン質
量分析法（ＳＩＭＳ）によって分析した結果を示す。
尚、ＳＩＭＳによる分析にあたっては、５．５ｋＶでセ
シウム（Ｃｅ）を用いた。
【００２７】図２のグラフの横軸は、基板の化合物半導
体の表面からの深さ（μｍ）を表しており、縦軸は、Ｚ
ｎ濃度（個／ｃｍ-3）を対数で表している。そして、グ
ラフ中の曲線Ｉは、第１実施例で得られた拡散領域のＺ
ｎ濃度プロフィールを示している。曲線Ｉに示すよう
に、この実施例では、表面からの深さが１．５μｍ付近
までのＺｎ濃度は１０20個／ｃｍ-3以上を達成してい
る。
体の表面からの深さ（μｍ）を表しており、縦軸は、Ｚ
ｎ濃度（個／ｃｍ-3）を対数で表している。そして、グ
ラフ中の曲線Ｉは、第１実施例で得られた拡散領域のＺ
ｎ濃度プロフィールを示している。曲線Ｉに示すよう
に、この実施例では、表面からの深さが１．５μｍ付近
までのＺｎ濃度は１０20個／ｃｍ-3以上を達成してい
る。
【００２８】また、図２のグラフには、比較例として、
従来周知の方法でＺｎを拡散して得られた拡散領域のＺ
ｎ濃度プロフィールのＳＩＭＳによる分析結果も、曲線
IIとして重ねて示しある。比較例においては、基板上
に、厚さ１５００ÅのＺｎＯ・ＳｉＯ2 膜および厚さ１
０００ÅのＳｉＮ膜を順次に積層し、７５０℃の温度で
３０分間加熱処理を行ってＺｎを拡散させている。曲線
IIに示すように、比較例では、基板の表面付近において
もＺｎ濃度は高々５×１０19個／ｃｍ-3を越えない程度
であり、１０20個／ｃｍ-3には達しない。
従来周知の方法でＺｎを拡散して得られた拡散領域のＺ
ｎ濃度プロフィールのＳＩＭＳによる分析結果も、曲線
IIとして重ねて示しある。比較例においては、基板上
に、厚さ１５００ÅのＺｎＯ・ＳｉＯ2 膜および厚さ１
０００ÅのＳｉＮ膜を順次に積層し、７５０℃の温度で
３０分間加熱処理を行ってＺｎを拡散させている。曲線
IIに示すように、比較例では、基板の表面付近において
もＺｎ濃度は高々５×１０19個／ｃｍ-3を越えない程度
であり、１０20個／ｃｍ-3には達しない。
【００２９】この点、第１実施例では、１０20個／ｃｍ
-3以上の高濃度のＺｎの固相拡散を容易に再現性良く実
現することができる。また、基板の化合物半導体基板の
表面と、拡散源を構成するＺｎＯ・ＳｉＯ2 膜との反応
が弱いため、拡散源を除去した後に境面を得ることがで
きる。
-3以上の高濃度のＺｎの固相拡散を容易に再現性良く実
現することができる。また、基板の化合物半導体基板の
表面と、拡散源を構成するＺｎＯ・ＳｉＯ2 膜との反応
が弱いため、拡散源を除去した後に境面を得ることがで
きる。
【００３０】＜第２実施例＞第２実施例では、第２の発
明のＬＥＤの製造方法の一例について説明する。図３の
（Ａ）〜（Ｃ）は、第２実施例のＬＥＤの製造方法の説
明に供する前半の断面工程図である。図４の（Ａ）およ
び（Ｂ）は、図３の（Ｃ）に続く、後半の断面工程図で
ある。
明のＬＥＤの製造方法の一例について説明する。図３の
（Ａ）〜（Ｃ）は、第２実施例のＬＥＤの製造方法の説
明に供する前半の断面工程図である。図４の（Ａ）およ
び（Ｂ）は、図３の（Ｃ）に続く、後半の断面工程図で
ある。
【００３１】第２実施例のＬＥＤの製造方法によれば、
先ず、ｎ型ＧａＡｓ0.8 Ｐ0.2 エピタキシャル基板（以
下、単にＧａＡｓＰ基板、基板とも称する）３０上に、
開口部３２ａを有する、Ａｌ2 Ｏ3 の拡散マスクパター
ン３２を形成する（図３の（Ａ））。
先ず、ｎ型ＧａＡｓ0.8 Ｐ0.2 エピタキシャル基板（以
下、単にＧａＡｓＰ基板、基板とも称する）３０上に、
開口部３２ａを有する、Ａｌ2 Ｏ3 の拡散マスクパター
ン３２を形成する（図３の（Ａ））。
【００３２】次に、拡散マスクパターン３２を設けた基
板上全面に、Ｐ型のＺｎであるＺｎがドープされたＳｉ
Ｏ2 膜（以下、ＺｎＯ・ＳｉＯ2 膜と称する）３４およ
びＺｎＯ膜３６をスパッタリング法を用いて順次に積層
して、ＺｎＯ・ＳｉＯ2 膜３４およびＺｎＯ膜３６から
なる拡散源４０を形成する。ここでは、ＺｎＯ・ＳｉＯ
2 膜３４の膜厚を１５０Åとし、ＺｎＯ膜３６の膜厚を
１５００Åとする。次に、この拡散源４０上に、ＳｉＮ
からなるアニーリングキャップ膜３８を形成して拡散源
４０を被覆する（図３の（Ｂ））。
板上全面に、Ｐ型のＺｎであるＺｎがドープされたＳｉ
Ｏ2 膜（以下、ＺｎＯ・ＳｉＯ2 膜と称する）３４およ
びＺｎＯ膜３６をスパッタリング法を用いて順次に積層
して、ＺｎＯ・ＳｉＯ2 膜３４およびＺｎＯ膜３６から
なる拡散源４０を形成する。ここでは、ＺｎＯ・ＳｉＯ
2 膜３４の膜厚を１５０Åとし、ＺｎＯ膜３６の膜厚を
１５００Åとする。次に、この拡散源４０上に、ＳｉＮ
からなるアニーリングキャップ膜３８を形成して拡散源
４０を被覆する（図３の（Ｂ））。
【００３３】次に、このアニーリングキャップ膜３８を
形成した基板を熱処理する。この熱処理により、拡散源
４０から基板３０へ開口部３２ａを介してＺｎを選択的
に拡散させて、拡散領域４２を形成する（図３の
（Ｃ））。
形成した基板を熱処理する。この熱処理により、拡散源
４０から基板３０へ開口部３２ａを介してＺｎを選択的
に拡散させて、拡散領域４２を形成する（図３の
（Ｃ））。
【００３４】次に、この拡散源およびこの拡散源上のア
ニーリングキャップ膜を除去する。この実施例では、基
板上に、ＺｎＯ・ＳｉＯ2 膜を設けてあるため、基板の
表面と拡散源との反応を抑制することができる。その結
果、拡散源を除去することにより、開口部３２ａに露出
した拡散領域の表面４４は境面となる（図４の
（Ａ））。
ニーリングキャップ膜を除去する。この実施例では、基
板上に、ＺｎＯ・ＳｉＯ2 膜を設けてあるため、基板の
表面と拡散源との反応を抑制することができる。その結
果、拡散源を除去することにより、開口部３２ａに露出
した拡散領域の表面４４は境面となる（図４の
（Ａ））。
【００３５】次に、開口部３２ａに露出した拡散領域の
表面４４の一部に電気的に接続されたＰ側電極としてＡ
ｌ電極４８を形成する。次に、基板の裏面を研磨した
後、基板の底面にＮ側電極としてＡｕ合金電極４６を形
成する。このＬＥＤでは、この露出した拡散領域の表面
４４が発光面４４となる（図４の（Ｂ））。
表面４４の一部に電気的に接続されたＰ側電極としてＡ
ｌ電極４８を形成する。次に、基板の裏面を研磨した
後、基板の底面にＮ側電極としてＡｕ合金電極４６を形
成する。このＬＥＤでは、この露出した拡散領域の表面
４４が発光面４４となる（図４の（Ｂ））。
【００３６】次に、図５のグラフに、第２実施例で製造
したＬＥＤに１．６Ｖ程度の電圧を印加して発光させた
ときの発光面の発光強度分布を示す。グラフの横軸は、
ＬＥＤの発光面の電極からの距離を表し、縦軸は、ＬＥ
Ｄの発光強度（任意単位）を表している。そして、図５
のグラフ中の曲線III は、この実施例で製造したＬＥＤ
の発光強度分布を示している。曲線III に示すように、
この実施例で製造したＬＥＤは、発光面全体にわたっ
て、幅１００μｍ程度の範囲で均一な発光強度となって
いる。
したＬＥＤに１．６Ｖ程度の電圧を印加して発光させた
ときの発光面の発光強度分布を示す。グラフの横軸は、
ＬＥＤの発光面の電極からの距離を表し、縦軸は、ＬＥ
Ｄの発光強度（任意単位）を表している。そして、図５
のグラフ中の曲線III は、この実施例で製造したＬＥＤ
の発光強度分布を示している。曲線III に示すように、
この実施例で製造したＬＥＤは、発光面全体にわたっ
て、幅１００μｍ程度の範囲で均一な発光強度となって
いる。
【００３７】また、図５のグラフには、比較例のＬＥＤ
の発光強度分布を曲線IVとして重ねて示す。この比較例
のＬＥＤは、拡散領域の形成にあたり、従来周知の気相
拡散法を用い、７５０℃の温度で、１時間熱処理を行っ
て接合深さ約１．５μｍの拡散領域を形成している。曲
線IVに示す比較例では、Ａｌ電極の直近の発光強度のみ
が強く、Ａｌ電極から遠ざかるにつれて発光強度は急激
に減少している。このように、従来の気相拡散によるＬ
ＥＤでは、特に、拡散領域の結合の深さＸj が１．５μ
ｍ以下の浅い場合に、発光強度の面内分布の不均一が顕
著となる。
の発光強度分布を曲線IVとして重ねて示す。この比較例
のＬＥＤは、拡散領域の形成にあたり、従来周知の気相
拡散法を用い、７５０℃の温度で、１時間熱処理を行っ
て接合深さ約１．５μｍの拡散領域を形成している。曲
線IVに示す比較例では、Ａｌ電極の直近の発光強度のみ
が強く、Ａｌ電極から遠ざかるにつれて発光強度は急激
に減少している。このように、従来の気相拡散によるＬ
ＥＤでは、特に、拡散領域の結合の深さＸj が１．５μ
ｍ以下の浅い場合に、発光強度の面内分布の不均一が顕
著となる。
【００３８】この点、第２実施例のＬＥＤでは、拡散領
域の結合深さが浅くとも、Ｚｎの拡散濃度が高くなって
いる。このため、浅い結合深さであっても、電極付近直
下の領域に電流が集中せずにＬＥＤの発光面内での発光
強度を均一にすることができる。その結果、電極から離
れても発光強度がほとんど減少しないので、高い光量の
ＬＥＤを得ることができる。また、結合深さが浅いと、
発光層におけるＺｎのサイド拡散を抑制することがで
き、高密度のＬＥＤアレイが作成可能というメリットも
ある。
域の結合深さが浅くとも、Ｚｎの拡散濃度が高くなって
いる。このため、浅い結合深さであっても、電極付近直
下の領域に電流が集中せずにＬＥＤの発光面内での発光
強度を均一にすることができる。その結果、電極から離
れても発光強度がほとんど減少しないので、高い光量の
ＬＥＤを得ることができる。また、結合深さが浅いと、
発光層におけるＺｎのサイド拡散を抑制することがで
き、高密度のＬＥＤアレイが作成可能というメリットも
ある。
【００３９】＜第３実施例＞第３実施例では、第２の発
明のＬＥＤの製造方法の一例について説明する。図６の
（Ａ）〜（Ｃ）は、第３実施例のＬＥＤの製造方法の説
明に供する前半の断面工程図である。図７の（Ａ）およ
び（Ｂ）は、図６の（Ｃ）に続く、後半の断面工程図で
ある。
明のＬＥＤの製造方法の一例について説明する。図６の
（Ａ）〜（Ｃ）は、第３実施例のＬＥＤの製造方法の説
明に供する前半の断面工程図である。図７の（Ａ）およ
び（Ｂ）は、図６の（Ｃ）に続く、後半の断面工程図で
ある。
【００４０】第３実施例のＬＥＤの製造方法によれば、
先ず、ｎ型ＧａＡｓＰエピタキシャル基板（以下、単に
ＧａＡｓＰ基板、基板とも称する）５０上全面に、Ｐ型
のＺｎであるＺｎがドープされたＳｉＯ2 膜（以下、Ｚ
ｎＯ・ＳｉＯ2 膜と称する）５４およびＺｎＯ膜５６を
スパッタリング法を用いて順次にスパッタリング法を用
いて積層して、ＺｎＯ・ＳｉＯ2 膜５４およびＺｎＯ膜
５６からなる拡散源（図示せず）を形成する。この実施
例では、ＺｎＯ・ＳｉＯ2 膜５４の膜厚を１５０Åと
し、ＺｎＯ膜５６の膜厚を１５００Åとする。次に、フ
ォトリソグラフィーおよびエッチングを行って、島状の
拡散源パターン６０を画成する（図６の（Ａ））。
先ず、ｎ型ＧａＡｓＰエピタキシャル基板（以下、単に
ＧａＡｓＰ基板、基板とも称する）５０上全面に、Ｐ型
のＺｎであるＺｎがドープされたＳｉＯ2 膜（以下、Ｚ
ｎＯ・ＳｉＯ2 膜と称する）５４およびＺｎＯ膜５６を
スパッタリング法を用いて順次にスパッタリング法を用
いて積層して、ＺｎＯ・ＳｉＯ2 膜５４およびＺｎＯ膜
５６からなる拡散源（図示せず）を形成する。この実施
例では、ＺｎＯ・ＳｉＯ2 膜５４の膜厚を１５０Åと
し、ＺｎＯ膜５６の膜厚を１５００Åとする。次に、フ
ォトリソグラフィーおよびエッチングを行って、島状の
拡散源パターン６０を画成する（図６の（Ａ））。
【００４１】次に、拡散源パターン６０を画成した基板
状全面に、ＳｉＮからなるアニーリングキャップ膜５８
を形成する（図６の（Ｂ））。
状全面に、ＳｉＮからなるアニーリングキャップ膜５８
を形成する（図６の（Ｂ））。
【００４２】次に、このアニーリングキャップ膜５８を
形成した基板を熱処理する。この熱処理により、拡散源
パターン６０から基板５０へＺｎを選択的に拡散させ
て、拡散領域６２を形成する（図６の（Ｃ））。
形成した基板を熱処理する。この熱処理により、拡散源
パターン６０から基板５０へＺｎを選択的に拡散させ
て、拡散領域６２を形成する（図６の（Ｃ））。
【００４３】次に、拡散源パターン６０上に開口部６４
ａを具えたレジストパターン６４を形成する（図７の
（Ａ））。
ａを具えたレジストパターン６４を形成する（図７の
（Ａ））。
【００４４】次に、バッファードフッ酸を用いてレジス
トパターンを介してエッチングを行って、開口部６４ａ
に露出したアニーリングキャップ膜５８部分および拡散
源パターン６０を除去して、拡散領域６２の表面を露出
させる。この表面は、第２実施例で得られた表面４４と
同様に境面となる。
トパターンを介してエッチングを行って、開口部６４ａ
に露出したアニーリングキャップ膜５８部分および拡散
源パターン６０を除去して、拡散領域６２の表面を露出
させる。この表面は、第２実施例で得られた表面４４と
同様に境面となる。
【００４５】次に、開口部６４ａに露出した拡散領域の
表面６４の一部に電気的に接続されたＰ側電極としてＡ
ｌ電極６８を形成する。次に、基板の裏面を研磨した
後、Ｎ側電極としてＡｕ合金電極６６を形成する。この
ようにして、ＬＥＤを得ることができる（図７の
（Ｂ））。
表面６４の一部に電気的に接続されたＰ側電極としてＡ
ｌ電極６８を形成する。次に、基板の裏面を研磨した
後、Ｎ側電極としてＡｕ合金電極６６を形成する。この
ようにして、ＬＥＤを得ることができる（図７の
（Ｂ））。
【００４６】第３実施例のＬＥＤは、第２実施例のＬＥ
Ｄと同様に、拡散領域の結合深さが浅くとも、Ｚｎの拡
散濃度が高くなっている。このため、浅い結合深さであ
ってもＬＥＤの発光面内での発光強度を均一にすること
ができる。その結果、電極から離れても発光強度がほと
んど減少しないので、高い光量のＬＥＤを得ることがで
きる。また、結合深さが浅いと、発光層におけるＺｎの
サイド拡散を抑制することができる。このため、高密度
のＬＥＤアレイが作成可能となる。
Ｄと同様に、拡散領域の結合深さが浅くとも、Ｚｎの拡
散濃度が高くなっている。このため、浅い結合深さであ
ってもＬＥＤの発光面内での発光強度を均一にすること
ができる。その結果、電極から離れても発光強度がほと
んど減少しないので、高い光量のＬＥＤを得ることがで
きる。また、結合深さが浅いと、発光層におけるＺｎの
サイド拡散を抑制することができる。このため、高密度
のＬＥＤアレイが作成可能となる。
【００４７】上述した各実施例では、この出願に係る各
発明を特定の材料を使用し、特定の条件で形成した例に
ついて説明したが、これらの発明は多くの変更および変
形を行うことができる。例えば、上述した各実施例で
は、拡散源となる膜をスパッタ法を用いて形成したが、
これらの発明では、拡散源となる膜をスパッタ法以外の
方法、例えばＣＶＤ法を用いて形成することも考え得
る。
発明を特定の材料を使用し、特定の条件で形成した例に
ついて説明したが、これらの発明は多くの変更および変
形を行うことができる。例えば、上述した各実施例で
は、拡散源となる膜をスパッタ法を用いて形成したが、
これらの発明では、拡散源となる膜をスパッタ法以外の
方法、例えばＣＶＤ法を用いて形成することも考え得
る。
【００４８】また、上述した各実施例では、アニーリン
グキャップ膜として、ＳｉＮ膜を形成したが、これらの
発明では、アニーリングキャップ膜として、例えば、Ａ
ｌ2Ｏ3 膜、ＳｉＯ2 膜、ＳｉＯＮ膜またはＡｌＮ膜を
形成しても良い。
グキャップ膜として、ＳｉＮ膜を形成したが、これらの
発明では、アニーリングキャップ膜として、例えば、Ａ
ｌ2Ｏ3 膜、ＳｉＯ2 膜、ＳｉＯＮ膜またはＡｌＮ膜を
形成しても良い。
【００４９】また、上述した各実施例では、Ｚｎドープ
ド酸化膜として、ＳｉＯ2 にＺｎをドープしたものを用
いたが、これらの発明では、例えばＡｌ2 Ｏ3 にＺｎを
ドープしたものをＺｎドープド酸化膜として用いても良
い。
ド酸化膜として、ＳｉＯ2 にＺｎをドープしたものを用
いたが、これらの発明では、例えばＡｌ2 Ｏ3 にＺｎを
ドープしたものをＺｎドープド酸化膜として用いても良
い。
【００５０】また、上述した各実施例では、基板や基板
としてＧａＡｓＰ基板を用いたが、これらの発明では、
ＧａＡｓ、ＧａＡｌＡｓＩｎＰといった化合物半導体を
材料として用いることも考えられる。
としてＧａＡｓＰ基板を用いたが、これらの発明では、
ＧａＡｓ、ＧａＡｌＡｓＩｎＰといった化合物半導体を
材料として用いることも考えられる。
【００５１】
【発明の効果】この出願に係る第１の発明のＺｎの拡散
方法によれば、ｎ型化合物半導体の基板上に、順次に積
層した、Ｚｎドープドオキサイド膜、Ｚｎ酸化膜を拡散
源としてＺｎの固相拡散を行う。その結果、基板の表面
と拡散源との反応を抑制して、且つ、基板へ高濃度のＺ
ｎの固相拡散を行うことができる。
方法によれば、ｎ型化合物半導体の基板上に、順次に積
層した、Ｚｎドープドオキサイド膜、Ｚｎ酸化膜を拡散
源としてＺｎの固相拡散を行う。その結果、基板の表面
と拡散源との反応を抑制して、且つ、基板へ高濃度のＺ
ｎの固相拡散を行うことができる。
【００５２】また、この出願に係る第２の発明のＬＥＤ
の製造方法によれば、ｎ型化合物半導体の基板上に、順
次に積層した、Ｚｎドープドオキサイド膜、Ｚｎ酸化膜
を拡散源としてＺｎの固相拡散を行う。その結果、基板
の表面と拡散源との反応を抑制して、且つ、基板への高
濃度のＺｎの固相拡散を行うことができる。その結果、
拡散領域の結合深さが浅くとも、Ｚｎ濃度が高く、シー
ト抵抗の低い拡散領域を形成することができる。このた
め、拡散領域の上面での発光強度が均一なＬＥＤを作成
することができる。
の製造方法によれば、ｎ型化合物半導体の基板上に、順
次に積層した、Ｚｎドープドオキサイド膜、Ｚｎ酸化膜
を拡散源としてＺｎの固相拡散を行う。その結果、基板
の表面と拡散源との反応を抑制して、且つ、基板への高
濃度のＺｎの固相拡散を行うことができる。その結果、
拡散領域の結合深さが浅くとも、Ｚｎ濃度が高く、シー
ト抵抗の低い拡散領域を形成することができる。このた
め、拡散領域の上面での発光強度が均一なＬＥＤを作成
することができる。
【図１】第１実施例のＺｎの固相拡散方法の説明に供す
る断面図である。
る断面図である。
【図２】第１実施例において得られた拡散領域の、Ｚｎ
濃度プロフィールの分析結果を示すグラフである。
濃度プロフィールの分析結果を示すグラフである。
【図３】（Ａ）〜（Ｃ）は、第２実施例のＬＥＤの製造
方法の説明に供する前半の断面工程図である。
方法の説明に供する前半の断面工程図である。
【図４】（Ａ）および（Ｂ）は、図３の（Ｃ）に続く後
半の断面工程図である。
半の断面工程図である。
【図５】第２実施例で製造したＬＥＤの平面図および発
光強度分布のグラフである。
光強度分布のグラフである。
【図６】（Ａ）〜（Ｃ）は、第３実施例のＬＥＤの製造
方法の説明に供する前半の断面工程図である。
方法の説明に供する前半の断面工程図である。
【図７】（Ａ）および（Ｂ）は、図６の（Ｃ）に続く後
半の断面工程図である。
半の断面工程図である。
１０：ＧａＡｓＰ基板 １２：ＺｎＯ・ＳｉＯ2 膜 １４：ＺｎＯ膜 １６：アニーリングキャップ膜（ＳｉＮ膜） ２０：拡散源 ３０：ｎ型ＧａＡｓＰ基板 ３２：マスクパターン ３２ａ：開口部 ３４：ＺｎＯ・ＳｉＯ2 膜 ３６：ＺｎＯ膜 ３８：アニーリングキャップ膜（ＳｉＮ膜） ４０：拡散源 ４２：拡散領域 ４４：表面 ４６：Ａｕ合金電極 ４８：Ａｌ電極 ５０：基板 ５４：ＺｎＯ・ＳｉＯ2 膜 ５６：ＺｎＯ膜 ５８：アニーリングキャップ膜（ＳｉＮ膜） ６０：拡散源パターン ６２：拡散領域 ６４：レジストパターン ６４ａ：開口部 ６６：Ａｕ合金電極 ６８：Ａｌ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小泉 真澄 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (7)
- 【請求項１】 ｎ型化合物半導体の基板上に、Ｚｎドー
プドオキサイド膜、Ｚｎ酸化膜およびアニーリングキャ
ップ膜を順次に積層した積層構造体を形成する工程と、 該積層構造体に熱処理を行うことにより、前記Ｚｎドー
プドオキサイド膜および前記Ｚｎ酸化膜を拡散源とし
て、前記基板に、前記Ｚｎを固相拡散させる工程とを含
むことを特徴とするＺｎの固相拡散方法。 - 【請求項２】 請求項１に記載のＺｎの固相拡散方法に
おいて、 前記Ｚｎドープドオキサイド膜をＺｎドープドＳｉＯ2
膜とし、 前記Ｚｎの酸化膜をＺｎＯ膜として、 該ｎ型化合物半導体基板にＺｎを拡散させることを特徴
とするＺｎの固相拡散方法。 - 【請求項３】 請求項２に記載のＺｎの固相拡散方法に
おいて、 前記ＺｎドープドＳｉＯ2 膜の膜厚を１００〜５００Å
とすることを特徴とするＺｎの固相拡散方法。 - 【請求項４】 請求項２に記載のＺｎの固相拡散方法に
おいて、 前記ＺｎドープドＳｉＯ2 膜をスパッタリング法を用い
て形成し、且つ、 当該ＺｎドープドＳｉＯ2 膜のＺｎとＳｉとのモル比
を、０．１≦Ｚｎ／（Ｚｎ＋Ｓｉ）≦０．５の範囲とす
ることを特徴とするＺｎの固相拡散方法。 - 【請求項５】 請求項２〜４に記載のＺｎの固相拡散方
法において、 前記ｎ型化合物半導体基板として、ｎ型ＧａＡｓ1-X Ｐ
X エピタキシャル基板（但しＸは組成比を表し、０≦Ｘ
≦０．４）を用いることを特徴とするＺｎの固相拡散方
法。 - 【請求項６】 ｎ型の合物半導体の基板上に、順次に積
層されたＺｎのドープドオキサイド膜およびＺｎの酸化
膜からなる拡散源を形成する工程と、 該拡散源上に、アニーリングキャップ膜を形成する工程
と、 該アニーリングキャップ膜を形成した基板を熱処理し
て、前記拡散源から前記基板へＺｎを拡散させことによ
り、拡散領域を形成する工程と、 該拡散源および該拡散源上のアニーリングキャップ膜を
除去する工程と、 前記基板のｎ型の部分に電気的に接続された第１主電極
と、前記拡散領域に電気的に接続された第２主電極とを
形成する工程とを含むことを特徴とするＬＥＤの製造方
法。 - 【請求項７】 請求項６に記載のＬＥＤの製造方法にお
いて、 前記基板として、ｎ型ＧａＡｓ1-X ＰX エピタキシャル
基板（但しＸは組成比を表し、０≦Ｘ≦０．４）を用い
ることを特徴とするＺｎの固相拡散方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1346695A JP3563141B2 (ja) | 1995-01-31 | 1995-01-31 | Ｚｎの固相拡散方法およびＬＥＤの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1346695A JP3563141B2 (ja) | 1995-01-31 | 1995-01-31 | Ｚｎの固相拡散方法およびＬＥＤの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203841A true JPH08203841A (ja) | 1996-08-09 |
| JP3563141B2 JP3563141B2 (ja) | 2004-09-08 |
Family
ID=11833925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1346695A Expired - Lifetime JP3563141B2 (ja) | 1995-01-31 | 1995-01-31 | Ｚｎの固相拡散方法およびＬＥＤの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563141B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779661A3 (en) * | 1995-12-13 | 1999-06-02 | Oki Electric Industry Co., Ltd. | High-resolution light-sensing and light-emitting diode array and fabrication method thereof |
| US6054724A (en) * | 1996-10-09 | 2000-04-25 | Oki Electric Industry Co., Ltd. | Light-emitting diode, light-emitting diode array |
| KR20030033228A (ko) * | 2001-10-19 | 2003-05-01 | (주)블루트론 | p형 아연산화물 박막과 이를 적용한 화합물 반도체 및 그 제조방법 |
| WO2014113032A1 (en) * | 2013-01-21 | 2014-07-24 | Hewlett-Packard Development Company, L.P. | Thin film stack |
| WO2014116208A1 (en) * | 2013-01-23 | 2014-07-31 | Hewlett-Packard Development Company, L.P. | Thin film stack |
-
1995
- 1995-01-31 JP JP1346695A patent/JP3563141B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0779661A3 (en) * | 1995-12-13 | 1999-06-02 | Oki Electric Industry Co., Ltd. | High-resolution light-sensing and light-emitting diode array and fabrication method thereof |
| US6136627A (en) * | 1995-12-13 | 2000-10-24 | Oki Data Corporation | High-resolution light-sensing and light-emitting diode array and fabrication method thereof |
| US6054724A (en) * | 1996-10-09 | 2000-04-25 | Oki Electric Industry Co., Ltd. | Light-emitting diode, light-emitting diode array |
| US6271051B1 (en) | 1996-10-09 | 2001-08-07 | Oki Data Corporation | Light-emitting diode, light-emitting diode array, and method of their fabrication |
| KR20030033228A (ko) * | 2001-10-19 | 2003-05-01 | (주)블루트론 | p형 아연산화물 박막과 이를 적용한 화합물 반도체 및 그 제조방법 |
| WO2014113032A1 (en) * | 2013-01-21 | 2014-07-24 | Hewlett-Packard Development Company, L.P. | Thin film stack |
| WO2014116208A1 (en) * | 2013-01-23 | 2014-07-31 | Hewlett-Packard Development Company, L.P. | Thin film stack |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563141B2 (ja) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573114B1 (en) | Optical semiconductor device | |
| JP4084620B2 (ja) | 発光素子及び発光素子の製造方法 | |
| US5928438A (en) | Structure and fabrication process for self-aligned locally deep-diffused emitter (SALDE) solar cell | |
| EP1278249B1 (en) | Group-iii nitride compound semiconductor device | |
| JP3157690B2 (ja) | ｐｎ接合素子の製造方法 | |
| KR100609117B1 (ko) | 질화물계 반도체 발광소자 및 그 제조방법 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JPH10117014A (ja) | 光電変換素子及びその製造方法 | |
| JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
| KR100542165B1 (ko) | Ⅲ족 질화물계 화합물 반도체 소자 | |
| JPH08203841A (ja) | Ｚｎの固相拡散方法およびＬＥＤの製造方法 | |
| JP4174581B2 (ja) | 発光素子の製造方法 | |
| JPH09213996A (ja) | 半導体発光素子及びその製造方法 | |
| JP4620340B2 (ja) | 発光素子及びその製造方法 | |
| JP3507716B2 (ja) | 半導体発光素子の製造方法 | |
| US7192794B2 (en) | Fabrication method of transparent electrode on visible light-emitting diode | |
| JP3333219B2 (ja) | 化合物半導体発光素子 | |
| JPH09129933A (ja) | 発光素子 | |
| US6063644A (en) | Light-emitting element and array with etched surface, and fabrication method thereof | |
| JPH088458A (ja) | 面発光型発光ダイオード | |
| JPH077846B2 (ja) | 発光素子の製造方法 | |
| JP3236463B2 (ja) | 発光ダイオード及びその製造方法 | |
| JPH08204237A (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JP4184521B2 (ja) | 半導体発光装置 | |
| JPH07235731A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |