JPH08195758A - ヘッダとペイロードを有するセルを非同期転送モードで転送するための装置および方法 - Google Patents
ヘッダとペイロードを有するセルを非同期転送モードで転送するための装置および方法Info
- Publication number
- JPH08195758A JPH08195758A JP22204995A JP22204995A JPH08195758A JP H08195758 A JPH08195758 A JP H08195758A JP 22204995 A JP22204995 A JP 22204995A JP 22204995 A JP22204995 A JP 22204995A JP H08195758 A JPH08195758 A JP H08195758A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- schedule table
- transfer
- cells
- host memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 57
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 2
- 230000001186 cumulative effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 147
- 238000010586 diagram Methods 0.000 description 7
- 239000013307 optical fiber Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- COCAUCFPFHUGAA-MGNBDDOMSA-N n-[3-[(1s,7s)-5-amino-4-thia-6-azabicyclo[5.1.0]oct-5-en-7-yl]-4-fluorophenyl]-5-chloropyridine-2-carboxamide Chemical compound C=1C=C(F)C([C@@]23N=C(SCC[C@@H]2C3)N)=CC=1NC(=O)C1=CC=C(Cl)C=N1 COCAUCFPFHUGAA-MGNBDDOMSA-N 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 2
- 210000003771 C cell Anatomy 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
- H04L2012/561—Star, e.g. cross-connect, concentrator, subscriber group equipment, remote electronics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Abstract
(57)【要約】
【目的】 簡単な構造で高速のＡＴＭ転送を可能にする
こと。 【構成】 セルインターフェースとホストメモリとの間
で転送するために、セル内のヘッダとペイロードとを分
離し、ヘッダが制御メモリに転送される。ホストメモリ
への転送を行うため、制御メモリはまずホストメモリ用
領域アドレスおよび領域長さを発生し、ペイロードはか
かるアドレス領域に記録される。ペイロード長さが最初
のアドレス領域内のペイロード長さを越えると、制御メ
モリは第２ホストメモリ用領域アドレスおよび長さも発
生する。ホストメモリからセルインターフェースへの転
送を行うため、制御メモリはホストメモリ用領域アドレ
スを発生し、ヘッダとペイロードとを結合し、この組み
合わせをセルインターフェースへ送る。
こと。 【構成】 セルインターフェースとホストメモリとの間
で転送するために、セル内のヘッダとペイロードとを分
離し、ヘッダが制御メモリに転送される。ホストメモリ
への転送を行うため、制御メモリはまずホストメモリ用
領域アドレスおよび領域長さを発生し、ペイロードはか
かるアドレス領域に記録される。ペイロード長さが最初
のアドレス領域内のペイロード長さを越えると、制御メ
モリは第２ホストメモリ用領域アドレスおよび長さも発
生する。ホストメモリからセルインターフェースへの転
送を行うため、制御メモリはホストメモリ用領域アドレ
スを発生し、ヘッダとペイロードとを結合し、この組み
合わせをセルインターフェースへ送る。
Description
【０００１】
【産業上の利用分野】本発明は、電話回線を通して情報
を転送するための遠隔通信システムおよびその方法に関
する。より詳細には、本発明は電話回線を通してデジタ
ル的にエンコードされたテレビおよび音声信号のような
情報を効率的、かつ信頼性高く転送するための装置およ
び方法に関する。
を転送するための遠隔通信システムおよびその方法に関
する。より詳細には、本発明は電話回線を通してデジタ
ル的にエンコードされたテレビおよび音声信号のような
情報を効率的、かつ信頼性高く転送するための装置およ
び方法に関する。
【０００２】
【従来技術】米国における電話システムは中央電話局か
ら約１. ６〜３. ２ｋｍ（１マイル〜２マイル）の所定
の半径内にある、呼び出し電話からの信号を受信し、更
に電話信号をかかる電話へ送信するための中央電話局を
設けている。呼び出し電話からの電話信号は、かかる中
央電話局から長距離を経て送信される。次に電話信号は
かかる中央電話局から約１. ６〜３. ２ｋｍ（１〜２マ
イル）の半径の範囲内にある受信電話へ中央電話局を介
して送られる。
ら約１. ６〜３. ２ｋｍ（１マイル〜２マイル）の所定
の半径内にある、呼び出し電話からの信号を受信し、更
に電話信号をかかる電話へ送信するための中央電話局を
設けている。呼び出し電話からの電話信号は、かかる中
央電話局から長距離を経て送信される。次に電話信号は
かかる中央電話局から約１. ６〜３. ２ｋｍ（１〜２マ
イル）の半径の範囲内にある受信電話へ中央電話局を介
して送られる。
【０００３】電話信号は、送信のためこれまで設けられ
ていた他の媒体の代わりに使用されてきた光ファイバー
を通して、中央電話局間の長距離を送信される。光ファ
イバーはこれまで設けられていた回線よりも、ある顕著
な利点を有している。これら光ファイバーは、異なる電
話からのかなり多数の信号を、光ファイバーを通して同
時に送信することを可能にしている。光ファイバーは他
の媒体よりも高い精度でデジタル的にエンコードされた
信号を通過する。
ていた他の媒体の代わりに使用されてきた光ファイバー
を通して、中央電話局間の長距離を送信される。光ファ
イバーはこれまで設けられていた回線よりも、ある顕著
な利点を有している。これら光ファイバーは、異なる電
話からのかなり多数の信号を、光ファイバーを通して同
時に送信することを可能にしている。光ファイバーは他
の媒体よりも高い精度でデジタル的にエンコードされた
信号を通過する。
【０００４】これまでに電話、ビデオおよびデータサー
ビス用のデジタル的にエンコードされた信号を搬送する
のに種々のシステムが採用されてきた。現在採用されて
いるかかるシステムのうちの１つは、非同期転送モード
（ＡＴＭ）と称されているものである。このシステム
は、呼び出し加入者と受信加入者との間で信号が一時に
一方向のみに進むことを認識できるので有利となってい
る。このシステムは他方向への最大数の異なるメッセー
ジを送信できるよう、他方向へのバンド幅を維持する。
ビス用のデジタル的にエンコードされた信号を搬送する
のに種々のシステムが採用されてきた。現在採用されて
いるかかるシステムのうちの１つは、非同期転送モード
（ＡＴＭ）と称されているものである。このシステム
は、呼び出し加入者と受信加入者との間で信号が一時に
一方向のみに進むことを認識できるので有利となってい
る。このシステムは他方向への最大数の異なるメッセー
ジを送信できるよう、他方向へのバンド幅を維持する。
【０００５】ＡＴＭシステムでは、中央電話局を通して
アクセスマルチプレクサ、すなわちターミナル間で情報
を送信するために複数のセルが設けられる。これらセル
の各々は呼び出し局および受信局を識別するヘッダを含
み、更に送受信される情報をとなるペイロードを含む。
これらセルは呼び出し電話からアクセスマルチプレクサ
を介して第１中央電話局に至る。次にこれらセルは第１
中央電話局、更に光ファイバーを通って第２中央電話局
に進み、次に受信側アクセスマルチプレクサへ到着す
る。セルの中央電話局への転送中、ヘッダは変えること
ができる。これらアドレスの変更は、セルが受信電話に
至るまで中央電話局の各対の間で通るパスを表示する。
アクセスマルチプレクサ、すなわちターミナル間で情報
を送信するために複数のセルが設けられる。これらセル
の各々は呼び出し局および受信局を識別するヘッダを含
み、更に送受信される情報をとなるペイロードを含む。
これらセルは呼び出し電話からアクセスマルチプレクサ
を介して第１中央電話局に至る。次にこれらセルは第１
中央電話局、更に光ファイバーを通って第２中央電話局
に進み、次に受信側アクセスマルチプレクサへ到着す
る。セルの中央電話局への転送中、ヘッダは変えること
ができる。これらアドレスの変更は、セルが受信電話に
至るまで中央電話局の各対の間で通るパスを表示する。
【０００６】
【発明が解決しようとする課題】従来技術では、アクセ
スマルチプレクサでこれらセルを信号にリアセンブリす
るため、各セル内のヘッダおよびペイロードを制御メモ
リへ転送し、制御メモリはヘッダを処理し、セルはどの
パスを通って来たかを決定し、よってこのパスに基づい
て信号をリアセンブリしていた。この方法によれば、あ
る困難が生じた。例えばメモリがヘッダおよびペイロー
ドを受信するので、制御メモリを比較的大規模なものと
しなければならなかった。特にヘッダおよびペイロード
を処理しなければならず、ペイロードは一般にヘッダよ
りも１２倍長いので、転送が低速となっていた。
スマルチプレクサでこれらセルを信号にリアセンブリす
るため、各セル内のヘッダおよびペイロードを制御メモ
リへ転送し、制御メモリはヘッダを処理し、セルはどの
パスを通って来たかを決定し、よってこのパスに基づい
て信号をリアセンブリしていた。この方法によれば、あ
る困難が生じた。例えばメモリがヘッダおよびペイロー
ドを受信するので、制御メモリを比較的大規模なものと
しなければならなかった。特にヘッダおよびペイロード
を処理しなければならず、ペイロードは一般にヘッダよ
りも１２倍長いので、転送が低速となっていた。
【０００７】従来技術のＡＴＭシステムの作動には別の
問題もある。この問題はアクセス回線および中央電話局
が多数の異なるソースからのセルを受信することから生
じている。各ソースは図示するように呼び出し局のうち
の別の１つを構成することができ、連続するタイムスロ
ット内への異なるレートの転送セルを有することができ
る。例えば、あるセルは３番目のタイムスロット置きに
アクセス回線内へセルを転送でき、別のソースは４番目
のタイムスロット置きにアクセス回線にセルを転送でき
る。これまで各タイムスロット内のセルの転送後に、ど
のソースが次のタイムスロットにセルを転送すべきかを
判断していた。このようなシステムは、扱いにくく、低
速であった。その理由は各タイムスロットにセルを転送
した後に、転送を中断しなければならず、この間に次の
タイムスロットにおける転送について判断をするからで
ある。
問題もある。この問題はアクセス回線および中央電話局
が多数の異なるソースからのセルを受信することから生
じている。各ソースは図示するように呼び出し局のうち
の別の１つを構成することができ、連続するタイムスロ
ット内への異なるレートの転送セルを有することができ
る。例えば、あるセルは３番目のタイムスロット置きに
アクセス回線内へセルを転送でき、別のソースは４番目
のタイムスロット置きにアクセス回線にセルを転送でき
る。これまで各タイムスロット内のセルの転送後に、ど
のソースが次のタイムスロットにセルを転送すべきかを
判断していた。このようなシステムは、扱いにくく、低
速であった。その理由は各タイムスロットにセルを転送
した後に、転送を中断しなければならず、この間に次の
タイムスロットにおける転送について判断をするからで
ある。
【０００８】
【課題を解決するための手段】本発明はＡＴＭシステム
で発生していたような先のパラグラフで述べた欠点を克
服するための装置および方法を提供するものである。本
発明の装置および方法は、セルが電話回線を通して呼び
出し電話と受信電話との間でセルを転送する際に、ヘッ
ダを更新するためセルを処理する時間を最小にするもの
である。更に本発明の装置および方法は、回線内で連続
タイムスロット内で得られるセルをあらかじめスケジュ
ール化することにより、回線内の連続タイムスロットへ
セルを導入するための時間も最小にするものである。
で発生していたような先のパラグラフで述べた欠点を克
服するための装置および方法を提供するものである。本
発明の装置および方法は、セルが電話回線を通して呼び
出し電話と受信電話との間でセルを転送する際に、ヘッ
ダを更新するためセルを処理する時間を最小にするもの
である。更に本発明の装置および方法は、回線内で連続
タイムスロット内で得られるセルをあらかじめスケジュ
ール化することにより、回線内の連続タイムスロットへ
セルを導入するための時間も最小にするものである。
【０００９】本発明の一実施例では、セルインターフェ
ースとホストメモリとの間で転送するために、セル内の
ヘッダとペイロードとを分離する。ヘッダは、制御メモ
リに転送される。ホストメモリへの転送を行うため、制
御メモリはまずホストメモリ用領域アドレスおよび領域
長さを発生する。ペイロードはかかるアドレス領域に記
録される。ペイロード長さが最初のアドレス領域内のペ
イロード長さを越えるとき、制御メモリは第２ホストメ
モリ用領域アドレスおよび長さも発生する。ホストメモ
リからセルインターフェースへの転送を行うため、制御
メモリはホストメモリ用領域アドレスを発生し、ヘッダ
とペイロードとを結合し、この組み合わせをセルインタ
ーフェースへ送る。
ースとホストメモリとの間で転送するために、セル内の
ヘッダとペイロードとを分離する。ヘッダは、制御メモ
リに転送される。ホストメモリへの転送を行うため、制
御メモリはまずホストメモリ用領域アドレスおよび領域
長さを発生する。ペイロードはかかるアドレス領域に記
録される。ペイロード長さが最初のアドレス領域内のペ
イロード長さを越えるとき、制御メモリは第２ホストメ
モリ用領域アドレスおよび長さも発生する。ホストメモ
リからセルインターフェースへの転送を行うため、制御
メモリはホストメモリ用領域アドレスを発生し、ヘッダ
とペイロードとを結合し、この組み合わせをセルインタ
ーフェースへ送る。
【００１０】異なるソース（すなわちターミナル）から
のセルを、それらの個々の転送レートに応じたテーブル
位置にスケジュール化する。これらのスケジュール化さ
れた位置のセルは通常はかかる位置に対応するタイムス
ロットで転送される。同じ位置に２つ以上のセルをスケ
ジュール化する際、対応するタイムスロットに対するあ
らかじめ設定された優先権で１つのセルが転送される。
その他のセルは、同じ、または他の優先権でアイドルタ
イムスロット（通常スケジュール化されていないセル）
で転送できるよう、その他のセルは遅延される。
のセルを、それらの個々の転送レートに応じたテーブル
位置にスケジュール化する。これらのスケジュール化さ
れた位置のセルは通常はかかる位置に対応するタイムス
ロットで転送される。同じ位置に２つ以上のセルをスケ
ジュール化する際、対応するタイムスロットに対するあ
らかじめ設定された優先権で１つのセルが転送される。
その他のセルは、同じ、または他の優先権でアイドルタ
イムスロット（通常スケジュール化されていないセル）
で転送できるよう、その他のセルは遅延される。
【００１１】各ソースのためのセル遅延は、最大設定値
まで累積される。あるソースに対して蓄積されたセル遅
延が、ソースからのセル間の通常の時間スペースを越え
ると、かかる遅延を補償するよう、正常にスケジュール
化されたタイムスロット前でソースからのセルがアイド
ルタイムスロット内のセルを転送する。
まで累積される。あるソースに対して蓄積されたセル遅
延が、ソースからのセル間の通常の時間スペースを越え
ると、かかる遅延を補償するよう、正常にスケジュール
化されたタイムスロット前でソースからのセルがアイド
ルタイムスロット内のセルを転送する。
【００１２】
【実施例】図１は、一対の電話（またはソース）１２お
よび１４へ信号を転送したり、これら一対の電話からそ
れぞれ回線１６および１８を通して共通アクセスマルチ
プレクサ２０へ信号を転送するための、全体が番号１０
で表示された、従来技術で公知のシステムをブロックと
して示す。電話（またはソース）１２は、図示するよう
に回線１６上でテレビ信号および電話（音声）信号を送
受信でき、電話（またはソース）１４は、図示するよう
に回線１８上でテレビ信号および電話（および）信号を
送受信できる。すべての信号はデジタル式にエンコード
されている。簡略化するため、テレビ信号は図１では実
線に沿って転送されるように示されており、電話信号は
図１では破線ラインに沿って転送されるように示されて
いる。
よび１４へ信号を転送したり、これら一対の電話からそ
れぞれ回線１６および１８を通して共通アクセスマルチ
プレクサ２０へ信号を転送するための、全体が番号１０
で表示された、従来技術で公知のシステムをブロックと
して示す。電話（またはソース）１２は、図示するよう
に回線１６上でテレビ信号および電話（音声）信号を送
受信でき、電話（またはソース）１４は、図示するよう
に回線１８上でテレビ信号および電話（および）信号を
送受信できる。すべての信号はデジタル式にエンコード
されている。簡略化するため、テレビ信号は図１では実
線に沿って転送されるように示されており、電話信号は
図１では破線ラインに沿って転送されるように示されて
いる。
【００１３】回線１６および１８内の信号はアクセスマ
ルチプレクサ２０に到達する。それぞれのデジタル式に
エンコードされた送信信号は所定の長さのセルペイロー
ドにセグメント化され、各セルペイロードにセルヘッダ
が加えられ、１つのセルを形成する。同様に、受信され
たセルはそれぞれの受信信号となるようにリアセンブル
される。アクセスマルチプレクサ内では、仮想チャンネ
ル表示および／または仮想パス表示をするようにセルの
ヘッダが発生される。このヘッダはセルを中央電話局２
２に送るのに通るパスを表示する。中央電話局２２はそ
の後、セルを転送するのに通るパスを識別するよう、セ
ル内のヘッダを再び変えることができる。次にセルは図
１において、全体が番号２８で表示された受信電話局に
てテレビアクセス２４または電話アクセス２６のいずれ
かへ転送することができる。
ルチプレクサ２０に到達する。それぞれのデジタル式に
エンコードされた送信信号は所定の長さのセルペイロー
ドにセグメント化され、各セルペイロードにセルヘッダ
が加えられ、１つのセルを形成する。同様に、受信され
たセルはそれぞれの受信信号となるようにリアセンブル
される。アクセスマルチプレクサ内では、仮想チャンネ
ル表示および／または仮想パス表示をするようにセルの
ヘッダが発生される。このヘッダはセルを中央電話局２
２に送るのに通るパスを表示する。中央電話局２２はそ
の後、セルを転送するのに通るパスを識別するよう、セ
ル内のヘッダを再び変えることができる。次にセルは図
１において、全体が番号２８で表示された受信電話局に
てテレビアクセス２４または電話アクセス２６のいずれ
かへ転送することができる。
【００１４】図２は、全体が番号２９で表示され、破線
で描かれたブロックで囲まれたサブアセンブリの一実施
例を示す。このサブアセンブリは、図１に示されたアク
セスマルチプレクサ２０と共に使用され、受信セルイン
ターフェースからの回線３０とホストメモリ３２との間
でＡＴＭセルペイロードを制御しながら転送するための
ものである。回線３０からセルが転送されると、これら
セルは受信ＦＩＦＯを通過する。このＦＩＦＯ３４はタ
イムバッファとなるように、当技術分野では周知の先入
れ先出しメモリを構成している。各セル内のペイロード
は、次にリアセンブリダイレクトメモリアクセス（ＤＭ
Ａ）ステージ３６に進む。各セル内のヘッダは処理のた
めのリアセンブリステートマシン４０に進む。
で描かれたブロックで囲まれたサブアセンブリの一実施
例を示す。このサブアセンブリは、図１に示されたアク
セスマルチプレクサ２０と共に使用され、受信セルイン
ターフェースからの回線３０とホストメモリ３２との間
でＡＴＭセルペイロードを制御しながら転送するための
ものである。回線３０からセルが転送されると、これら
セルは受信ＦＩＦＯを通過する。このＦＩＦＯ３４はタ
イムバッファとなるように、当技術分野では周知の先入
れ先出しメモリを構成している。各セル内のペイロード
は、次にリアセンブリダイレクトメモリアクセス（ＤＭ
Ａ）ステージ３６に進む。各セル内のヘッダは処理のた
めのリアセンブリステートマシン４０に進む。
【００１５】各セル内のヘッダは、リアセンブリステー
トマシン４０から制御メモリ３８へ送られ、制御メモリ
３８はヘッダを処理し、アドレスを発生する。これらア
ドレスはホストメモリ３２内のどこにセルペイロードを
記憶すべきかを表示するものである。次にこれらアドレ
スは、再アドレスステートマシン４０を通って再アドレ
スダイレクトメモリアクセス（ＤＭＡ）ステージ３６へ
加えられ、ＦＩＦＯ３４からのペイロードをホストイン
ターフェース４２を通し、ホストバス４４へ抜ける。次
にこれらセルはホストメモリ３２内で制御メモリ３８の
示すアドレスへ転送される。
トマシン４０から制御メモリ３８へ送られ、制御メモリ
３８はヘッダを処理し、アドレスを発生する。これらア
ドレスはホストメモリ３２内のどこにセルペイロードを
記憶すべきかを表示するものである。次にこれらアドレ
スは、再アドレスステートマシン４０を通って再アドレ
スダイレクトメモリアクセス（ＤＭＡ）ステージ３６へ
加えられ、ＦＩＦＯ３４からのペイロードをホストイン
ターフェース４２を通し、ホストバス４４へ抜ける。次
にこれらセルはホストメモリ３２内で制御メモリ３８の
示すアドレスへ転送される。
【００１６】セルは図２に示されるサブシステム２９に
より回線２５を通して送信セルインターフェースへ転送
することもできる。セグメント化ステートマシン５０
は、セルペイロードがホストメモリ３２内のどこに記録
されているかを表示するアドレスを制御メモリ３８から
読み出す。次にこれらアドレスは、セグメント化ステー
トマシン５０によりセグメント化ダイレクトメモリアク
セス（ＤＭＡ）４６へ加えられ、セルペイロードを送信
ＦＩＦＯ４８へ向ける。送信ＦＩＦＯ４８は受信ＦＩＦ
Ｏ３４と同じように構成できる。ヘッダは制御メモリ３
８によりセグメント化ステートマシン５０へ送られ、送
信ＦＩＦＯ４８内でペイロードと結合される。こうして
再結合されたセルは送信セルインターフェースライン４
５へ進む。
より回線２５を通して送信セルインターフェースへ転送
することもできる。セグメント化ステートマシン５０
は、セルペイロードがホストメモリ３２内のどこに記録
されているかを表示するアドレスを制御メモリ３８から
読み出す。次にこれらアドレスは、セグメント化ステー
トマシン５０によりセグメント化ダイレクトメモリアク
セス（ＤＭＡ）４６へ加えられ、セルペイロードを送信
ＦＩＦＯ４８へ向ける。送信ＦＩＦＯ４８は受信ＦＩＦ
Ｏ３４と同じように構成できる。ヘッダは制御メモリ３
８によりセグメント化ステートマシン５０へ送られ、送
信ＦＩＦＯ４８内でペイロードと結合される。こうして
再結合されたセルは送信セルインターフェースライン４
５へ進む。
【００１７】図３は、セル内のヘッダとペイロードを分
離し、セルのペイロードをリアセンブルし、ホストメモ
リ３２にリアセンブリされたペイロードを記録する際
の、図２に示されたサブシステムの作動を更に詳細に示
すものである。図３に示されるフローチャートでは、セ
ルヘッダが、まず７０で読み出される。このヘッダはリ
アセンブリステートでメモリアドレスを発生するための
「接続インデックス」（ブロック７２参照）を計算する
のに使用される。これは制御メモリ３８内の「リアセン
ブリステート」と表示されたテーブル７３として表示さ
れる。このテーブル７３は「ＶＣＣ １」、「ＶＣＣ
２」、「ＶＣＣ ３」、等とそれぞれ表示される複数の
仮想チャンネル接続を含む。
離し、セルのペイロードをリアセンブルし、ホストメモ
リ３２にリアセンブリされたペイロードを記録する際
の、図２に示されたサブシステムの作動を更に詳細に示
すものである。図３に示されるフローチャートでは、セ
ルヘッダが、まず７０で読み出される。このヘッダはリ
アセンブリステートでメモリアドレスを発生するための
「接続インデックス」（ブロック７２参照）を計算する
のに使用される。これは制御メモリ３８内の「リアセン
ブリステート」と表示されたテーブル７３として表示さ
れる。このテーブル７３は「ＶＣＣ １」、「ＶＣＣ
２」、「ＶＣＣ ３」、等とそれぞれ表示される複数の
仮想チャンネル接続を含む。
【００１８】仮想チャンネル接続の各々はテーブル７５
を含み、このテーブル７５はホストメモリ３８のある領
域のアドレス、ホストメモリ内の領域の長さおよび仮想
チャンネル接続ＶＣＣのためのプロトコル情報を含む所
定の情報を発生する。図３は、ホストメモリ３８内のア
ドレス領域、この領域の長さおよび仮想チャンネル接続
ＶＣＣのためのプロトコル情報を含むテーブルが、「Ｖ
ＣＣ ２」と表示された仮想チャンネル接続から選択さ
れたことを略図で示している。これは破線７４、更に図
３内のテーブル７５によって示されている。このこと
は、説明のための略図であり、他のＶＣＣも選択できる
ことが理解できよう。
を含み、このテーブル７５はホストメモリ３８のある領
域のアドレス、ホストメモリ内の領域の長さおよび仮想
チャンネル接続ＶＣＣのためのプロトコル情報を含む所
定の情報を発生する。図３は、ホストメモリ３８内のア
ドレス領域、この領域の長さおよび仮想チャンネル接続
ＶＣＣのためのプロトコル情報を含むテーブルが、「Ｖ
ＣＣ ２」と表示された仮想チャンネル接続から選択さ
れたことを略図で示している。これは破線７４、更に図
３内のテーブル７５によって示されている。このこと
は、説明のための略図であり、他のＶＣＣも選択できる
ことが理解できよう。
【００１９】受信セルインターフェースに関連する、図
２内の回線３０からのセルは、次に図３において７３で
表示されるように、制御メモリ３８内のテーブル７５内
の「ＶＣＣ ２」仮想チャンネル接続内のプロトコル情
報によってチェックされる。ヘッダおよびペイロード内
のプロトコル情報が正しいものであることがチェックに
より表示されれば、図３における７８で表示されるよう
に、制御メモリ３８内の「ＶＣＣ ２」ブロックからホ
ストメモリ３２内の領域アドレス、およびこの領域の長
さが読み出される。８０で表示されるように、図２では
ホストメモリ３２内の領域アドレスがリアセンブリＤＭ
Ａ３６へ送られる。次に図３における８２に表示される
ように、図２の受信ＦＩＦＯ３４からホストメモリ３２
へセルペイロードを転送するように、リアセンブリＤＭ
Ａ３６が起動される。
２内の回線３０からのセルは、次に図３において７３で
表示されるように、制御メモリ３８内のテーブル７５内
の「ＶＣＣ ２」仮想チャンネル接続内のプロトコル情
報によってチェックされる。ヘッダおよびペイロード内
のプロトコル情報が正しいものであることがチェックに
より表示されれば、図３における７８で表示されるよう
に、制御メモリ３８内の「ＶＣＣ ２」ブロックからホ
ストメモリ３２内の領域アドレス、およびこの領域の長
さが読み出される。８０で表示されるように、図２では
ホストメモリ３２内の領域アドレスがリアセンブリＤＭ
Ａ３６へ送られる。次に図３における８２に表示される
ように、図２の受信ＦＩＦＯ３４からホストメモリ３２
へセルペイロードを転送するように、リアセンブリＤＭ
Ａ３６が起動される。
【００２０】「ＶＣＣ ２」テーブル７３のための連続
するセルペイロードがこの領域内でリアセンブルされる
際に、「ＶＣＣ ２」チャンネル接続内の領域の終了点
に達したかどうか判断するよう、各リアセンブリ内でチ
ェックがなされる。これについては、図３の８４に示さ
れている。答えがＮＯであればホストメモリ領域内に記
憶された「ＶＣＣ ２」チャンネル接続内の連続ペイロ
ードに対し、連続セルのための領域アドレスがインクリ
メントされ、同じ値だけ領域長さがデクリメントされ
る。図３におけるブロック８６はこれを示したものであ
る。
するセルペイロードがこの領域内でリアセンブルされる
際に、「ＶＣＣ ２」チャンネル接続内の領域の終了点
に達したかどうか判断するよう、各リアセンブリ内でチ
ェックがなされる。これについては、図３の８４に示さ
れている。答えがＮＯであればホストメモリ領域内に記
憶された「ＶＣＣ ２」チャンネル接続内の連続ペイロ
ードに対し、連続セルのための領域アドレスがインクリ
メントされ、同じ値だけ領域長さがデクリメントされ
る。図３におけるブロック８６はこれを示したものであ
る。
【００２１】制御メモリ３８内の「ＶＣＣ ２」テーブ
ル内の領域の終了点に達すれば、ブロック８４からＹＥ
Ｓの表示が出される。これにより図３においてブロック
８８が起動される。このブロックは「読み出しフリー領
域」と表示されている。制御メモリ３８は図３において
番号９０で表示されたフリー領域待ち行列を含む。ブロ
ック８８が起動されると、フリー領域待ち行列９０内の
次のエントリが選択される。例えば既にフリー領域待ち
行列内のエントリ１が選択されている場合、次にフリー
領域待ち行列９０内のエントリ２が選択される。これは
図３において、フリー領域待ち行列９０内のエントリ２
からテーブル９４まで延びる破線９２で表示される。
ル内の領域の終了点に達すれば、ブロック８４からＹＥ
Ｓの表示が出される。これにより図３においてブロック
８８が起動される。このブロックは「読み出しフリー領
域」と表示されている。制御メモリ３８は図３において
番号９０で表示されたフリー領域待ち行列を含む。ブロ
ック８８が起動されると、フリー領域待ち行列９０内の
次のエントリが選択される。例えば既にフリー領域待ち
行列内のエントリ１が選択されている場合、次にフリー
領域待ち行列９０内のエントリ２が選択される。これは
図３において、フリー領域待ち行列９０内のエントリ２
からテーブル９４まで延びる破線９２で表示される。
【００２２】フリー領域待ち行列内のエントリ２はホス
トメモリ３８内の新しいアドレス領域およびかかる領域
の長さを含む。この情報は、テーブル内で先に記録され
ていた情報の代わりにテーブル２５へ転送される。次
に、回線３０上のセル内のペイロードをホストメモリ３
２内の領域に転送するよう、上記のようにブロック７
８、８０、８２、８４、８６および８８がオペレートさ
れる。この領域の終了点でペイロードがホストメモリ３
２に完全に記録されていなければ、ホストメモリ３２内
の新しいアドレス領域およびかかる領域の長さを与える
ように、フリー領域待ち行列内のエントリ３を選択でき
る。ホストメモリ３２にペイロードのすべてが記録され
るまで、このように上記ステップが繰り返される。
トメモリ３８内の新しいアドレス領域およびかかる領域
の長さを含む。この情報は、テーブル内で先に記録され
ていた情報の代わりにテーブル２５へ転送される。次
に、回線３０上のセル内のペイロードをホストメモリ３
２内の領域に転送するよう、上記のようにブロック７
８、８０、８２、８４、８６および８８がオペレートさ
れる。この領域の終了点でペイロードがホストメモリ３
２に完全に記録されていなければ、ホストメモリ３２内
の新しいアドレス領域およびかかる領域の長さを与える
ように、フリー領域待ち行列内のエントリ３を選択でき
る。ホストメモリ３２にペイロードのすべてが記録され
るまで、このように上記ステップが繰り返される。
【００２３】図４は、ホストメモリ３２からのセルペイ
ロードを転送し、ＡＴＭパスを表示するように制御メモ
リ３８からヘッダを読み出し、ヘッダとペイロードを結
合させて１つのセルとし、このセルを回線４５へ転送す
る際の、図２に示されたサブシステムの作動を更に詳細
に示すものである。図４に示されたフローチャートで
は、ブロック１００は特定のタイムスロットに対しＶＣ
Ｃセルがすでにスケジュール化されたかどうかを判断す
るためのものである。セルがまだスケジュール化されて
いない場合、図２において、アイドルセル（すなわちタ
イムスロット内に記録されていないセル）が回線４５へ
転送される。これは、図４におけるライン１０１で表示
されている。
ロードを転送し、ＡＴＭパスを表示するように制御メモ
リ３８からヘッダを読み出し、ヘッダとペイロードを結
合させて１つのセルとし、このセルを回線４５へ転送す
る際の、図２に示されたサブシステムの作動を更に詳細
に示すものである。図４に示されたフローチャートで
は、ブロック１００は特定のタイムスロットに対しＶＣ
Ｃセルがすでにスケジュール化されたかどうかを判断す
るためのものである。セルがまだスケジュール化されて
いない場合、図２において、アイドルセル（すなわちタ
イムスロット内に記録されていないセル）が回線４５へ
転送される。これは、図４におけるライン１０１で表示
されている。
【００２４】特定のタイムスロットに対し、セルがスケ
ジュール化されていなければ、図４のブロック１００は
制御メモリ３８内のテーブル１０２内の仮想チャンネル
接続を選択する。このテーブルは図４において「セグメ
ント化ステート」と表示されている。図４に示すよう
に、表１０２は「 ＶＣＣ １」、「ＶＣＣ ２」、「Ｖ
ＣＣ ３」等と表示された複数の仮想チャンネル接続を
含む。仮想チャンネル接続「ＶＣＣ ２」はテーブル１
０２で選択されるように表示されている。これについて
は、破線１０４で表示されている。他のブロックも選択
できたことは理解できよう。仮想チャンネル接続「ＶＣ
Ｃ ２」は、（セルの転送パスを表示するように）ヘッ
ダ値、領域アドレス、領域長さ、プロトコル情報、ホス
トメモリ内の次の領域デスクリプタ位置を図示するよう
に含む。これについては、図２において番号１０６で示
される。
ジュール化されていなければ、図４のブロック１００は
制御メモリ３８内のテーブル１０２内の仮想チャンネル
接続を選択する。このテーブルは図４において「セグメ
ント化ステート」と表示されている。図４に示すよう
に、表１０２は「 ＶＣＣ １」、「ＶＣＣ ２」、「Ｖ
ＣＣ ３」等と表示された複数の仮想チャンネル接続を
含む。仮想チャンネル接続「ＶＣＣ ２」はテーブル１
０２で選択されるように表示されている。これについて
は、破線１０４で表示されている。他のブロックも選択
できたことは理解できよう。仮想チャンネル接続「ＶＣ
Ｃ ２」は、（セルの転送パスを表示するように）ヘッ
ダ値、領域アドレス、領域長さ、プロトコル情報、ホス
トメモリ内の次の領域デスクリプタ位置を図示するよう
に含む。これについては、図２において番号１０６で示
される。
【００２５】「ＶＣＣ ２」ブロック内のヘッダ値およ
びプロトコル情報は、図４においてそれぞれ番号１０
８、１０９で表示されるように制御メモリ３８から読み
出される。このヘッダ値は次に、図４における番号１１
０で表示されるように、図２において送信ＦＩＦＯ４８
へ転送され、図４において番号１１２で表示されるよう
に、「ＶＣＣ ２」仮想チャンネル接続から領域アドレ
スおよびその長さが読み出される。次に、図２における
セグメント化ＤＭＡ４６が立ち上げられ（図４における
ブロック１１４を参照）、図２においてホストメモリ領
域から送信ＦＩＦＯ４８にペイロードが転送される（図
４におけるブロック１１６参照）。仮想チャンネル接続
１０６のため転送されている領域は、その長さの終了点
にあるかどうかを判別するよう、連続セルのペイロード
の各転送時にチェックがなされる。これについては図４
における番号１１８で表示される。
びプロトコル情報は、図４においてそれぞれ番号１０
８、１０９で表示されるように制御メモリ３８から読み
出される。このヘッダ値は次に、図４における番号１１
０で表示されるように、図２において送信ＦＩＦＯ４８
へ転送され、図４において番号１１２で表示されるよう
に、「ＶＣＣ ２」仮想チャンネル接続から領域アドレ
スおよびその長さが読み出される。次に、図２における
セグメント化ＤＭＡ４６が立ち上げられ（図４における
ブロック１１４を参照）、図２においてホストメモリ領
域から送信ＦＩＦＯ４８にペイロードが転送される（図
４におけるブロック１１６参照）。仮想チャンネル接続
１０６のため転送されている領域は、その長さの終了点
にあるかどうかを判別するよう、連続セルのペイロード
の各転送時にチェックがなされる。これについては図４
における番号１１８で表示される。
【００２６】図４における番号１２０で表示されるよう
に、「ＶＣＣ ２」仮想チャンネル接続におけるホスト
領域の終了点に達していなければ、送信ＦＩＦＯ４８に
転送される連続ペイロードを考慮して、制御メモリ内の
１０６における領域アドレスがインクリメントされ、同
じ値だけ領域長さがデクリメントされる（ブロック１２
２参照）。これにより、仮想チャンネル接続「ＶＣＣ
２」内で処理されている領域の更新記録および仮想チャ
ンネル接続「ＶＣＣ ２」内で処理すべき領域の残りの
長さの更新記録がなされる。
に、「ＶＣＣ ２」仮想チャンネル接続におけるホスト
領域の終了点に達していなければ、送信ＦＩＦＯ４８に
転送される連続ペイロードを考慮して、制御メモリ内の
１０６における領域アドレスがインクリメントされ、同
じ値だけ領域長さがデクリメントされる（ブロック１２
２参照）。これにより、仮想チャンネル接続「ＶＣＣ
２」内で処理されている領域の更新記録および仮想チャ
ンネル接続「ＶＣＣ ２」内で処理すべき領域の残りの
長さの更新記録がなされる。
【００２７】仮想チャンネル接続「ＶＣＣ ２」内の領
域の終了点に達していれば、１２４で表示されるように
ホストメモリ３８内の次の領域のアドレスおよびこの領
域の長さが読み出される。この次の領域は、テーブル１
０６では「Ｎｅｘｔ」と表示されており、図４における
テーブル１０８では更に詳細に表示されている。表１２
８はブロック１２４内における表示に合致するように
「領域デスクリプタ」と表示されている。このブロック
１２８は、「Ｎｅｘｔ」と表示されたブロックも含む。
このテーブル１２８は次にテーブル１０６の位置へ転送
され、これまでテーブル１０６にあった情報と置き換え
られる。テーブル２８からテーブル１０６へ転送される
アドレス情報を次に上記と同じようにブロック１０８、
１０９、１１０、１１２、１１４、１１６、１１８、１
２０、１２２および１２４で処理する。テーブル１０６
での領域の処理が完了すると、テーブル１０６内の「ｎ
ｅｘｔ」ブロックを処理してホストメモリ３２内のその
次のホストアドレス領域およびこのアドレス領域の長さ
を決定する。
域の終了点に達していれば、１２４で表示されるように
ホストメモリ３８内の次の領域のアドレスおよびこの領
域の長さが読み出される。この次の領域は、テーブル１
０６では「Ｎｅｘｔ」と表示されており、図４における
テーブル１０８では更に詳細に表示されている。表１２
８はブロック１２４内における表示に合致するように
「領域デスクリプタ」と表示されている。このブロック
１２８は、「Ｎｅｘｔ」と表示されたブロックも含む。
このテーブル１２８は次にテーブル１０６の位置へ転送
され、これまでテーブル１０６にあった情報と置き換え
られる。テーブル２８からテーブル１０６へ転送される
アドレス情報を次に上記と同じようにブロック１０８、
１０９、１１０、１１２、１１４、１１６、１１８、１
２０、１２２および１２４で処理する。テーブル１０６
での領域の処理が完了すると、テーブル１０６内の「ｎ
ｅｘｔ」ブロックを処理してホストメモリ３２内のその
次のホストアドレス領域およびこのアドレス領域の長さ
を決定する。
【００２８】図５は、異なるソース（例えば図１におけ
る電話１２および２４のような電話）の各々の個々のレ
ートに従い、連続するタイムスロットで転送するよう、
異なるソースからのセルをスケジュール化するための装
置および方法に関するフローチャートを略図で示してい
る。かかるフローチャートにおける最初のステップとし
て、装置および方法のパラメータを初期化する。これに
ついては、図５における番号２００で示されている。
る電話１２および２４のような電話）の各々の個々のレ
ートに従い、連続するタイムスロットで転送するよう、
異なるソースからのセルをスケジュール化するための装
置および方法に関するフローチャートを略図で示してい
る。かかるフローチャートにおける最初のステップとし
て、装置および方法のパラメータを初期化する。これに
ついては、図５における番号２００で示されている。
【００２９】初期化は次のステップから成る。 １．各ソース（または電話）の遅れステートを時間の点
から値ゼロ（０）へセットする。このことは、セルをソ
ースから複数のタイムスロットのうちの１つに送るのに
どのソースも最初は遅れていないことを意味している。
から値ゼロ（０）へセットする。このことは、セルをソ
ースから複数のタイムスロットのうちの１つに送るのに
どのソースも最初は遅れていないことを意味している。
【００３０】２．複数の連続する点から形成されたスケ
ジュールを「アイドル」にセットする。このことはスケ
ジュールテーブル内のいずれの位置にもソース情報はな
いことを意味している。
ジュールを「アイドル」にセットする。このことはスケ
ジュールテーブル内のいずれの位置にもソース情報はな
いことを意味している。
【００３１】３．各セルから転送セルインターフェース
４５へセルを転送するレートＩを、各ソースに対し個々
の値にスケジュール化する。例えば第１ソースはスケジ
ュールテーブル内の３番目の位置ごとにセルを転送する
ようにスケジュール化できる。このことは、第１ソース
に対するレートＩは３であることを意味している。同様
に、第２ソースからのセルを４番目の位置ごとに１回、
スケジュール内の位置へ転送するようにスケジュール化
することを表示するように、第２ソースに対するレート
Ｉを４にセットできる。
４５へセルを転送するレートＩを、各ソースに対し個々
の値にスケジュール化する。例えば第１ソースはスケジ
ュールテーブル内の３番目の位置ごとにセルを転送する
ようにスケジュール化できる。このことは、第１ソース
に対するレートＩは３であることを意味している。同様
に、第２ソースからのセルを４番目の位置ごとに１回、
スケジュール内の位置へ転送するようにスケジュール化
することを表示するように、第２ソースに対するレート
Ｉを４にセットできる。
【００３２】５．異なるソースの各々に対しパラメータ
Ｌを別々にセットする。ソースに対するパラメータＬ
は、そのソースの遅れステートの最大値を示す。１つの
ソースはそのソースのレートＩに従ってソースからセル
をタイムスロット内転送すべき時間に対するＬよりも大
きい値だけ遅れることができる。しかしながらソースの
遅れ値はＬに限定される。例えば、第１ソースの最大遅
れ値Ｌは、２０個のタイムスロットにすることができ、
第２ソースの最大遅れ値Ｌは３０個のタイムスロットに
できる。
Ｌを別々にセットする。ソースに対するパラメータＬ
は、そのソースの遅れステートの最大値を示す。１つの
ソースはそのソースのレートＩに従ってソースからセル
をタイムスロット内転送すべき時間に対するＬよりも大
きい値だけ遅れることができる。しかしながらソースの
遅れ値はＬに限定される。例えば、第１ソースの最大遅
れ値Ｌは、２０個のタイムスロットにすることができ、
第２ソースの最大遅れ値Ｌは３０個のタイムスロットに
できる。
【００３３】６．スケジュールテーブル内の位置をその
テーブル内の最初のエントリにセットする。
テーブル内の最初のエントリにセットする。
【００３４】７．「先行」ステートを０にセットする。
この「先行」ステートはスケジュールテーブルが予定す
るタイムスロットに対し遅れているセルスロット数を示
す。
この「先行」ステートはスケジュールテーブルが予定す
るタイムスロットに対し遅れているセルスロット数を示
す。
【００３５】先に述べたように、スケジュールテーブル
内の位置に従ってソースからセルを転送することは、か
かる位置をスケジュールテーブル内に示す時間よりも前
にスケジュール化される。上記のように、スケジュール
テーブルが初期化された後、図５における番号２０２で
表示されるように、現在のスケジュールテーブルの位置
を読み出す。スケジュールテーブル内の特定位置で転送
するようにスケジュール化されたセルがないことが時々
あり得る。このことは、転送シーケンス中に生じること
が好ましい。その理由は、転送シーケンス中のタイムス
ロット数は、かかる転送シーケンス中に異なるソースか
ら転送すべきセル数よりも大きくなっていなければなら
ないからである。このように、異なるソースからのセル
のすべてがかかる転送シーケンス中にほとんど確実に転
送される。
内の位置に従ってソースからセルを転送することは、か
かる位置をスケジュールテーブル内に示す時間よりも前
にスケジュール化される。上記のように、スケジュール
テーブルが初期化された後、図５における番号２０２で
表示されるように、現在のスケジュールテーブルの位置
を読み出す。スケジュールテーブル内の特定位置で転送
するようにスケジュール化されたセルがないことが時々
あり得る。このことは、転送シーケンス中に生じること
が好ましい。その理由は、転送シーケンス中のタイムス
ロット数は、かかる転送シーケンス中に異なるソースか
ら転送すべきセル数よりも大きくなっていなければなら
ないからである。このように、異なるソースからのセル
のすべてがかかる転送シーケンス中にほとんど確実に転
送される。
【００３６】２０４において判断されるように、スケジ
ュールテーブル内の位置がアイドル状態であり、ブロッ
ク２０４の右側にＹＥＳと表示されると、かかるソース
に対し通常スケジュール化されたスケジュールテーブル
内で、意図するタイムスロットに対しスケジュールテー
ブルが遅れている（または先行している）かどうか判断
がされる（ブロック２０６参照）。スケジュールテーブ
ル内の特定の位置におけるスケジュール化の際に、スケ
ジュールテーブルが遅れているかまたは先行しておら
ず、その位置においてセルが正常にスケジュール化され
ていなければ、かかる位置に対応するタイムスロットを
アイドルセルで満たす。これについては、図５の２０８
に表示されている。スケジュールテーブル内の特定位置
において転送するよう、セルペイロードがスケジュール
化されておらず、実際に対応するタイムスロットでアイ
ドルセルが転送されても、図５の２１０に表示するよう
にスケジュールテーブルを次の位置へ進める、すなわち
インクリメントする。
ュールテーブル内の位置がアイドル状態であり、ブロッ
ク２０４の右側にＹＥＳと表示されると、かかるソース
に対し通常スケジュール化されたスケジュールテーブル
内で、意図するタイムスロットに対しスケジュールテー
ブルが遅れている（または先行している）かどうか判断
がされる（ブロック２０６参照）。スケジュールテーブ
ル内の特定の位置におけるスケジュール化の際に、スケ
ジュールテーブルが遅れているかまたは先行しておら
ず、その位置においてセルが正常にスケジュール化され
ていなければ、かかる位置に対応するタイムスロットを
アイドルセルで満たす。これについては、図５の２０８
に表示されている。スケジュールテーブル内の特定位置
において転送するよう、セルペイロードがスケジュール
化されておらず、実際に対応するタイムスロットでアイ
ドルセルが転送されても、図５の２１０に表示するよう
にスケジュールテーブルを次の位置へ進める、すなわち
インクリメントする。
【００３７】スケジュールテーブルが予定するタイムス
ロットに対し遅れて（または先行して）おり、上記のよ
うに１つのアイドルタイムスロットがあれば、「先行」
ステートの値をデクリメントし、アイドルセルを転送し
ない。これについては、図４における２１１に表示され
ている。スケジュールテーブルは２１０に表示するよう
に、次の位置へ進める。
ロットに対し遅れて（または先行して）おり、上記のよ
うに１つのアイドルタイムスロットがあれば、「先行」
ステートの値をデクリメントし、アイドルセルを転送し
ない。これについては、図４における２１１に表示され
ている。スケジュールテーブルは２１０に表示するよう
に、次の位置へ進める。
【００３８】スケジュールテーブルの位置の数は限られ
ている。スケジュールテーブル内の最後の位置まで進め
させ、すなわちインクリメントを行うと、スケジュール
テーブルは最初の位置へ戻され、スケジュールテーブル
内の連続する位置を通るよう、新しく進められる。スケ
ジュールテーブル内の最後の位置に達したかどうか、２
１２で判断がされる。答えがＮＯであれば２０２で表示
され、これまで述べたようにスケジュールテーブルを読
み出す。答えがＹＥＳであり、スケジュールテーブルを
最初の位置（ブロック２１４参照）まで戻し、２０２で
表示するようにスケジュールテーブルを読み出す。
ている。スケジュールテーブル内の最後の位置まで進め
させ、すなわちインクリメントを行うと、スケジュール
テーブルは最初の位置へ戻され、スケジュールテーブル
内の連続する位置を通るよう、新しく進められる。スケ
ジュールテーブル内の最後の位置に達したかどうか、２
１２で判断がされる。答えがＮＯであれば２０２で表示
され、これまで述べたようにスケジュールテーブルを読
み出す。答えがＹＥＳであり、スケジュールテーブルを
最初の位置（ブロック２１４参照）まで戻し、２０２で
表示するようにスケジュールテーブルを読み出す。
【００３９】スケジュールテーブル内で処理された位置
がアイドル状態でなければ、スケジュールテーブルから
次のソースを読み出す。このソースはスケジュールテー
ブル内のその位置でセルを発生するようにスケジュール
化されたソースである。スケジュールテーブルからの次
のソースの読み出しは図５における２１６で表示されて
いる。このセルは図５における２１８で表示されるよう
に、かかる位置に対応するタイムスロットに転送され
る。
がアイドル状態でなければ、スケジュールテーブルから
次のソースを読み出す。このソースはスケジュールテー
ブル内のその位置でセルを発生するようにスケジュール
化されたソースである。スケジュールテーブルからの次
のソースの読み出しは図５における２１６で表示されて
いる。このセルは図５における２１８で表示されるよう
に、かかる位置に対応するタイムスロットに転送され
る。
【００４０】２つ以上のソースからのセルを、かかる異
なるソースからのセルの転送レートに従い、スケジュー
ルテーブル内の特定位置に対しスケジュール化できるこ
とが時々ある。かかる特定のスケジュール位置に対応す
るタイムスロット内に、１つのソースからのセルだけを
転送できる。その特定のテーブル位置にスケジュール化
された他のソースからのセルは、その後のタイムスロッ
トに遅延される。この遅延は、本発明の目的よりも他の
目的のため、当技術分野で周知である、異なる数の優先
権で同じスケジュール位置に対しスケジュール化された
異なるソースの各々に対し、この遅延を行うことができ
る。例えば、単純な優先権は、スケジュールテーブル内
の同じ位置に対してソースがスケジュール化されたセル
を有する相対的回数に基づくことができる。
なるソースからのセルの転送レートに従い、スケジュー
ルテーブル内の特定位置に対しスケジュール化できるこ
とが時々ある。かかる特定のスケジュール位置に対応す
るタイムスロット内に、１つのソースからのセルだけを
転送できる。その特定のテーブル位置にスケジュール化
された他のソースからのセルは、その後のタイムスロッ
トに遅延される。この遅延は、本発明の目的よりも他の
目的のため、当技術分野で周知である、異なる数の優先
権で同じスケジュール位置に対しスケジュール化された
異なるソースの各々に対し、この遅延を行うことができ
る。例えば、単純な優先権は、スケジュールテーブル内
の同じ位置に対してソースがスケジュール化されたセル
を有する相対的回数に基づくことができる。
【００４１】その後のタイムスロットに対し、上記のよ
うにソースからのセルを遅延すると、先行方ステートの
値がインクリメントされる。このプロセスは２２２およ
び２２４で示されている。ソースが１つのセルを転送す
る時にスケジュールテーブルが後方にある場合、図５の
２２０で表示されるように、スケジュールテーブルが先
行しているタイムスロットの数だけインクリメントされ
る。
うにソースからのセルを遅延すると、先行方ステートの
値がインクリメントされる。このプロセスは２２２およ
び２２４で示されている。ソースが１つのセルを転送す
る時にスケジュールテーブルが後方にある場合、図５の
２２０で表示されるように、スケジュールテーブルが先
行しているタイムスロットの数だけインクリメントされ
る。
【００４２】特定のソースからのセルの転送は、遅れて
いるか、または先行しているタイムスロットの数だけイ
ンクリメントが行われるたびに、カウント数がその特定
装置の最大値Ｌを越えたかどうか判断される。これは図
５の２２６に表示されている。その特定ソースに対し最
大値Ｌに達している場合、その特定ソースに対する最新
カウント数をＬに維持する（図５における２２８参
照）。その特定ソースに対し最大カウント数Ｌに達して
いない場合、ブロック２２６からブロック２３０に進め
られる。
いるか、または先行しているタイムスロットの数だけイ
ンクリメントが行われるたびに、カウント数がその特定
装置の最大値Ｌを越えたかどうか判断される。これは図
５の２２６に表示されている。その特定ソースに対し最
大値Ｌに達している場合、その特定ソースに対する最新
カウント数をＬに維持する（図５における２２８参
照）。その特定ソースに対し最大カウント数Ｌに達して
いない場合、ブロック２２６からブロック２３０に進め
られる。
【００４３】ブロック２３０は特定のソースブロックに
対する次のセルが正常に与えられる前にタイムスロット
数を決定する。この数は、図５において「インターバ
ル」と表示されている。図５に示すように、 インターバル＝Ｉ−遅れ値 （１）
対する次のセルが正常に与えられる前にタイムスロット
数を決定する。この数は、図５において「インターバ
ル」と表示されている。図５に示すように、 インターバル＝Ｉ−遅れ値 （１）
【００４４】例えば、特定装置に対しＩ＝１０であり、
そのソースからタイムスロットへのセルの転送が７個の
タイムスロットだけ遅れていれば、インターバル＝１０
−７＝３個のタイムスロットとなる。このことは、特定
のソースからの次のセルを３つのタイムスロットの後に
転送するようスケジュール化しなければならないことを
意味している。
そのソースからタイムスロットへのセルの転送が７個の
タイムスロットだけ遅れていれば、インターバル＝１０
−７＝３個のタイムスロットとなる。このことは、特定
のソースからの次のセルを３つのタイムスロットの後に
転送するようスケジュール化しなければならないことを
意味している。
【００４５】Ｉの値は必ずしもセルスロットの整数では
ないので、２３０で計算されるインターバルの値は整数
とならないことがある。スケジュールテーブルにソース
をスケジュール化するのに使用される値（スケジュール
インターバル）は、２３０で計算されるインターバル値
となり、セルスロットの最も近い整数に増加される。ソ
ースが過去にスケジュール化できない時に０よりも小さ
ければ、このスケジュール値は値１に増加される。ソー
スの新しい遅れ値はスケジュールインターバル−２３０
で計算された所望のインターバルとなる。これら計算は
２３１で表示されている。
ないので、２３０で計算されるインターバルの値は整数
とならないことがある。スケジュールテーブルにソース
をスケジュール化するのに使用される値（スケジュール
インターバル）は、２３０で計算されるインターバル値
となり、セルスロットの最も近い整数に増加される。ソ
ースが過去にスケジュール化できない時に０よりも小さ
ければ、このスケジュール値は値１に増加される。ソー
スの新しい遅れ値はスケジュールインターバル−２３０
で計算された所望のインターバルとなる。これら計算は
２３１で表示されている。
【００４６】スケジュール値が予定されたタイムスロッ
トに対し先行している場合、将来のスケジュールテーブ
ル位置は２１１および２１０によって表示されるような
送信タイムスロットを発生できない。２３２に表示され
るように、このような可能性を考慮してスケジュールテ
ーブルに先行しているタイムスロットの数だけスケジュ
ールインターバルをインクリメントする。
トに対し先行している場合、将来のスケジュールテーブ
ル位置は２１１および２１０によって表示されるような
送信タイムスロットを発生できない。２３２に表示され
るように、このような可能性を考慮してスケジュールテ
ーブルに先行しているタイムスロットの数だけスケジュ
ールインターバルをインクリメントする。
【００４７】上記説明において、スケジュールインター
バルに従ってタイムスロットにおいてスケジュールテー
ブルにソースが挿入される（図５のブロック２３４参
照）。次に、スケジュールテーブル内の現在位置におい
てスケジュール化された最後のソースからかかる挿入が
行われたかどうかが判断される。これについては図５の
ブロック２３６で表示されている。答えがＮＯであれ
ば、図５の２１６で表示されるように、スケジュールテ
ーブルでスケジュール化された次のソースが読み出され
る。このソースは上記のようにブロック２１８−２３４
（偶数のみ）を通して処理される。答えがＹＥＳであれ
ば、スケジュールテーブルの位置を図５の２３８に示さ
れるようにアイドル状態にセットし、図５における２１
０で表示されるように、スケジュールテーブルにおける
位置をインクリメントする。
バルに従ってタイムスロットにおいてスケジュールテー
ブルにソースが挿入される（図５のブロック２３４参
照）。次に、スケジュールテーブル内の現在位置におい
てスケジュール化された最後のソースからかかる挿入が
行われたかどうかが判断される。これについては図５の
ブロック２３６で表示されている。答えがＮＯであれ
ば、図５の２１６で表示されるように、スケジュールテ
ーブルでスケジュール化された次のソースが読み出され
る。このソースは上記のようにブロック２１８−２３４
（偶数のみ）を通して処理される。答えがＹＥＳであれ
ば、スケジュールテーブルの位置を図５の２３８に示さ
れるようにアイドル状態にセットし、図５における２１
０で表示されるように、スケジュールテーブルにおける
位置をインクリメントする。
【００４８】本発明は、従来技術よりも所定の利点を提
供するものである。本発明は各セルにおけるヘッダとペ
イロードとを分離し、ヘッダを処理し、図２におけるホ
ストメモリ３２に直接ペイロードをリアセンブリする。
これにより、従来技術よりも速いレスポンス時間が得ら
れる。その理由は、各セルにおけるヘッダだけを処理す
ればよく、従来技術のようにかかるセルにおけるペイロ
ードを処理する時間が失われないからである。各セルに
おけるペイロードは、各セルにおけるヘッダよりもかな
り長いので、このような時間の節約はかなりの大きさと
し得るからである。
供するものである。本発明は各セルにおけるヘッダとペ
イロードとを分離し、ヘッダを処理し、図２におけるホ
ストメモリ３２に直接ペイロードをリアセンブリする。
これにより、従来技術よりも速いレスポンス時間が得ら
れる。その理由は、各セルにおけるヘッダだけを処理す
ればよく、従来技術のようにかかるセルにおけるペイロ
ードを処理する時間が失われないからである。各セルに
おけるペイロードは、各セルにおけるヘッダよりもかな
り長いので、このような時間の節約はかなりの大きさと
し得るからである。
【００４９】本発明は、ヘッダを処理するための制御メ
モリを設ける点でも有利である。制御メモリ３８ではヘ
ッダしか処理しないので、制御メモリを従来技術のもの
よりかなり小さくでき、かつコストもかなり小さくでき
る。その理由は、従来技術では制御メモリはヘッダおよ
びペイロードを処理するのに十分な容量と速度を有して
いなければならなかったからである。
モリを設ける点でも有利である。制御メモリ３８ではヘ
ッダしか処理しないので、制御メモリを従来技術のもの
よりかなり小さくでき、かつコストもかなり小さくでき
る。その理由は、従来技術では制御メモリはヘッダおよ
びペイロードを処理するのに十分な容量と速度を有して
いなければならなかったからである。
【００５０】セルが受信セルインターフェースから回線
３０を通ってホストメモリ３２へ転送される際に、制御
メモリ３８はヘッダを処理し、ペイロードの記憶すべき
ホストメモリ３２内の領域に関する情報を識別する。セ
ルがホストメモリ３２から送信セルインターフェースへ
転送される際、制御メモリ３８からヘッダが読み出さ
れ、ＡＴＭアドレスを発生する。次に、このヘッダとペ
イロードとを結合することができ、結合されたヘッダと
ペイロードとを含むセルを回線４５へ転送できる。
３０を通ってホストメモリ３２へ転送される際に、制御
メモリ３８はヘッダを処理し、ペイロードの記憶すべき
ホストメモリ３２内の領域に関する情報を識別する。セ
ルがホストメモリ３２から送信セルインターフェースへ
転送される際、制御メモリ３８からヘッダが読み出さ
れ、ＡＴＭアドレスを発生する。次に、このヘッダとペ
イロードとを結合することができ、結合されたヘッダと
ペイロードとを含むセルを回線４５へ転送できる。
【００５１】本発明は他の利点も有する。本発明はかか
るセルをスケジュールテーブル内の連続する位置からタ
イムスロットへ転送すべき時間の前にスケジュールテー
ブル内の連続する位置にセルをスケジュール化する。タ
イムスロットへのセルの転送に先立ち、かかるセルをス
ケジュール化することにより、シーケンス内の先のセル
の転送後、各セルをどこへ転送するか、更にいつ転送す
るかを決定する際に、従来技術で失われていたような時
間がなくなる。
るセルをスケジュールテーブル内の連続する位置からタ
イムスロットへ転送すべき時間の前にスケジュールテー
ブル内の連続する位置にセルをスケジュール化する。タ
イムスロットへのセルの転送に先立ち、かかるセルをス
ケジュール化することにより、シーケンス内の先のセル
の転送後、各セルをどこへ転送するか、更にいつ転送す
るかを決定する際に、従来技術で失われていたような時
間がなくなる。
【００５２】先のパラグラフで説明したようなスケジュ
ール化は別の利点を有する。２つ以上のソースからのセ
ルをスケジュールテーブル内の特定位置でスケジュール
化する際、本発明はスケジュール化された位置に対応す
るタイムスロットへのセルのうちの１つの転送を可能と
している。更に本発明は、特定のテーブル位置にスケジ
ュール化された他のセルのアイドル状態となるはずの、
その後のタイムスロットへの逐次転送を可能としてい
る。
ール化は別の利点を有する。２つ以上のソースからのセ
ルをスケジュールテーブル内の特定位置でスケジュール
化する際、本発明はスケジュール化された位置に対応す
るタイムスロットへのセルのうちの１つの転送を可能と
している。更に本発明は、特定のテーブル位置にスケジ
ュール化された他のセルのアイドル状態となるはずの、
その後のタイムスロットへの逐次転送を可能としてい
る。
【００５３】本発明は、各ソースからのセルの転送を遅
らせるタイムスロット数を、そのつど決定している。本
発明は更に、セルを遅らせるソースからのセルをアイド
ルタイムスロットに転送し、その後、かかるソースから
のセルを遅らせるタイムスロットの数を減少することを
可能としている。このように、本発明は異なるレートで
多数の異なるソースから連続するタイムスロットへ転送
する際の効率的な作動を行うことができる。
らせるタイムスロット数を、そのつど決定している。本
発明は更に、セルを遅らせるソースからのセルをアイド
ルタイムスロットに転送し、その後、かかるソースから
のセルを遅らせるタイムスロットの数を減少することを
可能としている。このように、本発明は異なるレートで
多数の異なるソースから連続するタイムスロットへ転送
する際の効率的な作動を行うことができる。
【００５４】更に、遅れたセルの別の転送をする際に、
本発明は遅れたものとして転送できるセルの数を制限し
ている。これによってソースがＡＴＭネットワーク内の
重要な所定のトラフィックパラメータを犯すことを防止
している。
本発明は遅れたものとして転送できるセルの数を制限し
ている。これによってソースがＡＴＭネットワーク内の
重要な所定のトラフィックパラメータを犯すことを防止
している。
【００５５】以上で特定の実施例を参照して本発明を開
示し、図示したが、本発明の原理は当業者に明らかな他
の種々の実施態様で使用可能である。従って、本発明は
添付した特許請求の範囲のみによって限定されるべきも
のである。
示し、図示したが、本発明の原理は当業者に明らかな他
の種々の実施態様で使用可能である。従って、本発明は
添付した特許請求の範囲のみによって限定されるべきも
のである。
【図１】呼び出し局と受信局との間でアクセスマルチプ
レクサを通して非同期モードで情報のセルを転送するた
めのパスを簡略化して示す略ブロック図である。
レクサを通して非同期モードで情報のセルを転送するた
めのパスを簡略化して示す略ブロック図である。
【図２】転送のパスの変更を制御するよう、セルのヘッ
ダを処理しながらセルインターフェースとホストメモリ
との間でセルペイロードを転送するための、図１に示さ
れたシステムに含まれるシステムに基づく略ブロック図
である。
ダを処理しながらセルインターフェースとホストメモリ
との間でセルペイロードを転送するための、図１に示さ
れたシステムに含まれるシステムに基づく略ブロック図
である。
【図３】受信セルインターフェースからホストメモリに
セルペイロードを転送する際の、図２に示されたサブシ
ステムの作動をより詳細に示す略ブロック図である。
セルペイロードを転送する際の、図２に示されたサブシ
ステムの作動をより詳細に示す略ブロック図である。
【図４】ホストメモリから転送セルインターフェースに
セルペイロードを転送する際に、図２に示されたサブシ
ステムの作動をより詳細に示す略ブロック図である。
セルペイロードを転送する際に、図２に示されたサブシ
ステムの作動をより詳細に示す略ブロック図である。
【図５】スケジュールテーブル内の連続する位置にある
セルのスケジュールに対応する順に、連続するタイムス
ロットにその後転送するよう、複数のソースからスケジ
ュールテーブル内の連続する位置へのセルペイロードの
転送をあらかじめスケジュール化するためのサブシステ
ムを示す略ブロック図である。
セルのスケジュールに対応する順に、連続するタイムス
ロットにその後転送するよう、複数のソースからスケジ
ュールテーブル内の連続する位置へのセルペイロードの
転送をあらかじめスケジュール化するためのサブシステ
ムを示す略ブロック図である。
１２、１４ 電話 １６、１８ 回線 ２０ アクセスマルチプレクサ ２２ 中央電話局 ２４ テレビアクセス ２６ 電話アクセス ２９ サブシステム ３２ ホストメモリ ３４ 受信ＦＩＦＯ ３６ リアセンブリＤＭＡ ３８ 制御メモリ ４０ リアセンブリステートマシン ４２ ホストインターフェース ４６ セグメント化ＤＭＡ ４８ 送信ＦＩＦＯ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビッド アール．メイヤー アメリカ合衆国コロラド州レイクウッド, ダブリュ．メキシコ ドライブ 11003 (72)発明者 ワーナー ビー．アンドリューズ，ジュニ ア アメリカ合衆国コロラド州ボウルダー，シ ィクスティーンス ストリート 754
Claims (46)
- 【請求項１】 アドレスを与えるヘッダと、データを与
えるペイロードを有するセルを、非同期転送モードで転
送するための転送装置において、 ホストメモリ手段と、 セルを受信するための第１手段と、 セル内のヘッダを転送するための第２手段と、 セル内のペイロードを転送するための第３手段と、 第２手段によって転送されるヘッダに応答自在であり、
ホストメモリ手段内のアドレス領域を選択し、ホストメ
モリ手段内にペイロードを記憶するための制御メモリ手
段と、 制御メモリ手段によりホストメモリ手段に選択されたア
ドレス領域および第２手段からのペイロードに応答自在
であり、セル内のペイロードをホストメモリ手段内の選
択されたアドレス領域に転送するための第４手段とを備
えた転送装置。 - 【請求項２】 ペイロードはホストメモリ手段内の選択
されたアドレス領域よりも長く、 ホストメモリ内の選択されたアドレス領域を表示するた
めの第５手段と、 セル内のペイロードをホストメモリ内の選択されたアド
レス領域に転送するたびに、かかる転送がかかる選択さ
れたアドレス領域の終了点に達したかどうかを判断する
第６手段と、 ホストメモリ手段内の選択されたアドレス領域の終了点
へのペイロードの転送に応答自在であり、ホストメモリ
手段内にペイロードを記憶するよう、ホストメモリ手段
内の異なるアドレス領域を選択するようになっている第
７手段とを備えた、請求項１記載の転送装置。 - 【請求項３】 第４手段によるセル内のペイロードをホ
ストメモリ手段への転送ごとに制御メモリ手段内の領域
アドレスを更新するための第８手段を含む請求項１記載
の転送装置。 - 【請求項４】 第４手段によるセル内のペイロードをホ
ストメモリ手段へ転送するごとに制御メモリ手段内の領
域アドレスを更新するための第８手段を含む請求項２記
載の転送装置。 - 【請求項５】 アドレスを与えるヘッダとデータを与え
るペイロードとを有するセルを非同期転送モードで発生
するための装置において、 ホストメモリ手段と、 セルインターフェース手段と、 ホストメモリ手段およびセルインターフェース手段のう
ちの一方でセルを発生するための第１手段と、 セルに応答してセル内のペイロードとセル内のヘッダと
を分離するための第２手段と、 セル内のヘッダに応答自在であり、セル内のヘッダを変
更してホストメモリ手段内の特定アドレス領域とセルイ
ンターフェース手段の間でセルを転送する制御メモリ手
段と、 制御メモリ手段によるセル内のヘッダの変更に従って、
ホストメモリ手段内の特定のアドレス領域とセルインタ
ーフェース手段との間でセル内のペイロードを転送する
するための第３手段とを備えた装置。 - 【請求項６】 ホストメモリ手段内の特定アドレス領域
はセル内のペイロードの長さよりも短く、 ホストメモリ手段内の特定のアドレス領域とセルインタ
ーフェース手段との間でのセル内のペイロードの転送が
ホストメモリ手段内のアドレスの終了点にあるかどう
か、そのつど判断するための第４手段とを備え、 制御手段は、ホストメモリ手段内の特定のアドレス領域
とセルインターフェース手段との間でのセル内のペイロ
ードの転送に応答自在であり、ホストメモリ手段内の第
２の特定のアドレス領域を選択し、ホストメモリ手段と
セルインターフェース手段との間のセル内のペイロード
の転送を行うようになっている請求項５記載の装置。 - 【請求項７】 第２手段とセルインターフェース手段と
の間に配置されており、第２手段とセルインターフェー
ス手段との間のタイムバッファとなるレジスタ手段を含
む請求項５記載の装置。 - 【請求項８】 第３手段とセルインターフェース手段と
の間に配置されており、第３手段とセルインターフェー
ス手段との間のタイムバッファとなるレジスタ手段を含
む請求項５記載の装置。 - 【請求項９】 アドレスを与えるヘッダとデータを与え
るペイロードとを有するセルを非同期転送モードで発生
するための装置において、 ホストメモリ手段と、 セルインターフェース手段と、 ホストメモリ手段およびセルインターフェース手段のう
ちの一方でセルを発生するための第１手段と、 セル内のヘッダとペイロードとを分離するためのステー
トマシンと、 ステートマシンからのヘッダに応答自在であり、ホスト
メモリ手段とセルインターフェース手段の間のセルの転
送方向に従ってヘッダを変更するための制御メモリ手段
と、 制御メモリ手段からの変更されたヘッダに応答自在であ
り、ヘッダに従ってホストメモリ手段およびフレームイ
ンターフェース手段の内の他方にペイロードを転送する
ための第３手段とを備えた装置。 - 【請求項１０】 制御メモリ手段はホストメモリ手段内
の第１アドレス領域を表示し、 ホストメモリ手段内のアドレス領域はペイロードの長さ
よりも短い長さを有し、 ホストメモリ手段内の第１領域アドレスとセルインター
フェース手段との間でペイロードを転送するごとに、ホ
ストメモリ手段内の第１アドレス領域の終了点に達した
かどうかを表示するための第４手段を備え、 制御メモリ手段は、ホストメモリ手段内の第２アドレス
領域とセルインターフェース手段との間のペイロードの
転送が、ホストメモリ手段内の第１アドレス領域の終了
点に達したことをホストメモリ手段内の第２アドレス領
域に表示するよう作動できる請求項９記載の装置。 - 【請求項１１】 ホストメモリ手段とセルインターフェ
ース手段との間のタイミングバッファとなる第４手段を
備えた請求項９記載の装置。 - 【請求項１２】 制御メモリ手段はセル内のペイロード
がセルインターフェース手段からホストメモリ手段へ転
送されている際に、ヘッダ内のホストメモリ手段のアド
レス領域を含むよう作動できる請求項９記載の装置。 - 【請求項１３】 制御メモリ手段は、ペイロードがホス
トメモリ手段からセルインターフェース手段へ転送され
ている際に、セルの非同期転送モードアドレスを含むよ
う作動できる請求項９記載の装置。 - 【請求項１４】 アドレスを与えるヘッダとデータを与
えるペイロードとを有するセルを非同期転送モードで発
生するための装置において、 ホストメモリ手段と、 セルインターフェース手段と、 セルインターフェース手段においてセルを発生するため
の第１手段と、 セル内のヘッダとペイロードとを分離するためのステー
トマシンと、 ステートマシンからのセル内のヘッダに応答自在であ
り、ペイロードをホストメモリ手段内に記録すべきアド
レス領域を表示するようヘッダを変更するための制御メ
モリ手段と、 変更されたヘッダに従って、ホストメモリ手段およびフ
レームインターフェース手段のうちの他方にペイロード
を転送するための第２手段とを備えた装置。 - 【請求項１５】 制御メモリ手段は、ホストメモリ手段
内の第１アドレス領域を表示し、 ホストメモリ手段内の第１アドレス領域の長さは、ペイ
ロードの長さよりも短く、 ペイロードをホストメモリ手段内の第１アドレス領域に
転送するたびに、ホストメモリ手段内の第１アドレス領
域の終了点に達したかどうかを表示するための第３手段
を備え、 制御メモリ手段は、ホストメモリ手段内の第１アドレス
領域の終了点にペイロードが転送された際に、ペイロー
ドの転送を行うホストメモリ手段内の第２アドレス領域
を表示するよう作動できる請求項１４記載の装置。 - 【請求項１６】 ホストメモリ手段とセルインターフェ
ース手段の間のタイミングバッファを与えるための第４
手段を含む請求項１５記載の装置。 - 【請求項１７】 アドレスを与えるヘッダとデータを与
えるペイロードを有するセルを非同期転送モードで発生
するための方法において、 セルインターフェースを設ける段階と、 ホストメモリを設ける段階と、 セルインターフェースとホストメモリの一方でセルを発
生し、セルインターフェースとホストメモリの他方に転
送する段階と、 セル内のヘッダとペイロードとを分離する段階と、 制御メモリを設ける段階と、 セルインターフェースとホストメモリとの間のセルの転
送方向に従って、制御メモリ内のヘッダを変更する段階
と、 変更されたヘッダに従って、セルインターフェースとホ
ストメモリの個々の１つにペイロードを転送する段階と
を備えた方法。 - 【請求項１８】 ホストメモリは第１アドレス領域を有
し、 ホストメモリは、セルインターフェースとホストメモリ
内の第１領域との間でペイロードが転送されるごとに、
ホストメモリ内のアドレス領域の終了点に転送がなされ
たかどうかを表示し、 ホストメモリは第２アドレス領域を有し、 制御メモリは、ホストメモリ内の第１アドレス領域の終
了点まで転送がなされた後に、ホストメモリ内の第２ア
ドレス領域に従ってヘッダを変えるようになっている請
求項１７記載の方法。 - 【請求項１９】 セルインターフェースとホストメモリ
間のペイロードの転送を時間的にバッファ化する請求項
１７記載の方法。 - 【請求項２０】 セルインターフェースおよびホストメ
モリのうちの個々の１つにペイロードを転送するごと
に、第１アドレス領域の終了点まで転送がなされたかど
うかの判断を行い、 ホストメモリ内の第１アドレス領域のすべてで転送が行
われてはいない時に、ホストメモリ内の第１アドレス内
でペイロードの転送を行い、 第１アドレス領域の終了点まで転送が行われた際、ホス
トメモリ内の第２アドレス領域内でのペイロードの転送
を行う請求項１７記載の方法。 - 【請求項２１】 転送を行うため、個々のレートでセル
を各々が発生するようになっている複数のソースから連
続するタイムスロットへセルを転送する方法において、 複数のソースのうちの各々からの個々の転送レートを決
定する段階と、 スケジュールテーブルに連続する位置を与える段階と、 ソースからセルを転送するよう決定された個々のレート
に従って、スケジュールテーブル内の異なる位置にセル
を発生するよう複数のセルの各々をスケジュール化する
段階と、 スケジュールテーブル内の異なる位置の各々における複
数の２つ以上のソースからのセルのスケジュール化が競
合する結果として、各ソースがタイムスロットにセルを
転送する際に遅れるスケジュールテーブル内の位置の数
を決定する段階と、 各ソースがタイムスロットのセルの転送に遅れる時に、
スケジュールテーブル内のアイドル位置にセルを発生す
るようソースをスケジュール化する段階とを備えた転送
方法。 - 【請求項２２】 スケジュールテーブル内の同じ位置に
設けられたソースが、異なるタイムスロットに転送され
る請求項２１記載の転送方法。 - 【請求項２３】 スケジュールテーブル内の同じ位置に
転送するようスケジュール化された複数のセルのうちの
１つを、かかるスケジュール化された位置に対応するタ
イムスロットで転送し、スケジュールテーブル内の同じ
位置からセルを転送するようスケジュール化された他の
ソースを、スケジュール化された位置に対応するタイム
スロットより後のアイドル状態にあるタイムスロットに
転送するようになっている請求項２１記載の転送方法。 - 【請求項２４】 複数のソースがかかる位置にかかるセ
ルをスケジュール化した相対的回数に従って、複数のソ
ースがセルを異なるタイムスロットに転送する請求項２
２記載の転送方法。 - 【請求項２５】 スケジュールテーブル内の同じ位置に
て転送するよう、ソースがセルをスケジュール化した相
対回数に関連する順序で、スケジュールテーブル内の同
じ位置からセルを転送するようスケジュール化された異
なるソースをアイドルタイムスロットに転送する請求項
２３記載の転送方法。 - 【請求項２６】 個々のレートでセルを発生するよう各
々が作動できる複数のソースからセルを転送する方法に
おいて、 複数の異なるソースからのセルを受信するための、複数
の位置を有するスケジュールテーブルを設ける段階と、 スケジュールテーブル内の異なる位置でセルを転送する
よう、タイムスロットのシーケンスを発生する段階と、 複数の異なるソースの各々からのセルの転送レートを決
定する段階と、 ソースに対して決定された転送レートに従い、スケジュ
ールテーブル内のセルに対して決定された異なる位置に
おいて複数の異なるソースの各々からのセルを発生する
段階と、 スケジュールテーブル内の連続する位置にある異なるセ
ルの位置決めに従って、シーケンス状の連続タイムスロ
ットにおいてセルを転送する段階と、 セルが複数のソースのうちの他方からのセルを備えたス
ケジュールテーブル内の同じ位置にある時、複数のソー
スの個々の１つからのセルを、セルを受信しないスロッ
トに遅延転送する段階とを備えた転送方法。 - 【請求項２７】 連続するタイムスロット内のかかる位
置においてセルを転送するための相対回数を決定するよ
う、かかる位置においてセルを転送するための時間の前
に、スケジュールテーブル内の位置においてスケジュー
ルを決定する請求項２６記載の転送方法。 - 【請求項２８】 セルが転送されないアイドルタイムス
ロットを設け、 スケジュールテーブル内の複数のセルを受信し、かかる
セルに対してスケジュール化されたタイムスロットで転
送されない位置にあるセルを、スケジュール化されたタ
イムスロットの後のアイドルタイムスロットで転送する
請求項２６記載の転送方法。 - 【請求項２９】 ソースからのセルを転送するよう、正
常に設けられたタイムスロットの後のソースの各々から
のタイムスロットの数を、かかるソースに対する各タイ
ムスロットで決定し、 ソース用のかかる正常に与えられたタイムスロットから
のタイムスロット数は、少なくともかかるソースからの
セルの連続するセルの間で正常に得られる数と同じであ
る時、各ソースからのセルを転送する請求項２６記載の
転送方法。 - 【請求項３０】 転送のための個々のレートで各々がセ
ルを発生するようになっている複数のソースからのセル
を転送する方法において、 スケジュールテーブル内で複数の位置を発生する段階
と、 かかるソースからのセルに対してスケジュール化された
レートに従い、複数のソースの個々のソースからスケジ
ュールテーブル内の位置の連続する位置にセルをスケジ
ュール化する段階と、 複数の連続するタイムスロットを発生する段階と、 連続する位置の各々に１つのセルしかない時に、連続す
る位置に対応するタイムスロットでスケジュールテーブ
ル内の連続する位置の各々にあるセルを転送する段階
と、 ソースの個々のソースからのセルが、複数のソースのう
ちの特定の１つのためのセルと同じスケジュールテーブ
ル内の位置にスケジュール化されている時、複数のソー
スのうちの個々のソースの各々に対し、タイムスロット
における遅延をスケジュール化する段階とを備えた転送
方法。 - 【請求項３１】 複数のソースのうちのいずれかからの
セルが、転送のための位置にスケジュール化されていな
い時、複数のソースの個々のソースからの遅延セルを転
送用スケジュールテーブル内の位置にスケジュール化す
る請求項３０記載の転送方法。 - 【請求項３２】 特定のタイムスロットが複数のソース
のいずれかからのセルを受信しない時、かかるセルの転
送のため、正常にスケジュール化されたタイムスロット
の後の特定のタイムスロットにおいて転送するよう、ソ
ースからのセルがスケジュール化された請求項３０記載
の転送方法。 - 【請求項３３】 スケジュールテーブルに限られた数の
連続位置が設けられ、 スケジュールテーブル内の位置のうちの１つのセルをス
ケジュール化するごとに、スケジュールがスケジュール
テーブル内の最終位置にあるかどうかを判断し、スケジ
ュールがスケジュールテーブル内の最終位置にない時
に、スケジュールテーブルをスケジュールテーブル内の
次の位置へ進め、スケジュールがスケジュールテーブル
内の最終位置にある時は、スケジュールテーブルを第１
位置にセットする請求項３０記載の転送方法。 - 【請求項３４】 セルをタイムスロットのうちの１つに
転送する際に、ソースが遅れるタイムスロットを示す値
を各ソースが有し、 各ソースがセルをスケジュールテーブルに転送する際
に、スケジュールテーブルが先行する場合、スケジュー
ルテーブルの先行するタイムスロット数だけ、かかるソ
ースの遅れ値をインクリメントする請求項３０記載の転
送方法。 - 【請求項３５】 転送のための個々のレートで各々がセ
ルを発生するようになっている複数のソースからのセル
を転送する方法において、 スケジュールテーブル内で複数の位置を発生する段階
と、 かかるソースにおけるセルに対してスケジュール化され
たレートに従い、複数のソースの個々のソースからスケ
ジュールテーブル内の位置の連続する位置にセルをスケ
ジュール化する段階と、 複数の連続するタイムスロットを発生する段階と、 連続する位置にスケジュール化されたセルが１つしかな
い時に、スケジュールテーブル内のかかる連続する位置
に対応するタイムスロットに対し、スケジュールテーブ
ル内の連続する位置の各々にあるセルを転送する段階
と、 このセルおよび複数の他のソースからのセルがテーブル
内のかかる位置にスケジュール化されている時、テーブ
ル内の位置に対応するタイムスロットに、複数のソース
のうちの特定の１つからのソースを転送する段階と、 他のソースからのセルが、複数のソースのうちの特定の
１つからのセルと同じスケジュールテーブル内の位置に
スケジュール化されている時、他の複数のソースの各々
からのタイムスロットにおける遅延をスケジュール化す
る段階と、 複数のソースの各々に対するタイムスロットにおける遅
延を累積する段階と、ソースからの連続するセルを転送
する、通常のレートによって示される数よりも多い多数
のタイムスロットの累積遅延がかかるソースに対してあ
る場合、他のソースのうちの各々から、複数のソースか
らのセルを受信しないタイムスロットへのセルの遅延転
送を行う段階とを備えた転送方法。 - 【請求項３６】 ソースからのセルが遅延方法により転
送される際、各ソースにおける連続するセル間のタイム
スロットの数に対応する数をかかるソースに対する累積
遅延量から減算する請求項３５記載の転送方法。 - 【請求項３７】 スケジュールテーブルに限られた数の
連続位置が設けられ、 スケジュールテーブル内の位置のうちの１つのセルをス
ケジュール化するごとに、スケジュールがスケジュール
テーブル内の最終位置にあるかどうかを判断し、スケジ
ュールがスケジュールテーブル内の最終位置にない時
は、スケジュールテーブルをスケジュールテーブル内の
次の位置へ進め、スケジュールがスケジュールテーブル
内の最終位置にある時は、スケジュールテーブルを第１
位置にセットする請求項３５記載の転送方法。 - 【請求項３８】 スケジュールテーブルは、ある位置に
おいてアイドル状態にある時は、スケジュールテーブル
をスケジュールテーブル内のその位置からスケジュール
テーブル内の次の位置へ進める請求項３７記載の転送方
法。 - 【請求項３９】 スケジュールテーブル内には限られた
数の連続する位置があり、 スケジュールテーブル内の位置のスケジュール化を逐次
進め、 スケジュールがスケジュールテーブル内の最終位置に進
められるたびにスケジュールをテーブル内の最終位置か
らスケジュールテーブル内の最初の位置へ進める請求項
３５記載の転送方法。 - 【請求項４０】 転送のための個々のレートでセルを発
生するよう各々が作動できる複数のソースを設ける段階
と、 複数の位置を有するスケジュールテーブルを設ける段階
と、 ソースからのセルの転送の個々のレートに従ってスケジ
ュールテーブル内の異なる位置に複数の異なるソースか
らのセルをスケジュール化する段階と、 スケジュールテーブル内の連続する位置にかかるセルに
対してスケジュール化された順で連続するタイムスロッ
トに対し、スケジュールテーブル内のスケジュール位置
にあるセルを転送する段階とを備え、 テーブルはスケジュール化のための限られた数の連続す
る位置を有し、 更にセルのスケジュール化がスケジュールテーブル内の
最終位置で行われると、テーブルをスケジュールテーブ
ル内の最終位置からスケジュールテーブル内の最初の位
置へ進める段階とを備えたセル転送方法。 - 【請求項４１】 タイムスロットに対応するスケジュー
ルテーブル内の位置にセルがスケジュール化されていな
い時、複数のソースのうちの１つから、かかるタイムス
ロットに対しセルを転送することなく、タイムスロット
を通過する段階を含む請求項４０記載の転送方法。 - 【請求項４２】 スケジュールテーブル内の特定の位置
にスケジュール化されたセルおよび複数のソースのうち
の他のソースからのセルがスケジュールテーブル内の特
定位置にスケジュール化された時、および複数のソース
のうちの他のソースからのセルがテーブル内の特定の位
置に対応するタイムスロットに転送された時、複数のソ
ースのうちの個々のソースからのスケジュールテーブル
内の特定位置にスケジュール化されたセルを遅延する段
階を含む請求項４０記載の転送方法。 - 【請求項４３】 各ソースはタイムスロットのうちの１
つにセルを転送する際に、ソースが、かかるソースが遅
れるタイムスロット数を表示する値を有し、 かかるソースがセルをスケジュールテーブルに転送した
時、スケジュールテーブルが先行している場合、スケジ
ュールテーブルの先行しているタイムスロット数だけ、
かかるソースの遅れ値をインクリメントする請求項４１
記載の転送方法。 - 【請求項４４】 転送のための個々のレートでセルを発
生するよう各々が作動できる複数のソースを設ける段階
と、 複数の連続する位置を有するスケジュールテーブルを設
ける段階と、 ソースの各々に対するセルの個々の転送レートに従っ
て、スケジュールテーブル内の異なる位置に複数の異な
るソースからのセルをスケジュール化する段階と、 スケジュールテーブル内の連続する位置にて、かかるセ
ルに対してスケジュール化された順で、連続するタイム
スロットに対しスケジュールテーブル内のスケジュール
位置にあるセルを転送する段階と、 特定のタイムスロットに対応するスケジュールテーブル
内の位置にセルがスケジュール化されていない時、複数
のソースのうちの１つからセルを転送することなく、特
定のタイムスロットを通過させる段階を備えた転送方
法。 - 【請求項４５】 ソースからのセルに対する個々のレー
トに従って、スケジュールテーブル内の特定位置に複数
の異なるソースからのセルがスケジュール化されてお
り、 テーブル内のかかる特定位置に対応するタイムスロット
で、かかる異なるソースのうちの１つからのセルを転送
し、 かかる１つのタイムスロットおよびセルが転送されない
タイムスロットからのセルの転送を受けるタイムスロッ
トから遅延された状態で異なるソースのうちの他のソー
スからのセルを転送する請求項４４記載の転送方法。 - 【請求項４６】 スケジュールテーブルに限られた数の
連続位置が設けられ、 スケジュールテーブル内の位置のうちの１つのセルをス
ケジュール化するごとに、スケジュールがスケジュール
テーブル内の最終位置にあるかどうかを判断し、 スケジュールがスケジュールテーブル内の最終位置にな
い時は、スケジュールテーブルをスケジュールテーブル
内の次の位置へ進め、 スケジュールがスケジュールテーブル内の最終位置にあ
る時は、スケジュールテーブルを最初の位置にセットす
る請求項４４記載の転送方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29906894A | 1994-08-31 | 1994-08-31 | |
| US299068 | 1994-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195758A true JPH08195758A (ja) | 1996-07-30 |
Family
ID=23153189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22204995A Pending JPH08195758A (ja) | 1994-08-31 | 1995-08-30 | ヘッダとペイロードを有するセルを非同期転送モードで転送するための装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5949781A (ja) |
| EP (1) | EP0703718B1 (ja) |
| JP (1) | JPH08195758A (ja) |
| CA (1) | CA2156771C (ja) |
| DE (1) | DE69529593T2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845153A (en) * | 1995-07-07 | 1998-12-01 | Integrated Device Technology, Inc. | Memory interface for asynchronous transfer mode segmentation and reassembly circuit |
| US6034945A (en) | 1996-05-15 | 2000-03-07 | Cisco Technology, Inc. | Method and apparatus for per traffic flow buffer management |
| JP2760343B2 (ja) * | 1996-05-31 | 1998-05-28 | 日本電気株式会社 | Ａｔｍセル化回路 |
| EP0814631B1 (en) * | 1996-06-19 | 2004-08-11 | Motorola, Inc. | An ATM line card and method for transferring connection memory data |
| US6829240B1 (en) * | 1996-11-27 | 2004-12-07 | Mindspeed Technologies, Inc. | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data |
| US6075790A (en) * | 1996-12-11 | 2000-06-13 | Brooktree Corporation | Asynchronous transfer mode system for, and method of, writing a cell payload between a control queue on one side of a system bus and a status queue on the other side of the system bus |
| GB2324676B (en) | 1997-04-23 | 2001-10-17 | Fujitsu Ltd | Interfacing to SAR devices in ATM switching apparatus |
| US6097734A (en) * | 1997-04-30 | 2000-08-01 | Adaptec, Inc. | Programmable reassembly of data received in an ATM network |
| US6201813B1 (en) * | 1997-06-30 | 2001-03-13 | Cisco Technology, Inc. | Method and apparatus for using ATM queues for segmentation and reassembly of data frames |
| US6487202B1 (en) | 1997-06-30 | 2002-11-26 | Cisco Technology, Inc. | Method and apparatus for maximizing memory throughput |
| US6430191B1 (en) | 1997-06-30 | 2002-08-06 | Cisco Technology, Inc. | Multi-stage queuing discipline |
| US6026090A (en) * | 1997-11-14 | 2000-02-15 | Fore System, Inc. | Method and system for receiving ATM cells from an ATM network by a host |
| US6128300A (en) * | 1997-12-03 | 2000-10-03 | Nokia High Speed Access Products Inc. | Line card with modem interace |
| US6526060B1 (en) | 1997-12-05 | 2003-02-25 | Cisco Technology, Inc. | Dynamic rate-based, weighted fair scheduler with explicit rate feedback option |
| GB2332333B (en) * | 1997-12-09 | 2003-01-15 | Sony Uk Ltd | An ATM re-assembly circuit and method |
| US6631484B1 (en) * | 1998-03-31 | 2003-10-07 | Lsi Logic Corporation | System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet |
| GB9821768D0 (en) * | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| US6614794B1 (en) | 1999-03-03 | 2003-09-02 | Conexant Systems, Inc. | System and method for multiple modem traffic redirection |
| US6639915B1 (en) * | 1999-04-07 | 2003-10-28 | Utstarcom, Inc. | Method and apparatus for transmission of voice data in a network structure |
| US6606317B1 (en) | 1999-09-09 | 2003-08-12 | Harris Corporation | Dual key controlled content addressable memory for accessing packet switch data buffer for multicasting data packets |
| US6775292B1 (en) | 2000-01-24 | 2004-08-10 | Cisco Technology, Inc. | Method for servicing of multiple queues carrying voice over virtual circuits based on history |
| US7142558B1 (en) | 2000-04-17 | 2006-11-28 | Cisco Technology, Inc. | Dynamic queuing control for variable throughput communication channels |
| US20020159466A1 (en) * | 2001-02-14 | 2002-10-31 | John Rhoades | Lookup engine |
| US7089486B1 (en) * | 2002-08-16 | 2006-08-08 | Juniper Networks, Inc. | Context switching for on-the-fly processing of fragmented frames |
| GB0226249D0 (en) | 2002-11-11 | 2002-12-18 | Clearspeed Technology Ltd | Traffic handling system |
| US20050129020A1 (en) * | 2003-12-11 | 2005-06-16 | Stephen Doyle | Method and system for providing data communications over a multi-link channel |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880271B2 (ja) * | 1990-08-17 | 1999-04-05 | 株式会社日立製作所 | 帯域制御方法および回路 |
| US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| AU604444B2 (en) * | 1987-11-11 | 1990-12-13 | Nec Corporation | Frame relay type data switching apparatus |
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| WO1991002420A1 (en) * | 1989-08-09 | 1991-02-21 | Alcatel N.V. | Communication switching element and method for transmitting variable length cells |
| US5272697A (en) * | 1990-02-23 | 1993-12-21 | At&T Bell Laboratories | Apparatus and method for time multiplexing a resource among a plurality of entities |
| US5136584A (en) * | 1990-07-11 | 1992-08-04 | At&T Bell Laboratories | Hardware interface to a high-speed multiplexed link |
| US5379297A (en) * | 1992-04-09 | 1995-01-03 | Network Equipment Technologies, Inc. | Concurrent multi-channel segmentation and reassembly processors for asynchronous transfer mode |
| US5255265A (en) * | 1992-05-05 | 1993-10-19 | At&T Bell Laboratories | Controller for input-queued packet switch |
| GB9309468D0 (en) * | 1993-05-07 | 1993-06-23 | Roke Manor Research | Improvements in or relating to asynchronous transfer mode communication systems |
| IT1256739B (it) * | 1992-12-18 | 1995-12-15 | Edoardo Merli | Dispositivo per la conversione di pacchetti informativi in una rete a larga banda di tipo atm |
| SE515148C2 (sv) * | 1993-06-23 | 2001-06-18 | Ericsson Telefon Ab L M | Styrning av cellväljare |
| FR2716278B1 (fr) * | 1994-02-14 | 1996-05-03 | Guigner Marc Le | Procédé de traitement de données issues d'une couche d'adaptation à la transmission selon un mode de transfert asynchrone de type ATM. |
| US5533020A (en) * | 1994-10-31 | 1996-07-02 | International Business Machines Corporation | ATM cell scheduler |
| US5602853A (en) * | 1994-11-03 | 1997-02-11 | Digital Equipment Corporation | Method and apparatus for segmentation and reassembly of ATM packets using only dynamic ram as local memory for the reassembly process |
| US5649110A (en) * | 1994-11-07 | 1997-07-15 | Ben-Nun; Michael | Traffic shaping system with virtual circuit table time stamps for asynchronous transfer mode networks |
| US5521916A (en) * | 1994-12-02 | 1996-05-28 | At&T Corp. | Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch |
| US5625625A (en) * | 1995-07-07 | 1997-04-29 | Sun Microsystems, Inc. | Method and apparatus for partitioning data load and unload functions within an interface system for use with an asynchronous transfer mode system |
| US5610921A (en) * | 1995-08-31 | 1997-03-11 | Sun Microsystems, Inc. | Scalable architecture for asynchronous transfer mode segmentation and reassembly |
-
1995
- 1995-06-06 US US08/467,311 patent/US5949781A/en not_active Expired - Lifetime
- 1995-08-23 CA CA002156771A patent/CA2156771C/en not_active Expired - Lifetime
- 1995-08-30 JP JP22204995A patent/JPH08195758A/ja active Pending
- 1995-08-31 EP EP95113719A patent/EP0703718B1/en not_active Expired - Lifetime
- 1995-08-31 DE DE69529593T patent/DE69529593T2/de not_active Expired - Lifetime
-
1996
- 1996-04-15 US US08/633,955 patent/US5768275A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69529593D1 (de) | 2003-03-20 |
| US5768275A (en) | 1998-06-16 |
| CA2156771C (en) | 2001-11-13 |
| US5949781A (en) | 1999-09-07 |
| CA2156771A1 (en) | 1996-03-01 |
| EP0703718A2 (en) | 1996-03-27 |
| EP0703718A3 (en) | 1998-12-16 |
| DE69529593T2 (de) | 2003-06-12 |
| EP0703718B1 (en) | 2003-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08195758A (ja) | ヘッダとペイロードを有するセルを非同期転送モードで転送するための装置および方法 | |
| KR100313411B1 (ko) | 전기통신장치와방법 | |
| KR100269650B1 (ko) | 회로 에뮬레이터된 atm 교환기에서 stm 셀을 스위칭시키기 위한 스위치 노드 및 방법 | |
| US5519700A (en) | Telecommunication system with synchronous-asynchronous interface | |
| JP3623089B2 (ja) | 非同期転送モードにおいてセルを伝送するための方法 | |
| US5237564A (en) | Frame switching relay for asynchronous digital network | |
| EP0299473B1 (en) | Switching system and method of construction thereof | |
| US6483839B1 (en) | Apparatus and method for scheduling multiple and simultaneous traffic in guaranteed frame rate in ATM communication system | |
| JPH08163145A (ja) | Ａｔｍ交換機のトラフィックシェーピング方法とその装置 | |
| US6477168B1 (en) | Cell/frame scheduling method and communications cell/frame scheduler | |
| JPH1023012A (ja) | 送出トラヒック制御装置 | |
| JPS61129952A (ja) | パケツト交換システム | |
| JPH10242999A (ja) | トラフィック成形装置 | |
| US6169749B1 (en) | Method of sequencing time division multiplex (TDM) cells in a synchronous optical network (sonet) frame | |
| JP3459169B2 (ja) | 分割および再組立システムならびに分割および再組立システムを動作させる方法 | |
| EP0716557A2 (en) | Telecommunication system with detection and control of packet collisions | |
| US6061354A (en) | Micro-frame multiplex transmitter | |
| US6335917B1 (en) | Regulation method and apparatus for ATM cell delay variation | |
| US20020150047A1 (en) | System and method for scheduling transmission of asynchronous transfer mode cells | |
| JPH07212374A (ja) | 統計的マルチプレクス方法 | |
| JPH0471377B2 (ja) | ||
| US6195333B1 (en) | Unframed isochronous shaping method to reduce delay and delay variation in a CBR transmission system | |
| US7324524B2 (en) | Pseudo synchronous machine | |
| US6154460A (en) | Data packet transmission system and method | |
| EP0952752A2 (en) | ATM adaption layer traffic scheduling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050902 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060630 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061002 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070622 |