JP3623089B2 - 非同期転送モードにおいてセルを伝送するための方法 - Google Patents
非同期転送モードにおいてセルを伝送するための方法 Download PDFInfo
- Publication number
- JP3623089B2 JP3623089B2 JP33171297A JP33171297A JP3623089B2 JP 3623089 B2 JP3623089 B2 JP 3623089B2 JP 33171297 A JP33171297 A JP 33171297A JP 33171297 A JP33171297 A JP 33171297A JP 3623089 B2 JP3623089 B2 JP 3623089B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- station
- rate
- speed
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
- Y10S370/902—Packet switching
- Y10S370/903—Osi compliant network
- Y10S370/905—Asynchronous transfer mode, ASN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の分野】
この発明は、好ましくは非同期転送モード(ATM)フォーマットのさまざまなタイプのセルを発生するためのシステムおよびその方法に関する。この発明は特に、セルが最適な、過度でない速度で伝送されるようにする、セル伝送のスケジューリングに関する。
【0002】
【従来の技術】
米国の電話システムにおいては、中央局から1マイルから2マイルなどといった特定の半径内にある発呼電話からの信号を受信したり、このような電話に電話信号を送信したりするための中央局が設けられている。発呼電話からの電話信号は次に、このような中央局から長距離にわたって送信される。次に、電話信号は、このような中央局から1マイルから2マイルなどの半径内にある第2の中央局を通じて着呼電話へ渡される。
【0003】
中央局間での長距離電話信号送信は、このような目的のために以前設けられていた他の媒体に取って代わった光ファイバを通じて行なわれる。光ファイバには、以前設けられていた回線より優れたある特徴的な利点がある。光ファイバを用いると、光ファイバを通じて同時に異なった電話からのはるかに多数の信号を送信することができる。光ファイバは、他の媒体より高い精度でデジタル方式でエンコードされた信号を送る。
【0004】
電話、ビデオ、およびデータサービス用にデジタル方式でエンコードされた信号を搬送するため、さまざまなシステムが用いられてきた。このようなシステムの中で現在採用されているものの1つが、非同期転送モード(ATM)と呼ばれるものである。このシステムの利点は、いかなる時点においても、通常、発呼電話加入者と着呼電話加入者との間では、信号は一方向にのみ送られるということを認識している点にある。このシステムではもう1つの方向での帯域幅をとっておき、このもう1つの方向においてできるだけ多くの異なったメッセージを送信できるようにする。
【0005】
先行技術においては、ステーションAとステーションBとの間でスイッチを通じてセルを伝送する速度の調節を制御するためのさまざまな規則が設けられていた。こうした規則には、かなりの数のさまざまなパラメータが関係する。各時点において、データ伝送の、いかなる輻輳も生じることのない最適速度の表示を得るため、これらの規則では、これらのさまざまなパラメータにかかわる計算を実行することが要求される。先行技術においては、これらの計算の実行は比較的遅いものであった。また、この計算を実行するため、大量のハードウェアおよびソフトウェアが必要であった。さらには、これらの計算を実行するシステムは比較的柔軟性を欠いていた。たとえば、計算に方程式が含まれるとき、その方程式に変化があるのかおよびいつ変化があるのかといったことにシステムは容易に適合できない。
【0006】
ATMシステムにおいては、中央局または他のスイッチングシステムを通じてアクセス多重装置またはターミナルの間で情報を伝送するため、セルが用いられる。セルにはさまざまなタイプがある。たとえば、スイッチまたは一連のスイッチを通じてステーションAからステーションBへセルを伝送するときは、ステーションAからステーションBへ前方資源管理(RM)セルが伝送され、ステーションBからステーションAへ後方資源管理セルが伝送される。また、ステーションAとステーションBとの間でデータセルが伝送される。
【0007】
ステーションAとステーションBの間に接続されたスイッチはときに、ステーションAとステーションBとの間のセル伝送の輻輳を起こす。この輻輳は、部分的には、スイッチに接続されたさまざまなソースからスイッチに与えられる負荷のために生じる。資源管理セルは、速度情報を備え、これはスイッチAとスイッチBとの間でセルが伝送される速度を制御するために使用され、スイッチAとスイッチBとの間のパスにおいてセルが最適の速度で全く輻輳を起こすことなく伝送されるようにする。
【0008】
【発明の概要】
この発明の一実施例においては、ATMシステムは、ステーションAからスイッチを通じてステーションBへさまざまなタイプのセル(データ、前方資源管理(RM)および後方RM)を伝送する。可用ビット速度(ABR)テーブル内のさまざまなフィールドが、このようなセル伝送の速度を制御する。このテーブル内の第1の特定のフィールドの値が、伝送されるセルのタイプを決定する連続したセル判定ブロックの選択を制御する。このテーブル内の第2の特定のフィールドの値は、明示速度の発生を制御する他のパラメータ値も備えた指数テーブル内の複数のエントリの1つの選択を制御する。ABRテーブル内の第3の特定のフィールドの値は、各々がステーションAからステーションBへのセル伝送の個々の速度を示す複数の速度判定ブロックの個々のものの選択を制御する。
【0009】
各速度判定ブロックは、速度判定ブロックの個々の1つから、通常はより遅いセル伝送速度を提供する速度判定ブロックへの変化を制御する、複数のフィールドを含む。これらの変化は、部分的には、ステーションによるさまざまなタイプのセルの受信および送信の相対的な時間に依存する。セル伝送速度を制御する1ステップは、明示速度および速度判定ブロックの個々のものにおいて示される速度のうち、より遅い方を選択するステップである。上に特定した制御を行なうことによって、さまざまなセルを伝送するための、最適の、過度でない速度が選択される。
【0010】
【詳細な説明】
図1は、概括的に10で示され先行技術において公知の、1対の電話(またはソース)12および14へ、および、1対の電話から、それぞれライン16および18を通って共通アクセス多重装置20へ信号を転送するためのシステムをブロックで示す。電話(またはソース)12は、たとえば、ライン16上でテレビジョン信号および電話(音声)信号を送信または受信し、電話(またはソース)14は、たとえば、ライン18上でテレビジョン信号および電話(音声)信号を送信または受信するであろう。すべての信号はデジタル方式でエンコードされる。図を簡略にするため、図1では、テレビジョン信号の転送は実線で、電話信号の転送は破線で示す。
ライン16および18内の信号はアクセス多重装置20に送られる。デジタル方式でエンコードされた送信信号はそれぞれ、固定長のセルペイロードに分割され、各セルペイロードにセルヘッダが付け加えられてセルを形成する。同様に、受信されたセルは再び組立てられてそれぞれ受信セルとなる。セルのヘッダはアクセス多重装置内で発生され、仮想チャネル識別子および/または仮想パス識別子を備える。ヘッダは、セルを中央局22に送るためにとるパスを示す。中央局22は、セル内のヘッダを再び変更して、その後セルの転送のためにとられるパスを識別してもよい。そして、セルは、図1に概括的に28で示される受信局のテレビジョンアクセス24または電話アクセス26のいずれかに転送されるであろう。
【0011】
図2は、概括的に29で示され、破線で規定される矩形に囲まれているサブシステムの一実施例を示しており、図1に示すアクセス多重装置20とともに使用するためのものであって、受信セルインターフェイスからのライン30とホストメモリ32との間でのATMセルペイロードの転送を制御するためのものである。セルがライン30から転送されるとき、セルは受信FIFO34を通る。FIFO34は当業界では周知の先入先出メモリを構成し、時間的バッファとなる。各セル内のペイロードは次に、再組立ダイレクト・メモリ・アクセス(DMA)ステージ36に送られる。各セル内のヘッダは再組立状態機械40に送られ、処理される。
【0012】
各セル内のヘッダは再組立状態機械40から制御メモリ38へ送られ、制御メモリ38は、ヘッダを処理して、ホストメモリ32内のどこにセルペイロードを記憶するかを示すアドレスを与える。このアドレスは次に再組立状態機械40を通じて再組立ダイレクト・メモリ・アクセス(DMA)ステージ36に与えられ、FIFO34からのペイロードをホストインターフェイス42を通ってホストまたはシステムバス44に向ける。セルは次にホストメモリ32内で制御メモリ38によって指示されたアドレスへと転送される。
【0013】
また、図2に示すサブシステム29によってライン45を通じてセルを送信セルインターフェイスに転送してもよい。分割状態機械50は、ホストメモリ32内のどこにセルペイロードが記憶されているかを指示するアドレスを制御メモリ38から読出す。このアドレスは次に分割状態機械50から分割ダイレクト・メモリ・アクセス(DMA)46に与えられ、セルペイロードを送信FIFO48に向ける。送信FIFO48は、受信FIFO34と類似した態様で構築されてよい。送信FIFO48内でヘッダとペイロードとを組合せるため、制御メモリ38によってヘッダが分割状態機械50に与えられる。こうして再び組合されたセルは次に、送信セルインターフェイスライン45に送られる。
【0014】
図3は、セル内のヘッダおよびペイロードを分離し、セルペイロードを再び組立て、再び組立てられたペイロードをホストメモリ32内に記録するという図2に示されたサブシステムの動作をさらに詳細に示す。図3のフローチャートにおいては、70においてまず、セルヘッダが読出される。ヘッダを使用して、「コネクション・インデックス」を計算し(ブロック72を参照)、再組立状態でのメモリアドレスを得る。これは、制御メモリ38内の「再組立状態」として示されている表73によって表示されている。表73は、それぞれ「VCC1」、「VCC2」、「VCC3」などとして示される複数の仮想チャネルコネクションを含む。
【0015】
仮想チャネルコネクションは各々、ホストメモリ38の領域アドレス、ホストメモリ内の領域長、および仮想チャネルコネクションVCCに対するプロトコル情報を含むある情報を備える表75を含む。ホストメモリ38内のアドレス領域、領域アドレス長、および仮想チャネルコネクションVCCのプロトコル情報を含む表が、「VCC2」として示される仮想チャネルコネクションから選択されることが、図3に概略的に示されている。これは、図3の表75および破線74で示される。これは概略的かつ例示的なものであって、他のVCCを選択してもよいことは理解されよう。
【0016】
受信セルインターフェイスに関連する図2のライン30からのセルは次に、図3の76に示されているように制御メモリ38内の表75内の仮想チャネルコネクションVCC2内のプロトコル情報でチェックされる。このチェックによって、ヘッダおよびペイロード内のプロトコル情報が正しいと示されると、図3の78に示されているように制御メモリ38内のVCC2ブロックからホストメモリ32内での領域アドレスとこのような領域の領域長が読出される。ホストメモリ32内の領域アドレスは80に示されているように図2の再組立DMA36に送られる。次に、再組立DMA36がセットアップされ、図3の82に示すように、図2の受信FIFO34からホストメモリ32にセルペイロードが転送される。
【0017】
連続してセルペイロードがVCC2表73に対し領域内で再び組立てられるに際し、各再組立ごとにチェックが行なわれ、VCC2チャネルコネクション内の領域の終りに達したかどうかが判断される。これは図3の84に示されている。もしその答が「いいえ」であれば、ホストメモリ領域内に記録されたVCC2チャネルコネクション内の連続したペイロードのために、連続したセル用の領域アドレスが増加され、同じ量だけ領域長が減じられる。図3のブロック86はこのことを示している。
【0018】
制御メモリ38内のVCC2表内の領域が終りに達したならば、ブロック84で、「はい」の表示が与えられる。これによって、図3のブロック88が起動される。このブロックには「フリー領域を読出す」と書かれている。制御メモリ38は、図3の90で示されるフリー領域待ち行列を含む。ブロック88が起動されるとき、それによって、フリー領域待ち行列90内の次のエントリが選択される。たとえば、フリー領域待ち行列内のエントリ1が以前に選択されていたならば、フリー領域待ち行列90内のエントリ2がここで選択される。このことは、図3のフリー領域待ち行列90内のエントリ2から表94に延びている破線92で示されている。
【0019】
フリー領域待ち行列内のエントリ2は、ホストメモリ38内の新しいアドレス領域およびこのような領域の領域長を含む。この情報は、表75内に以前記録されていた情報の場所に転送される。こうして、上述のようにブロック78、80、82、84、86および88が動作し、ライン30上のセル内のペイロードがホストメモリ32内の領域に転送される。この領域が終わっても、もしペイロードが完全にホストメモリ32内に記録されていなければ、ホストメモリ32内の新しい領域アドレスおよびそのような領域に対する領域長を与えるよう、フリー領域待ち行列内のエントリ3を選択してもよい。上述の態様で、ホストメモリ32内にすべてのペイロードが記録されるまで、上述のステップが繰返される。
【0020】
図4は、ホストメモリ32からセルペイロードを転送し、制御メモリ38からヘッダを読出してATMパスを示し、ヘッダとペイロードとを組合せてセルにし、セルを図2のライン45に転送する、図2に示すサブシステムの動作をさらに詳細に示している。図4のフローチャートにおいては、VCCセルが特定のタイムスロットに対して図6のスケジューラ156によってスケジュールされているかどうかを判断するためブロック100が設けられている。もし図6のスケジューラ156によってセルがスケジュールされていなければ、図4のライン101に示すようにアクションは取られない。
【0021】
もし、セルが特定のタイムスロットに対してスケジュールされていれば、図4のブロック100で、制御メモリ38内の表102内の仮想チャネルコネクションが選択される。図4で、この表は「分割状態」と示されている。図4に示すように、表102は例示的に「VCC1」、「VCC2」、「VCC3」などと示されている複数の仮想チャネルコネクションを含む。例として、表102の仮想チャネルコネクションVCC2が選択されるものとして示されている。これは破線104で示される。他のいずれのブロックでも選択し得ることは理解されよう。仮想チャネルコネクションVCC2はたとえば、(セルの転送パスを指示する)ヘッダ値、領域アドレス、領域長、プロトコル情報、およびホストメモリ内の次の領域の位置を含む。これは図4の106に示される。
【0022】
VCC2ブロック内のヘッダ値およびプロトコル情報は、図4の108および109にそれぞれ示されているように制御メモリ38から読出される。ヘッダ値は次に、図4の110に示しているように、図2の送信FIFO48に転送され、図4の112に示しているように、領域アドレスおよび領域長がVCC2仮想チャネルコネクションから読出される。そして、図2の分割DMA46がセットアップされ(図4のブロック114を参照)、ホストメモリ領域から図2の送信FIFO48にペイロードが転送される(図4のブロック116を参照)。連続したセルのペイロードの転送の各々に対しチェックが行なわれ、仮想チャネルコネクション106に対して転送される領域アドレスがその長さの終りに来ているかどうかを判断する。これは図4の118で示される。
【0023】
もし、図4の120に示しているように、VCC2仮想チャネルコネクション内のホスト領域が終りにまだ達していなければ、送信FIFO48に転送される連続したペイロードに対処するよう制御メモリ内の106の領域アドレスが増加され、同じ量だけ領域長が減じられる(ブロック122を参照)。これによって、仮想チャネルコネクションVCC2内で処理される領域アドレスの更新記録および、仮想チャネルコネクションVCC2内で処理される領域の残りの長さの更新記録が与えられる。
【0024】
仮想チャネルコネクションVCC2内の領域が終りに達すると、124に示すように、ホストメモリ38内の次の領域のアドレスおよびこの領域のアドレス長が読出される。この次の領域は、表106に「次の」として示されており、図4の表128にさらに詳細に示されている。表128は、ブロック124内の表示と一致して「領域記述子」と示される。この表128もまた「次の」と示されたブロックを含む。表128は、次に、表106の位置に転送され、以前表106内にあった情報と置換えられる。表128から表106に転送されたアドレス情報は次に、上述と同様の態様で、ブロック108、109、110、112、114、116、118、120、122および124で処理される。表106内での領域の処理が完了すると、表106内の「次の」ブロックが処理され、ホストメモリ32内の次のホスト領域アドレスおよびその領域アドレスの領域長が決定される。
【0025】
図5は、先行技術で公知の、スイッチ132を通じてステーションAとステーションBとの間でさまざまなタイプのセルを通すためのシステムを示しており、これは概括的に130で示される。各ステーションは、3つのタイプの異なった情報を送る。すなわち、(a)前方資源管理(RM)セル、(b)後方資源管理(RM)セル、および(c)データセルである。一般に、前方資源管理(RM)セルが送られる前に、ステーションAとステーションBとの間で、32データセルが送信される。ステーションAとステーションBとの間にはスイッチ132のみが接続されているように図示されているが、この発明の範囲を逸脱することなく、ステーションAとステーションBとの間にいくつの数のスイッチを接続してもよいことは理解されよう。
【0026】
資源管理(RM)セルは、ステーションAとステーションBとの間でのデータセルの伝送速度を調節するために用いられる。これは、データセル伝送の最適な、過度でない速度発生を制御するための速度情報を提供する。もし、データセル伝送速度が、データセルを送ることのできる最高レベルでなければ、ステーションAおよびステーションBを含むシステムが十分に活用されないことになる。もし、データセル伝送速度があまり速すぎると、ステーションAおよびBを含むシステムが輻輳することになり、すべてのデータセルがシステムを通ることができなくなる。
【0027】
図5は、ステーションAからスイッチ132を通ってステーションBへの伝送方向で伝送される前方RMセルを134で示している。伝送方向および受信方向というのは、ステーションAから見た方向である。前方RMセル134は、ステーションBが受信すると、ステーションBで後方RMセル136になる。後方RMセルは、ステーションBによりスイッチ132を通ってステーションAへの受信方向で伝送される。図5はまた、ステーションBからスイッチ132を通ってステーションAへの受信方向で伝送される前方RMセルを138で示している。これらの前方RMセルはステーションAで受信されると、ステーションAからステーションBへの伝送方向における後方RMセル140となる。後方RMセル140は、次に、ステーションAからスイッチ132を通ってステーションBへの伝送方向で伝送される。図5はまた、ステーションAによってステーションBに伝送される1対のデータセル142および142を示す。
【0028】
ステーションAがステーションBへの伝送方向でセルを伝送するとき、ステーションAは、ステーションBからステーションAへの受信方向におけるスイッチ132の応答およびステーションBの応答に依存して、その速度を変化させる。なぜならば、時間の点から見れば(ステーションAに関する限り)ステーションBからステーションAへの受信方向における応答が、ステーションAからステーションBへの伝送方向におけるいかなる応答よりも新しいものだからである。
【0029】
先行技術において、ステーションAがステーションBへの伝送方向においてセルを伝送する速度を調節するためのあるプロトコルが特定されている。この発明を十分に理解するための背景を提供するため、これらをある程度詳細に説明する。ステーションAからスイッチBを通じてステーションBへ伝送されるセルの許容セル速度(ACR)は、以下の範囲内になければならない。
【0030】
MCR<ACR<PCR
ただし、
MCR=最小セル速度
PCR=ピークセル速度
伝送方向におけるセル速度が、輻輳を避け、完全にシステムを利用するために適切なものであるか否かを決定するため、2つの表示が用いられる。これらの表示は、ステーションBからステーションAへの受信パスで与えられる。なぜならば、これがステーションAへの最短パスだからである。その1つは、輻輳表示CIである。CI=1のとき、ステーションAからステーションBへの伝送方向における輻輳が表示される。CI=0のとき、ステーションAからステーションBへの伝送方向において輻輳がないことが示される。もう1つの表示は、増加なし表示NIである。NI=1は速度変化がないことを示す。NI=0は速度増加を示す。CI=1のとき、実際のセル速度は、固定係数で減少していき、したがって許容セル速度(ACR)はACR−ACR・RDFに減少する。ただしRDFは1よりも小さい固定係数である。CI=0かつNI=1のとき、許容セル速度(ACR)は変化しない。CI=0かつNI=0のとき、許容セル速度(ACR)はACR+ICR・RIFとなる。ただし、RIFは1より小さい固定係数であり、ICRは固定の初期セル速度である。
【0031】
先行技術においては、明示速度は浮動小数点フォーマットで設けられている。その結果、許容セル速度ACRを決定すべきときにはいつも、この浮動小数点フォーマットにかかわる計算を行なう。このため、時間が無駄となり、かつかなり複雑なものとなる。さらに、方程式を変えねばならないときにはシステムを大幅に変更しなければならない。許容セル速度(ACR)の新しい値は、このパラグラフで説明した明示速度および前のパラグラフにより決定された許容セル速度の低い方を選択することによって、前のパラグラフにおいて得られる。
【0032】
先行技術において、いつ前方資源管理(RM)セル、後方RMセル、およびデータセルを送るかについての優先順位を付けるため確立されたある規則がある。これらの規則は、ATMフォーラム(ATM Forum )が1996年4月に発行し、ftp:atmfosum.com/pub/approved−specs/af−tm−0056.000.ps で入手できる、「ATMトラフィック管理仕様バージョン4.0(ATM Traffic Management Specification Version 4.0)」と題された論文に述べられている。この発明を完全に理解するための背景を提供するための、次のパラグラフで、これらの規則のいくつかをある程度詳細に説明する。これらの規則は、上述の論文の51頁から54頁に述べられている。この発明を完全に理解するために重要と考えられ得るさらなるいかなる背景をも完全にするため、この論文を記録に加える。
【0033】
この発明の完全な理解のための背景を提供するこの規則は以下のものを含む。1.セル伝送の許容セル速度(ACR)の値は、決してピークセル速度(PCR)を超えてはならず、決して最小セル速度(MCR)より小さくなってはならない。これは上に述べた。ソースは、許容セル速度(ACR)を超える速度で速度内セルを送ることは決してない。ソースは常に、許容セル速度(ACR)以下の速度の速度内セルを送るであろう。「速度内セル」とは、許容セル速度(ACR)以下の速度であり、セル損失優先表示(CLP)が0に設定されているもののことである。
【0034】
2.ソースへのコネクションセットアップの後、ソースが第1のセルを送る前に、ソースは、最大でも初期セル速度(ICR)に許容セル速度を設定する。第1の速度内セルは前方資源管理(RM)セルであろう。
【0035】
3.第1の速度内前方RMセルが伝送された後、もし、(a)最新の速度内前方RMセルの伝送の後に、Nrm−1個の速度内セルが伝送されていれば(ただし、Nrmは32)、または(b)最新の速度内前方RMセルの伝送の後に少なくともMRM個のセル(MRMは2に等しい)が伝送されており、最新の前方RMセルの伝送からの時間が、Trmより大きい値などといった固定値(ただし、Trmは100ミリ秒)であれば、そしてこのときのみ、次の速度内セルは前方RMセルであろう。
【0036】
4.もし、パラグラフ3で特定した条件が満たされておらず、かつ、ステーションBからの後方RMセルがステーションAによる伝送を待っており、かつ、最新の速度内前方RMセルの伝送の後速度内後方RMセルが全く伝送されていなければ、後方RMセルが伝送される。
【0037】
5.もし、パラグラフ3およびパラグラフ4に特定した条件が満たされておらず、ステーションBからの後方RMセルがステーションAによる伝送を待っており、伝送を待っているデータセルがないならば、次に伝送される速度内セルは、後方資源管理(RM)セルであろう。
【0038】
6.もし、パラグラフ3、4および5で特定した条件のいずれも満たされておらず、データセルが伝送を待っているのならば、次のステーションAによって伝送される速度内セルはデータセルとなろう。
【0039】
7.パラグラフ1から5により伝送されるセルは、セル損失優先表示(CLP)=0であろう。セル損失優先表示=0であるセルは速度内セルである。
【0040】
8.速度内前方RMセルを送る前に、もし、許容セル速度(ACR)が初期セル速度(ICR)よりも大きく、最新の速度内前方RMセルを送ってから経過した時間TがADTF(ADTFは定数)より大きければ、ステーションAがステーションBへの伝送方向において前方速度内RMセルを伝送する前に、ACRはICRに減じられよう。これは、スイッチ132に他のパスからのセルを受信する機会を与えるためである。
【0041】
9.速度内前方RMセルを送り、パラグラフ8に特定した手順を行なう前に、もし、BN=0の後方RMセルを最後に受取ってから少なくともCRM個の速度内前方RMセルが送られていれば、許容セル速度ACRが最小セル速度MCRより低くならない限り、許容セル速度ACRは少なくともACR・CDFで減じられよう。
【0042】
CRMは特定のコネクションに対する定数であり、そのコネクションの終了まで一定のままである。各コネクションはCRMのためのそれ自身の定数値を有してもよい。CDFはまた特定のコネクションに対する定数であり、そのコネクションの終了まで一定のままである。各コネクションはCDFのためのそれ自身の定数を有してもよい。CDFは1より小さな値である。
【0043】
BNは各RMセル内のフィールドである。このフィールドは、BN=0またはBN=1に設定できる。もしスイッチが輻輳しており、特定の時間期間にわたってRMセルがそのスイッチを通過していなければ、スイッチ132のようなスイッチはそれ自身のRMセルを発生できる。
【0044】
このパラグラフ9で特定したようにセル速度を減じる理由は、ステーションAからステーションBへの前方パスにおけるRMセルが、ステーションBからステーションAへの後方パスにおけるものよりも速いセル速度になるかもしれないからである。このため、ステーションAからステーションBへの前方パスにおけるセル速度を減じるのである。
【0045】
10.パラグラフ8および9の手順を行なった後、許容セル速度(ACR)が、出て行く前方RMセルのCCRフィールド内に格納されよう。しかし、出て行く前方RMセルの後に送られる速度内セルのみがこの新しい速度に従わねばならない。
【0046】
11.(セル損失優先表示=1の)前方資源管理(RM)セルは、速度外で、言い換えれば、実際には許容セル速度(ACR)に従わずに、送られてもよい。速度外前方RMセルが送られる速度はTCRよりも大きくはないであろう。TCRは10セル/秒の固定速度をなす。セル損失優先表示(CLP)=1のセルはしばしば「タグ付セル」と呼ばれる。セル損失優先表示=1は、各ATMセルにおける特定のビットである。
【0047】
12.現在セル速度が0になった後または現在セル速度が図6のスケジューラ156の能力よりも低くなった後、ステーションAからステーションBへのセル伝送を再開するため、セル損失優先表示=1の速度外前方RMセルが送られる。ステーションAは、CI=0かつNI=0の値であり、明示速度が0以外のある値である後方RMセルを受信するまで、(セル損失優先表示=1の)前方RMセルを送り続ける。このとき、実際のセル速度は、明示速度およびPCR・RIFの低い方である。前述したように、PCRはピークセル速度であり、RIFは1より小さい固定係数である。
【0048】
13.後方RM速度を比較的速くし、前方RM速度を比較的遅くして、前方RMセルおよび後方RMセルを異なった速度で与えることができるので、速度外後方RMセルが用いられる。もし、こうした状況下でステーションAが後方RMセルを受信したが、新しい後方RMセルがステーションBに送られるのを待っていれば、ステーションAは新しい後方RMセルを(セル損失優先表示=1の)速度外後方セルとしてステーションBに送る。このような伝送は過度な速度でステーションAへ送られる後方RMセルの受信によってトリガされるので、ステーションAからステーションBへのこのような速度外後方RMセルの伝送については速度は特定されていない。
【0049】
14.ステーションAがステーションBに前方RMセルを送るとき、ステーションBからステーションAへの受信方向におけるパス内のスイッチはスイッチ内の輻輳のため、速度を減じることができる。しかし、ステーションBはまた、前方RMセルをステーションAから向きを変えさせこのRMセルを後方RMセルとしてステーションAに送ることにより、このようなRMセルの速度を減じることができる。なぜなら、ステーションBがステーションAを含むいくつかの異なったソースからあまりにも多くのセルを受信するかもしれないという事実も含めて何らかの理由でステーションB内の資源が混み合うかもしれないからである。
【0050】
15.パラグラフ8で特定した効果を拡張または変更するため任意の運用を行なうことができよう。パラグラフ8に特定したように許容セル速度(ACR)を初期セル速度(ICR)に減ずる代わりに、許容セル速度ACRを漸進的に減じることができよう。特定的には、許容セル速度(ACR)を初期セル速度(ICR)まで減じるには十分ではない予め定められた固定係数によって許容セル速度(ACR)を減じることができよう。もし、こうして減じられたセル速度が依然として速すぎれば、この減じられたセル速度をさらに固定係数で減じる。こうした速度低減をいくつかの段階を通じて初期セル速度(ICR)に達する前まで行なうことができよう。
【0051】
図6は、概括的に148で示されるセル伝送速度を調節するためのシステムを示す概略ブロック図である。図6はまた、図の中のさまざまなブロック間のラインまたはバス上のセル情報についての簡単な説明を含む。システム148は、図2にも示す制御メモリ38、「再組立」と示されるブロック150、および「分割」と示されるブロック152を含む。この再組立ブロック150は、図2のステージ34、36、40および42を含むものと考えられよう。分割ブロック152は、図2のステージ42、46、48および50を含むものと考えられよう。
【0052】
図6は、また、可用ビット速度(ABR)マネジャと示されるブロック154およびスケジューラと示されるブロック156を含む。再組立ブロック150は、受信セルインターフェイスから(図2にも示す)ライン30上でセルを受信する。再組立ブロック150と制御メモリ38との間でいずれの方向における信号をも提供するようにバスまたはライン5aが接続される。ラインまたはバス8aは、制御メモリ38と分割ブロック152との間の両方向で信号を提供する。分割ブロック152からの信号は(図2にも示す)ライン45を通って送信セルインターフェイスへ渡される。
【0053】
信号は再組立ブロック150からライン1aを通ってABRマネジャ154へ渡される。ライン2aはABRマネジャ154からスケジューラ156へ信号を渡し、ライン3aはスケジューラ156からABRマネジャ154に信号を渡す。スケジューラ156はライン4aを通って分割ブロック152に信号を渡す。信号はスケジューラ156と制御メモリ38との間でラインまたはバス7aを通じて両方向に渡される。信号はまた、ABRマネジャ154と制御メモリ38との間でラインまたはバス6aを通って両方向に渡される。
【0054】
再組立ブロック150はラインまたはバス5aを通じて制御メモリ38へ前方RMセルを与え、また、処理されるべきデータを提供する特定のVCC(またはソース)を識別する。制御メモリ38は(以下に詳細に説明する態様で)前方RMセルの向きを変え、前方RMセルは、ライン8aを通って分割ブロック152へ伝送される後方RMセルとなる。
【0055】
スケジューラ156は、処理されるセル情報を与えるVCC(またはソース)ナンバーを識別する。このVCC(またはソース)ナンバーはライン3aを通じて可用ビット速度(ABR)マネジャ154へ渡される。ABRマネジャ154はライン2aを通じてスケジューラ156へセルタイプ(前方RMセル、後方RMセル、およびデータセル)を識別する。スケジューラ156は、ライン4aを通じて分割ブロック152へ、VCC(またはソース)ナンバーおよびセルタイプ(データ、速度内前方RM、速度内後方RM、速度外前方RM、および速度外後方RM)を与える。スケジューラ156は、データセル、速度内前方RMセル、および速度内後方RMセルに対する可変ビット速度スケジューリングを行なう。スケジューラ156はまた、速度外(極めて遅い速度の)前方RMセルのタグセルに対するTCR速度スケジューリングおよび、速度外後方RMセルに対する待ち行列に基づいたスケジューリングを行なう。
【0056】
再組立ブロック150からライン1aを通じて可用ビット速度(ABR)マネジャ154にいくつかの異なった表示が与えられる。ABRマネジャ154は、ライン1aを通じて前方資源管理(RM)セルおよびVCC(またはソース)ナンバーを受取るであろう。代替的に、ABRマネジャ154は、ライン1aを通じて後方RMセルおよびVCC(またはソース)ナンバーを受信してもよい。この代替案においては、ABRマネジャ154は明示速度(ER)、輻輳表示(CI)、増加なし表示(NI)および、スイッチ12のようなスイッチがそれ自身のRMセルを発生したか否かを示すBNの2進値を受信してもよい。これらはすべて詳細に先述した。可用ビット速度(ABR)状態および速度更新の表示は、ライン6aを通じてABRマネジャ154と制御メモリ38との間を流れる。
【0057】
図7は、ステーションAにおいて制御メモリ38内に何がストアされるかをさらに詳細に示す。ステーションAに関して図7に示されているものはステーションBにおいて複製される。図7は、概括的に160で示され、複数の異なったフィールド内の複数のパラメータの値を備えるテーブルを含む。このテーブルは、ABR状態(VCCごとの)と示されている。このテーブルは、ABR状態テーブル160内のさまざまなフィールド内に設けられ、この発明のシステムおよび方法の動作を促進するため個別に使用される、いくつかの異なったパラメータの値を表示する。図7のABR状態テーブル160内の異なったフィールドにおいて特定されるさまざまなパラメータの定義が、図8に163で概括的に示されるテーブルで述べられる。これらの定義のいくつかは、以下の説明で補足する。図8は、「ABR状態フィールド」と示されている。
【0058】
図7は、また、概括的に164で示され制御メモリ38内にストアされる複数のセル判定ブロックを示す。図7には3つのブロック164a、164b、および164cが縦方向の列で示されているが、これらは3よりも多いセル判定ブロックを代表するものである。以下に詳細に説明するように、セル判定ブロック164a、164b、および164cの各々は、ブロック内のセルが前方資源管理(RM)セル、後方RMセル、またはデータセルのいずれであるかを表示する。
【0059】
セル判定ブロック164a、164b、および164cはシーケンスで活性化される。しかし、ブロック164bまたは164cのいずれかが前方RMセルを示すときは常に、シーケンス内で活性化される次のセル判定ブロックは、ブロック164aである。ブロック164bとブロック164cとはブロック164aほど詳細には示していないが、ブロック164bおよび164cがブロック164aに示しているのと同じパラメータをさまざまなフィールドに対して有していることは理解されよう。図7に示すように、セル判定ブロック164aは4つの2進ビットの16通りの異なった組合せを持つ。図9は、4つの2進ビットの各々の意味を示す、概括的に166で示す表である。図9の表は、セル判定ブロック(CDB)フィールドと示す。
【0060】
図7には、指数テーブルも概括的に168で示す。指数テーブル168は制御メモリ38内にストアされる。指数テーブル168は、2進ビットの指数で表わされる32通りの異なった値に対応する32個のエントリを有する。図7は、概括的に170で、制御メモリ38にストアされる複数の速度判定ブロックを示す。図7には3つのブロック170a、170bおよび170cが縦方向の列で示されているが、これらは、3つよりもはるかに多くの速度判定ブロックを代表するものである。後に詳細に述べるように、速度判定ブロック170a、170bおよび170cは各々、ステーションAからスイッチ12を通じてステーションBへとセルを伝送する個々の速度を示す表示を備える。ブロック170bおよび170cはブロック170aほど詳細には示していないが、これらが、ブロック170aで示すと同様のパラメータをさまざまなフィールドに対して有していることは理解されよう。
【0061】
図10は、各速度判定ブロック170内の異なったフィールドにおけるさまざまなパラメータの定義を与える表を概括的に172で示す。図10の表は、速度判定ブロック(RDB)フィールドと示される。
【0062】
ABR状態テーブル160内の「データ可用」フィールドは、データセルに対しデータが処理用に可用であることを示す。「スケジューラ期間」フィールドは、速度判定ブロック170の個々のものの中の連続した速度内セルがさまざまな時点において選択される間の時間を示す。「MCR」フィールドは、最小セル速度(MCR)が増加される前の、連続した速度内セルの間の最大の時間を示す。もし、連続した速度内セルの間のセル速度が最小セル速度よりも低くなったならば、そのコネクションの優先表示が増し、速度内セル速度は少なくとも最小セル速度に等しくなる。
【0063】
図7のABR状態テーブル160内の「輻輳指標」フィールドは、ステーションAにおいてシステム外にある特定の資源を有する特定のVCCを識別する。この特定の資源はデータのストアに対処するであろう。「スケジュール前方速度外」フィールドは、VCC(またはソース)コネクションを再開するために速度外前方RMセルを送るため、各速度判定ブロック170内の「スケジュール未満」フィールドに対処する。ABR状態テーブル160内の「後方保留」フィールドは、ステーションAが速度内セルの伝送準備ができたときにステーションAに保留されている後方RMセルがあることを示す。
【0064】
図7のABR状態テーブル160内の「後方送信」フィールドは、ステーションAが最新の前方RMセルを伝送した後、ステーションAが後方RMセルを伝送していることを示す。「最新前方RM時間」フィールドは、速度内前方RMセルの最新の速度内伝送の時間を示す。「現在セル位置」フィールドは、各時点において処理される現在のセル判定ブロック164の個々のものを示す。ブロック内のセルタイプ(データ、前方RMまたは後方RM)を決定するため各セル判定ブロック164a、164bおよび164cを処理した後、下方向の次のセル判定ブロックを処理する。しかし、ブロック内のセルタイプを決定するために、セル判定ブロック内の前方RMセルが処理されるときは、セル判定ブロック164aが次に選択される。
【0065】
理解されるように、図7のABR状態テーブル160内の「現在セル位置」フィールドからセル判定ブロック164の個々の1つに延びているベクトル174は、各瞬間において処理のためにセル判定ブロックの個々の1つが選択されることを示す。ABR状態テーブル160内の「ポスト前方セル位置」フィールドは、前方RMセルがステーションAによって伝送された後のセル判定ブロック164aの選択を示す。「ポスト前方セル位置」からセル判定ブロック164aに延びるベクトル176は、このような状態における、セル判定ブロック164aの選択を示す。
【0066】
図7のABR状態テーブル160内の「指数テーブル位置」フィールドは、指数テーブル168内の32個のエントリの位置を示す。ベクトル178は、指数テーブル168内の第1のエントリを指す。指数テーブルは、浮動小数点表示で示される明示速度と速度判定ブロック170の選択された1つの速度とをマッピングするために使用される。浮動小数点表示は例示的に以下のように示されよう。
【0067】
2exp (1+仮数)nzセル/秒
ただし、
nz=ゼロではない=1ビット(速度はゼロではない)
指数=5ビット
仮数=9ビット
速度判定ブロック170は各々32バイトのメモリを必要とする。このため、特に、浮動小数点表示には214+1の異なった可能な数があるので、浮動小数点表示の可能な数の各々について、明示速度判定ブロックを設けるのは実用的ではない。したがって、図7の指数テーブル168は、浮動小数点表示を明示速度に変換するにあたり、速度指標の数を減ずる。
【0068】
指数テーブル168は、シフトおよび指数ベースを含む。指数テーブル168内の指数ベースは、仮数がゼロの値をとった場合選択される速度判定ブロック170の特定の1つを示す。指数テーブル168内のシフトは、仮数がシフトされた、(仮数の値を示す全部で9ビットの中の)2進ビットの数を示す。仮数および指数の値は、各資源管理(RM)セルについてフィールド内にストアされる。
【0069】
指数テーブル168は、指数の各値についてのエントリを含む。上に特定したように、指数は5つの2進ビットで表示されるので、指数には32通りのエントリがある。これらのエントリに関連するシフトの値に依存して、各エントリには2つ以上の速度指標があろう。たとえば、仮数がシフト=9に対応する9ビットでシフトされるとき、指数エントリには1速度指標しかない。しかし、仮数がシフトされないときは、したがって、指数エントリに対してシフト=0であるときには、指数エントリの速度指標の数は、仮数の値29 =512に対応する512となる。
【0070】
シフト=9となるのは通常、0から31までの指数エントリ範囲の両極においてである。これは、統計上の見地からすると、指数エントリの範囲の両極における速度指標の値はごく稀にしか生じないかまたは全く生じないからである。指数エントリの両極の例は、0と31の指数エントリである。たとえば、これらの極は通常、図6にスケジューラ156が選択する範囲を超えている。このため、これらの指数エントリ範囲の両極においては速度指標の大まかな表示でも許容できる。しかしながら、指数エントリ範囲の中間であるたとえば15または16などの指数エントリについてはシフト=0の値が選択されよう。シフト=0である15または16などの指数エントリに対しては、512通りの異なった明示速度判定ブロックが設けられよう。15または16などといった指数エントリに対してはかなりの数の速度指標が設けられるので、このような指数エントリに対しての速度指標の選択においては精密な制御が行なわれる。
【0071】
速度判定ブロック(RDB)170の特定の1つを選択するときには指数エントリは大まかな制御を行なうと考えられよう。たとえば、指数エントリは、10の位、100の位、1000の位の値を表示すると考えられよう。仮数は、速度判定ブロック(RDB)170の特定の1つの選択に際し精密な制御を行なうものと考えられよう。たとえば、浮動小数点表示のための260の簡略化した値は、2.6×100と表わされてもよい。ただし、2.6は仮数であり、100は指数エントリである。
図11は、速度判定ブロック170によって与えられる速度指標が指数エントリの異なった値に対して指数テーブル168においていかに選択されるかを簡略概略的に示す。簡単な説明を与えるために、図11に示される曲線は、仮数について上述された9個の2進ビットではなく、3個の2進ビットの仮数を例示する。このため、最大8個の速度指標のみが指数エントリに対して図11に与えられ得る。図11では、シフト=0、シフト=1、シフト=2およびシフト=3の漸進的なシフトが水平軸に沿って与えられる。速度指標の個々の値は垂直軸に沿って示される。
【0072】
理解されるように、8個の異なった速度指標がシフト=0に対して図1に与えられる。シフト=0に対する指数エントリは図11において180で示される。速度指標180からの漸進的に増加する値は、3個の2進仮数ビットによって表わされる異なった2進値にそれぞれ対応する0から7の間の仮数の漸進的な値に対して示される。シフト=1では、指数値は182で示される。4個の起こり得る異なった値に対応する速度指標の漸進的な値は、シフト=1であるときの仮数のシフトされた値を表わす2個の2進ビットに対して図11に示される。
【0073】
同様に、シフト=2では、指数エントリの値は184で示される。速度指標の2個の漸進的な値は、シフト=2であるときの仮数のシフトされた値を表わす単一の2進ビットに対する2個の起こり得る異なった値に対応して与えられる。シフト=3では、1つの指数値186のみが速度指標を示すために与えられる。これは、このような状況下で与えられる唯一の速度指標である。したがって、理解されるように、指数に対する明示速度の増加する密度はシフトエントリの値が減少することで与えられる。
【0074】
図7におけるABR状態テーブル160の「速度位置」フィールドは、選択された速度判定ブロック170の現在のものを示す。ベクトル190が「速度位置」フィールドから速度判定ブロック170の個々のものに延びて、選択されている速度判定ブロックの現在のものを示す。ABR状態テーブル160の「CRM」フィールドは特定のコネクションに対する定数を示す。CRMによって与えられる定数は上のパラグラフ9に示される。図7におけるABR状態テーブル160の「後方RM内容」フィールドは、ステーションAからステーションBへの伝送方向セルにおいて後方RMを発生するために与えられる。
【0075】
上述されたように、図7のセル判定ブロック164の各々は16個の異なった組合せを与えることができる4個の2進ビットを含む。これらの組合せのいくつかはセル判定ブロック164aに対して図7に示される。図9のテーブル166は4個の2進ビットの各々の意味を示す。図9のテーブル166に示されるように、第1の2進ビット(ビット0)はデータが可用であるかどうかを示す。第2の2進ビット(ビット1)は、ステーションAからステーションBへの伝送方向において前方RMセルが最後に伝送されてから後方RMセルがステーションAからステーションBへの伝送方向に伝送されたかどうかを示す。第3の2進ビット(ビット2)は、保留後方RMセルがステーションAからステーションBへの伝送方向に伝送されるよう可用であるかどうかを示す。第4の2進ビット(ビット3)は、ステーションAからステーションBへの伝送方向に前方RMセルが最後に伝送されてからの時間が定数Trmよりも大きいかどうかを示す。定数Trmは、前方RMセルがステーションAからステーションBへの伝送方向に送られない許容フレーム時間の上部境界を示す。
【0076】
多数の異なったフィールドのパラメータが図7の速度判定ブロック170aに示される。同じフィールドが図7の他の速度判定ブロック170の各々に現われることが認識されるべきである。これらのパラメータの定義は図10のテーブル172に与えられる。これらの定義は以下の説明で補足される。図7における速度判定ブロック170aの「スケジュール未満」フィールドは、許容セル速度(ACR)がゼロ(0)であるかまたは少なくとも図6のスケジューラ156が扱うことができるもの未満であることを示す。このコネクションでは、ABR状態テーブル160の「スケジュール前方速度外」フィールドを参照されたい。これは、コネクションを再開始すべく速度外前方RMセルを送るために速度判定ブロック170の各々において「スケジュール未満」フィールドを与える。
【0077】
図7における速度判定ブロック170aの「スケジューラ期間」フィールドは連続する速度内セルの間に図6のスケジューラ156によって与えられる期間である。「輻輳ER」フィールドは輻輳された明示速度である。明示速度は指数および仮数の値から形成される。明示速度は前方RMセルおよび後方RMセルにおけるフィールドである。「輻輳ER」は、ABR状態テーブル160における「輻輳指標」によって示されるようにステーションAに輻輳があるときに、ステーションAからステーションBへの伝送方向での後方RMセルの明示速度の新しい値である。
【0078】
図7における速度判定ブロック170aの「ACR」フィールドは、指数および仮数を含む浮動小数点フォーマットでの許容セル速度を示す。これは、ステーションAからステーションBへの伝送方向に前方RMセルを発生するために用いられる。「静タイムアウト」フィールドは速度判定の各々のためにストアされる「タイムアウト」値を示し、現在の速度の関数である。「タイムアウト」は、前方RMセルが特定の期間ステーションAからステーションBに進まないときに生じる。この「タイムアウト」はパラグラフ15に特定された任意の行為を与える際に用いられる。
【0079】
速度判定ブロック170の個々のものは、速度判定ブロックのこのような個々のものにおいて特定される現在のセル速度に対処できないときに選択されるべきである新しい速度判定ブロックの識別情報をストアする。新しい速度判定ブロックは、速度判定ブロック170の個々内の静タイムアウトフィールドにおいて特定される期間が超過されたときに選択される。速度判定ブロックはABR状態テーブルの速度位置フィールドに対する新しい値を与える。速度位置フィールドの新しい値は図10のテーブル172では「静速度」として特定される。静速度フィールドは、速度判定ブロック170の現在のものから速度判定ブロックの新しいものを指して、静タイムアウトが生じるときに減ぜられた値で新しい現在のセル速度を得る。
【0080】
図10におけるテーブル172の付加的速度フィールド、CI速度フィールド、ADTF速度フィールド、CRM速度フィールドおよびADTF/CRM速度フィールドの値は速度判定ブロック170の現在のものに新しいセル速度をストアするにあたっての静速度フィールドの値と同様である。この新しいセル速度は、速度判定ブロックの現在のものによって与えられるセル速度が輻輳を生じると判断されるときに選択される。速度判定ブロックの現在のものは、付加的速度フィールド、CI速度フィールド、ADTF速度フィールド、CRM速度フィールドおよびADTF/CRM速度フィールドの個々のものに対する速度位置フィールドのための新しい値をストアする。言換えると、速度判定ブロック170の現在のものの速度位置フィールドにもたらされる値は、図10におけるテーブル172の静速度フィールド、付加的速度フィールド、CI速度フィールド、ADTF速度フィールド、CRM速度フィールドおよびADTF/CRM速度フィールドの値の個々のものに対して異なり得る。
【0081】
図7における速度判定ブロック(RDB)の現在のものにおけるCI速度フィールドは、輻輳表示CI=1であるときに選択されるべき新しい速度判定ブロックを示す。これはACR−ACR・RDFを計算する代わりである。この計算は番号を付けられたパラグラフのほぼ直前のプロトコル説明において示されている。図7における速度判定ブロック(RDB)170の現在のものにおけるADTF速度フィールドは、8において上に特定される計算を避けるために選択すべき新しい速度判定ブロックを示す。これは、前方RMセルがステーションBへの伝送方向にステーションAによって伝送されつつあり、かつステーションAによる最後の前方RMの伝送からの時間が固定定数ADTFよりも大きいときの新しい速度判定ブロックを示す。
【0082】
図7における速度判定ブロック170の現在のものにおけるCRM速度フィールドは選択されるべき新しい速度判定ブロックを示す。これはパラグラフ9で上に特定された計算を避ける。これは、BN=0での最後の後方RMセルのステーションAでの受取り以来、ステーションAからの伝送方向における前方RMセルのカウントが少なくとも固定定数CRMであるときの新しい速度判定ブロックを示す。図7における速度判定ブロック170の現在のものにおけるADTF/CRM速度フィールドは、ADTF速度およびCRM速度に対して直前に特定された条件が同時に満足されたときに選択すべき新しい速度判定ブロックを示す。これは、前方RMセルが伝送されつつあり、かつテーブル160における未確認前方RMフィールドの値がCRM以上であり、かつ伝送方向に前方RMセルが最後に伝送されてからの時間が固定定数ADTFよりも大きいときに、図7におけるABR状態テーブル160の速度位置フィールドに対する新しい値を示す。
【0083】
図12、13、14、15、16、17、18および19は上述のシステムの動作における連続的なステップを示すフロー図を構成する。これらのフロー図は、ステーションBからステーションAによって受取られた情報を処理するために図6のABRマネージャ154が行なう連続的なステップを示す。図12および13では、ABRマネージャ154によって処理された情報は、ステーションBからステーションAへの受信パス内の、図6の制御メモリ38に与えられる。制御メモリ38がこの情報を保持することにより、ステーションAからステーションBへの伝送方向にセルを伝送するためにステーションAがこの情報を用いることができる。図12および13に示されるステップがとられるのは、前方RMセルが再組立ステージ150によって処理され、かつ処理結果がライン1aを介してABRマネージャ154に示されるときである。
【0084】
図12のブロック200は、輻輳指標および後方保留フィールドが図7のABR状態テーブル160から読出されることを示す。輻輳指標フィールドは、ステーションAでシステム外のある資源を特定する。後方保留フィールドは、前方RMセルをステーションAが受取り、かつ後方RMセルとしてまだ伝送していないことを示す。
【0085】
図12のブロック202は、ブロック200からの指示に基づいて輻輳があるかどうかを示す。ライン203に示されるように輻輳があるならば、図7におけるABR状態テーブル160の指数テーブル位置フィールドが図12のブロック204によって示されるように読出される。指数テーブル位置フィールドは図7の指数テーブル168における32個のエントリの最初のものを示す。理解されるように、図7の指数テーブル168はシフトおよび指数ベースの指定を有する。指数ベースフィールドは、仮数がゼロの値を有する場合に選択されるであろう速度判定ブロック170の個々のものを示す。シフトフィールドは仮数がシフトされる2進ビットの桁数を示す。受信された後方RMセル内のERフィールドの指数によって示される指数テーブル168内のシフトおよび指数ベースフィールドが図12のブロック206に示されるように読出される。
【0086】
図12のブロック208は、速度判定ブロック170のうちの新しいものがライン203の輻輳指示を緩和するためにいかに選択されるかを示す。仮数の値は後方RMセルの明示速度フィールドにストアされる。速度判定ブロック170の新しいものは、仮数のこの値と、指数テーブル168の指数ベースおよびシフト値とから計算される。速度判定ブロック170の新しいものからの輻輳明示速度が次に読出される。この輻輳明示速度は輻輳を回避するためにシステムに与えられるべき新しいセル速度である。この輻輳明示速度は後方RMセルのこれまでの輻輳明示速度にとって代わる。これは図12の210で示される。
【0087】
ブロック210およびブロック202からの出力指示は図12の下部と図13の上部とにおけるライン212にもたらされる。次に、図13の214で、ステーションAからステーションBへの伝送方向に後方保留RMセルがあるかどうか、またステーションAに向かう別の(現在の)後方保留RMセルがあるかどうかが判断される。後方保留RMセルおよび現在の後方保留RMセルが生じ得るのは、ステーションAからステーションBへの方向における前方RMセルよりも多くの後方RMセルがステーションBからステーションAへの受信方向に存在し得るためである。これは、ステーションBからのセルに加えて他のステーションからのセルを受信するスイッチ12に輻輳があることから生じ得る。認識されるように、受信方向のステーションBとステーションAとの間に1個以上のスイッチが存在するならば、このパラグラフで検討される輻輳はこれらのスイッチのいずれかにおいて生じ得る。
【0088】
伝送方向に後方保留RMセルがあり、かつ受信方向にステーションAに向かう別の後方保留RMセルがないと判断される場合、信号が図13の216で生成される。次に、後方保留RMセルは速度内後方保留RMセルとして218で示されるようにステーションAからステーションBへの伝送方向に伝送される。しかしながら、伝送方向に後方保留RMセルがあり、かつ受信方向にステーションAに向かう別の(現在の)後方保留RMセルがあると判断される場合、信号がライン220上に生成される。このため、速度外後方保留RMとして現在の後方RMセルをステーションAからステーションBへの伝送方向に送るように図6のスケジューラ156に命令が与えられる。これは図13の222で示される。
【0089】
図14および15は、ライン1a上の後方RMセル指示に応答して、図6のABRマネージャ154の動作を調整するために取られるステップを示す。これらは、制御メモリ38を通過せずにABRマネージャ154に与えられる信号を示す。信号が制御メモリ38を通過する必要がないのは、これらの信号が制御メモリ38を介して転回することがないためである。制御メモリ38におけるこの転回が起こるのは、たとえば、前方RMセルがステーションAの受信方向で受信され、ステーションAが次にこれらのセルを後方RMセルとしてステーションAからステーションBへの伝送方向に伝送する場合である。
【0090】
図14および15に示されるフロー図の第1のステップとして、後方RMセルが224で受信される。次に、この後方RMセルに対してBN=0であるかどうかの判断が224で行なわれる。BN=0であるならば、後方RMセルはスイッチ12で発生されたのではない。BN=0であるならば、後方RMセルは通常の後方RMセルであり、図7におけるABR状態テーブル160の未確認前方RMセルが226で示されるようにゼロに設定される。未確認前方RMフィールドは、ステーションAが通常の後方RMセルを最後に受信してからステーションAからステーションBに送信された前方RMセルの数を示す。
【0091】
BN=1である場合、後方RMセルはスイッチ12で発生されている。このスイッチで発生されたRMセルは未確認前方RM値に影響を及ぼさない。ABR状態テーブル160の速度位置フィールドは、新しいセル速度を示すために与えられる速度判定ブロック170の新しいものを示すために228などで読出される。同時に、図7におけるABR状態テーブル160の指数テーブル位置フィールドが指数テーブル168の32個のエントリの最初のものを示すために読出される。次に、RMセルの輻輳指示(CI)が2進の1であるかどうかの判断が230で行なわれる。
【0092】
ライン232で示されるようにCI=2進の1であるならば、CI速度が図7におけるABR状態テーブル160の速度位置フィールドによって示されるような速度判定ブロック170の現在のものから読出される。これは図14の234で示される。ABR状態テーブル160の速度位置フィールドは次に、236で示されるように速度判定ブロック170の現在のものからCI速度フィールドにおいて読出された速度に設定され、速度判定ブロック170の新しいものはこの速度位置フィールドに設定された新しい値から選択される。これは図14の237で示される。
【0093】
RMセルでCI=0であるならば、信号がライン239内に生成される。次に、NI=1であるかどうかの判断が238で行なわれる。NI=0であるならば、速度増加が指示される。これは図14のライン240上の信号によって示される。付加的速度フィールド内の速度が次に図7におけるABR状態テーブルの速度位置フィールドによって示されるように、速度判定ブロック170の現在のものから読出される。これは242に示される。次に、ABR状態テーブル160の速度位置が、244で示されるように速度判定ブロック170の現在のものの中の付加的速度フィールドから読出した速度に設定され、速度判定ブロック170の新しいものがこの速度位置フィールドに設定された新しい値から選択される。これはライン237に示される。
【0094】
ライン237はブロック248に与えられるように図15にも示される。指数ベース(仮数の効果を考慮せずに選択される速度判定ブロック)の値とシフト(仮数がシフトされる2進ビットの数)の値とが次に、後方RMセルの明示速度フィールドの指数によって図7の指数テーブル168において選択されるエントリから読出される。仮数は、ステーションBからステーションAへの受信方向に移動する後方RMセルの明示速度フィールドからも読出される。
【0095】
後方RMセルの明示速度に対応する速度指標は先行するパラグラフで特定されたパラメータから計算される。これは図15の250で示される。図15の252で示されるように、明示速度が図7のABR状態テーブル160の速度位置フィールドで示される新しい速度判定ブロックの速度よりも小さいかどうかの判断が次に行なわれる。明示速度がABR状態テーブル160の速度位置フィールドに示される速度判定ブロック170の新しいものの速度よりも小さいならば、速度位置が明示速度に設定される。これは図15の254で示される。
【0096】
ブロック254からのライン256は、明示速度が図7におけるABR状態テーブル160の速度位置フィールドに示される速度よりも今では小さくないことを示す。これはブロック254で与えられる調整の結果である。ライン256はブロック252からも延びて、明示速度がABR状態テーブル160の速度位置フィールドで示される速度よりも小さくないことを示す。
【0097】
ブロック260は図7における速度判定ブロック170の現在のものにおけるスケジューラ期間フィールドに示された期間を読出す。これは、ブロック230、236、238、244、ならびに図15の252および254に示される関数に従って選択された速度判定ブロックである。この期間はステーションAからステーションBへの伝送方向の連続するRMセル間の時間を示す。図15の262で示されるように、図7におけるABR状態テーブル160のスケジューラ期間が次に、ブロック230、236、238および244、ならびに図15の252および254に示される関数に従って選択された速度判定ブロックに示す期間に設定される。
【0098】
260で示されるように、速度判定ブロック170の選択されたものにおけるスケジュール未満フィールドの値もまた読出される。このような選択された速度判定ブロックに示される速度はゼロであるかまたはスケジュールするには遅すぎ得る。これは速度判定ブロック170の新しく選択されたもののスケジュール未満フィールドで2進の1によって示される。次に、図7におけるABR状態テーブルのスケジュール前方状態外フィールドが、速度判定ブロック170の新しく選択されたもののスケジュール未満フィールドに示された値に設定される。これは図15の264で示される。
【0099】
ステーションAからステーションBへの伝送方向に速度内セルを送る時間になると、伝送されるタイプ(前方RMセル、後方RMセルまたはデータセル)についての判定を行なわなくてはならない。この判定は、図に表わされるコネクション上に速度内セルを送る時間であるという、図6のスケジューラ156からの指示によってトリガされる。前方RMセルがステーションAからステーションBへの伝送方向に送られるべきであると判断されると、機能な速度のうちのどの1つが用いられるか判定するためにチェックしなければならない。このチェックは図16から図19に示される。
【0100】
図16の266で示される第1のステップとして、現在のセル位置フィールドが図7のABR状態テーブル160から読出される。現在のセル位置フィールドは異なったセル判定ブロック164のどれが現在のセルのために用いられるかを示す。ABR状態テーブル160のポスト前方セル位置フィールドもまた読出される。これは、前方RMセルがセル判定ブロック164の1つで読出された後図7のセル判定ブロック160の最も上の1つを選択することを示す。最新前方RM時間フィールドもまた図7のABR状態テーブルで読出される。これはステーションAからステーションBへの伝送方向で前方RMセルが最後に伝送された時間を示す。このパラグラフに特定される種々の読出が図16のブロック266に含まれる。
【0101】
図7におけるABR状態テーブル160の速度位置フィールドもまた読出される。これまでに示されたように、これは図14および15に関連してほぼ直前に説明されたようなある状況下で選択されるべき速度判定ブロック170の新しいものを示す。ABR状態テーブル160のデータ可用フィールドもまた読出される。これは、データセルがステーションAからステーションBへの伝送方向にステーションAによって伝送されるよう利用可能かどうかを示す。このパラグラフで特定される種々の読出もまた図16のブロック266に含まれる。
【0102】
ABR状態テーブル160の後方保留フィールドが付加的に読出される。これは、ステーションAからステーションBへの伝送方向で伝送されるのを待機する後方RMセルがあるかどうかを示すABR状態テーブル160の2進ビットである。ABR状態テーブル160の後方伝送フィールドもまた読出される。これは、前方RMセルが伝送方向に最後に伝送されてから後方RMセルがステーションAからステーションBへの伝送方向に伝送されたかどうかを示すABR状態テーブル160の2進ビットである。このパラグラフに特定される種々の読出が図16のブロック266にさらに含まれる。
【0103】
次に、図16のブロック268において、ステーションAからステーションBへの伝送方向で前方RMセルが最後に伝送されてからの時間を判断するためのチェックが行なわれる。この時間は定数Trmと比較される。この比較の結果は一時的なストレージに蓄えられる。ストレージが一時的であるため、これは図7のABR状態テーブルの中にはない。
【0104】
次に、図7におけるセル判定ブロック164の個々のものが図16の270で示されるように読出される。セル判定ブロック168の個々のものは図7におけるABR状態テーブル160の現在のセル位置フィールドに示される。ブロック164aに対して図7で示されるように、セル判定ブロック164の各々が4個の2進値によって表わされる16個の異なった可能性を有する。しかしながら、16個の異なった可能性のうちの1つだけがセル判定ブロック164の選択されたもので活性化される。この活性化された位置は、このブロックにおけるセルのタイプが前方RMセルであるか、後方RMセルであるか、またはデータセルであるかを示す。
【0105】
セルの種々のタイプの個々のものの選択のためのテーブルが図9の166で示される。このテーブルは、ステーションAからステーションBへの伝送方向に伝送されるべきセルの型の判定が4個のパラメータ、すなわち、(a)有効データ、(b)前方RMセルを最後に伝送してから伝送された後方RMセル、(c)後方保留RMセル、および(d)TRMの値との関係における、最新の前方RM伝送からの時間、に基づいて行なわれることを示す。これらのパラメータに基づいて、ブロック272は伝送されるべきセルのタイプについての指示を与える。伝送のために選択されたセルのタイプは図16の底部と図17の上部とにおけるライン274によって示される。
【0106】
次に、選択され得るセルの種々のタイプの各々に対して何を行なわなくてはならないかについての判定が図17で行なわれる。たとえば、セルのタイプが後方RMセルであるかについて判断がブロック276でなされる。これに対する答が277で示されるようにイエスなら、図7におけるABR状態テーブル160の後方保留フィールドが2進のゼロに設定され、ABR状態テーブルの後方伝送フィールドが2進の1に設定されて、後方保留RMセルがステーションAからステーションBへの伝送方向に送られることを示す。これは図17の278で示される。図17の280で示されるように、次に、ステーションAからステーションBへの伝送方向に後方RMセルを送るための命令が図6のスケジューラ156に与えられる。セル判定ブロック164が次に図17の281で示されるように増分される。
【0107】
図17におけるブロック276の判定がセルのタイプが後方RMセルではないというものであれば、セルのタイプがデータセルであるかについての判定が次に図17のブロック282で行なわれる。これに対する答がイエスなら、信号がライン284で生成され、データセルがステーションAからステーションBへの伝送方向に伝送される。これは図17の286で示される。セル判定ブロック164の活性化されたものが次に図17の281で示されるように増分される。
【0108】
ブロック282の判定結果がセルがデータセルではないというものであれば、セルが前方RMセルであるかについての判定がブロック283で行なわれる。これに対する答がノーなら、処理が終了され、セル判定ブロックがブロック281で増分される。処理の終了はライン285で示される。
【0109】
セルが前方RMセルであるということがブロック283での判定結果であれば、図7におけるABR状態テーブル160のポスト前方セル位置フィールドは、図7のセル判定ブロックがセル判定ブロック164aに進められるべきであることを示す。これは図17のブロック286で示される。ブロック286で示されるように、図7におけるABR状態テーブル160の最新前方RM時間フィールドが次に、前方RMセルが伝送されつつあるのでそのときの現在の時間に設定される。
【0110】
Elapsed として指定される一時的な設定(ABR状態テーブル160内にはない)が、ステーションAからステーションBへの伝送方向に先行する前方RMセルが最後に伝送されてからの時間を示すために与えられる。さらに、前方RMセルが伝送されつつあるので、ABR状態テーブル160の後方伝送フィールドが、伝送されつつある前方RMセルの伝送以来後方RMセルが存在しないことを示すために2進のゼロに設定される。ABR状態テーブル160の未確認前方RMフィールドのカウントが増分される。このカウントは、後方RMセルが伝送方向に最後に送られてから伝送方向に伝送された前方RMセルの数を示す。このパラグラフで上に挙げられた機能のすべてが図17のブロック286に含まれる。
【0111】
ブロック286で示される機能のすべてが達成されると、信号が図17の上部と図18の上部とにおけるライン288で生成される。図18のブロックは、前方RMセルがステーションAからステーションBへの伝送方向に伝送されるという事実に基づいて、速度調整を行なうべきか否かをチェックする。図18の上半分には4個の異なったパスがある。これらの4個の異なったパスは、図7における速度判定ブロック170の各々の底部フィールドで特定されるADTF速度、CRM速度およびADTF/CRM速度に基づいて行なわれる判定を扱う。
【0112】
信号が図18のライン288で生成されると、図7におけるABR状態テーブル160の未確認前方RMフィールドがABR状態テーブルのCRMフィールドの値以上かどうかについて判断がブロック290において行なわれる。これまでに示されたように、未確認前方RMフィールドは受信方向で(BN=0での)後方RMセルが最後に受信されてから伝送方向に送られた前方RMセルのカウントを与える。CRMは特定のコネクションのために選択される定数である。
【0113】
先行するパラグラフで特定された判断への答がイエスなら、ブロック292において、Elapsed (伝送方向に前方RMセルが最後に伝送されてからの経過時間を示す一時的なストレージ)が定数ADTFよりも大きいかどうかについて判断が行なわれる。これに対する答がイエスなら、ABR状態テーブル160の速度位置が次に294で示されるようにADTF/CRM速度で設定される。ABR状態テーブル160の速度位置での新しい速度の設定は図18のライン296上の信号によって示される。
【0114】
一時的にストアされるElapsed の値がADTFよりも大きくなければ、指示がライン297に与えられる。次に、現在の速度判定ブロックのCRM速度が図18の298で示されるようにABR状態テーブル160の速度位置フィールドで設定される。ABR状態テーブル160における速度位置フィールドの新しい速度の設定は図18のライン296上の信号によって示される。
【0115】
ABR状態テーブル160における未確認前方RMフィールドの値がCRM未満なら、一時的な値Elapsed が定数ADTFよりも大きいかどうかについての判断が300で行なわれる。これに対する答がイエスなら、現在の速度判定ブロックのADTF速度が次にABR状態テーブル160の速度位置フィールドで設定される。ABR状態テーブル160における速度位置フィールドのこの新しい速度の設定は図18の302で示される。
【0116】
異なったタイプのセルを与えるソースがしばらくの間静状態となれば、ステーションAからのセル伝送速度は許容セル速度ACRよりも著しく低くなるだろう。したがって、現在のセル速度を実際に伝送されているセルの速度に近い値に変えることが望ましいであろう。これを決定するために、ステーションAからステーションBへの伝送方向に前方RMセルが最後に伝送されてからの時間が判断される。この時間は速度判定ブロック170の現在選択されているものの静タイムアウトフィールドに示される時間と比較される。
【0117】
許容セル速度ACRが相対的に高いならば、伝送方向に伝送される連続するセル間の時間は相対的に短いはずである。したがって、伝送方向に伝送される前方RMセルの連続するものの間の最大時間を表わす(速度判定ブロック170の現在選択されているものにおける)静タイムアウトフィールドの時間は相対的に短い。速度判定ブロック170の現在選択されているものにおける静速度フィールドおよび静タイムアウトフィールドの値が図18の306で示されるように読出される。
【0118】
次に、一時的な値Elapsed が速度判定ブロックの現在選択されているものの静タイムアウトフィールドの値よりも大きいかどうかについての判断が行なわれる。これは図18の308で示される。これに対する答がイエスであれば、ABR状態テーブル160の速度位置が許容セル速度を実際の伝送速度に近い値に低下させるように設定される。これは図18の310で示される。
【0119】
一時的な値Elapsed が速度判定ブロック170の現在選択されているものの静タイムアウトフィールドの値よりも大きくなければ、図18の下部と図19の上部とにおけるライン312に指示が与えられる。図19のブロック322、324および326は図15のブロック260、262および264に機能上それぞれ対応する。ブロック322は図7の速度判定ブロック170の現在のもので示される期間を読出す。これは図18に示された機能に従って選択される速度判定ブロックに示す期間である。この期間はステーションAからステーションBへの伝送方向における連続するセル間の時間を示す。
【0120】
図19の324で示されるように、図7におけるABR状態テーブル160のスケジューラ期間が次に、図18に示される機能に従って選択された速度判定ブロックに示す期間に設定される。この期間は、ステーションAからステーションBへの伝送方向における連続するセル間の時間を示す。
【0121】
このような選択された速度判定ブロックに示される速度はゼロであるかまたはスケジュールするには遅すぎるかもしれない。これは、速度判定ブロック170の選択されたもののスケジュール未満フィールドにおける2進の1によって示される。図7におけるABR状態テーブルのスケジュール前方状態外フィールドが次に速度判定ブロック170の新しく選択されたもののスケジュール未満フィールドに示される値に設定される。これは図19の326で示される。
【0122】
この発明は特定の実施例を参照して開示および例示されたが、その関連の原理は当業者には明らかである数多くの他の実施例においても用いられるものである。したがって、この発明は前掲の特許請求の範囲によって示されるようにのみ制限を受けるものである。
【図面の簡単な説明】
【図1】非同期転送モードにおいて発呼局と受信局との間でアクセス多重装置を通じ情報セルを転送するためのパスを簡略に示す概略ブロック図である。
【図2】転送のパスの変化を制御するためセルヘッダを処理しつつ、送信セルインターフェイスとホストメモリとの間でセルペイロードを転送するための、図1に示すシステムに含まれるサブシステムを簡略に示す概略ブロック図である。
【図3】セルペイロードが受信セルインターフェイスからホストメモリに転送されるときの図2に示すサブシステムの動作をさらに詳細に示す概略ブロック図である。
【図4】セルペイロードがホストメモリから送信セルインターフェイスに転送されるときの、図2に示すサブシステムの動作を、さらに詳細に示す概略ブロック図である。
【図5】1対のステーションAとBとの間でスイッチを通じて、どのように種々のタイプのセル(データセル、前方資源管理(RM)セル、および後方資源管理(RM)セル)が送られるかを示し、かつ、図示される種々のセルのタイプを規定する、概略ブロック図である。
【図6】ステーションAとBとの間で異なったタイプのセルを、最適な、過度でない速度で送信する図5に示すシステムを実現するシステムを示し、かつ、図6中の個別に番号を付されたラインまたはバスの動作を特定する、概略ブロック図である。
【図7】ステーションAとBとの間のセル伝送の速度を、最適な、だが過度でない速度に調整するため設けられる、可用ビット速度(ABR)テーブル内のいくつかのフィールド、複数のセル判定ブロック(CDB)内のいくつかのフィールド、指数テーブル内の複数のフィールド、および複数の速度判定ブロック(RDB)内の複数のフィールドを含む、図5に示すシステム内に含まれる制御メモリ内に設けられたさまざまな特徴を示す、概略図である。
【図8】図7に示す可用ビット速度(ABR)テーブル内に含まれるさまざまなフィールドの各々の簡潔な定義をする表を示す図である。
【図9】図7のセル判定ブロック(CDB)の1つのいくつかのサブブロック内で概略的に示される2進の4ビットの各々の意味の簡潔な定義をする表の図である。
【図10】図7に示す速度判定ブロックの各々に含まれる種々のフィールドの簡潔な定義をする表の図である。
【図11】仮数のシフトされた値が、図7に示す速度判定ブロックの1つを、ステーションAとステーションBの間でのセル伝送の最適な、過度でない速度を設けるために選択する際に使用する明示速度の値にどのような影響を与えるかを概略的に示す曲線の図である。
【図12】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図13】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図14】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図15】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図16】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図17】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図18】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【図19】図7に示す種々のフィールド内で種々のパラメータセットが発生するときに、図6に示すシステムが、最適だが過度でないセル伝送速度を与えるためにどのように動作するかを示す、概略フローチャートである。
【符号の説明】
30 受信セルインターフェイス
38 制御メモリ
45 送信セルインターフェイス
148 システム
150 再組立ブロック
152 分割ブロック
154 ABRマネジャ
156 スケジューラ
Claims (2)
- 非同期転送モード(ATM)システムを動作させるための方法であって、
仮数と指数とを含む浮動小数点フォーマットで現在のセル転送速度を受取るステップと、
その指数で、各指数に対するシフトと指数ベースとを格納する指数テーブルに入り、仮数のシフトと指数ベースとを求めるステップと、
該シフトに基づいて仮数をシフトしてシフト後の仮数を決定するステップと、
前記指数ベースをシフト後の仮数に付加して速度指標を決定するステップと、
その速度指標で、各速度指標に対するセル転送速度を格納する速度テーブルに入り、新しいセル転送速度を求めるステップとを含む、方法。 - 非同期転送モード(ATM)回路であって、
情報を担持するATMセルを受取りその情報をメモリに転送するように構成される再組立てブロックと、
前記メモリから情報を受取り情報を担持する新しいATMセルを分割して転送するように構成される分割ブロックと、
前記再組立てブロックと分割ブロックとに結合されるマネージャおよびスケジューラブロックとを含み、前記マネージャブロックおよびスケジューラブロックは、仮数と指数とを含む浮動小数点フォーマットで現在のセル転送速度を受取り、その指数で、各指数に対するシフトおよび指数ベースを格納する指数テーブルに入り仮数のシフトと指数のベースとを求め、該シフトに基づいて仮数をシフトしてシフト後の仮数を求め、該シフト後の仮数に指数ベースを付加して速度指標を求め、該速度指標で、各速度指標に対するセル転送速度を格納する速度テーブルに入って、新しいセル転送速度を求めるように構成される、非同期転送モード(ATM)回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/756950 | 1996-12-02 | ||
US08/756,950 US5991265A (en) | 1996-12-02 | 1996-12-02 | Asynchronous transfer mode system and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10294744A JPH10294744A (ja) | 1998-11-04 |
JP3623089B2 true JP3623089B2 (ja) | 2005-02-23 |
Family
ID=25045745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33171297A Expired - Fee Related JP3623089B2 (ja) | 1996-12-02 | 1997-12-02 | 非同期転送モードにおいてセルを伝送するための方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5991265A (ja) |
JP (1) | JP3623089B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5991265A (en) * | 1996-12-02 | 1999-11-23 | Conexant Systems, Inc. | Asynchronous transfer mode system and method |
FI970998A (fi) * | 1997-03-10 | 1998-11-13 | Nokia Telecommunications Oy | Yhteyden hyväksymismenettely laajakaistaverkossa |
US6192406B1 (en) * | 1997-06-13 | 2001-02-20 | At&T Corp. | Startup management system and method for networks |
US6791943B1 (en) * | 1998-02-27 | 2004-09-14 | Agilent Technologies, Inc. | Event-based technique for determining instantaneous cell bandwidth in a digital communications network |
JPH11261566A (ja) * | 1998-03-09 | 1999-09-24 | Fujitsu Ltd | 画像伝送装置 |
EP0961437A1 (en) * | 1998-05-29 | 1999-12-01 | Alcatel | Method for bit error rate measurements in a cell-based telecommunication system |
US7072302B1 (en) * | 1998-08-27 | 2006-07-04 | Intel Corporation | Data cell traffic management |
JP3705942B2 (ja) * | 1998-10-30 | 2005-10-12 | 富士通株式会社 | クロスコネクトスイッチ |
JP3159962B2 (ja) * | 1998-11-27 | 2001-04-23 | 沖電気工業株式会社 | Atm交換装置 |
US6442140B1 (en) * | 1999-01-04 | 2002-08-27 | 3Com Corporation | Method for automatic setup of missing RM cell count parameter CRM in an ATM traffic management descriptor |
WO2001010085A1 (de) * | 1999-07-29 | 2001-02-08 | Siemens Aktiengesellschaft | Verfahren zum bestimmen von zellenverlustprioritätsinformationen |
US7908130B2 (en) * | 2002-12-12 | 2011-03-15 | Ixia | Modelling aggregate transport layer network traffic behaviour with feedback containing packet loss information |
US7362765B1 (en) * | 2003-12-15 | 2008-04-22 | Dinochip, Inc. | Network traffic management system with floating point sorter |
US7411949B2 (en) * | 2003-12-31 | 2008-08-12 | Jaroslaw Kogut | System, method and apparatus for preparing a table for a cell scheduler |
US7802259B2 (en) * | 2005-08-08 | 2010-09-21 | Freescale Semiconductor, Inc. | System and method for wireless broadband context switching |
US20070030801A1 (en) * | 2005-08-08 | 2007-02-08 | Freescale Semiconductor, Inc. | Dynamically controlling rate connections to sample buffers in a mult-mode wireless processing system |
US8140110B2 (en) * | 2005-08-08 | 2012-03-20 | Freescale Semiconductor, Inc. | Controlling input and output in a multi-mode wireless processing system |
US20070033349A1 (en) * | 2005-08-08 | 2007-02-08 | Freescale Semiconductor, Inc. | Multi-mode wireless processor interface |
US7653675B2 (en) * | 2005-08-08 | 2010-01-26 | Freescale Semiconductor, Inc. | Convolution operation in a multi-mode wireless processing system |
US7734674B2 (en) | 2005-08-08 | 2010-06-08 | Freescale Semiconductor, Inc. | Fast fourier transform (FFT) architecture in a multi-mode wireless processing system |
JP2007334641A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 情報処理装置および方法、並びにプログラム |
US11483227B2 (en) | 2020-10-13 | 2022-10-25 | Keysight Technologies, Inc. | Methods, systems and computer readable media for active queue management |
US11483228B2 (en) | 2021-01-29 | 2022-10-25 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for network testing using an emulated data center environment |
US11405302B1 (en) | 2021-03-11 | 2022-08-02 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for network testing using configurable test infrastructure |
US11388081B1 (en) | 2021-03-30 | 2022-07-12 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for impairment testing using an impairment device |
US11765068B2 (en) | 2021-12-22 | 2023-09-19 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for programmable data plane processor based traffic impairment |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365519A (en) * | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
US5457687A (en) * | 1993-09-02 | 1995-10-10 | Network Equipment Technologies, Inc. | Method and apparatus for backward explicit congestion notification (BECN) in an ATM network |
JP2639335B2 (ja) * | 1993-12-22 | 1997-08-13 | 日本電気株式会社 | Atm網における輻輳制御方式 |
US5805577A (en) * | 1995-07-20 | 1998-09-08 | Jain; Raj | Erica: explicit rate indication for congestion avoidance in ATM networks |
CN1112002C (zh) * | 1995-10-11 | 2003-06-18 | 三菱电机株式会社 | 多路发送通讯线路控制装置和控制方法 |
KR0147136B1 (ko) * | 1995-11-04 | 1998-08-17 | 양승택 | 비동기 전달 모드(atm) 망에서의 폭주 제어 장치 및 그 방법 |
US5751697A (en) * | 1995-12-06 | 1998-05-12 | Pmc-Sierra, Inc. | Allowed cell rate reciprocal approximation in rate-based available bit rate schedulers |
US5745477A (en) * | 1996-01-25 | 1998-04-28 | Mitsubishi Electric Information Technology Center America, Inc. | Traffic shaping and ABR flow control |
JP3643637B2 (ja) * | 1996-03-08 | 2005-04-27 | 株式会社日立コミュニケーションテクノロジー | セル出力制御回路および制御方法 |
US5737313A (en) * | 1996-03-15 | 1998-04-07 | Nec Usa, Inc. | Design of a closed loop feed back control for ABR service |
US5706288A (en) * | 1996-03-27 | 1998-01-06 | Pmc-Sierra, Inc. | Available bit rate scheduler |
US6049526A (en) * | 1996-03-27 | 2000-04-11 | Pmc-Sierra Ltd. | Enhanced integrated rate based available bit rate scheduler |
US5777984A (en) * | 1996-04-01 | 1998-07-07 | Motorola Inc. | Method and apparatus for controlling cell transmission rate in a cell based network in the presence of congestion |
US5812527A (en) * | 1996-04-01 | 1998-09-22 | Motorola Inc. | Simplified calculation of cell transmission rates in a cell based netwook |
US6034945A (en) * | 1996-05-15 | 2000-03-07 | Cisco Technology, Inc. | Method and apparatus for per traffic flow buffer management |
US5748901A (en) * | 1996-05-21 | 1998-05-05 | Ramot University Authority Ltd. | Flow control algorithm for high speed networks |
US5701291A (en) * | 1996-08-22 | 1997-12-23 | The Whitaker Corporation | ATM systems |
JP3607017B2 (ja) * | 1996-10-31 | 2005-01-05 | 富士通株式会社 | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 |
US5991265A (en) * | 1996-12-02 | 1999-11-23 | Conexant Systems, Inc. | Asynchronous transfer mode system and method |
-
1996
- 1996-12-02 US US08/756,950 patent/US5991265A/en not_active Expired - Lifetime
-
1997
- 1997-12-02 JP JP33171297A patent/JP3623089B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-12 US US09/416,240 patent/US6301226B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5991265A (en) | 1999-11-23 |
JPH10294744A (ja) | 1998-11-04 |
US6301226B1 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3623089B2 (ja) | 非同期転送モードにおいてセルを伝送するための方法 | |
US5555265A (en) | Switching path setting system used in switching equipment for exchanging a fixed length cell | |
EP0763915B1 (en) | Packet transfer device and method adaptive to a large number of input ports | |
JP2598185B2 (ja) | パケットデータトラヒックの伝送方法及び装置 | |
US6259698B1 (en) | Input buffer controller using back-pressure signals in ATM switches and a method for determining the logical queue size | |
EP0703718B1 (en) | Controller for ATM segmentation and reassembly | |
US6388993B1 (en) | ATM switch and a method for determining buffer threshold | |
US5519700A (en) | Telecommunication system with synchronous-asynchronous interface | |
JPH0744542B2 (ja) | 非同期転送モードにおける仮想パスの帯域割当方式 | |
JP3262029B2 (ja) | セル伝送交換機の呼接続制御装置 | |
JP2833555B2 (ja) | 優先制御方式 | |
US5732082A (en) | System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system | |
EP0845918A2 (en) | System for, and method of, ATM segmentation and re-assembly of cells providing streaming data | |
US5862127A (en) | Method of controlling the peak cell rate spacing of multiplexed ATM traffic | |
JP4239367B2 (ja) | セル送信装置及びトラフィック制御システム | |
EP0952752A2 (en) | ATM adaption layer traffic scheduling | |
US6654345B1 (en) | Single-bit timestamps for data transfer rate and delay guarantees in a packet network | |
JP3247864B2 (ja) | 規則性測度を用いてプロセスをテンプレートベースにてスケジューリングするための装置および方法 | |
US7130267B1 (en) | System and method for allocating bandwidth in a network node | |
AU2599792A (en) | Method and apparatus for asynchronous transfer mode (atm) network | |
EP0982967A2 (en) | Device and method of multiplexing atm cells | |
JP2899609B2 (ja) | セル送出装置 | |
JP2000165394A (ja) | セル受信側装置及びトラヒック制御システム | |
JP3421565B2 (ja) | セル送出装置、スケジューラ装置及びセル送出レート制御方法 | |
JP3090308B2 (ja) | Atm交換機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041122 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |