JPH08195569A - Printed board package insertion detecting circuit - Google Patents

Printed board package insertion detecting circuit

Info

Publication number
JPH08195569A
JPH08195569A JP580695A JP580695A JPH08195569A JP H08195569 A JPH08195569 A JP H08195569A JP 580695 A JP580695 A JP 580695A JP 580695 A JP580695 A JP 580695A JP H08195569 A JPH08195569 A JP H08195569A
Authority
JP
Japan
Prior art keywords
package
printed board
board package
power
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP580695A
Other languages
Japanese (ja)
Inventor
Toshio Awaji
俊夫 淡路
Tokuo Tashiro
徳男 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP580695A priority Critical patent/JPH08195569A/en
Publication of JPH08195569A publication Critical patent/JPH08195569A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

PURPOSE: To detect insertion of a printed board package to detect electric power turned on by installing a switch on the printed board package that is actuated when a lever at the front part of the printed board package is pushed down and detecting the insertion of the printed board package when the actuation of the switch is detected after the power is supplied. CONSTITUTION: A back wiring board 210 connects printed board packages 100 housed in a shelf 200. A switch 10, actuated by a lever 11 at the front of the printed board package 100, is provided. A power on reset circuit 20 outputs a signal when the printed board package 100 is inserted in the shelf 200 and electric power is turned on. An insertion detecting circuit 30 detects the insertion of the printed board package 100 and distinguishes it from the initial power on by detecting the activation of the switch 10 after the detection signal from the power on reset circuit 30 is sent out. Therefore, printed board package can be added or exchanged without stopping a system.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は通信システム、情報処理
システム等のノンストップシステムにおける、プリント
板パッケージの挿入検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board package insertion detection circuit in a non-stop system such as a communication system or an information processing system.

【0002】図9はシステム構成の例を説明する図であ
る。ここでは、システムバス300に制御(以下CPU
と称する)パッケージ(図中PKGと示す)110、入
出力制御(以下IOCと称する)パッケージ121〜1
2n、および電源パッケージ(図中POWと示す)13
0が接続され、CPUパッケージ100には主メモリパ
ッケージ(図中MMと示す)パッケージ111が接続さ
れた例である。
FIG. 9 is a diagram for explaining an example of a system configuration. Here, the system bus 300 is controlled (hereinafter CPU
Package) (referred to as PKG in the figure) 110, input / output control (hereinafter referred to as IOC) packages 121 to 1
2n, and power supply package (shown as POW in the figure) 13
In this example, 0 is connected, and a main memory package (denoted by MM in the figure) package 111 is connected to the CPU package 100.

【0003】図10はプリント板ユニット構成の例を説
明する図である。図10は、プリント板ユニット100
0を示し、図9に示したと同じ種類のプリント板パッケ
ージをシェルフ200に収容した状態を示す。
FIG. 10 is a diagram for explaining an example of the printed board unit configuration. FIG. 10 shows a printed board unit 100.
0 indicates that the same type of printed board package as shown in FIG. 9 is accommodated in the shelf 200.

【0004】図11はプリント板パッケージの挿入方法
を説明する図である。図の100は複数の部品Pを搭載
したプリント板パッケージであり上端、下端にレバー1
1を備えている。シェルフ200には、複数のプリント
板パッケージ100の端子を相互に接続するためのバッ
クワイヤリングボード210が設けられており、その上
には、コネクタ220が搭載されている。230はコネ
クタ220の端子である。
FIG. 11 is a diagram for explaining a method of inserting a printed board package. In the figure, 100 is a printed circuit board package on which a plurality of components P are mounted.
1 is provided. The shelf 200 is provided with a back wiring board 210 for connecting the terminals of the plurality of printed board packages 100 to each other, and a connector 220 is mounted thereon. 230 is a terminal of the connector 220.

【0005】シェルフ200にはプリント板パッケージ
100の挿入を案内するための溝(スロット)が切られ
ており、このスロットに沿ってプリント板パッケージ1
00を挿入し、プリント板パッケージ100とコネクタ
220が接触するようになった時点で、レバー11を矢
印に示す方向に倒すことにより、プリント板パッケージ
100をコネクタ220に挿入し、且つ、レバー11が
垂直になった状態でロック機構が働き、プリント板パッ
ケージ100を固定し、シェルフ200からの脱落を防
止する構造としている。レバー11の形状、および固定
するための構造は、種々の構造が実用化されているが、
本発明の内容には直接的には関係しないので、ここでは
詳述しない。
A groove (slot) for guiding the insertion of the printed board package 100 is cut in the shelf 200, and the printed board package 1 is formed along the slot.
00, and when the printed board package 100 and the connector 220 come into contact with each other, the printed board package 100 is inserted into the connector 220 by tilting the lever 11 in the direction shown by the arrow, and the lever 11 moves. The lock mechanism operates in a vertical state to fix the printed board package 100 and prevent the printed board package 100 from falling off the shelf 200. As for the shape of the lever 11 and the structure for fixing the lever 11, various structures have been put into practical use,
Since it is not directly related to the content of the present invention, it will not be described in detail here.

【0006】このような複数のプリント板パッケージか
ら構成されるシステムにおいて、プリント板パッケージ
の故障により、プリント板パッケージを交換する場合、
あるいはシステムの機能追加によりIOCパッケージを
増設する場合、システムの停止、電源の切断なしに、増
設、交換を行うことが要求されている。
In a system composed of such a plurality of printed board packages, when the printed board package is replaced due to a failure of the printed board package,
Alternatively, when an IOC package is added by adding a system function, it is required to add or replace the IOC package without stopping the system or turning off the power.

【0007】[0007]

【従来の技術】例えば、図9に示すシステム構成におい
て、プリント板パッケージを増設、あるいは故障で交換
する際、システムがパーソナルコンピュータのような場
合には、システムを停止、電源を切断した後、プリント
板パッケージを増設し、システム環境を変更、あるい
は、プリント板パッケージを交換してから再度立ち上げ
る方法をとっている。
2. Description of the Related Art For example, in the system configuration shown in FIG. 9, when a printed board package is added or replaced due to a failure, if the system is a personal computer, the system is stopped, the power is turned off, and then the print is performed. Boards are added, the system environment is changed, or the printed board package is replaced and then restarted.

【0008】図12は従来例のプリント板パッケージの
監視の例を説明する図を示す。図に示すように、電源投
入時に、CPUパッケージ110は破線で示すように、
シェルフ200の各搭載位置を順次、監視し、プリント
板パッケージが搭載されているか否か、また、搭載され
ている場合にはその機能は何であるかをルックインして
システム状態を把握している。
FIG. 12 is a diagram for explaining an example of monitoring a conventional printed board package. As shown in the figure, when the power is turned on, the CPU package 110 is
Each mounting position of the shelf 200 is sequentially monitored, and the system state is grasped by looking into whether or not the printed board package is mounted and, if mounted, what its function is.

【0009】また、このようなルックイン処理を行わな
い場合は、オペレータがシステムの環境データを変更し
ている。
If such a look-in process is not performed, the operator changes the environmental data of the system.

【0010】[0010]

【発明が解決しようとする課題】二重化システムのノン
ストップシステムにおいては、システムを停止すること
なくプリント板パッケージの増設、交換を行うことが必
要である。
In the non-stop system of the duplex system, it is necessary to add or replace the printed board package without stopping the system.

【0011】そこで、システムの共通電源が供給されて
いる状態で、一つのプリント板パッケージをシェルフに
挿入した場合、挿入したプリント板パッケージから見る
と、挿入時に自プリント板パッケージに電源が供給され
る状態となるので、共通電源がON/OFFされたの
か、自プリント板パッケージが挿入されたのかの判定が
できないという問題点である。
Therefore, when one printed board package is inserted into the shelf while the system common power is being supplied, when viewed from the inserted printed board package, power is supplied to the own printed board package at the time of insertion. This is a problem that it is impossible to determine whether the common power source is turned on / off or the own printed board package is inserted.

【0012】また、共通電源が投入された場合には、C
PUパッケージ110も初期設定され、CPUソフトウ
ェアが各搭載位置のプリント板パッケージをルックイン
してシステム状態を把握するので、それぞれのプリント
板パッケージからの通知は不要である。
When the common power source is turned on, C
Since the PU package 110 is also initialized and the CPU software looks up the printed board package at each mounting position to grasp the system state, notification from each printed board package is unnecessary.

【0013】逆に、電源投入により、それぞれのプリン
ト板パッケージから、挿入通知を行うと、電源投入時
に、それぞれのプリント板パッケージからCPUパッケ
ージ110への挿入通知が同時に着信し、CPUパッケ
ージ110の処理が混乱する場合も生ずる。
On the contrary, when the insertion notices are sent from the respective printed board packages when the power is turned on, the insertion notices from the respective printed board packages to the CPU package 110 arrive at the same time when the power is turned on, and the processing of the CPU package 110 is performed. Can also be confusing.

【0014】本発明はプリント板パッケージの挿入と、
共通電源の投入とを識別し、プリント板パッケージの挿
入時のみ挿入通知を行うことができるプリント板パッケ
ージ挿入通知回路を実現しようとする。
The present invention includes insertion of a printed board package,
An attempt is made to realize a printed board package insertion notification circuit which can identify the common power-on and issue an insertion notification only when the printed board package is inserted.

【0015】[0015]

【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。(B)は実装状態を示し、1
000は複数のプリント板パッケージ100をシェルフ
200に収容し、複数のプリント板パッケージ100相
互をバックワイヤリングボード210を介して接続する
システムである。
FIG. 1 is a block diagram for explaining the principle of the present invention. (B) shows the mounting state, 1
Reference numeral 000 denotes a system in which a plurality of printed board packages 100 are housed in a shelf 200 and the plurality of printed board packages 100 are connected to each other via a back wiring board 210.

【0016】(A)は本発明の原理を示し、10はプリ
ント板パッケージ100の前面に備えられたレバー11
により作動するスイッチであり、20はプリント板パッ
ケージ100がシェルフ200に挿入され電源が入力さ
れたことを検出してリセット信号を出力するパワーオン
リセット回路であり、30はパワーオンリセット回路2
0の検出信号が出力された後に、スイッチ10の動作を
検出した場合には、プリント板パッケージ100の挿入
検出とし、プリント板パッケージ100が挿入された状
態で、電源が供給された場合には、挿入非検出とする挿
入検出回路であり、かかる手段により、プリント板パッ
ケージ100の挿入と、電源投入とを区別して検出可能
とする。
(A) shows the principle of the present invention, and 10 is a lever 11 provided on the front surface of the printed board package 100.
A power-on reset circuit 20 that outputs a reset signal by detecting that the printed board package 100 is inserted into the shelf 200 and power is input, and 30 is a power-on reset circuit 2
When the operation of the switch 10 is detected after the detection signal of 0 is output, the insertion of the printed board package 100 is detected, and when the printed board package 100 is inserted and power is supplied, This is an insertion detection circuit that does not detect insertion, and by such means, it is possible to detect the insertion of the printed board package 100 and the power-on separately.

【0017】[0017]

【作用】プリント板パッケージ100をシェルフに搭載
するとき、プリント板パッケージ100の前面に取りつ
けられているレバー11を倒すことにより、プリント板
パッケージ100の端子がバックワイヤリングボード2
10上のコネクタ220に挿入され接続される。このと
き、レバー11はプリント板パッケージ100をシェル
フ200に機械的に固定するためのロック機構としても
働いている。
When the printed circuit board package 100 is mounted on the shelf, the terminals of the printed circuit board package 100 are moved to the back wiring board 2 by tilting the lever 11 attached to the front surface of the printed circuit board package 100.
10 is inserted into the connector 220 and connected. At this time, the lever 11 also functions as a lock mechanism for mechanically fixing the printed board package 100 to the shelf 200.

【0018】本発明では、このようなレバー11により
動作するスイッチ10をプリント板パッケージ100上
に設け、バックワイヤリングボード210経由でプリン
ト板パッケージ100に電源が供給された後に、スイッ
チ10の動作を検出した場合のみ、プリント板パッケー
ジ100の挿入として検出し、プリント板パッケージ1
00が挿入された状態での電源投入とは区分して検出す
る。
In the present invention, the switch 10 operated by such a lever 11 is provided on the printed board package 100, and after the power is supplied to the printed board package 100 via the back wiring board 210, the operation of the switch 10 is detected. Only when it is detected as the insertion of the printed board package 100, the printed board package 1 is detected.
This is detected separately from power-on in the state where 00 is inserted.

【0019】[0019]

【実施例】図2はパワーオンリセット信号の生成を説明
する図である。プリント板パッケージ100が図示省略
のシェルフ200に挿入されると、シェルフ200のバ
ックワイヤリングボード210経由で、図示省略の電源
パッケージ130からの電源VccとアースEが供給さ
れ、これをパワーオンリセット回路20で検出して、指
定の時間幅で出力されるリセット信号を出力する。
FIG. 2 is a diagram for explaining the generation of a power-on reset signal. When the printed board package 100 is inserted into the shelf 200 (not shown), the power Vcc and the ground E are supplied from the power package 130 (not shown) via the back wiring board 210 of the shelf 200, and the power-on reset circuit 20 is supplied. And outputs a reset signal that is output in a specified time width.

【0020】図3は本発明の実施例のスイッチ動作を説
明する図を示す。(A)はスイッチ動作を示し、プリン
ト板パッケージ100にはスイッチ10が搭載されてお
り、プリント板パッケージ100の前面に設けられたレ
バー11を矢印方向に押し下げ、挿入が完了した時点で
スイッチ10が動作するように設定されている。
FIG. 3 is a diagram for explaining the switch operation of the embodiment of the present invention. (A) shows the switch operation, and the switch 10 is mounted on the printed board package 100, and the lever 11 provided on the front surface of the printed board package 100 is pushed down in the direction of the arrow, and when the insertion is completed, the switch 10 is turned on. Is set to work.

【0021】(B)はスイッチ動作タイミングを示す。
時刻tでプリント板パッケージ100の挿入が開始さ
れ、時間の経過とともに、プリント板パッケージ100
への印加電圧が上昇してゆく。パワーオンリセット回路
20はこの電圧を監視し、パワーオンリセット信号PR
STを生成する。パワーオンリセット信号PRSTは入
力電圧が規定の電圧に達した後、一定の時間が経過する
までリセット信号を出力する。スイッチ10はこのパワ
ーオンリセット信号PRSTが終了後に「OFF」から
「ON」に作動する。
(B) shows the switch operation timing.
The insertion of the printed board package 100 is started at time t, and with the passage of time, the printed board package 100 is inserted.
The voltage applied to is increasing. The power-on reset circuit 20 monitors this voltage and outputs the power-on reset signal PR.
Generate ST. As the power-on reset signal PRST, a reset signal is output until a certain time elapses after the input voltage reaches the specified voltage. The switch 10 operates from "OFF" to "ON" after the end of the power-on reset signal PRST.

【0022】図4は本発明のプリント板パッケージ挿入
検出回路の実施例を示す。抵抗R1、R2、コンデンサ
C、ゲートG1、G2でパワーオンリセット回路20を
構成し、抵抗R3、ゲートG3、G4、G5、遅延回路
12がスイッチ10の動作を検出する回路であり、30
Aはプリント板パッケージ100の挿入検出により「O
N」となり、LOAD信号を出力する挿入検出回路30
としてのS−Rフリップフロップ回路(以下S−RFF
回路と称する)である。
FIG. 4 shows an embodiment of the printed board package insertion detection circuit of the present invention. The resistors R1 and R2, the capacitor C, and the gates G1 and G2 form a power-on reset circuit 20, and the resistor R3, the gates G3, G4, and G5, and the delay circuit 12 are circuits that detect the operation of the switch 10.
A indicates “O” when the insertion of the printed board package 100 is detected.
N ”, and the insertion detection circuit 30 that outputs a LOAD signal
S-R flip-flop circuit (hereinafter referred to as S-RFF
It is called a circuit).

【0023】図5は本発明の実施例のタイムチャートを
示す。(a)〜(f)は図4の各点の波形を示す。 Vcc;プリント板パッケージ100の挿入開始により、
プリント板パッケージ100の端子がバックワイヤリン
グボード210の端子230に接触し、電源が供給され
る。
FIG. 5 shows a time chart of the embodiment of the present invention. (A)-(f) shows the waveform of each point of FIG. Vcc: When the insertion of the printed board package 100 is started,
The terminals of the printed board package 100 come into contact with the terminals 230 of the back wiring board 210, and power is supplied.

【0024】(a);電源電圧Vccは抵抗R1、R2で
分圧されている。接続点にはコンデンサCが接続されて
いるので、電位は緩やかに立ち上がる。 (b);ゲートG1の出力であり、ゲートG1の動作電
圧以上となった時点で出力は「OFF」となる。
(A): The power supply voltage Vcc is divided by the resistors R1 and R2. Since the capacitor C is connected to the connection point, the potential rises gently. (B): It is the output of the gate G1, and the output becomes “OFF” when it becomes equal to or higher than the operating voltage of the gate G1.

【0025】(c);ゲートG2の出力であり、ゲート
G1の反転出力となる。 SW;スイッチ10の動作を示し、リセット期間が終了
した後に、「OFF」から「ON」へ変化する。
(C): The output of the gate G2, which is the inverted output of the gate G1. SW: Indicates the operation of the switch 10, and changes from “OFF” to “ON” after the reset period ends.

【0026】(d);ゲートG3の出力であり、スイッ
チ10の動作により「ハイ」を出力する。 (e);ゲートG3の出力(d)を遅延回路12でtd
だけ遅延させ、ゲートG4で反転した出力である。
(D): This is the output of the gate G3 and outputs "high" by the operation of the switch 10. (E): The output (d) of the gate G3 is td by the delay circuit 12.
It is the output delayed by only the above and inverted by the gate G4.

【0027】(f);ゲートG3の出力(d)とゲート
G4の出力(e)を入力とするナンド回路で構成された
ゲートG5の出力であり、(d)、(e)がともに「ハ
イ」のときに、「ロウ」となる出力である。
(F): This is the output of the gate G5 which is composed of a NAND circuit which receives the output (d) of the gate G3 and the output (e) of the gate G4 as input, and both (d) and (e) are "high". Is an output that becomes "low".

【0028】LOAD;ゲートG5の出力(f)をS入
力、ゲートG2の出力(c)をR入力とするS−RFF
回路30Aの出力であり、(f)の立ち下がりでセット
され、ロード信号(挿入検出信号)「ハイ」を出力す
る。
LOAD: S-RFF in which the output (f) of the gate G5 is the S input and the output (c) of the gate G2 is the R input
This is the output of the circuit 30A, which is set at the falling edge of (f) and outputs the load signal (insertion detection signal) "high".

【0029】また、プリント板パッケージ100が挿入
された状態で、電源が投入された場合には、スイッチ1
0は「オン」のままであり、信号(f)は変化しないの
で、LOAD信号は「オフ」のままであり、挿入検出と
はならない。
When the power is turned on with the printed board package 100 inserted, the switch 1
Since 0 remains “on” and the signal (f) does not change, the LOAD signal remains “off”, and insertion detection is not performed.

【0030】このように、LOAD信号は、プリント板
パッケージ100が挿入された場合には出力されるが、
プリント板パッケージ100が挿入された状態で、電源
が投入された場合には出力されないので、2つのケース
を区分して識別することができる。
Thus, although the LOAD signal is output when the printed board package 100 is inserted,
No output is made when the power is turned on while the printed board package 100 is inserted, so that the two cases can be distinguished and distinguished.

【0031】図6は本発明の実施例のプリント板パッケ
ージのスロット位置情報割り付け例を示す。本実施例に
おいては、すべてのプリント板パッケージ100に共通
に、バックワイヤリングボード210の指定の端子を、
スロット位置情報として割り付けている。
FIG. 6 shows an example of slot position information allocation of the printed board package according to the embodiment of the present invention. In this embodiment, the specified terminals of the back wiring board 210 are common to all the printed circuit board packages 100.
It is assigned as slot position information.

【0032】(A)はシェルフ実装の例を示し、プリン
ト板パッケージ101〜108をシェルフに実装した例
を示す。(B)はスロット位置を表示する端子として、
T1〜T3の3本の端子を割り当て、それぞれのスロッ
ト位置に応じて、それぞれの端子をアースまたはオープ
ンとしてスロット位置を識別するように構成している。
(A) shows an example of shelf mounting, in which the printed board packages 101 to 108 are mounted on the shelf. (B) is a terminal for displaying the slot position,
Three terminals T1 to T3 are assigned, and the slot positions are identified by grounding or opening each terminal according to each slot position.

【0033】図7は本発明の実施例の挿入/ID通知回
路を説明する図である。110はCPUパッケージであ
り、11A中央制御装置、11aはID読取り処理部、
11Bは挿入通知レジスタ、11Cは割り込みコントロ
ーラ、11Dはアドレス識別回路、11Eはゲート、1
1Fは内部バス、12iはIOCパッケージであり、1
2Aはマイクロプロセッサ(図中MPUと示す)、12
BはIDレジスタ、12Cはパワーオンリセット回路、
12Dはスロット位置識別回路、12EはS−RFF回
路、12Fはゲート、12Gは内部バスである。
FIG. 7 is a diagram for explaining the insertion / ID notification circuit of the embodiment of the present invention. 110 is a CPU package, 11A central control unit, 11a is an ID reading processing unit,
11B is an insertion notification register, 11C is an interrupt controller, 11D is an address identification circuit, 11E is a gate,
1F is an internal bus and 12i is an IOC package.
2A is a microprocessor (indicated as MPU in the figure), 12
B is an ID register, 12C is a power-on reset circuit,
12D is a slot position identification circuit, 12E is an S-RFF circuit, 12F is a gate, and 12G is an internal bus.

【0034】図において、CPUパッケージ110に
は、挿入通知を受信する挿入通知レジスタ11Bを設け
てあり、挿入通知信号を受信すると挿入通知信号を発信
したIOCパッケージ12iのスロット情報を書き込
む。
In the figure, the CPU package 110 is provided with an insertion notification register 11B for receiving an insertion notification, and when the insertion notification signal is received, the slot information of the IOC package 12i which issued the insertion notification signal is written.

【0035】挿入通知信号を書き込んだ後、挿入通知レ
ジスタ11Bより割込みコントローラ11Cに、挿入通
知信号を受信したことを通知し、割込みコントローラ1
1Cから、中央制御装置11Aに割込み信号(INT)
を発行する。
After writing the insertion notification signal, the insertion notification register 11B notifies the interrupt controller 11C that the insertion notification signal has been received, and the interrupt controller 1C is notified.
Interrupt signal (INT) from 1C to central controller 11A
To issue.

【0036】入出力制御パッケージ12iには、図6で
説明した端子T1〜T3の状態を読み取り識別するスロ
ット位置識別回路12Dと、プリンタ、ディスク等の入
出力装置の種別情報を書き込んでおくIDレジスタ12
Bを備えている。
In the input / output control package 12i, the slot position identification circuit 12D for reading and identifying the states of the terminals T1 to T3 described in FIG. 6 and the ID register for writing the type information of the input / output device such as the printer and the disk are written. 12
It has B.

【0037】スロット位置識別回路12Dの出力は、シ
ステムバス300を経由して、CPUパッケージ110
からアクセスされるオーダ等が自分宛のものであるか、
否かを判定するアドレスとしても使用され、システムバ
ス300を自パッケージの内部バスに引き込むか否かの
判定にも用いている。
The output of the slot position identification circuit 12D passes through the system bus 300 and the CPU package 110.
Whether the order etc. accessed from is for yourself,
It is also used as an address for determining whether or not it is used for determining whether or not to pull the system bus 300 into the internal bus of its own package.

【0038】図8は本発明の実施例のID通知のフロー
チャートを示す。以下フローチャートのステップ(以下
Sと示す)にしたがい、その動作を説明する。先ず、入
出力制御パッケージ(図中IOCPKGと示す)#iを
挿入する。
FIG. 8 shows a flow chart of ID notification according to the embodiment of the present invention. The operation will be described below according to the steps of the flowchart (hereinafter referred to as S). First, the input / output control package (shown as IOCPKG in the figure) #i is inserted.

【0039】S1;入出力制御パッケージ#iが挿入さ
れると、図4で説明したパワーオンリセット回路12C
が動作し、IOCパッケージ12i内をリセットする。 S2;パワーオンリセット信号により、IOCパッケー
ジ12iのMPU12Aが初期状態から起動される。
S1: When the input / output control package #i is inserted, the power-on reset circuit 12C described with reference to FIG.
Operates to reset the inside of the IOC package 12i. S2: The MPU 12A of the IOC package 12i is activated from the initial state by the power-on reset signal.

【0040】S3;MPU12Aは内部の初期化を行
い、一定の時間が経過した後、S−RFF回路30Aが
出力するLOAD信号を読み取る。 S4;読み取ったLOAD信号が「ON」であるか、否
かを判定する。
S3: The MPU 12A performs internal initialization, and after a certain period of time elapses, reads the LOAD signal output from the S-RFF circuit 30A. S4: It is determined whether or not the read LOAD signal is "ON".

【0041】S5;LOAD信号が「ON」の場合に
は、スロット位置識別回路12Dでスロット位置情報を
読み取る。 S6;システムバス300経由で、これをデータとし
て、CPUパッケージ11Aに送出し、挿入通知レジス
タ11Bにスロット位置情報を書き込む。
S5: When the LOAD signal is "ON", the slot position identification circuit 12D reads the slot position information. S6: This is sent to the CPU package 11A as data via the system bus 300, and the slot position information is written in the insertion notification register 11B.

【0042】S7;CPUパッケージ110は挿入通知
レジスタ11Bに書き込みが行われると、割込みコント
ローラ11C経由で、中央制御装置11Aへ割込み(I
NT)を通知し、中央制御装置11Aは割込みコントロ
ーラ11Cの割込みビットをリードすることにより、割
込み要因を識別する。
S7: When the CPU package 110 writes to the insertion notification register 11B, it interrupts the central controller 11A via the interrupt controller 11C (I
NT), and the central controller 11A identifies the interrupt factor by reading the interrupt bit of the interrupt controller 11C.

【0043】S8;本実施例では、中央制御装置11A
が挿入通知であることを識別した後、挿入通知レジスタ
11Bを読み取り、挿入したスロット位置を識別する。 S9;CPUパッケージ110のID読取り処理部11
aは読み取ったスロット位置情報をアドレスの一部とし
て、挿入したIOCパッケージ12iのIDレジスタ1
2Bの内容をシステムバス300経由で読み取り、ID
情報を入手する。
S8: In this embodiment, the central control unit 11A
Is identified as an insertion notification, the insertion notification register 11B is read to identify the inserted slot position. S9: ID reading processing unit 11 of CPU package 110
a is the ID register 1 of the inserted IOC package 12i with the read slot position information as part of the address.
2B contents are read via system bus 300, and ID
Get information.

【0044】S10;S4でIOCパッケージ12iが
挿入されたにも係わらず、LOAD信号が「オン」でな
い場合には、初期状態に戻る。 S9でID情報を入力したCPUパッケージ110はソ
フトウェア処理でシステムの変更処理を行う。
S10: If the LOAD signal is not "on" even though the IOC package 12i is inserted in S4, the process returns to the initial state. The CPU package 110 that has input the ID information in S9 performs a system change process by software processing.

【0045】以上の処理により、挿入検出通知後、ID
通知により、オンライン処理を実行しながら、新規に追
加、または交換されたプリント板パッケージをシステム
の中に組み込むことが可能となる。
By the above processing, after the insertion detection notification, the ID
The notification allows newly added or replaced printed circuit board packages to be incorporated into the system while performing on-line processing.

【0046】[0046]

【発明の効果】本発明によれば、プリント板パッケージ
の挿入を電源投入と区別して識別することが可能とな
り、システムの機能追加等をオンラインで行うとき、C
PUパッケージは、挿入されるプリント板パッケージか
らの通知を待つのみで良くなり、プリント板パッケージ
が挿入されることを監視する回路、ルックイン処理等が
不要とすることができ、効率的な、システム変更、シス
テム追加を行うことが可能となる。
According to the present invention, it is possible to distinguish the insertion of the printed board package from the power-on, and when adding a system function or the like online, C
The PU package need only wait for the notification from the printed board package to be inserted, and the circuit for monitoring the insertion of the printed board package, the look-in process, etc. can be eliminated, and the system can be changed efficiently. It is possible to add a system.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理を説明するブロック図FIG. 1 is a block diagram illustrating the principle of the present invention.

【図2】 パワーオンリセット信号の生成を説明する図FIG. 2 is a diagram illustrating generation of a power-on reset signal.

【図3】 本発明の実施例のスイッチ動作を説明する図FIG. 3 is a diagram illustrating a switch operation according to an embodiment of the present invention.

【図4】 本発明のプリント板パッケージ挿入検出回路
の実施例
FIG. 4 is an embodiment of a printed board package insertion detection circuit of the present invention.

【図5】 本発明の実施例のタイムチャートFIG. 5 is a time chart of an example of the present invention.

【図6】 本発明の実施例のプリント板パッケージのス
ロット位置情報割り付け例
FIG. 6 is an example of slot position information allocation of the printed board package according to the embodiment of the present invention.

【図7】 本発明の実施例の挿入/ID通知回路を説明
する図
FIG. 7 is a diagram illustrating an insertion / ID notification circuit according to an embodiment of the present invention.

【図8】 本発明の実施例のID通知のフローチャートFIG. 8 is a flowchart of ID notification according to the embodiment of this invention.

【図9】 システム構成の例を説明する図FIG. 9 is a diagram illustrating an example of a system configuration.

【図10】 プリント板ユニット構成の例を説明する図FIG. 10 is a diagram illustrating an example of a printed board unit configuration.

【図11】 プリント板パッケージの挿入方法を説明す
る図
FIG. 11 is a diagram illustrating a method for inserting a printed board package.

【図12】 従来例のプリント板パッケージの監視の例
を説明する図
FIG. 12 is a diagram illustrating an example of monitoring a printed board package of a conventional example.

【符号の説明】[Explanation of symbols]

1000 プリント板ユニット 10 スイッチ 11 レバー 12 遅延回路 20 パワーオンリセット回路 30 挿入検出回路 30A、12E S−RFF回路 100、101〜108 プリント板パッケージ 110 CPUパッケージ 111 MMパッケージ 11A 中央制御装置 11a ID読取り処理部 11B 挿入通知レジスタ 11C 割込みコントローラ 11D アドレス識別回路 11E、12F、G1〜G5 ゲート 11F、12G 内部バス 121〜12n IOCパッケージ 12A MPU 12B IDレジスタ 12C パワーオンリセット回路 12D スロット位置識別回路 130 POWパッケージ 200 シェルフ 210 バックワイヤリングボード 220 コネクタ 230 T1〜T3 端子 300 システムバス R1〜R3 抵抗 C コンデンサ P 部品 1000 printed board unit 10 switch 11 lever 12 delay circuit 20 power-on reset circuit 30 insertion detection circuit 30A, 12E S-RFF circuit 100, 101-108 printed board package 110 CPU package 111 MM package 11A central control unit 11a ID reading processing unit 11B insertion notification register 11C interrupt controller 11D address identification circuit 11E, 12F, G1 to G5 gates 11F, 12G internal bus 121 to 12n IOC package 12A MPU 12B ID register 12C power-on reset circuit 12D slot position identification circuit 130 POW package 200 shelf 210 Back wiring board 220 Connector 230 T1 to T3 terminal 300 System bus R1 to R3 Resistance C Capacitors P parts

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のプリント板パッケージと電源パッ
ケージを収容し、前記複数のプリント板パッケージはバ
ックワイヤリングボードを介して前記電源パッケージか
ら電源を供給されるプリント板ユニットにおいて、 前記プリント板パッケージは、前面に備えられたレバー
により作動するスイッチと、 前記プリント板パッケージがシェルフに挿入され電源が
入力されたことを検出してリセット信号を出力するパワ
ーオンリセット回路と、 前記パワーオンリセット回路の検出信号が出力された後
に、前記スイッチの動作を検出した場合には、前記プリ
ント板パッケージの挿入検出とし、前記プリント板パッ
ケージが挿入された状態で、前記電源パッケージより電
源が供給された場合には、挿入非検出とする挿入検出回
路を設けたことを特徴とするプリント板パッケージ挿入
検出回路。
1. A printed circuit board unit for accommodating a plurality of printed circuit board packages and a power supply package, wherein the plurality of printed circuit board packages is supplied with power from the power supply package via a back wiring board. A switch operated by a lever provided on the front surface, a power-on reset circuit that outputs a reset signal by detecting that the printed board package is inserted into the shelf and power is input, and a detection signal of the power-on reset circuit When the operation of the switch is detected after being output, the insertion of the printed board package is detected, and when the printed board package is inserted and power is supplied from the power supply package, It is characterized in that an insertion detection circuit for non-detection of insertion is provided. Printed circuit board package insertion detection circuit.
【請求項2】 前項記載のプリント板パッケージ挿入検
出回路において、 挿入された前記プリント板パッケージのスロット位置を
識別するスロット位置識別回路を設け、 前記プリント板パッケージが挿入され、前記挿入検出回
路の出力が送出されたとき、前記プリント板パッケージ
の挿入位置を前記スロット位置識別回路で識別して、そ
の結果を制御パッケージに通知することを特徴とする請
求項1記載のプリント板パッケージ挿入検出回路。
2. The printed board package insertion detection circuit according to claim 1, further comprising a slot position identification circuit for identifying a slot position of the inserted printed board package, wherein the printed board package is inserted, and the output of the insertion detection circuit is inserted. 2. The printed circuit board package insertion detection circuit according to claim 1, wherein the insertion position of the printed circuit board package is identified by the slot position identification circuit and the result is notified to the control package when is sent.
【請求項3】 1項記載のプリント板パッケージ挿入検
出回路において、 前記制御パッケージが挿入通知を検出したとき、挿入さ
れたプリント板パッケージのID情報を読み取りを行う
ID読取り処理部を設けたことを特徴とする請求項1記
載のプリント板パッケージ挿入検出回路。
3. The printed board package insertion detection circuit according to claim 1, further comprising an ID reading processing unit that reads ID information of the inserted printed board package when the control package detects an insertion notification. 2. The printed circuit board package insertion detection circuit according to claim 1, which is characterized in that.
JP580695A 1995-01-18 1995-01-18 Printed board package insertion detecting circuit Withdrawn JPH08195569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP580695A JPH08195569A (en) 1995-01-18 1995-01-18 Printed board package insertion detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP580695A JPH08195569A (en) 1995-01-18 1995-01-18 Printed board package insertion detecting circuit

Publications (1)

Publication Number Publication Date
JPH08195569A true JPH08195569A (en) 1996-07-30

Family

ID=11621334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP580695A Withdrawn JPH08195569A (en) 1995-01-18 1995-01-18 Printed board package insertion detecting circuit

Country Status (1)

Country Link
JP (1) JPH08195569A (en)

Similar Documents

Publication Publication Date Title
US5555510A (en) Automatic computer card insertion and removal algorithm
US6279048B1 (en) System wake-up based on joystick movement
US7039918B2 (en) Service processor and system and method using a service processor
JPH0324608A (en) Expanded function board
JP2000512417A (en) Method and system for enabling non-destructive active insertion of a feature card into a computer and non-destructive active removal from a computer
US5301276A (en) Method and device for assigning I/O address in data processing apparatus
EP1163571B1 (en) Add-on card with automatic bus power line selection circuit
US5485585A (en) Personal computer with alternate system controller and register for identifying active system controller
US6892263B1 (en) System and method for hot swapping daughtercards in high availability computer systems
JPH08195569A (en) Printed board package insertion detecting circuit
JP2004200296A (en) System for preventing erroneous mounting of electronic component
JPH07160378A (en) Magnetic disk connecting device
JP2000137644A (en) Memory control circuit
JPH01219918A (en) Electronic apparatus
KR100227617B1 (en) Circuit for stabilizing data in printer
JPH0264726A (en) Information processor to connect external memory device
KR0130785Y1 (en) Card exchange detecting device
KR0139932Y1 (en) Dma number tester of computer system
US20040030952A1 (en) Rambus based hot plug memory
JPH0916859A (en) State display device
JPH09274798A (en) Writing method for electrically reloadable rom
JPH06332577A (en) System for identifying reset factor of system
JPH0863566A (en) Device for preventing memory card malfunction
JPH1153253A (en) Memory module substrate and equipment mounted with the same
JP2000132492A (en) System and method for io port control for computer

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020402