JPH1153253A - Memory module substrate and equipment mounted with the same - Google Patents

Memory module substrate and equipment mounted with the same

Info

Publication number
JPH1153253A
JPH1153253A JP9212870A JP21287097A JPH1153253A JP H1153253 A JPH1153253 A JP H1153253A JP 9212870 A JP9212870 A JP 9212870A JP 21287097 A JP21287097 A JP 21287097A JP H1153253 A JPH1153253 A JP H1153253A
Authority
JP
Japan
Prior art keywords
memory module
information
memory
module substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9212870A
Other languages
Japanese (ja)
Inventor
Mikio Munetomo
幹雄 宗友
Terumi Kuwata
照巳 桑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9212870A priority Critical patent/JPH1153253A/en
Publication of JPH1153253A publication Critical patent/JPH1153253A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To inform an operator of wrong mounting in such a case by providing an output part which outputs a mount signal indicating which of 1st and 2nd substrate mount parts a 1st memory module substrate is mounted on according to the settings of an information setting part. SOLUTION: The memory module substrate having information A written is inserted into a socket having a specific circuit. When a current is supplied from a power source 15 after the mounting is completed, an H-level detection signal 11 and an L-level detection signal 12 are outputted from a buffer 13. Two L-level signals are inputted to a logic element 16. When a memory module substrate having information B written is inserted into the socket, the logic circuit 16 outputs two H-level signals. Therefore, a reset circuit 17 operates to make a connection with an error display circuit, thereby informing the user that the memory module substrate is mismounted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、メモリを有する
メモリモジュール基板及びメモリモジュール基板を搭載
した機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory module substrate having a memory and a device mounted with the memory module substrate.

【0002】[0002]

【従来の技術】図11は従来のプリンタ装置のメモリモ
ジュール基板を示す図、図12は従来のプリンタ装置の
コントロール基板を示す概略図である。図において、1
01Aはメモリモジュール基板、102はEPROM等
のプログラム書込可能メモリ、103は端子であり、メ
モリモジュール基板101A上に情報Aが書込まれる複
数のメモリ102が実装され、メモリ102の信号線は
所定の端子3に接続される。104はプリンタ装置、1
05はソケット106A、106B、CPU107等が
実装されたコントロール基板である。
2. Description of the Related Art FIG. 11 is a view showing a memory module substrate of a conventional printer, and FIG. 12 is a schematic view showing a control board of the conventional printer. In the figure, 1
01A is a memory module substrate, 102 is a program writable memory such as an EPROM, and 103 is a terminal. A plurality of memories 102 on which information A is written are mounted on a memory module substrate 101A. Is connected to the terminal 3. 104 is a printer device, 1
Reference numeral 05 denotes a control board on which the sockets 106A and 106B, the CPU 107, and the like are mounted.

【0003】そして、2枚のメモリモジュール基板10
1A、101Bをソケット106A、106Bに装着す
るときには、メモリモジュール基板101Aをソケット
106Aに装着し、メモリモジュール基板101Bをソ
ケット106Bに装着する。なお、図示しないメモリモ
ジュール基板101Bのメモリ102には情報Bが書込
まれている。プリンタ装置104は、CPU107が、
コントロール基板105上に実装されたソケット106
A、106Bに装着されたメモリモジュール基板101
A、101Bの各メモリ102に書込まれた情報A、情
報Bを参照することにより、制御される。
The two memory module substrates 10
When mounting the memory modules 1A and 101B on the sockets 106A and 106B, the memory module board 101A is mounted on the socket 106A and the memory module board 101B is mounted on the socket 106B. Information B is written in the memory 102 of the memory module substrate 101B (not shown). In the printer device 104, the CPU 107
Socket 106 mounted on control board 105
A, memory module board 101 mounted on 106B
The control is performed by referring to the information A and the information B written in the memories A and 101B.

【0004】[0004]

【発明が解決しようとする課題】従来のプリンタ装置1
04は、情報Aが書込まれたメモリ102が実装された
メモリモジュール基板101Aと情報Bが書込まれたメ
モリモジュール基板Bを所定のソケット106A、10
6Bに装着する必要があった。もし、メモリモジュール
基板101A、101Bを誤ったソケット6B、6Aに
装着すると、CPU107は情報A、情報Bを的確に参
照することができず、プリンタ装置104を正常に動作
させることができないという問題があった。
A conventional printer 1
Reference numeral 04 denotes a memory module substrate 101A on which the memory 102 on which the information A is written is mounted and a memory module substrate B on which the information B is written
6B. If the memory module boards 101A, 101B are mounted in the wrong sockets 6B, 6A, the CPU 107 cannot accurately refer to the information A and the information B, and the printer 104 cannot operate normally. there were.

【0005】この発明は、かかる問題点を解決するため
になされたものであり、メモリモジュール基板のメモリ
に所定の情報が格納されたことが認識できるメモリモジ
ュール基板を提供することを目的とする。また、所定の
情報が格納されたメモリを有するメモリモジュール基板
が対応する基板装着部に装着されたか否かを認識できる
メモリモジュール基板を搭載した機器を提供することを
目的とする。さらにまた、所定の情報が格納されたメモ
リを有するメモリモジュール基板がいずれの基板装着部
に装着されても正常に動作できるメモリモジュール基板
を搭載した機器を提供することを目的とする。
[0005] The present invention has been made to solve such a problem, and an object of the present invention is to provide a memory module board that can recognize that predetermined information is stored in a memory of the memory module board. It is another object of the present invention to provide a device equipped with a memory module board capable of recognizing whether a memory module board having a memory in which predetermined information is stored is mounted on a corresponding board mounting section. Still another object of the present invention is to provide a device equipped with a memory module board that can operate normally even when a memory module board having a memory in which predetermined information is stored is mounted on any board mounting section.

【0006】[0006]

【課題を解決するための手段】この発明に係るメモリモ
ジュール基板を搭載した機器は、第1のメモリに格納さ
れた第1の情報に応じて設定される情報設定部を有する
第1のメモリモジュール基板と、第2の情報が格納され
た第2のメモリを有する第2のメモリモジュール基板
と、上記第1、第2のメモリモジュール基板が装着され
る第1、第2の基板装着部と、上記第1、第2のメモリ
に格納された第1、第2の情報に基づいて制御される制
御部と、上記情報設定部の設定に応じて、上記第1のメ
モリモジュール基板が上記第1、第2の基板装着部のい
ずれの装着部に装着されているかという装着信号を出力
する出力部とを備えたものである。
An apparatus mounted with a memory module board according to the present invention has a first memory module having an information setting section which is set according to first information stored in a first memory. A substrate, a second memory module substrate having a second memory in which second information is stored, first and second substrate mounting portions on which the first and second memory module substrates are mounted, A control unit that is controlled based on the first and second information stored in the first and second memories; and a first memory module board that is configured to control the first memory module substrate according to the setting of the information setting unit. And an output section for outputting a mounting signal indicating which mounting section of the second board mounting section is mounted.

【0007】また、第1のメモリに格納された第1の情
報に応じて設定される情報設定部を有する第1のメモリ
モジュール基板と、第2のメモリに格納された第2の情
報に応じて設定される情報設定部を有する第2のメモリ
モジュール基板と、上記第1、第2のメモリモジュール
基板が装着される第1、第2の基板装着部と、上記第
1、第2のメモリに格納された第1、第2の情報に基づ
いて制御される制御部と、上記情報設定部の設定に応じ
て、上記第1、第2のメモリモジュール基板が上記第
1、第2の基板装着部のいずれの装着部に装着されてい
るかを検出する検出部とを備えたものである。
[0007] A first memory module substrate having an information setting section set according to the first information stored in the first memory, and a first memory module substrate having an information setting section set according to the second information stored in the second memory. A second memory module board having an information setting section set by the user, first and second board mounting sections on which the first and second memory module boards are mounted, and the first and second memories And a control unit that is controlled based on the first and second information stored in the first and second memory module boards according to the setting of the information setting unit. A detection unit for detecting which of the mounting units is mounted.

【0008】また、検出部の信号に基づいて、第1の基
板装着部に第2のメモリモジュール基板が装着されたと
き、誤装着を表示する表示回路を備えたものである。ま
た、制御部と第1、第2の基板装着部との間に設けら
れ、第1、第2の基板装着部に第2、第1のメモリモジ
ュール基板が装着された旨の信号が検出部から出力され
たとき、該制御部と第1、第2の基板装着部との論理接
続状態を切換える切換部を備えたものである。さらにま
た、この発明に係るメモリモジュール基板は、所定の情
報が格納されたメモリと、このメモリへの格納情報に応
じて設定される情報設定部と、上記メモリ及び情報設定
部に信号線を介して接続された端子と、上記メモリ、情
報設定部、及び端子を有する基板とを備えたものであ
る。
In addition, when the second memory module substrate is mounted on the first substrate mounting portion based on a signal from the detecting portion, a display circuit is provided for displaying erroneous mounting. Further, a signal is provided between the control unit and the first and second substrate mounting units, and a signal indicating that the second and first memory module substrates are mounted on the first and second substrate mounting units is provided by the detection unit. And a switching unit for switching a logical connection state between the control unit and the first and second substrate mounting units when the signal is output from the control unit. Furthermore, a memory module substrate according to the present invention includes a memory in which predetermined information is stored, an information setting unit set in accordance with information stored in the memory, and a signal line connected to the memory and the information setting unit. And a substrate having the memory, the information setting unit, and the terminal.

【0009】[0009]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下この発明を図を用いて説明する。図
1はこの発明の実施の形態1に係るメモリモジュール基
板の概略構成図、図2は図1のメモリモジュール基板側
の誤装着検出回路図である。図において、10Aはメモ
リモジュール基板、10aは樹脂により形成された基
板、2は所定の情報が格納されるEPROM、EEPR
OM、フラッシュメモリ等のプログラム書込可能メモ
リ、3は例えば銅により形成され、メモリ2、ヒューズ
8、9の信号線(図示しない)が接続される端子、8、
9はメモリ2の格納情報に応じて切断されるヒューズ
(情報設定部)であり、例えば端子3の中の所定の端子
3aに共通に接続されヒューズ8が端子3b、ヒューズ
9が端子3cに接続される構成(図2)をとる。
Embodiment 1 FIG. Hereinafter, the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of a memory module substrate according to Embodiment 1 of the present invention, and FIG. 2 is a circuit diagram of an erroneous mounting detection circuit on the memory module substrate side of FIG. In the figure, 10A is a memory module substrate, 10a is a substrate formed of resin, 2 is EPROM, EEPROM which stores predetermined information,
An OM, a program writable memory such as a flash memory, 3 is formed of, for example, copper, and terminals to which a signal line (not shown) of the memory 2 and the fuses 8 and 9 are connected.
Reference numeral 9 denotes a fuse (information setting unit) that is cut in accordance with the information stored in the memory 2. For example, the fuse 9 is commonly connected to a predetermined terminal 3 a of the terminals 3, the fuse 8 is connected to the terminal 3 b, and the fuse 9 is connected to the terminal 3 c. (FIG. 2).

【0010】図3はこの発明の実施の形態1に係るプリ
ンタ装置のコントロール基板を示す概略図、図4はこの
発明の実施の形態1に係るプリンタ装置のコントローラ
側の誤装着検出回路図であり、情報Aが格納されたメモ
リ2を有するメモリモジュール基板10Aをソケット6
Aに装着したときの回路図である。図5は図4の回路の
検出信号を説明する表図である。図において、5はコン
トロール基板、6A、6Bはメモリモジュール基板10
A、10B(図示しない)が装着されるソケット(基板
装着部)、7はコントロール基板上に設けられたCPU
(制御部)である。コントロール基板5側の回路は、例
えばメモリモジュール基板10Aの端子3aに+5Vを
印加する電源端子15と、抵抗14、14を介して端子
3b、3cがGNDに接続され、検出信号11、12を
取り出すためのバッファ13、13(出力部)とにより
形成される。
FIG. 3 is a schematic diagram showing a control board of the printer device according to the first embodiment of the present invention, and FIG. 4 is a circuit diagram of an erroneous mounting detection circuit on the controller side of the printer device according to the first embodiment of the present invention. Module substrate 10A having memory 2 in which information A is stored
FIG. 4 is a circuit diagram when mounted on A. FIG. 5 is a table illustrating detection signals of the circuit of FIG. In the figure, 5 is a control board, 6A and 6B are memory module boards 10
A, a socket (substrate mounting portion) to which 10B (not shown) is mounted; and 7, a CPU provided on a control substrate
(Control unit). In the circuit on the control board 5 side, for example, the power supply terminal 15 for applying +5 V to the terminal 3a of the memory module board 10A and the terminals 3b and 3c are connected to GND via the resistors 14 and 14, and the detection signals 11 and 12 are extracted. And output buffers 13 and 13 (output unit).

【0011】情報Aが書込まれる(情報Aが格納される
メモリ2を有する)メモリモジュール基板10Aは、書
き込み時に、書込内容に応じて後述する書き込み装置に
よりヒューズ8が切断される。情報Bが書込まれるメモ
リモジュール基板10Bは、書込時にヒューズ9が切断
される。ここで、情報Aが書込まれたメモリモジュール
基板10Aがソケット6Aに装着される場合について説
明する。メモリモジュール基板10Aに図4のメモリモ
ジュール基板側のような回路を設け、コントロール基板
5に図4のコントロール基板側のような回路を設けるこ
とにより、ソケット6Aに、メモリモジュール基板10
Aを搭載した場合(正)は端子3bを介してH(Hig
h:+5V)レベルの検出信号11が発生し、メモリモ
ジュール基板10Bを搭載した場合(逆)は端子3cを
介してL(Low:0V)レベルの検出信号11が発生
される(図5)。
In the memory module substrate 10A in which the information A is written (having the memory 2 in which the information A is stored), at the time of writing, the fuse 8 is blown by a writing device to be described later according to the writing content. In the memory module substrate 10B to which the information B is written, the fuse 9 is cut at the time of writing. Here, a case where the memory module substrate 10A on which the information A is written is mounted on the socket 6A will be described. By providing a circuit such as the memory module substrate side of FIG. 4 on the memory module substrate 10A and providing a circuit such as the control substrate side of FIG.
When A is mounted (positive), H (Hig) is connected via the terminal 3b.
h: + 5V) level, and when the memory module board 10B is mounted (reverse), an L (Low: 0V) level detection signal 11 is generated via the terminal 3c (FIG. 5).

【0012】図5に示すように、ヒューズ8、9が切断
された組合わせに基づいて、即ち、検出信号11、12
の組合わせにより(1)情報Aが書込まれたメモリモジ
ュール基板10A、(2)情報Bが書込まれたメモリモ
ジュール基板10B、(3)ソケット6Aへの未実装、
(4)未書き込みのメモリモジュール基板の装着の4つ
の状態の判別を行なうことができる。したがって、2つ
の検出信号11、12のレベルを検出することにより、
メモリモジュール基板の装着後、ソケット6Aにいずれ
のメモリモジュール基板が装着されているかを判別で
き、プリンタ装置4を正常に動作させることができ、信
頼性の高い装置を提供できる。また、(3)未実装及び
(4)未書込の状態も判別できるので、よりプリンタ装
置4を正常に動作させることができる。
As shown in FIG. 5, based on the combination in which the fuses 8 and 9 are cut, that is, the detection signals 11 and 12 are detected.
(1) Memory module board 10A on which information A is written, (2) Memory module board 10B on which information B is written, (3) Not mounted on socket 6A,
(4) Four states of mounting of the unwritten memory module substrate can be determined. Therefore, by detecting the levels of the two detection signals 11 and 12,
After the mounting of the memory module substrate, it is possible to determine which memory module substrate is mounted in the socket 6A, and it is possible to normally operate the printer device 4 and to provide a highly reliable device. Further, since it is possible to determine the status of (3) unmounted and (4) unwritten, the printer device 4 can be operated more normally.

【0013】上述の説明では、メモリモジュール基板1
0Aにヒューズ8、9を有する誤装着検出回路を設ける
とともに、ソケット6A及びコントロール基板5にバッ
ファ13及び抵抗14を有する誤装着検出回路を設ける
た場合について説明したが、メモリモジュール基板10
B、ソケット6B及びコントロール基板7に同様の誤装
着検出回路を設けることが好ましい。なぜなら、コント
ロール基板5のソケット6A、6Bへのメモリモジュー
ル基板10A、10B装着の状態を正確に判別すること
ができるから、また、ソケット及びメモリモジュール基
板が3個以上のときは、装着するソケット毎にメモリモ
ジュール基板の装着状態を判別する必要があるからであ
る。
In the above description, the memory module substrate 1
The case where the erroneous mounting detection circuit having the fuses 8 and 9 is provided at 0A and the erroneous mounting detection circuit having the buffer 13 and the resistor 14 is provided at the socket 6A and the control board 5 has been described.
It is preferable that a similar erroneous mounting detection circuit is provided for B, the socket 6B, and the control board 7. This is because the state of mounting the memory module boards 10A and 10B to the sockets 6A and 6B of the control board 5 can be accurately determined. Also, when there are three or more sockets and memory module boards, This is because it is necessary to determine the mounting state of the memory module substrate.

【0014】実施の形態2.以下この発明の実施の形態
2について説明する。図6はこの発明の実施の形態2に
係るプリンタ装置のメモリモジュール基板の誤装着時に
リセット動作するリセット回路図、図7はこの発明の実
施の形態2に係るプリンタ装置のメモリモジュール基板
の誤装着時に誤装着表示するの表示回路図である。図に
おいて、16は検出信号11、12を入力し、ソケット
に装着されたメモリモジュール基板の情報種別を検出す
る論理素子(検出部)、17は論理素子16からのLレ
ベルの出力信号に応じてプリンタ装置4をリセットさせ
るリセット回路、18は論理素子(AND素子)16か
らのHレベルの出力信号に応じて誤装着である旨を表示
する表示回路である。なお、図における論理素子16
は、情報Aが書込まれたメモリモジュール基板10Aが
装着されるソケットに設けられるときの構成である。そ
の他の構成は実施の形態1と同様であるのでその説明を
省略する。
Embodiment 2 FIG. Hereinafter, a second embodiment of the present invention will be described. FIG. 6 is a reset circuit diagram for performing a reset operation when a memory module substrate of the printer device according to the second embodiment of the present invention is erroneously mounted. FIG. 7 is an erroneous mounting of the memory module substrate of the printer device according to the second embodiment of the present invention. FIG. 7 is a display circuit diagram of an erroneous mounting display at times. In the figure, 16 is a logic element (detection unit) for inputting detection signals 11 and 12 and detecting the information type of the memory module board mounted in the socket, and 17 is in accordance with an L level output signal from the logic element 16. A reset circuit 18 for resetting the printer device 4 is a display circuit for displaying that the mounting is erroneous according to an H level output signal from the logic element (AND element) 16. Note that the logic element 16 in FIG.
Is a configuration when provided on a socket on which the memory module substrate 10A on which the information A is written is mounted. The other configuration is the same as that of the first embodiment, and a description thereof will be omitted.

【0015】次に動作について説明する。図6、7の回
路を有するソケットに情報Aが書込まれたメモリモジュ
ール基板10Aを装着する。装着完了後、電源15から
電流が供給されたとき、Hレベルの検出信号11及びL
レベルの検出信号12の信号がバッファ13から出力さ
れる。論理素子16には2つのLレベルの信号が入力さ
れ、Hレベルの信号を出力はしない。一方、情報Bが書
込まれたメモリモジュール基板10Bがソケットに装着
されたときには、論理素子16に2つのHレベルの信号
が入力され、論理素子16はLレベルの信号を出力する
ので、リセット回路17が動作し、プリンタ装置4の暴
走を防止する。また、エラー表示回路18を接続するこ
とにより、プリンタ装置4の使用者にメモリモジュール
基板の誤装着を知らせることができる。なお、リセット
回路17及び表示回路18は、LレベルでなくHレベルの
信号に応じて動作するものであってもよい。
Next, the operation will be described. The memory module substrate 10A on which the information A is written is mounted on the socket having the circuits shown in FIGS. After the mounting is completed, when a current is supplied from the power supply 15, the H-level detection signals 11 and L
The signal of the level detection signal 12 is output from the buffer 13. The logic element 16 receives two L-level signals and does not output H-level signals. On the other hand, when the memory module substrate 10B on which the information B is written is mounted in the socket, two H-level signals are input to the logic element 16 and the logic element 16 outputs an L-level signal. 17 operates to prevent runaway of the printer device 4. Further, by connecting the error display circuit 18, the user of the printer device 4 can be notified of the incorrect mounting of the memory module substrate. Note that the reset circuit 17 and the display circuit 18 may operate in response to an H level signal instead of an L level signal.

【0016】実施の形態3.上述の実施の形態1、2で
は、メモリモジュール基板10A、10Bに搭載する2
つのヒューズの内1つを切断することにより誤装着検出
回路を構成する場合、即ち情報設定部は、ヒューズ8、
9を用いた回路により構成する場合について説明した
が、情報設定部は他の構成であってもよい。図8はこの
発明の実施の形態3に係るメモリモジュール基板側の誤
装着検出回路図であり、情報Aが書込まれたメモリモジ
ュール基板のときの例を示す。
Embodiment 3 In the first and second embodiments, the second module mounted on the memory module substrates 10A and 10B
When an erroneous mounting detection circuit is configured by cutting one of the two fuses, that is, the information setting unit
9 has been described, but the information setting unit may have another configuration. FIG. 8 is an erroneous mounting detection circuit diagram on the memory module substrate side according to Embodiment 3 of the present invention, showing an example of a memory module substrate on which information A is written.

【0017】図において、8C(実線)、9C(破線)
はメモリ2に格納される情報に応じて用いられるチップ
ジャンパである。その他の構成は実施の形態1、2と同
様であるのでその説明を省略する。そして、情報Aが書
込まれたメモリモジュール基板10Aの組立時には図8
に示すチップジャンパ8Cを実装し、情報Bが書込まれ
るメモリモジュールモジュール基板10Bにはチップジ
ャンパ9Cを実装する。以上のように構成したので実施
の形態1、2と同様の効果に加え、チップジャンパ8
C、9Cを用いるので、量産に向いており低コストで製
作可能である。
In the figure, 8C (solid line), 9C (dashed line)
Is a chip jumper used according to information stored in the memory 2. The other configurations are the same as those of the first and second embodiments, and the description thereof is omitted. At the time of assembling the memory module substrate 10A on which the information A is written, FIG.
Is mounted, and a chip jumper 9C is mounted on the memory module module substrate 10B on which the information B is written. With the configuration as described above, in addition to the same effects as the first and second embodiments, the chip jumper 8
Since C and 9C are used, it is suitable for mass production and can be manufactured at low cost.

【0018】実施の形態4.以下この発明の実施の形態
4について説明する。図9はこの発明の実施の形態4に
係るのメモリモジュール基板への書込器の回路構成図で
ある。図において、3dはメモリ2と情報書込部19と
を接続する接点、19はメモリ2に情報A、情報B等を
書込む情報書込部、20B、20Cはスイッチ制御回路
21により制御されるスイッチ、21は情報信号19S
の書込情報に応じてスイッチ20B、20Cを制御する
スイッチ制御部、22はソケットに装着されたメモリモ
ジュール基板の誤装着を検出するメモリモジュール誤装
着検出回路である。図9は未書込状態のメモリモジュー
ル基板の回路を示している。また、書込器は、情報書込
部19、スイッチ20B、20C、スイッチ制御回路2
1、メモリモジュール誤装着検出回路22等により構成
される。また、ヒューズ8、9はHレベルの電圧(5
V)の印加により切れるものを用いる。その他の構成は
実施の形態1〜3と同様であるのでその説明を省略す
る。
Embodiment 4 Hereinafter, a fourth embodiment of the present invention will be described. FIG. 9 is a circuit configuration diagram of a writer for a memory module substrate according to Embodiment 4 of the present invention. In the figure, 3d is a contact connecting the memory 2 and the information writing unit 19, 19 is an information writing unit for writing information A, B, etc. in the memory 2, and 20B and 20C are controlled by the switch control circuit 21. Switch, 21 is an information signal 19S
A switch control unit 22 that controls the switches 20B and 20C according to the write information of the memory module 22 is a memory module erroneous mounting detection circuit that detects erroneous mounting of the memory module substrate mounted on the socket. FIG. 9 shows a circuit of the memory module substrate in an unwritten state. The writer is an information writer 19, switches 20B and 20C, a switch control circuit 2
1. It is composed of a memory module erroneous mounting detection circuit 22 and the like. The fuses 8 and 9 are connected to the H level voltage (5
The one cut by application of V) is used. Other configurations are the same as those of the first to third embodiments, and thus description thereof will be omitted.

【0019】次に動作について説明する。まず、書き込
み器は、電源15により、端子3aにHレベルの信号を
加える。そして、メモリモジュール誤装着検出回路22
は、端子3b及び端子3cからHレベルの信号を入力し
たとき、このメモリモジュール基板は未書き込み品であ
ると判定する。一方、端子3b又は端子3cのいずれか
一方からLレベルの信号を入力したとき、書込済みのメ
モリモジュール基板であると判定して書込を行なうこと
を禁止する。
Next, the operation will be described. First, the writer applies the H-level signal to the terminal 3a by the power supply 15. Then, the memory module erroneous mounting detection circuit 22
Determines that the memory module substrate is an unwritten product when an H-level signal is input from the terminals 3b and 3c. On the other hand, when an L-level signal is input from either terminal 3b or terminal 3c, it is determined that the memory module substrate has been written, and writing is prohibited.

【0020】ついで、メモリ2への情報の書込について
説明する。情報書込部19により、未書き込み品のメモ
リ2に情報Aを書込む。その後、書込情報Aである旨の
情報信号19Sを受取ったスイッチ制御回路21は、ス
イッチ20Bをグランド側に接続してヒューズ8を切断
する。一方、情報Bを書込むときには、メモリ2に情報
Bを書き込んだ後に、スイッチ20Cをグランド側に接
続してヒューズ9を切断する。
Next, writing of information into the memory 2 will be described. The information writing section 19 writes the information A into the unwritten memory 2. Thereafter, the switch control circuit 21 receiving the information signal 19S indicating the write information A connects the switch 20B to the ground side and cuts the fuse 8. On the other hand, when writing the information B, after writing the information B in the memory 2, the switch 20C is connected to the ground side to cut the fuse 9.

【0021】以上のように、情報設定部をヒューズ8、
9により構成したので、実施の形態3のようにチップジ
ャンパ19、20により構成する場合とは異なり、情報
A、情報Bの書込時にヒューズ8又は9を切ればよく、
汎用性に優る。さらに、情報信号19Sの内容に応じて
スイッチ制御回路21はスイッチ20B、20Cを制御
するので、メモリ2へ書込んだ情報内容とヒューズ8、
9の切断状態(情報設定部の設定状態)が必ず一致し、
メモリモジュール基板の組立ての信頼性が高い。
As described above, the information setting unit is connected to the fuse 8,
9, the fuse 8 or 9 may be blown when writing the information A and the information B, unlike the case where the chip jumpers 19 and 20 are used as in the third embodiment.
Superior versatility. Further, the switch control circuit 21 controls the switches 20B and 20C in accordance with the contents of the information signal 19S.
9, the disconnection state (setting state of the information setting section) always matches,
High reliability in assembling the memory module substrate.

【0022】なお、上述の説明では、メモリモジュール
誤装着検出回路22により、データ書込済のメモリモジ
ュール基板であると判定されたとき、書込禁止としてい
たので、メモリモジュール基板の再利用ができない。図
9の端子3bの出力がHレベル、かつ、端子3cの出力
がLレベルの場合を情報Aが書込まれたメモリモジュー
ル基板10Aと判定し、端子3bの出力がLレベル、か
つ、端子3cの出力がHレベルのとき、情報Bが書込ま
れたメモリモジュール基板10Bと判定する。そして、
情報書込部19とメモリモジュール誤装着検出回路22
とにより、新たに書込む書込データの情報種別とメモリ
モジュール基板のヒューズの切断状態に基づく情報種別
が一致した場合のみ、書込を許可する構造とすることに
よって、メモリモジュール基板の再使用が可能となる。
In the above description, when the memory module erroneous mounting detection circuit 22 determines that the memory module board has data written therein, the memory module board is prohibited from being written. Therefore, the memory module board cannot be reused. . The case where the output of the terminal 3b in FIG. 9 is H level and the output of the terminal 3c is L level is determined as the memory module substrate 10A in which the information A is written, and the output of the terminal 3b is L level and the terminal 3c Is at the H level, it is determined that the memory module substrate 10B has the information B written therein. And
Information writer 19 and memory module erroneous mounting detection circuit 22
With this configuration, writing is permitted only when the information type of the newly written write data and the information type based on the blown state of the fuse of the memory module substrate match, so that the memory module substrate can be reused. It becomes possible.

【0023】実施の形態5.以下この発明の実施の形態
5について説明する。図10はこの発明の実施の形態5
に係るプリンタ装置のメモリモジュール基板の誤装着切
換を示す回路図である。図において、10A、10Bは
情報A、情報Bが書込まれ、それぞれソケット6B、6
Aに誤装着されたメモリモジュール基板であり、CPU
7とソケット6A、6Bとの間に設けられた切換手段は
アドレスマルチプレクサ31及びデータマルチプレクサ
32により構成される。33はチップセレクト(メモリ
の出力制御)信号29、30を出力するデコーダであ
る。その他の構成は実施の形態1と同様であるのでその
説明を省略する。
Embodiment 5 Hereinafter, a fifth embodiment of the present invention will be described. FIG. 10 shows Embodiment 5 of the present invention.
FIG. 6 is a circuit diagram showing erroneous mounting switching of a memory module substrate of the printer device according to the first embodiment. In the figure, information A and information B are written in 10A and 10B, respectively, and sockets 6B and 6B are respectively written.
A is a memory module substrate that is incorrectly mounted on
The switching means provided between 7 and the sockets 6A and 6B is constituted by an address multiplexer 31 and a data multiplexer 32. A decoder 33 outputs chip select (output control of memory) signals 29 and 30. The other configuration is the same as that of the first embodiment, and a description thereof will be omitted.

【0024】次に動作について説明する。メモリモジュ
ール基板10A、10Bがソケット6B、6Aに装着さ
れた後、誤装着検出回路22は上述の実施の形態で説明
した動作と同様にして、入力された検出信号25、2
6、27、28の各信号のHレベル、Lレベルを検出
し、ソケット6A、6Bに装着すべきメモリモジュール
基板10A、10Bが装着されているかを判断する。誤
装着検出回路22は、メモリモジュール基板10A、1
0Bが正しく装着されてるときはLレベルの信号22S
を出力し、逆に装着されているときにはHレベルの信号
22Sを出力する。実施の形態5の場合には、Hレベル
の信号22Sが出力される。
Next, the operation will be described. After the memory module substrates 10A and 10B are mounted in the sockets 6B and 6A, the erroneous mounting detection circuit 22 operates in the same manner as the operation described in the above embodiment to input the detection signals 25 and 2
The H level and the L level of each of the signals 6, 27 and 28 are detected, and it is determined whether the memory module boards 10A and 10B to be mounted on the sockets 6A and 6B are mounted. The erroneous mounting detection circuit 22 includes the memory module substrates 10A,
0B is properly mounted, the L level signal 22S
, And outputs an H-level signal 22S when mounted. In the case of the fifth embodiment, an H-level signal 22S is output.

【0025】アドレスマルチプレクサ31及びデータマ
ルチプレクサ32は初期状態において、ソケット6A、
6Bにメモリモジュール基板10A、10B装着された
ものに対して、CPU7が正常に制御動作可能となるよ
うに設定されている。そして、誤装着検出回路22から
Hレベルの信号S22が入力されたときには、アドレス
マルチプレクサ31及びデータマルチプレクサ32はそ
の内部の論理接続を初期状態から逆の状態(ソケット6
A、6Bにメモリモジュール基板10B、10A装着さ
れた状態)に切換える。なお、誤装着検出回路22から
Lレベルの信号S22が入力されたときには、初期状態
の論理接続を変更しない。
The address multiplexer 31 and the data multiplexer 32 are initially set in the sockets 6A,
The CPU 7 is set so that the CPU 7 can normally perform a control operation on the memory module substrates 10A and 10B mounted on 6B. When the H-level signal S22 is input from the erroneous mounting detection circuit 22, the address multiplexer 31 and the data multiplexer 32 change the internal logical connection from the initial state to the opposite state (socket 6).
A, 6B with the memory module boards 10B, 10A mounted). When the L-level signal S22 is input from the erroneous mounting detection circuit 22, the logical connection in the initial state is not changed.

【0026】その後、CPU7からアドレス信号34が
出力され、アドレスマルチプレクサ31は、自己の論理
接続状態に応じてメモリモジュール基板10A、10B
にアクセスし、メモリモジュール基板10A、10Bか
らデータマルチプレクサ32を介してデータ信号35が
CPU7に入力される。以上のように構成したので、ソ
ケット6A、6Bにいずれのメモリモジュール基板10
A、10Bが装着されるか否かに拘らず、CPU7はそ
の装着状態を意識することなく正常に制御動作すること
ができる。
Thereafter, an address signal 34 is output from the CPU 7, and the address multiplexer 31 operates according to its own logical connection state.
And a data signal 35 is input to the CPU 7 from the memory module substrates 10A and 10B via the data multiplexer 32. With the above-described configuration, any of the memory module substrates 10 is attached to the sockets 6A and 6B.
Regardless of whether or not A and 10B are mounted, the CPU 7 can perform a normal control operation without being aware of the mounted state.

【0027】なお、上述の説明では、メモリモジュール
基板10A、10Bを搭載した機器としてプリンタ装置
4の例について説明したが、プリンタ装置4以外の機器
であってもよい。また、データ幅が広いため、メモリ2
として偶数メモリ、奇数メモリの2種類のメモリを用い
る場合には、情報A、情報Bを偶数、奇数用の情報とす
ることにより判別することが可能である。
In the above description, the printer device 4 is described as an example of the device on which the memory module boards 10A and 10B are mounted. However, devices other than the printer device 4 may be used. Also, since the data width is wide, the memory 2
In the case where two types of memories, an even number memory and an odd number memory, are used, it is possible to make a determination by using information A and information B as information for even and odd numbers.

【0028】[0028]

【発明の効果】この発明に係るメモリモジュール基板を
搭載した機器は、第1のメモリに格納された第1の情報
に応じて設定される情報設定部を有する第1のメモリモ
ジュール基板と、第2の情報が格納された第2のメモリ
を有する第2のメモリモジュール基板と、上記第1、第
2のメモリモジュール基板が装着される第1、第2の基
板装着部と、上記第1、第2のメモリに格納された第
1、第2の情報に基づいて制御される制御部と、上記情
報設定部の設定に応じて、上記第1のメモリモジュール
基板が上記第1、第2の基板装着部のいずれの装着部に
装着されているかという装着信号を出力する出力部とを
備えたので、所定の情報が格納されたメモリを有するメ
モリモジュール基板が対応する基板装着部に装着された
か否かを認識できる。
According to the present invention, there is provided an apparatus equipped with a memory module board according to the present invention, comprising: a first memory module board having an information setting section set according to first information stored in a first memory; A second memory module substrate having a second memory in which the information of the first and second memory modules is stored; first and second substrate mounting portions on which the first and second memory module substrates are mounted; A control unit that is controlled based on the first and second information stored in the second memory; and the first memory module board is configured to control the first and second information in accordance with the setting of the information setting unit. An output unit that outputs a mounting signal indicating to which mounting unit the substrate mounting unit is mounted, so that a memory module substrate having a memory in which predetermined information is stored is mounted on the corresponding substrate mounting unit. Can recognize whether or not

【0029】また、第1のメモリに格納された第1の情
報に応じて設定される情報設定部を有する第1のメモリ
モジュール基板と、第2のメモリに格納された第2の情
報に応じて設定される情報設定部を有する第2のメモリ
モジュール基板と、上記第1、第2のメモリモジュール
基板が装着される第1、第2の基板装着部と、上記第
1、第2のメモリに格納された第1、第2の情報に基づ
いて制御される制御部と、上記情報設定部の設定に応じ
て、上記第1、第2のメモリモジュール基板が上記第
1、第2の基板装着部のいずれの装着部に装着されてい
るかを検出する検出部とを備えたので、所定の情報が格
納されたメモリを有するメモリモジュール基板が対応す
る基板装着部に装着されたか否かを検出でき、制御動作
の信頼性が高い。
Also, a first memory module substrate having an information setting section set in accordance with the first information stored in the first memory, and a first memory module board having an information setting section in accordance with the second information stored in the second memory. A second memory module board having an information setting section set by the user, first and second board mounting sections on which the first and second memory module boards are mounted, and the first and second memories And a control unit that is controlled based on the first and second information stored in the first and second memory module boards according to the setting of the information setting unit. A detection unit that detects which of the mounting units is mounted on the mounting unit, and detects whether a memory module substrate having a memory in which predetermined information is stored is mounted on a corresponding substrate mounting unit. The control operation is highly reliable.

【0030】また、検出部の信号に基づいて、第1の基
板装着部に第2のメモリモジュール基板が装着されたと
き、誤装着を表示する表示回路を備えたので、誤装着時
に操作員に誤装着であることを知らせることができる。
Further, when the second memory module board is mounted on the first board mounting section based on a signal from the detecting section, a display circuit is provided for displaying erroneous mounting. It can be notified that it is erroneous mounting.

【0031】また、制御部と第1、第2の基板装着部と
の間に設けられ、第1、第2の基板装着部に第2、第1
のメモリモジュール基板が装着された旨の信号が検出部
から出力されたとき、該制御部と第1、第2の基板装着
部との論理接続状態を切換える切換部を備えたので、所
定の情報が格納されたメモリを有するメモリモジュール
基板がいずれの基板装着部に装着されても正常に動作で
きる。
The first and second substrate mounting portions are provided between the control portion and the first and second substrate mounting portions, and the second and first substrates are mounted on the first and second substrate mounting portions.
When a signal indicating that the memory module substrate is mounted is output from the detection unit, a switching unit that switches a logical connection state between the control unit and the first and second substrate mounting units is provided. A normal operation can be performed even if a memory module substrate having a memory in which is stored is mounted on any substrate mounting portion.

【0032】さらにまた、この発明に係るメモリモジュ
ール基板は、所定の情報が格納されたメモリと、このメ
モリへの格納情報に応じて設定される情報設定部と、上
記メモリ及び情報設定部に信号線を介して接続された端
子と、上記メモリ、情報設定部、及び端子を有する基板
とを備えたので、メモリモジュール基板のメモリに所定
の情報が格納されたことが認識できる。
Still further, a memory module substrate according to the present invention includes a memory in which predetermined information is stored, an information setting unit set in accordance with information stored in the memory, and a signal transmitted to the memory and the information setting unit. Since it is provided with the terminal connected via the line, and the substrate having the memory, the information setting section, and the terminal, it can be recognized that the predetermined information is stored in the memory of the memory module substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係るメモリモジュ
ール基板の概略構成図である。
FIG. 1 is a schematic configuration diagram of a memory module substrate according to Embodiment 1 of the present invention;

【図2】 図1のメモリモジュール基板側の誤装着検出
回路図である。
FIG. 2 is a circuit diagram of an erroneous mounting detection circuit on the memory module substrate side of FIG. 1;

【図3】 この発明の実施の形態1に係るプリンタ装置
のコントロール基板を示す概略図である。
FIG. 3 is a schematic diagram showing a control board of the printer device according to the first embodiment of the present invention.

【図4】 この発明の実施の形態1に係るプリンタ装置
のコントローラ側の誤装着検出回路図である。
FIG. 4 is an erroneous mounting detection circuit diagram on the controller side of the printer device according to the first embodiment of the present invention;

【図5】 図4の回路の検出信号を説明する表図であ
る。
FIG. 5 is a table illustrating detection signals of the circuit of FIG. 4;

【図6】 この発明の実施の形態2に係るプリンタ装置
のメモリモジュール基板の誤装着時にリセット動作する
リセット回路図である。
FIG. 6 is a reset circuit diagram that performs a reset operation when a memory module substrate of the printer device according to Embodiment 2 of the present invention is incorrectly mounted.

【図7】 この発明の実施の形態2に係るプリンタ装置
のメモリモジュール基板の誤装着時に誤装着表示するの
表示回路図である。
FIG. 7 is a display circuit diagram showing erroneous mounting when a memory module substrate of the printer device according to Embodiment 2 of the present invention is erroneously mounted.

【図8】 この発明の実施の形態3に係るメモリモジュ
ール基板側の誤装着検出回路図である。
FIG. 8 is a circuit diagram of an erroneous mounting detection circuit on the memory module substrate side according to Embodiment 3 of the present invention;

【図9】 この発明の実施の形態4に係るのメモリモジ
ュール基板への書込器の回路構成図である。
FIG. 9 is a circuit configuration diagram of a writer for a memory module substrate according to a fourth embodiment of the present invention.

【図10】 この発明の実施の形態5に係るプリンタ装
置のメモリモジュール基板の誤装着切換を示す回路図で
ある。
FIG. 10 is a circuit diagram showing erroneous mounting switching of a memory module substrate of a printer according to a fifth embodiment of the present invention.

【図11】 従来のプリンタ装置のメモリモジュール基
板を示す図である。
FIG. 11 is a diagram illustrating a memory module substrate of a conventional printer device.

【図12】 従来のプリンタ装置のコントロール基板を
示す概略図である。
FIG. 12 is a schematic diagram showing a control board of a conventional printer device.

【符号の説明】[Explanation of symbols]

2 メモリ、 3、3a、3b、3c、3d 端子、
4 プリンタ装置、 5 コントロール基板、
6A、6B ソケット、 7 CPU、8 ヒュー
ズ、、8C チップジャンパ、 9 ヒューズ、9C
チップジャンパ、 10A、10B メモリモジュ
ール基板、 10a 基板、11 検出信号、 1
2検出信号 13 バッファ、 14 抵抗、15
電源、 16 論理素子、 17 リセット回
路、 18 表示回路、 19 情報書込部、
20B、20C スイッチ、 21 スィッチ制御回
路、 22 メモリモジュール誤装着検出回路、
25 検出信号、 26 検出信号、 27 検出
信号、 28 検出信号、 29チップセレクト、
30 チップセレクト、 31 アドレスマルチ
プレクサ、 32 データマルチプレクサ、 33
デコーダ、 34 アドレス信号、 35 デー
タ信号
2 memory, 3, 3a, 3b, 3c, 3d terminal,
4 printer device, 5 control board,
6A, 6B socket, 7 CPU, 8 fuse, 8C Chip jumper, 9 fuse, 9C
Chip jumper, 10A, 10B memory module board, 10a board, 11 detection signal, 1
2 detection signal 13 buffer, 14 resistance, 15
Power supply, 16 logic elements, 17 reset circuit, 18 display circuit, 19 information writing section,
20B, 20C switch, 21 switch control circuit, 22 memory module incorrect mounting detection circuit,
25 detection signal, 26 detection signal, 27 detection signal, 28 detection signal, 29 chip select,
30 chip select, 31 address multiplexer, 32 data multiplexer, 33
Decoder, 34 address signal, 35 data signal

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1のメモリに格納された第1の情報に
応じて設定される情報設定部を有する第1のメモリモジ
ュール基板と、 第2の情報が格納された第2のメモリを有する第2のメ
モリモジュール基板と、 上記第1、第2のメモリモジュール基板が装着される第
1、第2の基板装着部と、 上記第1、第2のメモリに格納された第1、第2の情報
に基づいて制御される制御部と、 上記情報設定部の設定に応じて、上記第1のメモリモジ
ュール基板が上記第1、第2の基板装着部のいずれの装
着部に装着されているかという装着信号を出力する出力
部とを備えたことを特徴とするメモリモジュール基板を
搭載した機器。
1. A first memory module substrate having an information setting unit set according to first information stored in a first memory, and a second memory storing second information. A second memory module substrate, first and second substrate mounting portions on which the first and second memory module substrates are mounted, and first and second stored in the first and second memories. A control unit that is controlled based on the above information, and which of the first and second substrate mounting units the first memory module substrate is mounted on in accordance with the setting of the information setting unit. And an output unit for outputting a mounting signal.
【請求項2】 第1のメモリに格納された第1の情報に
応じて設定される情報設定部を有する第1のメモリモジ
ュール基板と、 第2のメモリに格納された第2の情報に応じて設定され
る情報設定部を有する第2のメモリモジュール基板と、 上記第1、第2のメモリモジュール基板が装着される第
1、第2の基板装着部と、 上記第1、第2のメモリに格納された第1、第2の情報
に基づいて制御される制御部と、 上記情報設定部の設定に応じて、上記第1、第2のメモ
リモジュール基板が上記第1、第2の基板装着部のいず
れの装着部に装着されているかを検出する検出部とを備
えたことを特徴とするメモリモジュール基板を搭載した
機器。
2. A first memory module substrate having an information setting section set according to first information stored in a first memory, and a first memory module substrate having an information setting section set according to second information stored in a second memory. A second memory module board having an information setting section set by the user; first and second board mounting sections on which the first and second memory module boards are mounted; and the first and second memories And a control unit controlled based on the first and second information stored in the first and second memory module boards according to the setting of the information setting unit. A device mounted with a memory module board, comprising: a detection unit that detects which of the mounting units is mounted.
【請求項3】 検出部の信号に基づいて、第1の基板装
着部に第2のメモリモジュール基板が装着されたとき、
誤装着を表示する表示回路を備えたことを特徴とする請
求項2記載のメモリモジュール基板を搭載した機器。
3. When a second memory module board is mounted on a first board mounting section based on a signal from a detection section,
3. The device equipped with the memory module substrate according to claim 2, further comprising a display circuit for displaying erroneous mounting.
【請求項4】 制御部と第1、第2の基板装着部との間
に設けられ、第1、第2の基板装着部に第2、第1のメ
モリモジュール基板が装着された旨の信号が検出部から
出力されたとき、該制御部と第1、第2の基板装着部と
の論理接続状態を切換える切換部を備えたことを特徴と
する請求項2又は3記載のメモリモジュール基板を搭載
した機器。
4. A signal provided between the control section and the first and second board mounting sections and indicating that the second and first memory module boards have been mounted on the first and second board mounting sections. 4. The memory module board according to claim 2, further comprising: a switching unit configured to switch a logical connection state between the control unit and the first and second board mounting units when the signal is output from the detection unit. Equipment installed.
【請求項5】 所定の情報が格納されたメモリと、 このメモリへの格納情報に応じて設定される情報設定部
と、 上記メモリ及び情報設定部に信号線を介して接続された
端子と、 上記メモリ、情報設定部、及び端子を有する基板とを備
えたことを特徴とするメモリモジュール基板。
5. A memory in which predetermined information is stored, an information setting unit set according to information stored in the memory, a terminal connected to the memory and the information setting unit via a signal line, A memory module substrate comprising the memory, the information setting unit, and a substrate having terminals.
JP9212870A 1997-08-07 1997-08-07 Memory module substrate and equipment mounted with the same Pending JPH1153253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9212870A JPH1153253A (en) 1997-08-07 1997-08-07 Memory module substrate and equipment mounted with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9212870A JPH1153253A (en) 1997-08-07 1997-08-07 Memory module substrate and equipment mounted with the same

Publications (1)

Publication Number Publication Date
JPH1153253A true JPH1153253A (en) 1999-02-26

Family

ID=16629650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9212870A Pending JPH1153253A (en) 1997-08-07 1997-08-07 Memory module substrate and equipment mounted with the same

Country Status (1)

Country Link
JP (1) JPH1153253A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267096A (en) * 2009-05-15 2010-11-25 Sharp Corp Information processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267096A (en) * 2009-05-15 2010-11-25 Sharp Corp Information processing apparatus

Similar Documents

Publication Publication Date Title
US5661677A (en) Circuit and method for on-board programming of PRD Serial EEPROMS
JPH09282900A (en) Memory module
US7487413B2 (en) Memory module testing apparatus and method of testing memory modules
KR950015390A (en) Semiconductor memory device having a shifting circuit connected therebetween to change the connection between the data bus line and the data buffer circuit
CA1209276A (en) Microcomputer system employing program cartridges
EP0675501A1 (en) Non-volatile memory element with double programmable cell and corresponding reading circuit for redundancy circuits
JPH1153253A (en) Memory module substrate and equipment mounted with the same
JPH1166246A (en) Detecting device for incomplete mounting of connector
JP3998518B2 (en) NONVOLATILE MEMORY, NONVOLATILE MEMORY CONNECTOR, AND NONVOLATILE MEMORY CONTROL METHOD
JP3050303B2 (en) LSI logic circuit evaluation equipment
US20020108018A1 (en) Memory module control and status
US6499071B1 (en) Interconnection system
JP2743756B2 (en) Semiconductor disk device
JP2953103B2 (en) In-vehicle control device
KR200319278Y1 (en) Memory write system
JP2006209876A (en) Electronic control device
JPH0863566A (en) Device for preventing memory card malfunction
JPH01219918A (en) Electronic apparatus
JPH01114901A (en) Power supply disconnection detector in sequence controller
US6239714B1 (en) Controller for use in an interconnection system
JP2820337B2 (en) Package insertion / removal detection circuit and package provided with the same
JP2003323298A (en) Information device
KR100476555B1 (en) Card jig device for programming PC memory card
JP2918085B2 (en) Application software development support equipment
KR100542339B1 (en) Apparatus for expanding a memory