JPH06332577A - System for identifying reset factor of system - Google Patents

System for identifying reset factor of system

Info

Publication number
JPH06332577A
JPH06332577A JP11996193A JP11996193A JPH06332577A JP H06332577 A JPH06332577 A JP H06332577A JP 11996193 A JP11996193 A JP 11996193A JP 11996193 A JP11996193 A JP 11996193A JP H06332577 A JPH06332577 A JP H06332577A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
reset
system
power
resetting
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11996193A
Other languages
Japanese (ja)
Inventor
Takeshi Imai
Koji Terajima
毅 今井
浩二 寺島
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PURPOSE: To reduce external circuits holding the initializing of power supply by discriminating the reset factor by using the only software at the initializing processing after resetting the system.
CONSTITUTION: A communication controller 14 is mounted on a mother board 17 and then the power supply is started from a bus bar 18. At the initializing processing by the software after resetting the system by the power supply, the fixed check pattern in a ROM 9 is copied on the fixed area of a RAM 10. When resetting the system by the power supply, the check patterns of the ROM 9 and the RAM 10 are compared with each other and proved to be incoincident. When resetting the system which is produced after applying the power, for example, by a manual reset switch 12, the comparing of these patterns are matched.
COPYRIGHT: (C)1994,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明は、ソフトウェアによるリセット処理に関し、マイクロプロセッサと揮発性メモリ(RAM)及び不揮発性メモリ(ROM)とを有する装置におけるリセット要因の判定方式に関するものである。 BACKGROUND OF THE INVENTION This invention relates to a reset processing by software, the present invention relates to the determination method of the reset factor in the device having a microprocessor and a volatile memory (RAM) and a non-volatile memory (ROM).

【0002】 [0002]

【従来の技術】例えば従来技術として図5に示す装置1 Device shown in FIG. 5 of the Prior Art For example the prior art 1
は、1つのマイクロプロセッサ2とマニュアルリセット用のスイッチ3と電源投入時セット状態となりマニュアルリセット時リセット状態となるRSフリップフロップ4と装置1に対する電源5と電源5の立ち上がりを監視する例えばトランジスタ技術1989年11月号のP4 Is one microprocessor 2 and the manual will switch 3 and the power-on set state for the reset manual reset RS flip-flop 4 and the device power source 5 and the example transistor technology 1989 for monitoring the rise of the power supply 5 for 1 to be reset year of the November issue P4
29にあった電圧監視回路6から構成されている。 And a voltage monitoring circuit 6 was 29.

【0003】次に動作について説明する。 [0003] Next, the operation will be described. 例えば電源投入によるリセットの場合、装置1に対して電源5が投入されるとマイクロプロセッサ2に対しては給電が開始され、同時に電圧監視回路6による電圧の立ち上がり検出によりマイクロプロッセッサ2にリセット信号が供給される。 For a reset for example by power-on, the power supply 5 is turned with respect to the device 1 feeding is started to the microprocessor 2, the micro plotted processor 2 to the reset signal by the voltage rise detection of by the voltage monitoring circuit 6 simultaneously There is supplied. この時、RSフリップフロップ4には電源投入状態が保持され、逆にマニュアルによるリセットの場合、 At this time, the RS flip-flop 4 is held power-on state, when the reset by manual reverse,
マニュアルリセット用のスイッチ3を操作することにより、マイクロプロセッサ2がリセットされると同時にR By operating the switch 3 for manual reset, the microprocessor 2 is reset at the same time R
Sフリップフロップ4にはリセット状態が保持される。 Reset state is held in the S flip-flop 4.
マイクロプロセッサ2に対するリセット後のソフトウェアの立ち上がり処理において、当RSフリップフロップ4の状態を読込むことによりリセット要因が電源投入によるものかマニュアルによるリセットかを判定することを行ってきた。 In the rising process of the software after the reset for the microprocessor 2, it has been carried out to reset factor by reading the state of those RS flip-flop 4 to determine the reset either by those or manual powerup.

【0004】 [0004]

【発明が解決しようとする課題】従来の電源投入によるリセットと電源投入後のリセットとを識別する必要のあるマイクロプロセッサを有する装置は以上のように構成されているので、電源の立ち上がり状態をマイクロプロセッサの立ち上がり処理まで保持する外部回路が必要であった。 THE INVENTION Problems to be Solved] Since the conventional need device having a microprocessor with identifying a reset after reset and power up the power-on is constructed as described above, the micro the rising state of the power supply an external circuit for holding up the rising process of the processor is required.

【0005】この発明は上記のような問題点を解決するためになされたもので、電源の立ち上がり状態を保持する外部回路を必要とせず、マイクロプロセッサをリセットした後の立ち上がりにおけるソフトウェア処理のみにより、電源投入によるリセットか電源投入後のリセットかを判定することを目的とする。 [0005] The present invention has been made to solve the above problems, without the need for external circuitry for holding the rising state of the power supply, only by software processing in the rise of the after resetting the microprocessor, and an object thereof is to determine reset after reset or power on powerup.

【0006】 [0006]

【課題を解決するための手段】この発明に係わるシステムのリセット要因識別方式は、チェックパターンを記憶する不揮発性メモリとデータを記憶する揮発性メモリを備え、リセット後、不揮発性メモリのデータと揮発性メモリの固定エリアを比較し、一致する場合には、電源投入中のリセット処理を行い、一致しない場合には、リセット以前に電源が停止していたものと判断し処理を行うものであり、以下の要素を有するものである。 Means for Solving the Problems] reset factor detection method of the system according to the invention comprises a volatile memory for storing non-volatile memory and data for storing check pattern, after a reset, a non-volatile memory data volatilization comparing the fixed area of ​​sexual memory, if there is a match, it performs a reset process during power-up, when they do not match, which performs determination processing as that power previously reset has been stopped, those having the following elements. (a)所定のチェックパターンを記憶する不揮発性メモリ、 (A) non-volatile memory for storing a predetermined check pattern,
(b)電源の供給によりデータを記憶可能な揮発性メモリ、(c)システムのリセット処理を行う場合に、上記揮発性メモリの所定のエリアのデータと、上記不揮発性メモリに記憶された所定のチェックパターンとを比較する比較手段、(d)上記比較手段による比較の結果が一致する場合、上記システムのリセット処理は電源投入中に発生したリセットによるものと判断して、電源投入中に発生したリセット用のリセット処理を行う第1のリセット処理手段、(e)上記比較手段による比較の結果が一致しない場合、上記システムのリセット処理は電源の投入によるものと判断して、電源投入用のリセット処理を行うとともに、上記不揮発性メモリに記憶された所定のチェックパターンを上記揮発性メモリの所定のエリアに記憶させる第2 (B) Power storable volatile memory data by supplying, in the case of performing reset processing of (c) system, the data of a predetermined area of ​​the volatile memory, the predetermined stored in the nonvolatile memory comparing means for comparing the check pattern, if matching the comparison at (d) the comparing means, reset processing of the system is determined to be due to reset that occurred during power-up, it occurs during power up the first reset processing means for resetting process of resetting, if they do not match the result of comparison by (e) said comparing means, reset processing of the system is determined to be due to power cycle, reset for power-on processing performs, first stores the predetermined check pattern stored in the nonvolatile memory in a predetermined area of ​​the volatile memory 2 リセット処理手段。 Reset processing unit.

【0007】 [0007]

【作用】この発明に係わるシステムのリセット要因識別方式は、システムの立ち上がり状態において、不揮発性メモリに記憶されている内容と、揮発性メモリに記憶されている内容を比較することにより、電源投入中に発生したリセットか、電源の投入によるリセットかソフトウェアで判断できるため、リセット要因識別のために必要な回路を備える必要がなくなる。 [Action] reset factor detection method of the system according to the present invention, the rising state of the system, by comparing the contents stored in the nonvolatile memory, the contents stored in the volatile memory, during power-up on whether the reset occurred, it can be determined by a reset or software by power-on, it is not necessary to include the circuitry required for the reset source identification.

【0008】 [0008]

【実施例】 【Example】

実施例1. Example 1. 図1はこの発明に係わる実施例の原理図である。 Figure 1 is a principle diagram of an embodiment according to the present invention. 図1において7は電源投入によるリセットと電源投入後のリセットとを識別することを必要とする装置であり、8は装置7を制御するマイクロプロセッサである。 7 in FIG. 1 is a device that needs to identify and reset after reset and power-on by the power-on, 8 is a microprocessor that controls the device 7.
9は予め固定のエリアにチェックパターンが記録されている読出し可能であり書込み不可能な不揮発性のメモリ(ROM)であり、10は随時読出と書込み可能な揮発性のメモリ(RAM)、11は装置7に対する給電回路、12は装置7に対するマニュアルリセットスイッチであり、13は電源回路10の電圧の立ち上がりを監視する電圧監視回路である。 9 is in advance in the fixed area of ​​a possible reading the check pattern is recorded writable nonvolatile memory (ROM), is optionally read and writable volatile memory 10 (RAM), 11 is feed circuit for the device 7, 12 is a manual reset switch for device 7, 13 is a voltage monitoring circuit for monitoring the rise of the voltage of the power supply circuit 10. また、101〜103はマイクロプロセッサ内に組み込まれたリセット要因を識別するために必要なソフトウェアで、101は比較手段、1 Also, 101 to 103 in the software required for identifying the reset factor built into the microprocessor, 101 comparison unit, 1
02は第1のリセット手段、103は第2のリセット手段である。 02 The first reset unit, 103 is a second reset means. 図3はこの実施例の処理の流れを示している。 Figure 3 shows the flow of processing in this embodiment.

【0009】この実施例においては、装置7の中のRO [0009] In this embodiment, RO in the device 7
M9に図2に示すようなチェック用のパターンを予め記録しておく。 M9 to recorded in advance a pattern for checking as shown in FIG. そして、装置7の電源11が投入されマイクロプロセッサ8に対する給電及びRAM10に対する給電が開始され電圧監視回路13により電源電圧の立ち上がりが検出されることによるマイクロプロセッサ8に対してのリセットかあるいは、マニュアルリセットスイッチ12によるマイクロプロセッサ8のリセットが発生した時、図3に示す処理がスタートする。 Then, if the reset of the microprocessor 8 by the power supply 11 of device 7 is the rise of the power supply voltage is detected by the voltage monitoring circuit 13 is powered is started for feeding and RAM10 for the microprocessor 8 is turned on or manual reset when the reset of the microprocessor 8 by the switch 12 occurs, the process shown in FIG. 3 is started. まず、ST1 First, ST1
でマイクロプロセッサ8のソフトウェアによる立ち上がり処理が開始されると、図2に示すようなROM9内の固定チェックパターンとRAM10内の固定エリアとの比較を行う(ST2)。 In the rising process by software of the microprocessor 8 it is initiated, and compares the fixed area in the fixed check pattern and RAM10 in ROM9 as shown in FIG. 2 (ST2).

【0010】この時、パターンが一致していれば電源投入後に発生したリセットとし(ST3)、電源投入中に発生したリセット用のリセット処理を行う。 [0010] At this time, a reset that occurred after power if the pattern matches (ST3), performs the reset process for resetting generated during power-up. 不一致だったときには電源投入によるリセット(ST4)と判別することができる。 When was disagreement can be determined that the reset (ST4) due to power-on. もし、電源投入によるリセットと判別された時は、電源停止期間中に内容が不定となったRA If, when it is judged reset by power-on, the contents became unstable during power outage RA
M10内の固定エリアにROM9に記録してある固定チェックパターンを複写しておき、再びリセット状態が発生した時、図3に示した処理が正しく作動するように装置7を電源投入状態に設定する必要がある(ST5)。 Leave copying fixed check pattern to a fixed area within the M10 is recorded in ROM 9, when a reset condition occurs again, sets the device 7 so that the processing to work properly as shown in FIG. 3 the power-on state there is a need (ST5).

【0011】以上のように実施例1では、随時読出、書込み可能で揮発性であるメモリ(RAM)と読出可能であり書込み不可能なメモリ(ROM)と、マイクロプロセッサを有する装置において、ROM内にチェック用のメモリパターンの記録手段と、リセット後このROM内の該チェック用のメモリパターンとRAM内の固定エリアとを比較する手段と、該固定エリア内のメモリパターンとチェック用メモリパターンが一致しなかった場合には当リセット以前にはこの装置に対して電源が停止しているものとしROMの該チェック用のメモリパターンをRAMの固定エリアにコピーする手段と、該固定エリア内のメモリパターンとチェック用メモリパターンが一致した場合にはこの装置に対するリセット以前に電源が供給されていたもの [0011] In the first embodiment as described above, any time the reading, the memory is writable volatile (RAM) and read possible and writable memory (ROM), in a device having a microprocessor, a ROM It means for comparing a recording unit of the memory patterns for checking, and a fixed area in the memory pattern and RAM for the check after reset in the ROM, the memory pattern and check memory pattern of the fixed area is one If no match is means for copying the memory pattern for the checks shall supply for this device to those reset previously stopped ROM to a fixed area of ​​the RAM, the memory pattern of the fixed area what power reset previously been supplied for this device when the check memory pattern matches the 判断する手段を備えたことを特徴とする。 Characterized by comprising means for determining.

【0012】実施例2. [0012] Example 2. 図4はこの発明の別の実施例でを示す図ある。 Figure 4 is diagram showing an in another embodiment of the present invention. マザーボード17に装着された通信制御装置14とマザーボード17に装着された複数の装置の実装状態を監視する装置状態監視装置16からなるシステムについての例で説明する。 Described in example for a system consisting of device condition monitoring apparatus 16 for monitoring the implementation status of the plurality of devices that are attached to the communication control apparatus 14 and the mother board 17 mounted on the motherboard 17. 図4において、図1と同じ部材には同じ番号が付与されているので、この部材についての詳細な説明は省く。 4, since the same member the same number is given as FIG. 1, detailed description of this member is omitted.

【0013】図4において14は通信制御装置で、マザーボード17に実装時に母線18を介して電源19から給電が開始される一方、装置状態監視装置16はマザーボード17内のバス20を介して通信制御装置14内の通信制御回路15との間に通信パスを接続する。 [0013] In FIG. 4 in 14 the communication control device, while the power from the power source 19 via the bus 18 when mounted on a mother board 17 is started, device status monitoring device 16 is a communication control via a bus 20 of the motherboard 17 connecting a communication path between the communication control circuit 15 of the apparatus 14. 装置状態監視装置16はマザーボード17に実装された通信装置14からバス20と通信制御回路15を介して実装状態表示信号を受信することにより通信制御装置14がマザーボード17に実装されたことを認識することができる。 It recognizes that the communication control device 14 is mounted on the mother board 17 by device status monitoring device 16 for receiving the mounting state display signal via the bus 20 and the communication control circuit 15 from the communication device 14 mounted on the motherboard 17 be able to.

【0014】はじめに、マザーボード17に通信制御装置14が実装された場合について説明する。 [0014] First, the case where the communication control device 14 is mounted on the motherboard 17. 通信制御装置14がマザーボード17に実装されると母線18から電源供給が開始されるため電圧監視回路13は電圧の立ち上がりを検出してマイクロプロセッサ8にリセット信号の供給を開始する。 The communication control device 14 is the motherboard 17 voltage monitoring circuit 13 for power supply is started from when implemented bus 18 starts the supply of the reset signal to the microprocessor 8 detects the rise of the voltage. この後のソフトウェアによる立ち上げ処理で、実装する以前に電源の供給が停止されていたことにより内容が不定となっているRAM10の固定エリアとROM9内の固定チェックパターンとの比較を行うと結果が不一致となるため電源投入によるリセットであることがわかり、通信制御回路15に対して実装状態表示信号の送信を要求する。 In start-up processing by the software after this, when the supply of power prior to implementation and compares the fixed check pattern in the fixed area and ROM9 of RAM10 contents becomes undefined by was stopped results found to be reset by power-on for a mismatch, it requests the transmission of the mounting status signal to the communication control circuit 15. 装置状態監視装置16はバス20を介してこの信号を受信することにより通信制御装置14が実装状態となったことを認識することができる。 Device status monitoring device 16 can recognize that the communication control unit 14 by receiving the signal through the bus 20 becomes the mounted state. 実装状態表示信号の送信要求後、ROM9内の固定チェックパターンをRAM10の固定エリアに複写することにより次の電源供給停止までの間このRAM10 After the transmission request of the mounting status signal, until the next power outage by copying the fixed check pattern in ROM9 a fixed area of ​​the RAM10 the RAM10
の内容は保存され、通信制御装置14は実装状態であることを自らの内部に記録しておく。 The contents are stored, it is recorded own inside the communication control device 14 is mounted state.

【0015】次に、予め通信制御装置14がマザーボード17に実装状態であり、さらにマニュアルリセットスイッチ12によりリセットした場合について説明する。 Next, advance communication control device 14 is in the mounted state on a mother board 17, will be described further reset by manual reset switch 12.
マニュアルリセットスイッチ12が操作されマイクロプロセッサ8に対してリセット信号が供給されると、RA When manual reset switch 12 is a reset signal is supplied to the microprocessor 8 is operated, RA
M10内の状態は予め実装時にROM内の固定チェックパターンが複写された状態であるため、リセット後の立ち上げ処理におけるRAM10とROM9の固定チェックパターンの比較は一致することとなり、実装状態でマニュアルリセット12が操作されたことを知ることができる。 Because the state of the M10 is a state in which the fixed check pattern is copied in the ROM at the time of pre-mounting, comparison of a fixed check pattern of RAM10 and ROM9 in start-up processing after resetting becomes possible to match a manual reset in the mounted condition You can know that 12 has been operated. その後、通信制御回路15に対しては実装状態表示信号の送信要求は行わずそのまま、立ち上げ処理を終了する。 Thereafter, for the communication control circuit 15 as it is without performing the transmission request of the mounting state display signal, and ends the start-up process.

【0016】以上のように実施例2によれば、通信制御装置14において電源立ち上がり状態を保持する特別な外部回路を用いることなくソフトウェアのみにより電源立ち上がり状態を認識し通信制御装置14がマザーボード17に実装されたことを識別することが可能である。 According to the second embodiment as described above, the communication control unit 14 recognizes the power up state only by software without using a special external circuit holding power up state in the communication controller 14 to the motherboard 17 it is possible to identify that implemented.

【0017】実施例3. [0017] Example 3. 上記実施例では、比較手段によりシステムのリセット処理が電源の投入と判断された場合、ROMのチェックパターンをRAMの固定エリアにコピーする処理を行う場合について説明したが、この場合、システムの中断は停電や事故によるものと判断し、 In the above embodiment, when the reset process of the system is determined to power-on of the comparison means, there has been described a case where the process of copying the check pattern of the ROM to a fixed area of ​​the RAM, this case, interruption of the system it is determined to be due to a power failure or an accident,
アラームを鳴らすなどの処理を続いて行えるようにしてもよい。 It may be carried out followed by a process such as sounding an alarm.

【0018】実施例4. [0018] Example 4. 上記実施例では、比較手段、第1のリセット処理手段、第2のリセット処理手段をマイクロプロセッサに備える例を例示したが、これを大型のCPUに備える装置でもよい。 In the above embodiment, the comparing means, the first reset processing unit has been described by way of example with the second reset processing means to the microprocessor, which may be a device provided on a large CPU.

【0019】 [0019]

【発明の効果】以上のようにこの発明によれば、ソフトウェアにより電源の立ち上がり状態を認識できるため、 According to the present invention as described above, according to the present invention, it is possible to recognize the rising state of the power supply by software,
特別な外部回路を用いる必要がなくなる。 It is not necessary to use a special external circuit.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明の動作を説明するための原理図である。 1 is a principle diagram for explaining the operation of the present invention.

【図2】この発明に用いられたRAMとROMのメモリ構成図である。 2 is a memory configuration diagram of a RAM and ROM used in the present invention.

【図3】この発明の効果を説明するための処理のフロー図である。 3 is a flow diagram of a process for illustrating the effect of the present invention.

【図4】この発明における実施例で通信制御装置と装置状態監視装置がマザーボードに実装されたときの装置構成を示している図である。 4 is a diagram a communication control device and the device status monitoring apparatus in the embodiment of this invention shows an apparatus configuration when mounted on the motherboard.

【図5】従来回路の動作を説明するための図である。 5 is a diagram for explaining the operation of the conventional circuit.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 電源 2 マイクロプロセッサ 3 マニュアルリセット用スイッチ 4 RSフリップフロップ 5 電源 6 電圧監視回路 7 装置 8 マイクロプロセッサ 9 ROM 10 RAM 11 電源 12 マニュアルリセット用スイッチ 13 電圧監視回路 14 通信制御装置 15 通信制御回路 16 装置状態監視装置 17 マザーボード 18 母線 19 電源 20 バス 1 power supply 2 Microprocessor 3 manual reset switch 4 RS flip-flop 5 Power 6 voltage monitoring circuit 7 8 microprocessor 9 ROM 10 RAM 11 supply 12 manual reset switch 13 voltage monitoring circuit 14 the communication control device 15 the communication control circuit 16 device state monitor 17 motherboard 18 bus 19 power 20 bus

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 以下の要素を有するシステムのリセット要因識別方式 (a)所定のチェックパターンを記憶する不揮発性メモリ、(b)電源の供給によりデータを記憶する揮発性メモリ、(c)システムのリセット処理を行う場合に、上記揮発性メモリの所定のエリアのデータと、上記不揮発性メモリに記憶された所定のチェックパターンとを比較する比較手段、(d)上記比較手段による比較の結果が一致する場合、上記システムのリセット処理は電源投入中に発生したリセットによるものと判断して、電源投入中に発生したリセット用のリセット処理を行う第1のリセット処理手段、(e)上記比較手段による比較の結果が一致しない場合、上記システムのリセット処理は電源の投入によるものと判断して、電源投入用のリセット処理を 1. A less system with elements of the reset factor identification method (a) non-volatile memory for storing a predetermined check pattern, a volatile memory for storing data by the supply of (b) supply, (c) System when performing a reset process, the data of a predetermined area of ​​the volatile memory, comparing means for comparing the predetermined check pattern stored in the nonvolatile memory, the result of comparison by (d) said comparator means matches to case, the reset process of the system is determined to be due to reset that occurred during power-up, the first reset processing means for resetting processing for reset that occurred during power-up, according to (e) said comparing means If they do not coincide with the reset processing of the system is determined to be due to turning on the power, a reset process for power-on うとともに、上記不揮発性メモリに記憶された所定のチェックパターンを上記揮発性メモリの所定のエリアに記憶させる第2のリセット処理手段。 Utotomoni, second reset processing means for storing a predetermined check pattern stored in the nonvolatile memory in a predetermined area of ​​the volatile memory.
JP11996193A 1993-05-21 1993-05-21 System for identifying reset factor of system Pending JPH06332577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11996193A JPH06332577A (en) 1993-05-21 1993-05-21 System for identifying reset factor of system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11996193A JPH06332577A (en) 1993-05-21 1993-05-21 System for identifying reset factor of system

Publications (1)

Publication Number Publication Date
JPH06332577A true true JPH06332577A (en) 1994-12-02

Family

ID=14774492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11996193A Pending JPH06332577A (en) 1993-05-21 1993-05-21 System for identifying reset factor of system

Country Status (1)

Country Link
JP (1) JPH06332577A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694452B1 (en) 1998-12-25 2004-02-17 Nec Electronics Corporation Data processor and method of processing data
JP2011519449A (en) * 2008-04-02 2011-07-07 エス.シー. ジョンソン アンド サン、インコーポレイテッド Low voltage reset determination and operation flow changes for the microprocessor control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694452B1 (en) 1998-12-25 2004-02-17 Nec Electronics Corporation Data processor and method of processing data
JP2011519449A (en) * 2008-04-02 2011-07-07 エス.シー. ジョンソン アンド サン、インコーポレイテッド Low voltage reset determination and operation flow changes for the microprocessor control

Similar Documents

Publication Publication Date Title
US5410699A (en) Apparatus and method for loading BIOS from a diskette in a personal computer system
US6272628B1 (en) Boot code verification and recovery
US5341497A (en) Method and apparatus for a computer system to detect program faults and permit recovery from such faults
US5121500A (en) Preliminary polling for identification and location of removable/replaceable computer components prior to power-up
US6553512B1 (en) Method and apparatus for resolving CPU deadlocks
US5933595A (en) Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory
US5166503A (en) IC memory card
EP0486304A2 (en) Initialising computer systems
US20080288764A1 (en) Boot-switching apparatus and method for multiprocessor and multi-memory system
US5329634A (en) Computer system with automatic adapter card setup
US20090055002A1 (en) Arbitration system for redundant controllers, with output interlock and automatic switching capabilities
JPH06324914A (en) Runaway detecting method for computer
US20100082927A1 (en) Secure memory interface
US6450832B1 (en) Network connector for reduced EMI effects
JP2000099404A (en) Terminal equipment
JPH0822422A (en) Memory device
US5349689A (en) Apparatus for maintaining reset on microprocessor until after electrical chattering from connection of removable memory cartridge has ceased
US20050257095A1 (en) Apparatus and method for detecting and indicating faults on a motherboard
JPH08174922A (en) Electronic apparatus and controlling method therefor
CN1514970A (en) Automatic replacement of corrupted BIOS image
JP2001356885A (en) Control method and electronic equipment
US20050015629A1 (en) Portable non-volatile memory device and data security method of same
JP2002373036A (en) Usb equipment
US7721083B2 (en) CPU runaway determination circuit and CPU runaway determination method
US6314528B1 (en) Computer for terminating power without the loss of data and a method thereof