JPH09274798A - Writing method for electrically reloadable rom - Google Patents

Writing method for electrically reloadable rom

Info

Publication number
JPH09274798A
JPH09274798A JP16669596A JP16669596A JPH09274798A JP H09274798 A JPH09274798 A JP H09274798A JP 16669596 A JP16669596 A JP 16669596A JP 16669596 A JP16669596 A JP 16669596A JP H09274798 A JPH09274798 A JP H09274798A
Authority
JP
Japan
Prior art keywords
rom
electrically rewritable
printed circuit
circuit board
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16669596A
Other languages
Japanese (ja)
Other versions
JP3187324B2 (en
Inventor
Takao Suzuki
孝夫 鈴木
Hiroyuki Yasuki
宏行 安木
Junichi Kawakami
純一 河上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP16669596A priority Critical patent/JP3187324B2/en
Publication of JPH09274798A publication Critical patent/JPH09274798A/en
Application granted granted Critical
Publication of JP3187324B2 publication Critical patent/JP3187324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a writing method by which program data can be written in many ROMs at once using a ROM writer after a printed substrate is mounted. SOLUTION: Interface parts which can make a CPU a sleep state and can externally control a flash ROM are provided in a CPU and a printed substrate 1 of a flash ROM, and a connecting means (conversion substrate 2) connecting this interface part and a ROM socket of a ROM writer 3 is provided. And the interface part and a ROM socket of a ROM writer 1 are connected through a connecting means in a state in which a flash ROM is mounted to the printed substrate 1, the CPU is made a sleep state, and program data is written in the flash ROM mounted to the printed substrate 1 from the ROM WRITER 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電気的に書き換え
可能なROM(Read Only Memory)の
書き込み方法に係わり、特に、ファクシミリコントロー
ルボード等のプリント基板にCPU等のバスマスタとな
り得るデバイスと共に搭載される該ROMにプログラム
データを書き込む方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for writing an electrically rewritable ROM (Read Only Memory), and more particularly, to a method of mounting a device such as a CPU on a printed circuit board such as a facsimile control board together with a device such as a CPU which can be a bus master. The present invention relates to a method for writing program data to the ROM.

【0002】[0002]

【従来の技術】従来より、書き込んだデータを紫外線等
を用いて消去して再びプログラム(書き込み)できるE
PROM(Erasable Programmabl
e ROM)単品をROMライタを用いて書き込むこと
は、よく行われている。
2. Description of the Related Art Conventionally, written data can be erased using ultraviolet rays or the like and re-programmed (written).
PROM (Erasable Programmable)
e ROM) It is common to write a single item using a ROM writer.

【0003】最近では、一括消去型のフラッシュEEP
ROM(Electric Erasable Pro
grammable ROM;以下、単にフラッシュR
OMと記す)が、その構造上、低コストで大容量を実現
できることから、多く使用されるようになり、ROMラ
イタもこれに対応するようになって来た。
Recently, a flash EEP of a batch erase type has been proposed.
ROM (Electric Erasable Pro)
grammable ROM; hereinafter simply flash R
OM) is widely used because its structure can realize a large capacity at a low cost, and a ROM writer has come to be compatible with this.

【0004】また、製品の小型化が図れる表面実装用と
して、フラットパッケージのフラッシュROMも多くな
り、ROMライタメーカー等から、DIP(Dual
In−line Package)からフラットパッケ
ージへの変換ボード(ソケット)も市販されている。
[0004] In addition, flash ROMs in flat packages have also been increasing for surface mounting, which can reduce the size of products.
A conversion board (socket) from an in-line package) to a flat package is also commercially available.

【0005】このように、従来は、主にROM単品の書
き込みを行っていた。そして、書き込み終了したROM
を、プリント基板上に半田付けにて搭載し実装してい
た。
As described above, conventionally, the writing has mainly been performed for the ROM alone. And the ROM that has finished writing
Was mounted on a printed circuit board by soldering.

【0006】また、プリント基板に実装された後のフラ
ッシュROM等に、プログラムデータを書き込む方法と
しては、特開平6−60682号公報や特開平6−23
3023号公報や特開平7−13753号公報等に記載
のように、プリント基板に実装されている,CPUのよ
うなバスマスタとなり得るデバイスで書き込む方法があ
る。
As a method of writing program data to a flash ROM or the like after being mounted on a printed circuit board, Japanese Patent Application Laid-Open Nos. 6-60682 and 6-23
As described in Japanese Patent Laid-Open No. 3023 and Japanese Patent Laid-Open No. 7-13753, there is a method of writing with a device that can be a bus master, such as a CPU, mounted on a printed circuit board.

【0007】[0007]

【発明が解決しようとする課題】以上のようにして、フ
ラッシュROM等をROMライタを用いて単品で書き込
む場合、特にフラットパッケージのものは、ROMライ
タに接続されているDIP/フラットパッケージ変換ボ
ード(ソケット)にセットして書き込む際に、その変換
ボード(ソケット)との接触不良により書き込みエラー
が発生したり、書き込み終了後にその変換ボード(ソケ
ット)から取り外すときに、リードを曲げてしまったり
することがあった。フラットパッケージはDIPに比べ
てリードの間隔がかなり狭いので、リードの曲がったR
OMをプリント基板に実装(半田付け)すると、半田付
け不良等の不具合が発生することがあった。
As described above, when a flash ROM or the like is written as a single item using a ROM writer, a flat packaged one is particularly suitable for a DIP / flat package conversion board ( When writing to the conversion board (socket), writing errors may occur due to poor contact with the conversion board (socket), or leads may be bent when removing from the conversion board (socket) after writing is completed. was there. Since the distance between the leads of the flat package is considerably smaller than that of the DIP, the bent R
When the OM is mounted (soldered) on a printed circuit board, problems such as poor soldering may occur.

【0008】また、実装した後にプリント基板上のCP
Uを使って書き込む(ダウンロード)場合には、この動
作をさせるためのプログラムを予め他のメモリに格納し
ておかなければならない。また、プリント基板上のCP
Uを使って行うため、1回で1個しか書き込むことがで
きなかった。
After mounting, the CP on the printed circuit board is
When writing (downloading) using U, a program for performing this operation must be stored in another memory in advance. Also, the CP on the printed circuit board
Since I use U, I was able to write only one at a time.

【0009】そこで、本発明はこのような問題点を解決
するためになされたものであり、プリント基板に実装
(半田付け)した後で、ROMライタを用いて、一度に
多くのROMにプログラムデータを書き込むことができ
る書き込み方法を提供することを目的とするものであ
る。
Therefore, the present invention has been made in order to solve such a problem, and after mounting (soldering) on a printed circuit board, program data can be stored in many ROMs at once using a ROM writer. It is an object of the present invention to provide a writing method capable of writing.

【0010】また、ROMライタはROM単品への電源
供給能力しかない場合が多いので、プリント基板の電源
消費電流が大きい場合でも対応できようにすることを目
的とするものである。
In many cases, the ROM writer has a power supply capability only for the ROM itself, and therefore it is an object of the present invention to cope with the case where the power consumption current of the printed circuit board is large.

【0011】さらに、ROMライタはROM単品への制
御信号等のドライブ能力しかない場合が多いので、プリ
ント基板の制御信号等に対するドライブ負荷が大きい場
合でも対応できるようにすることを目的とするものであ
る。
Further, since the ROM writer often has only the drive capability for the control signal to the ROM alone, it is an object of the present invention to cope with the case where the drive load for the control signal on the printed circuit board is large. is there.

【0012】また、一枚のプリント基板上に複数のRO
Mが実装されていても、これら複数のROMへの書き込
みを可能とすることを目的とするものである。
[0012] Further, a plurality of ROs are provided on one printed circuit board.
Even if M is mounted, the purpose is to enable writing to these plural ROMs.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、本願の請求項1に記載の発明は、バスマスタになり
得るデバイスと電気的に書き換え可能なROMを搭載す
るプリント基板に、前記バスマスタになり得るデバイス
を外部からスリープ状態にでき、かつ前記電気的に書き
換え可能なROMを外部からコントロールすることがで
きるインタフェース部を備えるとともに、このインタフ
ェース部とROMライタのROMソケットとを接続する
接続手段を備えて、前記プリント基板に電気的に書き換
え可能なROMを搭載した状態で、前記インタフェース
部とROMライタのROMソケットとを前記接続手段を
介して接続し、前記バスマスタとなり得るデバイスをス
リープ状態にして、プリント基板に搭載された電気的に
書き換え可能なROMにROMライタからプログラムデ
ータを書き込むようにしたものである。
In order to achieve the above object, the invention according to claim 1 of the present application is such that a device that can be a bus master and a ROM that is electrically rewritable are mounted on a printed circuit board. And a connection means for connecting the interface section and a ROM socket of a ROM writer, the interface section being capable of externally controlling a device that can become a sleep state and controlling the electrically rewritable ROM from the outside. And mounting the electrically rewritable ROM on the printed circuit board, connecting the interface section and the ROM socket of the ROM writer via the connecting means, and putting the device that can be the bus master into a sleep state. And electrically rewritable R mounted on the printed circuit board It is obtained so as to write the program data from the ROM writer M.

【0014】また、請求項2に記載の発明は、前記請求
項1において、接続手段を基板で構成するとともに、こ
の基板上に、前記プリント基板に搭載された状態の電気
的に書き換え可能なROMの書き込みに用いる外部電源
と、前記ROMライタのROMソケットから供給される
電源電圧に追従して前記外部電源電圧をプリント基板の
前記インタフェース部に供給する電源電圧追従供給部と
を備えたものである。
According to a second aspect of the present invention, in the first aspect, the connecting means is composed of a board, and the electrically rewritable ROM mounted on the printed board is mounted on the board. And an external power supply used for writing the data, and a power supply voltage tracking supply unit that supplies the external power supply voltage to the interface unit of the printed circuit board by following the power supply voltage supplied from the ROM socket of the ROM writer. .

【0015】さらに、請求項3に記載の発明は、前記請
求項1または請求項2において、接続手段を基板で構成
するとともに、この基板上に、電気的に書き換え可能な
ROMの書き込みに必要な信号用のバッファ部を備え、
前記ROMライタから出力される信号を前記バッファ部
を介して前記プリント基板のインタフェース部に供給す
るようにしたものである。
Further, the invention according to claim 3 is the same as in claim 1 or 2, wherein the connecting means is composed of a substrate and is necessary for writing an electrically rewritable ROM on this substrate. Equipped with a signal buffer section,
The signal output from the ROM writer is supplied to the interface section of the printed circuit board via the buffer section.

【0016】一方、請求項4に記載の発明は、バスマス
タになり得るデバイスと電気的に書き換え可能な複数の
ROMを搭載するプリント基板に、前記バスマスタにな
り得るデバイスを外部からスリープ状態にでき、かつ前
記電気的に書き換え可能な複数のROMを外部からコン
トロールすることができるインタフェース部を備えると
ともに、このインタフェース部とROMライタのROM
ソケットとを接続する接続手段と、ROMライタからの
チップセレクト信号を電気的に書き換え可能な複数のR
OMのそれぞれに切り替えて供給するためのチップセレ
クト切り替え手段とを備えて、前記プリント基板に電気
的に書き換え可能な複数のROMを搭載した状態で、前
記インタフェース部とROMライタのROMソケットと
を前記接続手段を介して接続し、前記バスマスタとなり
得るデバイスをスリープ状態にして、プリント基板に搭
載された電気的に書き換え可能な複数のROMのそれぞ
れに前記チップセレクト切り替え手段を用いてROMラ
イタからプログラムデータを書き込むようにしたもので
ある。
On the other hand, according to the invention of claim 4, a device which can be a bus master can be put into a sleep state from the outside on a printed circuit board on which a device which can be a bus master and a plurality of electrically rewritable ROMs are mounted. An interface section is provided which can control the plurality of electrically rewritable ROMs from the outside, and the interface section and the ROM of the ROM writer.
A connecting means for connecting to the socket and a plurality of Rs capable of electrically rewriting the chip select signal from the ROM writer.
A plurality of electrically rewritable ROMs mounted on the printed circuit board, and the interface section and the ROM socket of the ROM writer. Program data from the ROM writer is connected to each of a plurality of electrically rewritable ROMs mounted on a printed circuit board by connecting the devices that can be bus masters to a sleep state. It was designed to write.

【0017】また、請求項5に記載の発明は、前記請求
項4において、接続手段を基板で構成して前記チップセ
レクト切り替え手段を搭載するとともに、この基板上
に、前記プリント基板に搭載された状態の電気的に書き
換え可能な複数のROMの書き込みに用いる外部電源
と、前記ROMライタのROMソケットから供給される
電源電圧に追従して前記外部電源電圧をプリント基板の
前記インタフェース部に供給する電源電圧追従供給部と
を備えたものである。
According to a fifth aspect of the present invention, in the fourth aspect, the connecting means is formed of a board to mount the chip select switching means, and the printed board is mounted on the board. An external power supply used to write a plurality of electrically rewritable ROMs in a state, and a power supply that supplies the external power supply voltage to the interface section of the printed circuit board following the power supply voltage supplied from the ROM socket of the ROM writer. And a voltage tracking supply section.

【0018】さらに、請求項6に記載の発明は、前記請
求項4または請求項5において、接続手段を基板で構成
して前記チップセレクト切り替え手段を搭載するととも
に、この基板上に、電気的に書き換え可能な複数のRO
Mの書き込みに必要な信号用のバッファ部を備え、前記
ROMライタから出力される信号を前記バッファ部を介
して前記プリント基板のインタフェース部に供給するよ
うにしたものである。
Further, the invention according to claim 6 is the same as in claim 4 or 5, wherein the connecting means is constituted by a substrate and the chip select switching means is mounted, and the electrical connection is made electrically on the substrate. Multiple rewritable ROs
A buffer unit for signals necessary for writing M is provided, and a signal output from the ROM writer is supplied to the interface unit of the printed circuit board via the buffer unit.

【0019】[0019]

【発明の実施の形態】以下、添付図面を参照しながら、
本願の各発明の実施形態を詳細に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of each invention of the present application will be described in detail.

【0020】本願の各発明の実施形態におけるシステム
構成は、図1に示すように、ファクシミリコントロール
ボード等のプリント基板1と、接続手段としてピンアサ
インの変換機能等を有する変換基板2と、複数のROM
ソケットを有するROMライタ3とから成っている。そ
して、ROMライタ3から変換基板2を介して、プリン
ト基板1に実装されているフラッシュROMにプログラ
ムデータを書き込むものである。
As shown in FIG. 1, the system configuration according to each embodiment of the present invention includes a printed circuit board 1 such as a facsimile control board, a conversion circuit board 2 having a pin assign conversion function as connecting means, and a plurality of conversion boards. ROM
It comprises a ROM writer 3 having a socket. Then, the program data is written from the ROM writer 3 to the flash ROM mounted on the printed board 1 via the conversion board 2.

【0021】上記プリント基板1における本願の請求項
1〜請求項3記載の発明に係る構成は、図2に示すよう
に、バスマスタとなるCPU11と、フラッシュROM
12と、このフラッシュROM12を外部よりコントロ
ールすることができるフラッシュROMコントロールイ
ンタフェース部(I/F)13とから成り、CPU11
やフラッシュROM12等を動作させるための電源や、
アドレスバスやデータバス、リード/ライト信号等の制
御信号、及びCPU11をスリープ状態(停止状態)に
するためのスリープ信号等のプリント配線が形成されて
いる。通常動作時は、CPU11によってフラッシュR
OM12が制御されるが、フラッシュROM12へのプ
ログラムデータの書き込み時には、フラッシュROMコ
ントロールI/F13からCPU11をスリープ状態に
して、フラッシュROM12を外部より制御するもので
ある。
As shown in FIG. 2, the configuration of the printed circuit board 1 according to the inventions of claims 1 to 3 of the present application is, as shown in FIG.
12 and a flash ROM control interface (I / F) 13 capable of controlling the flash ROM 12 from the outside.
And a power supply for operating the flash ROM 12, etc.
Printed wirings such as an address bus, a data bus, control signals such as read / write signals, and sleep signals for putting the CPU 11 into a sleep state (stop state) are formed. During normal operation, the CPU 11 flashes R
The OM 12 is controlled. When writing program data to the flash ROM 12, the flash ROM control I / F 13 puts the CPU 11 in a sleep state and externally controls the flash ROM 12.

【0022】図3は、請求項1記載の発明の実施形態に
おける変換基板2の構成を示すものであり、プリント基
板1のフラッシュROMコントロールI/F13と接続
可能なフラッシュROMコントロールI/F21と、R
OMライタ3のROMソケットと接続可能なROMライ
タI/F22とから成る。電源、アドレスバス、データ
バス、制御信号は、ROMライタ3からプリント基板1
にそのまま接続されるようになっていて、スリープ信号
は、CPU11がスリープ状態になるように固定(図で
はGNDレベル)している。
FIG. 3 shows the structure of the conversion board 2 according to the embodiment of the present invention. The flash ROM control I / F 21 is connectable to the flash ROM control I / F 13 of the printed board 1, and FIG. R
The OM writer 3 comprises a ROM socket and a ROM writer I / F 22 connectable thereto. The power supply, address bus, data bus, and control signal are transferred from the ROM writer 3 to the printed circuit board 1
, And the sleep signal is fixed (GND level in the figure) so that the CPU 11 enters a sleep state.

【0023】以上の構成において、フラッシュROM1
2へのプログラムデータの書き込みは次のように行われ
る。まず、フラッシュROM12が半田付けにより搭載
されたプリント基板1のフラッシュROMコントロール
I/F13と変換基板2のフラッシュROMコントロー
ルI/F21をコネクタ接続する。これにより、GND
レベル(Lowレベル)に固定されたスリープ信号がC
PU11に印加され、CPU11がスリープ状態(停止
状態)となって、フラッシュROM12がCPU11よ
り電気的に切り離され、外部より自由にコントロールで
きるようになる。次に、変換基板2のROMライタI/
F22に設けられたコネクタをROMライタ3のROM
ソケットに差し込む。ROMライタ3には通常、多数
(例えば8個づつ2列で計16個)のROMソケットが
設けられているので、上記のようにして変換基板2を取
り付けたプリント基板1を複数枚立てて並べた状態でR
OMライタ3にセットすることができる。
In the above configuration, the flash ROM 1
The writing of the program data in 2 is performed as follows. First, the flash ROM control I / F 13 of the printed board 1 on which the flash ROM 12 is mounted by soldering and the flash ROM control I / F 21 of the conversion board 2 are connected by connectors. As a result, GND
The sleep signal fixed at the level (Low level) is C
When applied to the PU 11, the CPU 11 enters a sleep state (stop state), the flash ROM 12 is electrically disconnected from the CPU 11, and can be freely controlled from the outside. Next, the ROM writer I / of the conversion board 2
The connector provided in F22 is the ROM of the ROM writer 3.
Insert into the socket. Since the ROM writer 3 is usually provided with a large number of ROM sockets (for example, 8 rows each including 2 rows and a total of 16 ROM sockets), a plurality of the printed circuit boards 1 to which the conversion boards 2 are attached as described above are vertically arranged. R in the open state
It can be set on the OM writer 3.

【0024】このようにしてプリント基板1がセットさ
れたROMライタ3を図4のフローチャートに示すよう
に制御することにより、フラッシュROM12へのプロ
グラムデータの書き込みが行われる。なお、この処理
は、プリント基板1に搭載されたフラッシュROM12
を書き込む場合も、ROMソケットに差し込まれたフラ
ッシュROM単体を書き込む場合も同様である。
By controlling the ROM writer 3 with the printed circuit board 1 set in this way as shown in the flowchart of FIG. 4, writing of program data to the flash ROM 12 is performed. Note that this processing is performed by the flash ROM 12 mounted on the printed circuit board 1.
Is the same as the case of writing the flash ROM alone which is inserted into the ROM socket.

【0025】すなわち、先ず、書き込むべきフラッシュ
ROMが有るか否かをチェックする(判断101)。書
き込むべきフラッシュROMが有れば、書き込みモード
に入って制御信号のライト信号等をイネーブルにし(処
理102)、アドレスバスとデータバスに書き込みアド
レスとプログラムデータを出力する(処理103)。そ
して、書き込み動作時間が経過するのを待つ(判断10
4のNループ)。所定の書き込み動作時間が経過すると
(判断104のY)、書き込みチェックモードに入って
制御信号のリード信号等をイネーブルにし(処理10
5)、フラッシュROMから書き込みデータを読み出す
(処理106)。そして、読み出したデータと書き込ん
だデータを比較してデータが正しく書き込まれているか
否かをチェックし(判断107)、データが書き込まれ
ていなければ処理102に戻って上記書き込み処理を繰
り返す。一方、データが書き込まれていれば、最初の判
断101に戻って、書き込むべきフラッシュROMが有
るが否かをチェックし、ROMライタ3にセットされた
全てのROMの書き込みが終了するまで上記処理を繰り
返す。
That is, first, it is checked whether or not there is a flash ROM to be written (decision 101). If there is a flash ROM to be written, a write mode is entered to enable a control signal such as a write signal (process 102), and a write address and program data are output to an address bus and a data bus (process 103). Then, it waits until the write operation time elapses (decision 10).
4 N loops). When a predetermined write operation time has elapsed (Y in decision 104), a write check mode is entered to enable a read signal of a control signal and the like (step 10).
5) Read the write data from the flash ROM (process 106). Then, the read data is compared with the written data to check whether or not the data is correctly written (decision 107). If the data is not written, the process returns to step 102 and the above writing process is repeated. On the other hand, if the data has been written, the process returns to the first judgment 101 to check whether or not there is a flash ROM to be written, and the above processing is performed until the writing of all the ROMs set in the ROM writer 3 is completed. repeat.

【0026】上記のようにすれば、プリント基板1に実
装したフラッシュROM12へのプログラムデータの書
き込みがROMライタ3により可能となり、半田付け不
良等の不具合も発生することなく、一度に多くのフラッ
シュROM12にプログラムデータを書き込むことが可
能となる。
According to the above, the program data can be written in the flash ROM 12 mounted on the printed circuit board 1 by the ROM writer 3, and a large number of flash ROMs 12 at a time can be generated without causing a defect such as a defective soldering. It becomes possible to write the program data to.

【0027】図5は、請求項2記載の発明の実施形態に
おける変換基板2の構成を示すものであり、電源線の途
中に、電源電圧追従供給部23が追加されたところのみ
が前記図3の実施形態のものと異なる。
FIG. 5 shows the structure of the conversion substrate 2 according to the embodiment of the present invention as defined in claim 2. Only the part where the power supply voltage tracking supply part 23 is added in the middle of the power supply line is the same as in FIG. Of the embodiment of FIG.

【0028】上記電源電圧追従供給部23としては、図
6に示すように、ROMライタ3からROMライタI/
F22を介して供給される電源により、DC電源23a
からの出力をリレー23bでオン/オフし、フラッシュ
ROMコントロールI/F21を介してプリント基板1
に供給する構成のものや、図7に示すように、ROMラ
イタ3からROMライタI/F22を介して供給られる
電源電圧により、DC電源23aからの出力電圧を、オ
ペアンプ23cとトランジスタ23dを用いて制御し、
フラッシュROMコントロールI/F21を介してプリ
ント基板1に供給する構成のものが実施できる。外部電
源として電源電流容量に余裕のあるDC電源23aを用
いて上記のように構成することにより、プリント基板1
の電源消費電流が大きくても問題なく供給することがで
きる。図6のものは、ROMライタ3が単一電圧しか出
力しない場合や、プリント基板1が単一電圧しか必要と
しない場合に使用でき、図7のものは、ROMライタ3
が数種類の電圧を出力し、それらの電圧をプリント基板
も必要とする場合に使用できる。なお、書き込み動作は
前記実施形態と同様となる。
As shown in FIG. 6, the power supply voltage follow-up supply unit 23 includes the ROM writer 3 to the ROM writer I / O.
DC power source 23a is supplied by the power source supplied through F22.
The output from is turned on / off by the relay 23b, and the printed circuit board 1
7 and the power supply voltage supplied from the ROM writer 3 via the ROM writer I / F 22, as shown in FIG. 7, using the operational amplifier 23c and the transistor 23d to output the output voltage from the DC power supply 23a. Control and
A configuration in which the printed circuit board 1 is supplied via the flash ROM control I / F 21 can be implemented. By using the DC power supply 23a having a sufficient power supply current capacity as the external power supply and having the above configuration, the printed circuit board 1
Even if the current consumption of the power supply is large, it can be supplied without any problem. 6 can be used when the ROM writer 3 outputs only a single voltage, or when the printed circuit board 1 requires only a single voltage, and the one in FIG. 7 can be used.
Can output several types of voltages and can be used when those voltages are also required for printed circuit boards. The write operation is the same as in the above embodiment.

【0029】図8は、請求項3記載の発明の実施形態に
おける変換基板2の構成を示すものであり、アドレスバ
ス、データバス及び制御信号線の途中に、バッファ部2
4を追加したところが前記図5の実施形態のものと異な
る。なお、バッファ部24の電源も電源電圧追従供給部
23より供給される。バッファ部24の追加により、R
OMライタ3側から見た負荷は、このバッファ部24の
みとなり、負荷の軽減が可能となって、プリント基板1
の制御信号等に対するドライブ負荷が大きい場合でも対
応できる。なお、書き込み動作は前記実施形態と同様と
なる。
FIG. 8 shows the structure of the conversion board 2 according to the embodiment of the present invention. The buffer section 2 is provided in the middle of the address bus, the data bus and the control signal line.
4 is different from that of the embodiment shown in FIG. The power supply of the buffer unit 24 is also supplied from the power supply voltage tracking supply unit 23. With the addition of the buffer unit 24, R
The load viewed from the OM writer 3 side is only the buffer section 24, and the load can be reduced.
It is possible to handle even when the drive load for the control signal and the like is large. The write operation is the same as in the above embodiment.

【0030】図9は、プリント基板1における請求項4
〜請求項6記載の発明に係る構成を示すブロック図であ
る。ここでは、プリント基板1上に2つのフラッシュR
OMa12,フラッシュROMb25が搭載されてお
り、各フラッシュROMa12,フラッシュROMb2
5には、前記実施形態と同様の電源、アドレスバス、デ
ータバス、制御信号線が接続されるとともに、それぞれ
のチップを選択するためのチップセレクトa信号とチッ
プセレクトb信号がフラッシュROMコントーロールI
/F13から供給されるように構成されている。なお、
他の構成は前記実施形態と同様である。
FIG. 9 shows the printed circuit board 1 according to claim 4.
8 is a block diagram showing a configuration according to the invention of claim 6; Here, two flashes R are provided on the printed circuit board 1.
An OMa12 and a flash ROMb25 are installed, and each flash ROMa12 and flash ROMb2
A power supply, an address bus, a data bus, and a control signal line similar to those in the above embodiment are connected to the chip 5, and a chip select a signal and a chip select b signal for selecting each chip are provided to the flash ROM controller I.
It is configured to be supplied from / F13. In addition,
Other configurations are the same as in the above embodiment.

【0031】また、上記プリント基板1に対応する変換
基板2は、図10のような構成になっていて、前記図8
の実施形態のものにチップセレクト切り替え部26を追
加したものとなっている。このチップセレクト切り替え
部26は、ROMライタ3からROMライタI/F22
を介して供給されるチップセレクト信号をチップセレク
トa信号とチップセレクトb信号のいずれかに切り替え
てフラッシュROMコントロールI/F21に供給する
ようになっている。ここに示すチップセレクト切り替え
部26は、例えば図11に示すような,いわゆるジャン
パーJPの切り替えで行う方法でも良いし、図12に示
すようなスイッチSWによる切り替えでも良く、いずれ
にしろ比較的簡単かつ安価に実現することができる。
The conversion board 2 corresponding to the printed board 1 has a structure as shown in FIG.
The chip select switching unit 26 is added to that of the above embodiment. This chip select switching unit 26 is used for the ROM writer 3 to the ROM writer I / F 22.
The chip select signal supplied via the switch is switched to either the chip select a signal or the chip select b signal and supplied to the flash ROM control I / F 21. The chip select switching unit 26 shown here may be a so-called jumper JP switching method as shown in FIG. 11 or a switch SW switching as shown in FIG. 12, which is relatively simple in any case. It can be realized at low cost.

【0032】本実施形態の書き込み動作は、前記実施形
態と基本的に同様であるが、プリント基板1上のフラッ
シュROMa12にプログラムデータを書き込む場合
は、変換基板2上のチップセレクト切り替え部26(ジ
ャンパーJP又はスイッチSW)をチップセレクトa信
号側に設定し、フラッシュROMb25に書き込む場合
はチップセレクトb信号側に切り替えるようにすれば良
い。このような構成であれば、前記図8の実施形態と同
様な効果が得られるとともに、図9に示したようなRO
Mが複数実装されているプリント基板1であっても、プ
ログラムデータの書き込みが可能となる。
The write operation of this embodiment is basically the same as that of the previous embodiment, but when program data is written to the flash ROM a12 on the printed board 1, the chip select switching section 26 (jumper) on the conversion board 2 is used. JP or switch SW) is set on the chip select a signal side, and when writing to the flash ROM b25, it may be switched to the chip select b signal side. With such a configuration, the same effect as that of the embodiment of FIG. 8 can be obtained, and the RO shown in FIG.
Even in the printed circuit board 1 on which a plurality of M's are mounted, the program data can be written.

【0033】なお、本実施形態においては、チップセレ
クトa信号とチップセレクトb信号の2つの切り替えで
説明したが、チップセレクト切り替え部26を3つ以上
の切り替えが可能なようにすれば、3チップ以上のRO
Mが実装されているプリント基板であっても、同様に書
き込むことができる。
In the present embodiment, the description has been made by switching between the chip select a signal and the chip select b signal. However, if the chip select switching section 26 can switch three or more, three chips are selected. RO above
The same writing can be performed on a printed circuit board on which M is mounted.

【0034】また、本実施形態においては、図8の実施
形態に示した変換基板2にチップセレクト切り替え部2
6を備えた場合について説明したが、図3や図5の実施
形態に示した変換基板2に備えても同様の効果が得られ
る。また、このチップセレクト切り替え部26は、図1
1や図12に示したように比較的簡単かつ安価に実現で
きるために、プリント基板1自体に設けるようにしても
実施可能である。
Further, in this embodiment, the chip select switching unit 2 is provided on the conversion substrate 2 shown in the embodiment of FIG.
6 has been described, the same effect can be obtained even if the conversion substrate 2 shown in the embodiment of FIGS. 3 and 5 is provided. Further, this chip select switching unit 26 is similar to that shown in FIG.
Since it can be realized relatively easily and inexpensively as shown in FIG. 1 and FIG. 12, it can be implemented by providing it on the printed circuit board 1 itself.

【0035】また、本実施形態においては、チップセレ
クト信号がチップセレクト切り替え部26で切り替えら
れて複数のROMのうちの1つに供給され、ドライブ負
荷の問題が生じないため、バッファ部24を介していな
いが、制御信号の1つとしてバッファ部24を介するよ
うにしても良い。
Further, in the present embodiment, the chip select signal is switched by the chip select switching section 26 and supplied to one of the plurality of ROMs, and the problem of drive load does not occur. However, the buffer 24 may be used as one of the control signals.

【0036】ところで、上記各実施形態においては、本
願の各発明を、一括消去型の電気的書き換え可能なRO
MであるフラッシュROMに適用した場合について説明
したが、電気的に書き換え可能なROMであれば、一括
消去型に限らず、通常のEEPROMにも適用可能であ
る。
By the way, in each of the above-mentioned embodiments, the inventions of the present application are implemented by a batch erasing type electrically rewritable RO.
Although the case where the present invention is applied to a flash ROM of M has been described, any electrically rewritable ROM can be applied not only to the batch erase type but also to a normal EEPROM.

【0037】また、本願の各発明は、プリント基板とし
てファクシリコントロールボートに限らず、バスマスタ
となり得るデバイスを搭載した各種コントロールボード
に適用可能である。なお、バスマスタとなり得るデバイ
スとしては、CPUの他にDMAコントローラなどがあ
る。
The inventions of the present application can be applied not only to the fax control board as the printed circuit board but also to various control boards equipped with devices that can be bus masters. In addition, as a device that can be a bus master, there is a DMA controller in addition to the CPU.

【0038】[0038]

【発明の効果】以上のように、本願の請求項1記載の発
明によれば、バスマスタになり得るデバイスと電気的に
書き換え可能なROMを搭載するプリント基板に、前記
バスマスタになり得るデバイスを外部からスリープ状態
にでき、かつ前記電気的に書き換え可能なROMを外部
からコントロールすることができるインタフェース部を
備えるとともに、このインタフェース部とROMライタ
のROMソケットとを接続する接続手段を備えて、前記
プリント基板に電気的に書き換え可能なROMを搭載し
た状態で、前記インタフェース部とROMライタのRO
Mソケットとを前記接続手段を介して接続し、前記バス
マスタとなり得るデバイスをスリープ状態にして、プリ
ント基板に搭載された電気的に書き換え可能なROMに
ROMライタからプログラムデータを書き込むようにし
たので、ROMをプリント基板に半田付け搭載した後
で、ROMライタを用いて一度に多くのプリント基板上
のROMにプログラムデータを書き込むことができる効
果がある。
As described above, according to the invention of claim 1 of the present application, the device that can be the bus master is externally mounted on the printed circuit board on which the device that can be the bus master and the electrically rewritable ROM are mounted. The printer includes an interface unit that can be brought into a sleep state from the outside and can control the electrically rewritable ROM from the outside, and a connection unit that connects the interface unit and the ROM socket of the ROM writer. With the electrically rewritable ROM mounted on the substrate, the RO of the interface unit and the ROM writer
Since the M socket is connected through the connecting means, the device that can be the bus master is put into the sleep state, and the program data is written from the ROM writer to the electrically rewritable ROM mounted on the printed circuit board. After mounting the ROM on the printed circuit board by soldering, there is an effect that the program data can be written in many ROMs on the printed circuit board at one time by using the ROM writer.

【0039】また、請求項2記載の発明によれば、前記
請求項1において、接続手段を基板で構成するととも
に、この基板上に、前記プリント基板に搭載された状態
の電気的に書き換え可能なROMの書き込みに用いる外
部電源と、前記ROMライタのROMソケットから供給
される電源電圧に追従して前記外部電源電圧をプリント
基板の前記インタフェース部に供給する電源電圧追従供
給部とを備えたので、請求項1と同様の効果が得られる
とともに、ROMライタがROM単品への電源供給能力
しかなく、またプリント基板の電源消費電流が大きい場
合でも対応できる効果がある。
According to a second aspect of the present invention, in the first aspect, the connecting means is constituted by a board, and the board is electrically rewritable in a state of being mounted on the printed board. Since the external power supply used for writing to the ROM and the power supply voltage tracking supply unit that supplies the external power supply voltage to the interface unit of the printed circuit board by following the power supply voltage supplied from the ROM socket of the ROM writer, In addition to the effect similar to that of the first aspect, there is an effect that the ROM writer can cope with the case where the ROM writer has only the power supply capability to the ROM alone and the power consumption current of the printed circuit board is large.

【0040】さらに、請求項3記載の発明によれば、前
記請求項1または請求項2において、接続手段を基板で
構成するとともに、この基板上に、電気的に書き換え可
能なROMの書き込みに必要な信号用のバッファ部を備
え、前記ROMライタから出力される信号を前記バッフ
ァ部を介して前記プリント基板のインタフェース部に供
給するようにしたので、請求項1または請求項2と同様
の効果が得られるとともに、ROMライタがROM単品
への信号ドライブ能力しかなく、またプリント基板の入
力信号に対するドライブ負荷が大きい場合でも対応でき
る効果がある。
According to a third aspect of the present invention, in the first or second aspect, the connecting means is composed of a substrate and is necessary for writing an electrically rewritable ROM on the substrate. Since the signal output from the ROM writer is provided to the interface section of the printed circuit board via the buffer section, the same effect as in claim 1 or 2 can be obtained. In addition to being obtained, the ROM writer has an effect of being able to cope with a case where the ROM writer only has a signal drive capability for a single ROM and a drive load for an input signal of the printed circuit board is large.

【0041】一方、請求項4記載の発明によれば、バス
マスタになり得るデバイスと電気的に書き換え可能な複
数のROMを搭載するプリント基板に、前記バスマスタ
になり得るデバイスを外部からスリープ状態にでき、か
つ前記電気的に書き換え可能な複数のROMを外部から
コントロールすることができるインタフェース部を備え
るとともに、このインタフェース部とROMライタのR
OMソケットとを接続する接続手段と、ROMライタか
らのチップセレクト信号を電気的に書き換え可能な複数
のROMのそれぞれに切り替えて供給するためのチップ
セレクト切り替え手段とを備えて、前記プリント基板に
電気的に書き換え可能な複数のROMを搭載した状態
で、前記インタフェース部とROMライタのROMソケ
ットとを前記接続手段を介して接続し、前記バスマスタ
となり得るデバイスをスリープ状態にして、プリント基
板に搭載された電気的に書き換え可能な複数のROMの
それぞれに前記チップセレクト切り替え手段を用いてR
OMライタからプログラムデータを書き込むようにした
ので、前記請求項1と同様な効果が得られるとともに、
プリント基板上に複数のROMが実装されていても、こ
れら複数のROMへの書き込みが可能となる効果があ
る。
On the other hand, according to the fourth aspect of the present invention, the device which can be a bus master can be put into a sleep state from the outside on a printed circuit board on which a device which can be a bus master and a plurality of electrically rewritable ROMs are mounted. And an interface section capable of externally controlling the plurality of electrically rewritable ROMs, and the interface section and the R of the ROM writer.
The printed circuit board is equipped with a connecting means for connecting to the OM socket and a chip select switching means for switching and supplying a chip select signal from the ROM writer to each of a plurality of electrically rewritable ROMs. In which a plurality of rewritable ROMs are mounted, the interface section and the ROM socket of the ROM writer are connected via the connecting means, and the device which can be the bus master is put in the sleep state and mounted on the printed circuit board. R by using the chip select switching means for each of a plurality of electrically rewritable ROMs.
Since the program data is written from the OM writer, the same effect as in claim 1 can be obtained, and
Even if a plurality of ROMs are mounted on the printed circuit board, there is an effect that writing to these plurality of ROMs is possible.

【0042】また、請求項5記載の発明によれば、前記
請求項4において、接続手段を基板で構成して前記チッ
プセレクト切り替え手段を搭載するとともに、この基板
上に、前記プリント基板に搭載された状態の電気的に書
き換え可能な複数のROMの書き込みに用いる外部電源
と、前記ROMライタのROMソケットから供給される
電源電圧に追従して前記外部電源電圧をプリント基板の
前記インタフェース部に供給する電源電圧追従供給部と
を備えたので、請求項4と同様の効果が得られるととも
に、ROMライタがROM単品への電源供給能力しかな
く、またプリント基板の電源消費電流が大きい場合でも
対応できる効果がある。
According to a fifth aspect of the present invention, in the fourth aspect, the connecting means is formed of a board to mount the chip select switching means, and the printed board is mounted on the board. The external power supply used for writing a plurality of electrically rewritable ROMs in the closed state and the power supply voltage supplied from the ROM socket of the ROM writer, and supplies the external power supply voltage to the interface section of the printed circuit board. Since the power supply follow-up supply unit is provided, the same effect as in claim 4 can be obtained, and the ROM writer can only supply power to a single ROM, and can respond even when the power consumption of the printed circuit board is large. There is.

【0043】さらに、請求項6記載の発明によれば、前
記請求項4または請求項5において、接続手段を基板で
構成して前記チップセレクト切り替え手段を搭載すると
ともに、この基板上に、電気的に書き換え可能な複数の
ROMの書き込みに必要な信号用のバッファ部を備え、
前記ROMライタから出力される信号を前記バッファ部
を介して前記プリント基板のインタフェース部に供給す
るようにしたので、請求項4または請求項5と同様の効
果が得られるとともに、ROMライタがROM単品への
信号ドライブ能力しかなく、またプリント基板の入力信
号に対するドライブ負荷が大きい場合でも対応できる効
果がある。
Further, according to the invention of claim 6, in claim 4 or 5, the connecting means is constituted by a substrate to mount the chip select switching means, and an electrical circuit is formed on the substrate. Is equipped with a buffer unit for signals necessary for writing a plurality of rewritable ROMs,
Since the signal output from the ROM writer is supplied to the interface section of the printed circuit board via the buffer section, the same effect as in claim 4 or 5 can be obtained, and the ROM writer is a single ROM It has the effect of being able to cope with the case where there is only a signal driving capability to the input circuit and the drive load for the input signal of the printed circuit board is large.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願の各発明の実施形態におけるシステム構成
を示すブロック図。
FIG. 1 is a block diagram showing a system configuration in an embodiment of each invention of the present application.

【図2】図1のプリント基板における請求項1〜請求項
3記載の発明に係る構成を示すブロック図。
FIG. 2 is a block diagram showing a configuration according to the invention of claims 1 to 3 in the printed circuit board of FIG.

【図3】請求項1記載の発明の実施形態における変換基
板の構成を示すブロック図。
FIG. 3 is a block diagram showing a configuration of a conversion board according to the embodiment of the invention described in claim 1.

【図4】ROMライタによるフラッシュROMの書き込
み処理を示すフローチャート。
FIG. 4 is a flowchart showing a flash ROM writing process by a ROM writer.

【図5】請求項2記載の発明の実施形態における変換基
板の構成を示すブロック図。
FIG. 5 is a block diagram showing a configuration of a conversion board according to an embodiment of the invention described in claim 2.

【図6】図5の電源電圧追従供給部の構成例を示す回路
図。
6 is a circuit diagram showing a configuration example of a power supply voltage tracking supply unit in FIG.

【図7】図5の電源電圧追従供給部の他の構成例を示す
回路図。
FIG. 7 is a circuit diagram showing another configuration example of the power supply voltage tracking supply unit of FIG.

【図8】請求項3記載の発明の実施形態における変換基
板の構成を示すブロック図。
FIG. 8 is a block diagram showing a configuration of a conversion board according to an embodiment of the invention as set forth in claim 3;

【図9】図1のプリント基板における請求項4〜請求項
6記載の発明に係る構成を示すブロック図。
9 is a block diagram showing a configuration according to the invention of claims 4 to 6 in the printed circuit board of FIG.

【図10】請求項4〜請求項6記載の発明の実施形態に
おける変換基板の構成を示すブロック図。
FIG. 10 is a block diagram showing a configuration of a conversion board according to an embodiment of the invention described in claims 4 to 6;

【図11】図10のチップセレクト切り替え部の構成例
を示す回路図。
11 is a circuit diagram showing a configuration example of a chip select switching unit in FIG.

【図12】図10のチップセレクト切り替え部の他の構
成例を示す回路図。
12 is a circuit diagram showing another configuration example of the chip select switching unit in FIG.

【符号の説明】[Explanation of symbols]

1 プリント基板 2 変換基板 3 ROMライタ 11 CPU 12,25 フラッシュROM 13,21 フラッシュROMコントロールI/F 22 ROMライタI/F 23 電源電圧追従供給部 23a DC電源 23b リレー 23c オペアンプ 23d トランジスタ 24 バッファ部 26 チップセレクト切り替え部 1 Printed Circuit Board 2 Conversion Board 3 ROM Writer 11 CPU 12, 25 Flash ROM 13, 21, Flash ROM Control I / F 22 ROM Writer I / F 23 Power Supply Voltage Tracking Supply Section 23a DC Power Supply 23b Relay 23c Operational Amplifier 23d Transistor 24 Buffer Section 26 Chip select switching section

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 バスマスタになり得るデバイスと電気的
に書き換え可能なROMを搭載するプリント基板に、前
記バスマスタになり得るデバイスを外部からスリープ状
態にでき、かつ前記電気的に書き換え可能なROMを外
部からコントロールすることができるインタフェース部
を備えるとともに、 前記インタフェース部とROMライタのROMソケット
とを接続する接続手段を備えて、 前記プリント基板に電気的に書き換え可能なROMを搭
載した状態で、前記インタフェース部とROMライタの
ROMソケットとを前記接続手段を介して接続し、前記
バスマスタとなり得るデバイスをスリープ状態にして、
プリント基板に搭載された電気的に書き換え可能なRO
MにROMライタからプログラムデータを書き込むこと
を特徴とする電気的に書き換え可能なROMの書き込み
方法。
1. A device that can be a bus master and a ROM that is electrically rewritable are mounted on a printed circuit board. The device that can be the bus master can be put into a sleep state from the outside, and the electrically rewritable ROM is externally mounted. An interface section that can be controlled from the interface board, and a connection means that connects the interface section and a ROM socket of a ROM writer, and the interface in a state where an electrically rewritable ROM is mounted on the printed circuit board. Section and the ROM socket of the ROM writer via the connection means, put the device that can be the bus master into a sleep state,
Electrically rewritable RO mounted on printed circuit board
An electrically rewritable ROM writing method, wherein program data is written to M from a ROM writer.
【請求項2】 前記接続手段を基板で構成するととも
に、この基板上に、前記プリント基板に搭載された状態
の電気的に書き換え可能なROMの書き込みに用いる外
部電源と、前記ROMライタのROMソケットから供給
される電源電圧に追従して前記外部電源電圧をプリント
基板の前記インタフェース部に供給する電源電圧追従供
給部とを備えたことを特徴とする請求項1記載の電気的
に書き換え可能なROMの書き込み方法。
2. The connection means is composed of a board, and an external power source used for writing an electrically rewritable ROM mounted on the printed board on the board, and a ROM socket of the ROM writer. 2. The electrically rewritable ROM according to claim 1, further comprising a power supply voltage tracking supply unit that supplies the external power supply voltage to the interface unit of the printed circuit board by following the power supply voltage supplied from How to write.
【請求項3】 前記接続手段を基板で構成するととも
に、この基板上に、電気的に書き換え可能なROMの書
き込みに必要な信号用のバッファ部を備え、 前記ROMライタから出力される信号を前記バッファ部
を介して前記プリント基板のインタフェース部に供給す
るようにしたことを特徴とする請求項1または請求項2
のいずれかに記載の電気的に書き換え可能なROMの書
き込み方法。
3. The connection means is composed of a substrate, and a buffer portion for signals necessary for writing electrically rewritable ROM is provided on the substrate, and a signal output from the ROM writer is transmitted by the substrate. 3. The interface unit of the printed circuit board is supplied via a buffer unit.
5. The electrically rewritable ROM writing method according to any one of 1.
【請求項4】 バスマスタになり得るデバイスと電気的
に書き換え可能な複数のROMを搭載するプリント基板
に、前記バスマスタになり得るデバイスを外部からスリ
ープ状態にでき、かつ前記電気的に書き換え可能な複数
のROMを外部からコントロールすることができるイン
タフェース部を備えるとともに、 前記インタフェース部とROMライタのROMソケット
とを接続する接続手段と、 ROMライタからのチップセレクト信号を電気的に書き
換え可能な複数のROMのそれぞれに切り替えて供給す
るためのチップセレクト切り替え手段とを備えて、 前記プリント基板に電気的に書き換え可能な複数のRO
Mを搭載した状態で、前記インタフェース部とROMラ
イタのROMソケットとを前記接続手段を介して接続
し、前記バスマスタとなり得るデバイスをスリープ状態
にして、プリント基板に搭載された電気的に書き換え可
能な複数のROMのそれぞれに前記チップセレクト切り
替え手段を用いてROMライタからプログラムデータを
書き込むことを特徴とする電気的に書き換え可能なRO
Mの書き込み方法。
4. A plurality of electrically rewritable devices that can put the devices that can be bus masters into a sleep state from the outside on a printed circuit board on which a device that can be a bus master and a plurality of electrically rewritable ROMs are mounted. A ROM capable of controlling the ROM from the outside, a connecting means for connecting the interface section to the ROM socket of the ROM writer, and a plurality of ROMs capable of electrically rewriting the chip select signal from the ROM writer. A plurality of ROs that are electrically rewritable on the printed circuit board.
In the state where M is mounted, the interface section and the ROM socket of the ROM writer are connected through the connecting means, the device that can be the bus master is put in the sleep state, and the device is electrically rewritable mounted on the printed circuit board. An electrically rewritable RO characterized in that program data is written from a ROM writer to each of a plurality of ROMs by using the chip select switching means.
How to write M.
【請求項5】 前記接続手段を基板で構成して前記チッ
プセレクト切り替え手段を搭載するとともに、この基板
上に、前記プリント基板に搭載された状態の電気的に書
き換え可能な複数のROMの書き込みに用いる外部電源
と、前記ROMライタのROMソケットから供給される
電源電圧に追従して前記外部電源電圧をプリント基板の
前記インタフェース部に供給する電源電圧追従供給部と
を備えたことを特徴とする請求項4記載の電気的に書き
換え可能なROMの書き込み方法。
5. The connection means is composed of a board, the chip select switching means is mounted on the board, and a plurality of electrically rewritable ROMs mounted on the printed board are written on the board. An external power supply to be used, and a power supply voltage tracking supply unit for supplying the external power supply voltage to the interface unit of the printed circuit board by following the power supply voltage supplied from the ROM socket of the ROM writer. Item 4. An electrically rewritable ROM writing method according to Item 4.
【請求項6】 前記接続手段を基板で構成して前記チッ
プセレクト切り替え手段を搭載するとともに、この基板
上に、電気的に書き換え可能な複数のROMの書き込み
に必要な信号用のバッファ部を備え、 前記ROMライタから出力される信号を前記バッファ部
を介して前記プリント基板のインタフェース部に供給す
るようにしたことを特徴とする請求項4または請求項5
のいずれかに記載の電気的に書き換え可能なROMの書
き込み方法。
6. The connection means is composed of a board, the chip select switching means is mounted, and a buffer section for signals necessary for writing a plurality of electrically rewritable ROMs is provided on the board. 6. The signal output from the ROM writer is supplied to the interface section of the printed circuit board via the buffer section.
5. The electrically rewritable ROM writing method according to any one of 1.
JP16669596A 1996-02-08 1996-06-07 Writing method of electrically rewritable ROM Expired - Fee Related JP3187324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16669596A JP3187324B2 (en) 1996-02-08 1996-06-07 Writing method of electrically rewritable ROM

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4561896 1996-02-08
JP8-45618 1996-02-08
JP16669596A JP3187324B2 (en) 1996-02-08 1996-06-07 Writing method of electrically rewritable ROM

Publications (2)

Publication Number Publication Date
JPH09274798A true JPH09274798A (en) 1997-10-21
JP3187324B2 JP3187324B2 (en) 2001-07-11

Family

ID=26385640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16669596A Expired - Fee Related JP3187324B2 (en) 1996-02-08 1996-06-07 Writing method of electrically rewritable ROM

Country Status (1)

Country Link
JP (1) JP3187324B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002063071A (en) * 2000-08-21 2002-02-28 Ricoh Microelectronics Co Ltd Data writing device and computer-readable storage medium
KR100439217B1 (en) * 2001-09-27 2004-07-05 엘지전자 주식회사 Apparatus and method for ROM writer in communication system
JP2007195884A (en) * 2006-01-30 2007-08-09 Sayama Precision Ind Co Id setting terminal of inter-machine game medium dispensing machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002063071A (en) * 2000-08-21 2002-02-28 Ricoh Microelectronics Co Ltd Data writing device and computer-readable storage medium
KR100439217B1 (en) * 2001-09-27 2004-07-05 엘지전자 주식회사 Apparatus and method for ROM writer in communication system
JP2007195884A (en) * 2006-01-30 2007-08-09 Sayama Precision Ind Co Id setting terminal of inter-machine game medium dispensing machine

Also Published As

Publication number Publication date
JP3187324B2 (en) 2001-07-11

Similar Documents

Publication Publication Date Title
KR100280637B1 (en) Computer system capable of data update of fixed flash ROM and its control method
JP2007243973A (en) Programming system and buffer circuit
JP2003241730A (en) Display device
JP3187324B2 (en) Writing method of electrically rewritable ROM
JP3781844B2 (en) ROM writing system and ROM writing device
JP2009295069A (en) Electronic module incorporating bidirectional serial bus
US11107539B2 (en) Semiconductor device and its power supply control method
JPH07256945A (en) Printer apparatus
JP2002278784A (en) Rom rewrite system, rom-loaded circuit device used in the system and connecting device connected to the rom- loaded circuit device
US20050149648A1 (en) Multi-purpose IO system
JP2001051908A (en) Printed circuit board, method and device for reading data and checking write data, data writer and connector
JP2006268823A (en) Image forming apparatus
JP2001312426A (en) Control circuit and control method for memory element
JP2002063071A (en) Data writing device and computer-readable storage medium
JPH1011278A (en) Microcomputer device with rewritable nonvolatile memory
JPH0337073Y2 (en)
US6624907B1 (en) Controller for a printing unit
JPH11328089A (en) Id information write circuit in device for pci bus interface
JP2002215413A (en) Firmware transfer method and inter-module data transmission system
JP2001052491A (en) Data writing device and connector
JP4174272B2 (en) Device controller
JP2003131947A (en) Circuit board for mounting memory
JP2003085120A (en) Image forming device
JP2001052492A (en) Data writing device, data writing method, connector and printed board
JPH04222002A (en) Display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080511

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees