JP2001312426A - Control circuit and control method for memory element - Google Patents

Control circuit and control method for memory element

Info

Publication number
JP2001312426A
JP2001312426A JP2000129985A JP2000129985A JP2001312426A JP 2001312426 A JP2001312426 A JP 2001312426A JP 2000129985 A JP2000129985 A JP 2000129985A JP 2000129985 A JP2000129985 A JP 2000129985A JP 2001312426 A JP2001312426 A JP 2001312426A
Authority
JP
Japan
Prior art keywords
signal
memory element
control circuit
control
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000129985A
Other languages
Japanese (ja)
Other versions
JP3984408B2 (en
Inventor
正知 ▲巌▼
Masatomo Iwao
Susumu Togawa
進 戸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horiba Ltd
Original Assignee
Horiba Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horiba Ltd filed Critical Horiba Ltd
Priority to JP2000129985A priority Critical patent/JP3984408B2/en
Publication of JP2001312426A publication Critical patent/JP2001312426A/en
Application granted granted Critical
Publication of JP3984408B2 publication Critical patent/JP3984408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a control circuit and a control method which protect a memory element having been mounted on a substrate and reset the protection. SOLUTION: This control circuit 1 is inserted into a signal line 7C1 of the memory element 7 having been mounted on the substrate and has an input part for signals 5a (RD, RST) transmitted by the signal line 7C1, a high-voltage input part 1b, an input part 1c for control signals 5b (OVP, RVP) for applying a high voltage V12, switch parts 1e and if which select the high voltage V12 as the high-voltage signals OVP and RVP when the control signals 5b are active and signals transmitted by the signal line when inactive, and an output part 1d which outputs the signals selected by the switch parts 1e and if.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、メモリ素子の制御
回路およびメモリ素子の制御方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory element control circuit and a memory element control method.

【0002】[0002]

【従来の技術】近年、メモリ素子の中でもフラッシュメ
モリが注目を浴びている。すなわち、電気的に記憶内容
の変更が可能であり、バックアップ電源が不要で、衝撃
に強いといった特徴があることから、あらゆる電気機器
の不揮発性のメモリ素子として利用する分野が多くあ
る。またフラッシュメモリは、メモリセルを構成するト
ランジスタ数が少ないことから安価で、容易に小型化す
ることができることから、さまざまな機器の基板に実装
されるようになっている。
2. Description of the Related Art In recent years, a flash memory has attracted attention among memory devices. That is, since the stored contents can be electrically changed, a backup power supply is not required, and the device is resistant to impacts, it is often used as a nonvolatile memory element of all electric devices. In addition, flash memories are inexpensive due to the small number of transistors constituting memory cells, and can be easily miniaturized, so that they are mounted on substrates of various devices.

【0003】また、前記フラッシュメモリの中には記憶
領域を幾つかのセクタに分割して、各セクタ毎にメモリ
の書き込みを禁止する保護機能を有するものがあり、こ
の保護機構を用いることにより、マイクロコンピュータ
の基本プログラム(IPLプログラムやBIOSプログ
ラム)などのプログラムや重要なデータを書き込んだ記
憶領域を保護することが行われている。なお、前記フラ
ッシュメモリの記憶領域の保護機能はフラッシュメモリ
の信号ラインのうち所定の信号ラインに通常時よりも高
電圧の制御信号を入力することによってプロテクトおよ
びプロテクトの一時解除を可能とする。
Some flash memories have a protection function of dividing a storage area into several sectors and prohibiting writing of the memory for each sector. By using this protection mechanism, 2. Description of the Related Art A program such as a basic program (IPL program or BIOS program) of a microcomputer and a storage area in which important data is written are protected. Note that the protection function of the storage area of the flash memory enables protection and temporary release of protection by inputting a control signal of a higher voltage than usual to a predetermined signal line among signal lines of the flash memory.

【0004】加えて、EEP−ROMなどのメモリ素子
においても、その信号ラインのうち所定の信号ラインに
高電圧の制御信号を入力することによって記憶内容の書
換えを可能とするものがある。
[0004] In addition, some memory devices such as EEP-ROMs can rewrite stored contents by inputting a high-voltage control signal to a predetermined signal line among the signal lines.

【0005】これらのメモリ素子に対するプログラムの
書き込みは、例えばメモリ素子を着脱自在に支持するI
Cソケットを有して、メモリ素子に対するデータの書き
込みを可能とするROMライタのような電子回路を用い
て行われていた。次いで、例えばフラッシュメモリの場
合はプログラムを書き込んだ領域をプロテクトし、この
プロテクト済のフラッシュメモリを、電気機器のマイク
ロコンピュータが搭載された基板に実装していた。
The writing of a program into these memory elements is performed, for example, by using an I / O that detachably supports the memory elements.
It has been performed using an electronic circuit such as a ROM writer that has a C socket and enables data to be written to a memory element. Then, for example, in the case of a flash memory, an area in which a program is written is protected, and the protected flash memory is mounted on a board on which a microcomputer of an electric device is mounted.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記フ
ラッシュメモリを搭載する電気機器が、とりわけ多品種
少量生産されるものである場合には、一旦基板に実装さ
れたフラッシュメモリに対して、プロテクトされた領域
に書き込まれたプログラムの変更を行なう必要が生じる
場合があった。このため、例えば前記フラッシュメモリ
を搭載した電気機器の仕様が変更になった場合や、フラ
ッシュメモリに書き込んだプログラムに何らかの不都合
があってバージョンアップする必要が生じた場合に、フ
ラッシュメモリを基板から取り外して、再びROMライ
タなどによって書き換えて搭載するか、別のフラッシュ
メモリと交換する必要があった。
However, in the case where the electric equipment on which the flash memory is mounted is manufactured in a variety of types and in small quantities, the flash memory once mounted on the substrate is protected. In some cases, it is necessary to change the program written in the area. For this reason, for example, when the specifications of the electric device equipped with the flash memory are changed, or when the program written in the flash memory needs to be upgraded due to some inconvenience, the flash memory is removed from the board. Therefore, it is necessary to rewrite the data with a ROM writer or the like again, or to replace it with another flash memory.

【0007】このため、実装済のフラッシュメモリに書
き込まれたプロテクト済のデータを書き換えるために
は、非常な手間がかかることは避けられなかった。した
がって、従来ではフラッシュメモリに書き込まれたプロ
グラムに変更が加わった場合には、基板ごと交換するこ
とが行われていた。
For this reason, it is inevitable that rewriting the protected data written in the mounted flash memory requires a great deal of trouble. Therefore, conventionally, when a program written in the flash memory is changed, the entire board is replaced.

【0008】ところで、前記フラッシュメモリの信号ラ
インに入力される信号は、通常ハイレベルであっても
3.3Vまたは5Vといった低電圧であり、前記フラッ
シュメモリを搭載したデジタル回路も電源電圧として
3.3Vまたは5Vの電圧が供給されている。一方、前
記フラッシュメモリのプロテクトまたはプロテクト解除
の制御は、前記通常の信号の電圧レベルより高い電圧
(例えば12V)を供給した状態で行われるものであ
る。
A signal input to the signal line of the flash memory is normally a low voltage such as 3.3 V or 5 V even at a high level, and a digital circuit equipped with the flash memory has a power supply voltage of 3. A voltage of 3 V or 5 V is supplied. On the other hand, the control of protection or release of protection of the flash memory is performed in a state where a voltage (for example, 12 V) higher than the voltage level of the normal signal is supplied.

【0009】したがって、通常は基板に実装されてしま
ったフラッシュメモリに対して電源電圧よりも高い電圧
レベルの信号が入ることがなく、プロテクトされたデー
タを確実に保護できるように構成されている。言い換え
るなら、通常のメモリ動作を行なう基板上においてフラ
ッシュメモリのプロテクトまたはプロテクト一時解除の
設定を可能とする回路構成は存在していなかった。この
ようなメモリ素子に対する記憶内容の書換えを制限する
手法は、フラッシュメモリに限られるものではなく、E
EP−ROMなどのメモリ素子においても同様に行われ
ている。
Therefore, the flash memory normally mounted on the board does not receive a signal of a voltage level higher than the power supply voltage, so that the protected data can be surely protected. In other words, there has been no circuit configuration that enables setting of protection or temporary release of protection of a flash memory on a board that performs a normal memory operation. The method of restricting the rewriting of the stored contents in such a memory element is not limited to the flash memory.
The same applies to a memory element such as an EP-ROM.

【0010】本発明は、上述の実情を考慮に入れてなさ
れたものであって、その目的は、基板実装後のメモリ素
子に対してプロテクトおよびプロテクト一時解除の設定
を可能にするメモリ素子の制御回路およびメモリ素子の
制御方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to control a memory element capable of setting protection and temporary release of protection for a memory element mounted on a substrate. An object of the present invention is to provide a method for controlling a circuit and a memory element.

【0011】[0011]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のメモリ素子の制御回路は、基板実装後の
メモリ素子の信号ラインに挿入される制御回路であっ
て、前記信号ラインによって伝達される信号の入力部
と、高電圧入力部と、前記高電圧を印加させるための制
御信号の入力部と、前記制御信号がアクティブ状態のと
きに前記高電圧を高電圧信号として選択し、制御信号が
インアクティブ状態のときに信号ラインによって伝達さ
れる信号を選択するスイッチ部と、このスイッチ部によ
って選択された信号を出力する出力部とを有することを
特徴としている。
In order to achieve the above object, a control circuit for a memory element according to the present invention is a control circuit inserted into a signal line of a memory element mounted on a substrate, wherein An input part of a signal transmitted by the input part, a high voltage input part, an input part of a control signal for applying the high voltage, and selecting the high voltage as a high voltage signal when the control signal is in an active state. And a switch unit for selecting a signal transmitted by the signal line when the control signal is in an inactive state, and an output unit for outputting the signal selected by the switch unit.

【0012】したがって、前記メモリ素子の制御回路に
よって、基板上に実装されたメモリ素子に直接書き込み
ができるので、メモリ素子に記憶させるべきプログラム
や重要データなどに変更が生じた場合にも、メモリ素子
を基板から取り外す必要がない。つまり、前記メモリ素
子を用いた電気機器に仕様変更が加えたり、メンテナン
スなどによりバージョンアップを施す場合にかかる手間
を最小限に抑えることができる。
Therefore, the control circuit for the memory element can directly write data to the memory element mounted on the substrate. Therefore, even if a program or important data to be stored in the memory element is changed, the memory element can be written. Need not be removed from the board. In other words, it is possible to minimize the time and effort required when a specification change is made to an electrical device using the memory element or a version is upgraded by maintenance or the like.

【0013】特にメモリ素子がフラッシュメモリの場合
には、同じ素子内の記憶内容を分割したセクタ毎にプロ
テクトおよびプロテクトの一時解除を設定できるので、
一つの素子内の記憶領域を(ROMとして機能する)読
み出し専用領域と、(RAMとして機能する)読み書き
可能領域とに分けることが可能であるが、本発明のメモ
リ素子の制御回路を用いれば、ソフトウェアによって、
フラッシュメモリをメモリとしての通常動作時とプロテ
クトまたはプロテクト一時解除設定時をソフトにより切
り換えることができる。つまり、ソフトウェア上の操作
だけで、フラッシュメモリのプロテクトの一時解除を行
ったりプロテクトを設定可能となる。
In particular, when the memory element is a flash memory, protection and temporary release of protection can be set for each sector obtained by dividing the storage contents in the same element.
A storage area in one element can be divided into a read-only area (functioning as a ROM) and a readable / writable area (functioning as a RAM). Depending on the software,
Software operation can be switched by software between the normal operation of the flash memory as a memory and the setting of protection or temporary release of protection. That is, the protection of the flash memory can be temporarily released or the protection can be set only by the operation on the software.

【0014】そして、プロテクトを解除した領域に対し
てソフトウェア的に、プログラムやデータを書き込むこ
とができる。つまり、フラッシュメモリに書き込んだプ
ログラムやデータなどによって動作ミスが発生するよう
なトラブルが生じたときに、ハードウェアを変更するこ
となくトラブルを解消できる。
[0014] Then, a program or data can be written into the unprotected area by software. That is, when a problem such as an operation error occurs due to a program or data written in the flash memory, the trouble can be solved without changing the hardware.

【0015】また、一つのフラッシュメモリ内の読み出
し専用領域と読み書き可能領域との割り振りを基板実装
後に自由に変更することも可能となり、汎用性を持たせ
ることができる。そして、基板の縮小が可能となり製造
コストも低く抑えることができる。
Further, the allocation of the read-only area and the readable / writable area in one flash memory can be freely changed after mounting on the board, so that versatility can be provided. Then, the size of the substrate can be reduced, and the manufacturing cost can be reduced.

【0016】なお、前記メモリ素子の制御回路を用いた
プログラムやデータの書き換えを終了して通常のメモリ
動作をさせるときなど、プロテクトされたメモリ素子に
対する書き換え動作を行う必要がない場合には、前記高
電圧入力部をグランド処理することにより、通常のメモ
リ動作時に誤って通常のハイレベルより高い電圧を印加
することがない。つまり、たとえCPUが暴走するなど
の何らかの予期せぬ出来事のために前記スイッチ部が動
作するようなことがあったとしても、メモリ素子のプロ
テクトが不本意に解除されてしまう心配がない。
When it is not necessary to perform a rewriting operation on a protected memory element, for example, when rewriting a program or data using the control circuit of the memory element is completed and a normal memory operation is performed, By grounding the high voltage input unit, a voltage higher than the normal high level is not erroneously applied during the normal memory operation. That is, even if the switch unit is operated due to some unexpected event such as a runaway of the CPU, there is no fear that the protection of the memory element is unintentionally released.

【0017】本発明のメモリ素子の制御方法は、基板に
実装されたメモリ素子の信号ラインに制御回路を挿入
し、この制御回路に入力される制御信号がインアクティ
ブ状態のときに前記信号ラインによって伝達される信号
をメモリ素子に供給し、制御信号がアクティブ状態のと
きに高電圧の制御信号をメモリ素子に供給することによ
り、メモリ素子に対してプロテクトの設定およびプロテ
クト一時解除の設定を行なうことを特徴としている。
According to the method of controlling a memory element of the present invention, a control circuit is inserted into a signal line of a memory element mounted on a substrate, and when a control signal input to the control circuit is in an inactive state, the signal line is used. By supplying a transmitted signal to the memory element and supplying a high-voltage control signal to the memory element when the control signal is in an active state, setting of protection and temporary release of protection for the memory element are performed. It is characterized by.

【0018】[0018]

【発明の実施の形態】以下、本発明のメモリ素子の制御
回路1の一例を図1を用いて説明する。図1において、
2は本発明のメモリ素子の制御回路1を搭載するマイク
ロコンピュータ(以下、マイコン2という)、3はこの
マイコン2によって制御される制御対象の一例として分
析部3aを有する電気機器(以下、分析計3という)、
4はこの分析計3に接続されて、これを操作可能とする
情報処理装置(以下、パソコン4という)である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of a control circuit 1 for a memory element according to the present invention will be described below with reference to FIG. In FIG.
Reference numeral 2 denotes a microcomputer (hereinafter, referred to as a microcomputer 2) on which the control circuit 1 for the memory element of the present invention is mounted. Reference numeral 3 denotes an electric device (hereinafter, referred to as an analyzer) having an analysis unit 3a as an example of a control target controlled by the microcomputer 2. 3),
Reference numeral 4 denotes an information processing device (hereinafter, referred to as a personal computer 4) which is connected to the analyzer 3 and which can be operated.

【0019】前記分析計3は少なくともマイコン2に供
給される電源電圧として例えば直流5Vの電力と、これ
より高い直流12Vの電力を供給する電源回路3bを有
している。また、この電源回路3bは前記分析部3aに
対して電力を供給する。
The analyzer 3 has a power supply circuit 3b for supplying at least a power of, for example, 5 V DC as a power supply voltage supplied to the microcomputer 2 and a higher power of 12 V DC. The power supply circuit 3b supplies power to the analysis unit 3a.

【0020】5はマイコン2の主要な演算処理部である
マイクロプロセッサ(以下、単にCPU5という)、6
a,6bはインターフェイス、そして、7は前記制御回
路1による制御対象となるメモリ素子の一例であるフラ
ッシュメモリである。なお、本例では説明を簡単にする
ためにその他の素子についての説明を省略しているが、
マイコン2はフラッシュメモリ7の他にメインメモリと
なるD−RAMやS−RAMなどのメモリ素子を有して
いる。
Reference numeral 5 denotes a microprocessor (hereinafter simply referred to as a CPU 5) which is a main arithmetic processing unit of the microcomputer 2, and 6
Reference numerals a and 6b denote interfaces, and reference numeral 7 denotes a flash memory which is an example of a memory element to be controlled by the control circuit 1. In this example, the description of other elements is omitted for simplicity of description,
The microcomputer 2 has a memory element such as a D-RAM or an S-RAM serving as a main memory in addition to the flash memory 7.

【0021】本例のフラッシュメモリ7はその記憶領域
を幾つかのセクタ7a〜7zに分割して、各セクタ7a
〜7z毎にメモリの書き込みを禁止する保護機能(プロ
テクト設定およびプロテクト解除)を有するものであ
り、少なくともデータバス7Dと、アドレスバスや種々
の制御信号の入力部からなる制御信号ライン7Cとを有
している。また、本例の制御信号ライン7Cは、フラッ
シュメモリ7のプロテクトを設定するときに使用される
信号ライン7C1 と、前記プロテクトの設定に関係のな
い信号ライン7C2 とに分けている。
The flash memory 7 of this embodiment divides its storage area into several sectors 7a to 7z, and
Z7z has a protection function (protection setting and protection release) for inhibiting writing to the memory, and has at least a data bus 7D and a control signal line 7C comprising an address bus and an input section for various control signals. are doing. The control signal line 7C of the present embodiment is divided into a signal line 7C 1 which is used to set the protection of the flash memory 7, a signal line 7C 2 unrelated to the setting of the protection.

【0022】前記制御回路1は前記信号ライン7C1
間に挿入されるものであり、この信号ライン7C1 によ
って伝達される信号5aの入力部1aと、前記電源回路
3bから直流12Vの電力(以下、電源電圧5Vと区別
するためにこれを高電圧V12という)を入力するための
高電圧入力部1bと、前記高電圧を印加させるためにC
PU5から出力される制御信号5bの入力部1cと、こ
の制御信号5bによって選択された高電圧V12または前
記入力部1aに入力される信号5aの何れか一方を前記
信号ライン7C1 に出力する出力部1dとを有してい
る。なお、2sは前記高電圧入力部1bに対して高電圧
12または0Vを出力するスイッチである。
[0022] The control circuit 1 is intended to be inserted between the signal line 7C 1, an input unit 1a of the signal 5a carried by the signal line 7C 1, the power of the DC 12V from the power supply circuit 3b ( hereinafter, a high voltage input section 1b for inputting a called high voltage V 12) which in order to distinguish it from the power supply voltage 5V, C in order to apply the high voltage
An input unit 1c of the control signal 5b outputted from the PU5, outputs one of the signal 5a inputted to the high voltage V 12 or the input unit 1a selected by the control signal 5b to the signal line 7C 1 And an output unit 1d. Incidentally, 2s is a switch for outputting a high voltage V 12 or 0V to the high voltage input unit 1b.

【0023】図1には説明を簡単にするために前記制御
信号5bがCPU5から直接的に出力されるように開示
しているが、本発明は制御信号5bを生成する部材を限
定するものではない。すなわち、上述の説明では省略し
ているが制御信号5bはCPU5とは異なる別の論理回
路から出力されるように構成されている。逆に、前記制
御回路1、CPU5、入出力インターフェイス6a,6
b、フラッシュメモリ7などを一つのパッケージに収め
たワンチップマイコンを形成してもよい。
FIG. 1 discloses that the control signal 5b is directly output from the CPU 5 for the sake of simplicity, but the present invention does not limit the members that generate the control signal 5b. Absent. That is, although omitted in the above description, the control signal 5b is configured to be output from another logic circuit different from the CPU 5. Conversely, the control circuit 1, the CPU 5, the input / output interfaces 6a, 6
b, a one-chip microcomputer in which the flash memory 7 and the like are housed in one package may be formed.

【0024】図2は前記制御回路1の一例を開示する図
である。図2において、前記信号ライン7C1 によって
伝達される信号5aは例えばRDと、RSTであり、こ
の信号ライン7C1 に出力する信号を選択する制御信号
5bはOVPと、RVPである。また、1e,1fはそ
れぞれ制御信号OVP,RVPによって、前記信号R
D,RSTまたは高電圧V12を選択的に切り換えるスイ
ッチ部である。
FIG. 2 is a diagram showing an example of the control circuit 1. As shown in FIG. 2, the signal 5a carried by the signal line 7C 1 is a example RD, a RST, control signal 5b for selecting a signal to be output to the signal line 7C 1 is a OVP, a RVP. Also, 1e and 1f are controlled by the control signals OVP and RVP, respectively.
D, is selectively switched switch unit RST or high voltage V 12.

【0025】前記スイッチ部1e,1fは、例えば信号
ラインLによって伝達される信号RD,RSTの伝達方
向に挿入された整流素子D1 ,D2 と、この整流素子D
1 ,D2 より下流側に接続されたプルダウン抵抗R1
2 と、このプルダウン抵抗R1 ,R2 と接地部Gとの
間に設けられて制御信号OVP,RVPの入力によって
これを断続するスイッチ素子T1 ,T2 (例えばトラン
ジッスタ)とを有している。また、前記プルダウン抵抗
1 ,R2 とトランジスタT1 ,T2 との間にプルアッ
プ抵抗R3 ,R4 を介して前記高電圧V12を接続してい
る。なお、B1,B2 はバッファであるが、これを省略
してもよい。
The switch sections 1e and 1f include, for example, rectifiers D 1 and D 2 inserted in the transmission direction of the signals RD and RST transmitted by the signal line L, and the rectifiers D and D2.
1 , a pull-down resistor R 1 connected downstream of D 2 ,
R 2 and switch elements T 1 , T 2 (for example, transistors) provided between the pull-down resistors R 1 , R 2 and the ground G and intermittently connected by input of control signals OVP, RVP. ing. Further, connecting the high voltage V 12 via a pull-up resistor R 3, R 4 between said pull-down resistor R 1, R 2 and transistor T 1, T 2. Although B 1 and B 2 are buffers, they may be omitted.

【0026】スイッチ部1e,1fを上述のように構成
することにより、信号ラインLによって伝達される通常
状態の信号RD,RSTに生じる波形伝播遅延を、整流
素子D1 ,D2 1個によるものだけに抑えることがで
き、それだけ通常の動作時における動作速度を速くする
ことができる。すなわち、前記制御回路1を挿入したこ
とによって通常のメモリ操作に支障をきたすことがな
い。
By configuring the switch sections 1e and 1f as described above, the waveform propagation delay generated in the signals RD and RST in the normal state transmitted by the signal line L can be reduced by one rectifying element D 1 and D 2. And the operating speed during normal operation can be increased accordingly. That is, the insertion of the control circuit 1 does not hinder normal memory operation.

【0027】また、上記構成により、信号切換えにかか
る部品点数を可及的に少なくすることができる。そし
て、前記制御信号OVP,RVPによる制御でトランジ
スタT 1 ,T2 をスイッチングすることにより、プルダ
ウン抵抗R1 ,R2 を接地部と切り離すことができ、こ
れによりトランジスタT1 ,T2 のコレクタ側に接続さ
れた前記高電圧V12を信号ラインLに供給できる。
[0027] Further, according to the above configuration, the signal switching can be performed easily.
The number of parts can be reduced as much as possible. Soshi
Therefore, the transistor is controlled by the control signals OVP and RVP.
Star T 1, TTwoBy switching the
Resistance R1, RTwoCan be disconnected from the ground
As a result, the transistor T1, TTwoConnected to the collector side of
High voltage V12Can be supplied to the signal line L.

【0028】上記構成の制御回路1は、制御信号OV
P,RVPがハイレベルにドライブされた場合、出力部
1dのOE,RESには信号RD,RSTの信号レベル
がそのまま伝播する。一方、制御信号OVP,RVPを
ローレベルにドライブするとトランジスタはOFFとな
り、入力部1aに入力される信号RD,RSTの信号レ
ベルに関わらずOE,RESに高電圧V12が印加され
る。
The control circuit 1 having the above-described configuration uses the control signal OV
When P and RVP are driven to the high level, the signal levels of the signals RD and RST propagate to OE and RES of the output unit 1d as they are. On the other hand, the control signal OVP, Driving RVP low level, the transistor becomes OFF, the signal input to the input section 1a RD, OE regardless of the signal level of the RST, the high voltage V 12 to the RES is applied.

【0029】すなわち、本例では制御信号OVP,RV
Pはローアクティブの制御信号であり、出力部1dから
出力される信号OEは出力電圧5VのRDまたは出力電
圧12VのOVP、信号RESは出力電圧5VのRST
または出力電圧12VのRVPとなる。なお、本発明は
制御回路1に入力される制御信号5bをローアクティブ
に限定するものではないことはいうまでもない。
That is, in this example, the control signals OVP, RV
P is a low-active control signal, the signal OE output from the output unit 1d is an RD having an output voltage of 5V or an OVP having an output voltage of 12V, and the signal RES is an RST having an output voltage of 5V.
Or, it becomes an RVP with an output voltage of 12V. It goes without saying that the present invention does not limit the control signal 5b input to the control circuit 1 to low active.

【0030】したがって、CPU5は制御信号OVP,
RVPにローレベル信号を出力することにより、既に基
板に実装されたフラッシュメモリ7に対して、任意のと
きに高電圧V12の制御信号を印加することができ、フラ
ッシュメモリ7の記憶領域に形成された各セクタ7a〜
7zをプロテクト設定したり、プロテクトの一時解除を
設定することができる。
Therefore, the CPU 5 controls the control signals OVP,
By outputting a low level signal to the RVP, the flash memory 7 which has already been mounted on the substrate, it is possible to apply a control signal of the high voltage V 12 at any, formed in the storage area of the flash memory 7 Sectors 7a-
7z can be protected or the protection can be temporarily released.

【0031】なお、前記スイッチ部1e,1fの構成は
上述したものに限られるものではなく、アナログスイッ
チや半導体リレーのような半導体素子を用いて形成され
てもよい。また、動作速度が十分である場合にはスイッ
チ部1e,1fをリレーとしてもよい。
The configurations of the switches 1e and 1f are not limited to those described above, but may be formed using a semiconductor element such as an analog switch or a semiconductor relay. If the operation speed is sufficient, the switch units 1e and 1f may be relays.

【0032】また、本例では、分析計3に対してパソコ
ン4が接続されているので、フラッシュメモリ7に対す
るプロテクトの設定、およびプログラムやデータの書き
込みは、このパソコン4を介して行うことができる。す
なわち、前記分析計3が機能拡張や仕様変更などによっ
てバージョンアップしたり、メンテナンスを行う場合
に、フラッシュメモリ7をマイコン2を構成する基板か
ら取り外さなくても、このフラッシュメモリ7に書き込
んだプログラムやデータをパソコン4側からソフトウェ
アによって任意に書き換えることが可能となる。
In this embodiment, since the personal computer 4 is connected to the analyzer 3, setting of protection to the flash memory 7 and writing of programs and data can be performed through the personal computer 4. . That is, when the analyzer 3 is upgraded due to a function expansion or a specification change, or when maintenance is performed, the program written in the flash memory 7 can be executed without removing the flash memory 7 from the board constituting the microcomputer 2. The data can be arbitrarily rewritten by software from the personal computer 4 side.

【0033】したがって、分析計3のメンテナンスや拡
張を極めて容易に行うことができ、これにかかる時間と
労力の削減をはかることができる。また、不必要にハー
ドウェアを改造することによって生じる故障や追加部品
にかかるコストの問題を解決することができる。
Therefore, maintenance and expansion of the analyzer 3 can be performed very easily, and the time and labor required for the maintenance and extension can be reduced. In addition, it is possible to solve the problems caused by unnecessary remodeling of hardware and the cost of additional components.

【0034】なお、高電圧V12を印加する必要がない場
合、つまり、プロテクトに関する設定を一切行わない場
合には、高電圧V12の入力側において前記スイッチ2s
を常に0V側に切り換えればよい。あるいは、前記制御
回路1の高電圧入力部1bをプルダウン処理すればよ
い。すなわち、このスイッチ2sを0V側に切り換えた
り、プルダウン処理を施すことにより、たとえCPU5
が暴走するなどして、制御信号OVP,RVPが不本意
に出力されたとしても、これによってフラッシュメモリ
7のプロテクトが外れたり、不本意なプロテクトがかか
ってしまうことがないようにすることができる。
[0034] If it is not necessary to apply a high voltage V 12, that is, if not performed at all settings for protection, said switch 2s at the input side of the high voltage V 12
Should always be switched to the 0V side. Alternatively, the high-voltage input section 1b of the control circuit 1 may be subjected to a pull-down process. That is, by switching the switch 2s to the 0V side or performing a pull-down process, the CPU 5s
Even if the control signals OVP and RVP are unintentionally output due to runaway of the flash memory or the like, it is possible to prevent the flash memory 7 from being unprotected or unintentionally protected. .

【0035】さらに、前記スイッチ2sは前記フラッシ
ュメモリ7に対するプログラムやデータの変更を行なう
ときに電源回路側に切り換えて、高電圧V12を供給でき
るようにし、フラッシュメモリ7に対するプロテクトを
かけた後で、再び前記スイッチ2sを0V側に切り換え
るように使用してもよい。この場合は、前記スイッチ2
sによって、メンテナンス時に限ってソフトウェアによ
るプログラムおよびデータの書き換えを行えるように切
り換えることができる。
Furthermore, after the switch 2s is multiplied by the protection against the switching to the power supply circuit side when to change the program or data to the flash memory 7, to allow supplying a high voltage V 12, a flash memory 7 Alternatively, the switch 2s may be used to switch it to the 0V side again. In this case, the switch 2
By s, switching can be performed so that programs and data can be rewritten by software only during maintenance.

【0036】また、本例ではフラッシュメモリ7を用い
ることにより、その記憶領域の一部を保護してROMの
ような読取専用領域とし、他の部分を不揮発性のRAM
のような読み書き可能領域として使用することができる
と共に、この読取専用領域と読み書き可能領域との割合
を基板実装後に変更することができる。すなわち、フラ
ッシュメモリ7の汎用性を増すことができる。
In this embodiment, the flash memory 7 is used to protect a part of the storage area to make it a read-only area such as a ROM, and the other part to be a non-volatile RAM.
And the ratio between the read-only area and the readable / writable area can be changed after the board is mounted. That is, the versatility of the flash memory 7 can be increased.

【0037】さらに、フラッシュメモリ7はその容量に
対して小型に形成できるので、マイコン2の小型化にも
寄与できるだけでなく、マイコン2をワンチップマイコ
ンとして形成する場合においても、前記制御回路1を組
み込むことで同様の効果を得ることができ、更なる小型
化を達成することができる。
Further, since the flash memory 7 can be formed to be small in size with respect to its capacity, not only can the microcontroller 2 be reduced in size, but also when the microcomputer 2 is formed as a one-chip microcomputer, the control circuit 1 can be used. By incorporating the same, the same effect can be obtained, and further downsizing can be achieved.

【0038】なお、上述の例では前記フラッシュメモリ
7が分析計3内に形成されたマイコン2の基板に実装さ
れるものである例を開示しているが、本発明はこの点を
限定するものではない。すなわち、マイコン2は分析計
3内に設けられたものではなく、あらゆる電気機器に設
けられるものであってよい。例えば、前記電気機器3が
ターミナルアダプタや携帯電話などの場合には、フラッ
シュメモリ7に書かれている基本プログラムを後から書
き換え可能とすることにより、時代の流れとともに考え
られた新しい機能を後から追加することができる。
Although the above example discloses an example in which the flash memory 7 is mounted on the substrate of the microcomputer 2 formed in the analyzer 3, the present invention is limited to this point. is not. That is, the microcomputer 2 is not provided in the analyzer 3 but may be provided in all electric devices. For example, when the electric device 3 is a terminal adapter or a mobile phone, for example, the basic program written in the flash memory 7 can be rewritten later, so that new functions considered with the times can be added later. Can be added.

【0039】[0039]

【発明の効果】以上説明したように本発明は、基板上に
実装されたメモリ素子に直接書き込むができるので、メ
モリ素子に記憶させるべきプログラムや重要データなど
に変更が生じた場合にも、メモリ素子を基板から取り外
す必要がない。つまり、前記メモリ素子を用いた電気機
器に仕様変更を加えたり、メンテナンスなどによりバー
ジョンアップを施す場合にかかる手間を最小限に抑える
ことができる。
As described above, according to the present invention, since data can be directly written into a memory element mounted on a substrate, even when a program or important data to be stored in the memory element is changed, the memory can be written. There is no need to remove the element from the substrate. That is, it is possible to minimize the time and effort required to change the specifications of the electrical device using the memory element or to upgrade the version by maintenance or the like.

【0040】また、フラッシュメモリに書き込んだプロ
グラムやデータなどによって動作ミスが発生するような
トラブルが生じたときに、前記プログラムが書き込まれ
たエリアにプロテクトが掛けられていたとしても、この
プログラムを一時的に解除して、プログラムをソフトウ
ェアによって変更できる。すなわち、ハードウェアを変
更することなくトラブルを解消できる。そして、回路構
成としては部品点数を必要最小限に抑えることにより基
板の縮小が可能となり製造コストも低く抑えることがで
きる。
When a program or data written in the flash memory causes a trouble such that an operation error occurs, even if the area where the program is written is protected, this program is temporarily stored. Program can be changed by software. That is, the trouble can be solved without changing the hardware. As for the circuit configuration, by minimizing the required number of components, the substrate can be reduced, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一例であるメモリ素子の制御回路を用
いた実施例を示す図である。
FIG. 1 is a diagram showing an embodiment using a control circuit of a memory element which is an example of the present invention.

【図2】前記制御回路の構成を説明する図である。FIG. 2 is a diagram illustrating a configuration of the control circuit.

【符号の説明】[Explanation of symbols]

1…メモリ素子の制御回路、1a,1c…入力部、1b
…高電圧入力部、1d…出力部、1e,1f…スイッチ
部、5a(RD,RST)…信号、5b(OVP,RV
P)…制御信号、7…メモリ素子、7C1 …信号ライ
ン、V12…高電圧。
Reference numeral 1: memory element control circuit, 1 a, 1 c ... input unit, 1 b
... High-voltage input section, 1d ... output section, 1e, 1f ... switch section, 5a (RD, RST) ... signal, 5b (OVP, RV)
P): control signal, 7: memory element, 7C 1 : signal line, V 12 : high voltage.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板実装後のメモリ素子の信号ラインに
挿入される制御回路であって、前記信号ラインによって
伝達される信号の入力部と、高電圧入力部と、前記高電
圧を印加させるための制御信号の入力部と、前記制御信
号がアクティブ状態のときに前記高電圧を高電圧信号と
して選択し、制御信号がインアクティブ状態のときに信
号ラインによって伝達される信号を選択するスイッチ部
と、このスイッチ部によって選択された信号を出力する
出力部とを有することを特徴とするメモリ素子の制御回
路。
1. A control circuit inserted into a signal line of a memory element mounted on a substrate, the control circuit being adapted to apply an input part for a signal transmitted by the signal line, a high voltage input part, and the high voltage. A control signal input unit, and a switch unit that selects the high voltage as a high voltage signal when the control signal is in an active state, and selects a signal transmitted by a signal line when the control signal is in an inactive state. And an output unit for outputting a signal selected by the switch unit.
【請求項2】 基板に実装されたメモリ素子の信号ライ
ンに制御回路を挿入し、この制御回路に入力される制御
信号がインアクティブ状態のときに前記信号ラインによ
って伝達される信号をメモリ素子に供給し、制御信号が
アクティブ状態のときに高電圧の制御信号をメモリ素子
に供給することにより、メモリ素子に対してプロテクト
の設定およびプロテクト解除の設定を行なうことを特徴
とするメモリ素子の制御方法。
2. A control circuit is inserted into a signal line of a memory element mounted on a substrate, and a signal transmitted by the signal line is supplied to the memory element when a control signal input to the control circuit is in an inactive state. Supplying a high-voltage control signal to the memory element when the control signal is in an active state, thereby setting protection and canceling protection of the memory element. .
JP2000129985A 2000-04-28 2000-04-28 Memory element control circuit and memory element control method Expired - Fee Related JP3984408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000129985A JP3984408B2 (en) 2000-04-28 2000-04-28 Memory element control circuit and memory element control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000129985A JP3984408B2 (en) 2000-04-28 2000-04-28 Memory element control circuit and memory element control method

Publications (2)

Publication Number Publication Date
JP2001312426A true JP2001312426A (en) 2001-11-09
JP3984408B2 JP3984408B2 (en) 2007-10-03

Family

ID=18639172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000129985A Expired - Fee Related JP3984408B2 (en) 2000-04-28 2000-04-28 Memory element control circuit and memory element control method

Country Status (1)

Country Link
JP (1) JP3984408B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140018A (en) * 2006-11-30 2008-06-19 Denso Corp Electronic control device
JP2008210067A (en) * 2007-02-26 2008-09-11 Miura Co Ltd Control device
JP2010003243A (en) * 2008-06-23 2010-01-07 Ricoh Co Ltd Memory management device, image forming apparatus, memory management method, and computer program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140018A (en) * 2006-11-30 2008-06-19 Denso Corp Electronic control device
JP4706626B2 (en) * 2006-11-30 2011-06-22 株式会社デンソー Electronic control unit
JP2008210067A (en) * 2007-02-26 2008-09-11 Miura Co Ltd Control device
JP2010003243A (en) * 2008-06-23 2010-01-07 Ricoh Co Ltd Memory management device, image forming apparatus, memory management method, and computer program

Also Published As

Publication number Publication date
JP3984408B2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
KR100280637B1 (en) Computer system capable of data update of fixed flash ROM and its control method
KR101282257B1 (en) Computer system and control method thereof
JP3811231B2 (en) Integrated circuit with programmable bus settings
US5933595A (en) Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory
US20060107082A1 (en) Microcomputer
JP2001312426A (en) Control circuit and control method for memory element
JPH08203288A (en) On-board writing control device
JP3893010B2 (en) Signal switching method and signal switching circuit for changing stored information of integrated circuit
JP2000003599A (en) Controller for automobile
JPH1011277A (en) Computer device with electrically rewritable nonvolatile memory and nonvolatile semiconductor memory
JP2007259582A (en) Power source control circuit
JP3187324B2 (en) Writing method of electrically rewritable ROM
US7596717B2 (en) Microcomputer and debugging method
JP2001318907A (en) Microcomputer incorporating flash memory
JP2002539542A (en) Microcontroller with write enable bit
JPH11184683A (en) Electronic equipment
JP2003131947A (en) Circuit board for mounting memory
JP2002099468A (en) Writing control circuit
JP2004302631A (en) Information processor
JP2000020498A (en) Microcomputer and its restoring method
JPH11353170A (en) Flash memory controller and memory access method of flash memory controller
JP2012252567A (en) Data processing system
JP2006139627A (en) Image forming apparatus
JPH06180996A (en) Device with built-in computer
JP2017102697A (en) Writing method for nonvolatile memory and communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130713

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees