JPH0819245A - 半導体スタック - Google Patents
半導体スタックInfo
- Publication number
- JPH0819245A JPH0819245A JP14372794A JP14372794A JPH0819245A JP H0819245 A JPH0819245 A JP H0819245A JP 14372794 A JP14372794 A JP 14372794A JP 14372794 A JP14372794 A JP 14372794A JP H0819245 A JPH0819245 A JP H0819245A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- terminal
- terminals
- capacitor
- acb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 回路の配線インダクタンスをより小さく
し、各素子のスイッチング動作時のサージ電圧を更に抑
えることが可能な半導体スタックの提供。 【構成】 同一面上に正極端子、負極端子、交流端子を
導出した少くとも直列接続された１対のスイッチング素
子１ａ，２ａ及び正極端子、負極端子を導出したコンデ
ンサ１５を有する半導体スタックにおいて、前記端子上
に配置される、それぞれ絶縁を保って積層された第１、
第２及び第３の導体板から成る一括積層導体８と、この
一括積層導体８を貫通して設けられる端子接続ボルト１
３，１６を介して前記端子と前記導体板を電気的に接続
して構成した半導体スタック。
し、各素子のスイッチング動作時のサージ電圧を更に抑
えることが可能な半導体スタックの提供。 【構成】 同一面上に正極端子、負極端子、交流端子を
導出した少くとも直列接続された１対のスイッチング素
子１ａ，２ａ及び正極端子、負極端子を導出したコンデ
ンサ１５を有する半導体スタックにおいて、前記端子上
に配置される、それぞれ絶縁を保って積層された第１、
第２及び第３の導体板から成る一括積層導体８と、この
一括積層導体８を貫通して設けられる端子接続ボルト１
３，１６を介して前記端子と前記導体板を電気的に接続
して構成した半導体スタック。
Description
【０００１】
【産業上の利用分野】本発明は、正極側及び負極側の両
端子を同一面上に導出した少くとも一組の正極側のスイ
ッチング素子と負極側のスイッチング素子を直列に接続
し更に両スイッチング素子の両端子間に接続されるコン
デンサを備えた半導体スタックに関する。
端子を同一面上に導出した少くとも一組の正極側のスイ
ッチング素子と負極側のスイッチング素子を直列に接続
し更に両スイッチング素子の両端子間に接続されるコン
デンサを備えた半導体スタックに関する。
【０００２】
【従来の技術】最近、電力変換装置において、高速スイ
ッチング素子を使った高周波パルス幅変調（ＰＷＭ）制
御方式が広く採用され、また装置の大容量化に大容量素
子を並列にして用いられている。さらに高周波ＰＷＭ制
御方式では、高速スイッチング素子間のリアクタンスを
減らして、スイッチング時に発生するサージ電圧を抑え
るために、高速スイッチング素子は互いに接近し、コン
デンサとの距離が短くなるように取付けられている。
ッチング素子を使った高周波パルス幅変調（ＰＷＭ）制
御方式が広く採用され、また装置の大容量化に大容量素
子を並列にして用いられている。さらに高周波ＰＷＭ制
御方式では、高速スイッチング素子間のリアクタンスを
減らして、スイッチング時に発生するサージ電圧を抑え
るために、高速スイッチング素子は互いに接近し、コン
デンサとの距離が短くなるように取付けられている。
【０００３】従来の半導体スタックについて、図６及び
図７により説明する。図６は三相又は単相ブリッジ回路
の任意の交流相の正側及び負側の２アームを示すもので
あって、直流端子９，１０の間に、例えばそれぞれトラ
ンジスタから成る３個並列の半導体スイッチング素子１
ａ，１ｂ，１ｃ及び２ａ，２ｂ，２ｃが直列に接続さ
れ、さらにコンデンサ１５が、直流端子９，１０の間に
接続されている回路を示している。素子１ａ〜１ｃは、
直流導体３Ｈと交流導体５Ｈとの間に並列に接続され、
素子２ａ〜２ｃは、交流導体５Ｈと直流導体４Ｈとの間
に並列に接続されている。交流導体５Ｈからは交流端子
１１が導出されている。コンデンサ１５と直流端子９，
１０との間の接続は直流導体３ａ及び４ａによって行わ
れている。
図７により説明する。図６は三相又は単相ブリッジ回路
の任意の交流相の正側及び負側の２アームを示すもので
あって、直流端子９，１０の間に、例えばそれぞれトラ
ンジスタから成る３個並列の半導体スイッチング素子１
ａ，１ｂ，１ｃ及び２ａ，２ｂ，２ｃが直列に接続さ
れ、さらにコンデンサ１５が、直流端子９，１０の間に
接続されている回路を示している。素子１ａ〜１ｃは、
直流導体３Ｈと交流導体５Ｈとの間に並列に接続され、
素子２ａ〜２ｃは、交流導体５Ｈと直流導体４Ｈとの間
に並列に接続されている。交流導体５Ｈからは交流端子
１１が導出されている。コンデンサ１５と直流端子９，
１０との間の接続は直流導体３ａ及び４ａによって行わ
れている。
【０００４】図７は図６に示した従来の半導体スタック
７の実装状態を示しており、図７（ａ）は、平面図、図
７（ｂ）は側面図である。図７（ａ），図７（ｂ）にお
いて素子１ａ〜１ｃ及び２ａ〜２ｃは、ヒートシンク６
に６個配置されている。回路を実装した半導体スタック
の表面側即ちヒートシンク６の表面上に素子１ａと２
ａ、素子１ｂと２ｂ、素子１ｃと２ｃが順に配置されて
いる。素子１ａ，１ｂ及び１ｃの正側端子ｃは、直流導
体３Ｈにそれぞれ接続され、直流導体３Ｈは直流端子９
で直流導体３ａと接続されている。素子１ａ，１ｂ及び
１ｃの負側端子Ｅと素子２ａ，２ｂ及び２ｃの正側端子
ｃは、交流導体５Ｈによってそれぞれ接続され、交流導
体５Ｈの先端部が交流端子１１を形成している。素子２
ａ，２ｂ及び２ｃの負側端子Ｅは、直流導体４Ｈにそれ
ぞれ接続され、直流導体４Ｈは直流端子１０で直流導体
４ａと接続されている。直流導体３ａと直流導体４ａの
それぞれの他端は、コンデンサ１５の正の端子と負の端
子にそれぞれ接続されている。図７（ｂ）には、直流導
体４Ｈのみが示されている図７（ａ）の如く直流導体と
交流導体は帯状に形成されている。
７の実装状態を示しており、図７（ａ）は、平面図、図
７（ｂ）は側面図である。図７（ａ），図７（ｂ）にお
いて素子１ａ〜１ｃ及び２ａ〜２ｃは、ヒートシンク６
に６個配置されている。回路を実装した半導体スタック
の表面側即ちヒートシンク６の表面上に素子１ａと２
ａ、素子１ｂと２ｂ、素子１ｃと２ｃが順に配置されて
いる。素子１ａ，１ｂ及び１ｃの正側端子ｃは、直流導
体３Ｈにそれぞれ接続され、直流導体３Ｈは直流端子９
で直流導体３ａと接続されている。素子１ａ，１ｂ及び
１ｃの負側端子Ｅと素子２ａ，２ｂ及び２ｃの正側端子
ｃは、交流導体５Ｈによってそれぞれ接続され、交流導
体５Ｈの先端部が交流端子１１を形成している。素子２
ａ，２ｂ及び２ｃの負側端子Ｅは、直流導体４Ｈにそれ
ぞれ接続され、直流導体４Ｈは直流端子１０で直流導体
４ａと接続されている。直流導体３ａと直流導体４ａの
それぞれの他端は、コンデンサ１５の正の端子と負の端
子にそれぞれ接続されている。図７（ｂ）には、直流導
体４Ｈのみが示されている図７（ａ）の如く直流導体と
交流導体は帯状に形成されている。
【０００５】
【発明が解決しようとする課題】しかし、同図のような
交流導体と直流導体とを帯状にして分割して配置した構
成では、回路のインダクタンスを小さくし、各素子のス
イッチング動作時のサージ電圧を抑えるのには限界があ
る。
交流導体と直流導体とを帯状にして分割して配置した構
成では、回路のインダクタンスを小さくし、各素子のス
イッチング動作時のサージ電圧を抑えるのには限界があ
る。
【０００６】そこで本発明の目的は、回路のインダクタ
ンスをより小さくし、各素子のスイッチング動作時のサ
ージ電圧を更に抑えることが可能は半導体スタックを実
現することにある。
ンスをより小さくし、各素子のスイッチング動作時のサ
ージ電圧を更に抑えることが可能は半導体スタックを実
現することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するてめ
に、本発明の半導体スタックは、同一面上に正極端子、
負極端子、交流端子を導出した少くとも直列接続された
１対のスイッチング素子及び正極端子、負極端子を導出
したコンデンサを有する半導体スタックにおいて、前記
スイッチング素子とコンデンサの端子上に配置される板
状の絶縁物で挟まれ且つそれぞれの相互間にも板状の絶
縁物を挟んで積層構成された板状の第１、第２、第３の
導体から成る一括積層導体と、前記第１の導体は、前記
１対のスイッチング素子の正極端子と前記コンデンサの
正極端子に電気的に接続され、前記第２、第３の導体か
ら絶縁された状態で前記一括積層導体を貫通する第１の
接続手段を備え、前記第２の導体は、前記１対のスイッ
チング素子の交流端子と電気的に接続され、前記第１、
第３の導体から絶縁された状態で前記一括積層導体を貫
通する第２の接続手段を備え、前記第３の導体は、前記
１対のスイッチング素子の負極端子と前記コンデンサの
負極端子に電気的に接続され、前記第１、第２の導体か
ら絶縁された状態で前記一括積層導体を貫通する第３の
接続手段を備えたことを特徴とするものである。
に、本発明の半導体スタックは、同一面上に正極端子、
負極端子、交流端子を導出した少くとも直列接続された
１対のスイッチング素子及び正極端子、負極端子を導出
したコンデンサを有する半導体スタックにおいて、前記
スイッチング素子とコンデンサの端子上に配置される板
状の絶縁物で挟まれ且つそれぞれの相互間にも板状の絶
縁物を挟んで積層構成された板状の第１、第２、第３の
導体から成る一括積層導体と、前記第１の導体は、前記
１対のスイッチング素子の正極端子と前記コンデンサの
正極端子に電気的に接続され、前記第２、第３の導体か
ら絶縁された状態で前記一括積層導体を貫通する第１の
接続手段を備え、前記第２の導体は、前記１対のスイッ
チング素子の交流端子と電気的に接続され、前記第１、
第３の導体から絶縁された状態で前記一括積層導体を貫
通する第２の接続手段を備え、前記第３の導体は、前記
１対のスイッチング素子の負極端子と前記コンデンサの
負極端子に電気的に接続され、前記第１、第２の導体か
ら絶縁された状態で前記一括積層導体を貫通する第３の
接続手段を備えたことを特徴とするものである。
【０００８】
【作用】本発明の半導体スタックは、各スイッチング素
子を接続する導体の形状を板状とし導体と導体との間を
絶縁物を介して重ね合わせて一括積層導体とし、スイッ
チング素子とコンデンサ上に配置するものである。各導
体に備えられた接続手段は接続手段が備えられた導体と
その導体に対応するスイッチング素子とコンデンサの端
子との間を電気的に接続し、他の導体から絶縁された状
態で一括積層導体を貫通する。これにより各素子及び各
素子群とコンデンサ間を接続する上での配線インダクタ
ンスを小さくし、各素子のスイッチング動作時のサージ
電圧を抑えることができる。
子を接続する導体の形状を板状とし導体と導体との間を
絶縁物を介して重ね合わせて一括積層導体とし、スイッ
チング素子とコンデンサ上に配置するものである。各導
体に備えられた接続手段は接続手段が備えられた導体と
その導体に対応するスイッチング素子とコンデンサの端
子との間を電気的に接続し、他の導体から絶縁された状
態で一括積層導体を貫通する。これにより各素子及び各
素子群とコンデンサ間を接続する上での配線インダクタ
ンスを小さくし、各素子のスイッチング動作時のサージ
電圧を抑えることができる。
【０００９】
【実施例】以下、本発明の一実施例を図１乃至図５を参
照して説明する。図１（ａ）は、本発明による本実施例
を示す平面図で（ｂ）はその側面図である。実装される
回路は、図６に示したものと同一であるものとする。
照して説明する。図１（ａ）は、本発明による本実施例
を示す平面図で（ｂ）はその側面図である。実装される
回路は、図６に示したものと同一であるものとする。
【００１０】図１（ａ），（ｂ）に示すように、素子１
ａ〜１ｃ，２ａ〜２ｃはヒートシンク６の上に図７と同
様に配置されている。素子１ａ〜１ｃ，２ａ〜２ｃ及び
電解コンデンサ１５の端子上に、一括積層導体８が各端
子を覆うように配置されている。
ａ〜１ｃ，２ａ〜２ｃはヒートシンク６の上に図７と同
様に配置されている。素子１ａ〜１ｃ，２ａ〜２ｃ及び
電解コンデンサ１５の端子上に、一括積層導体８が各端
子を覆うように配置されている。
【００１１】図２及び図３は、それぞれ一括積層導体８
の分解斜視図の一部で両者合わせて一括積層導体８を構
成する。図２及び図３に示す一括積層導体８は直流導体
３ｂと直流導体４ｂと交流導体５ｂと導体相互間及びそ
れらを挟む４枚の絶縁板とを重ね合せたものからなって
いて、素子１ａ〜１ｃ，２ａ〜２ｃ及び電解コンデンサ
１５の各端子に接する側から、絶縁板２３ｂ，直流導体
４ｂ，絶縁板２２ｂ，交流導体５ｂ，絶縁板２１ｂ，直
流導体３ｂ，絶縁板２０ｂの順に積層される。
の分解斜視図の一部で両者合わせて一括積層導体８を構
成する。図２及び図３に示す一括積層導体８は直流導体
３ｂと直流導体４ｂと交流導体５ｂと導体相互間及びそ
れらを挟む４枚の絶縁板とを重ね合せたものからなって
いて、素子１ａ〜１ｃ，２ａ〜２ｃ及び電解コンデンサ
１５の各端子に接する側から、絶縁板２３ｂ，直流導体
４ｂ，絶縁板２２ｂ，交流導体５ｂ，絶縁板２１ｂ，直
流導体３ｂ，絶縁板２０ｂの順に積層される。
【００１２】図４（ａ）は、一括積層導体８を表面側か
ら見た平面図で図４（ｂ）は、その側面図である。図５
（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は、
それぞれ図４（ａ）の一括積層導体８の断面ＡーＡ′，
ＢーＢ′，ＣーＣ′，ＤーＤ′，ＥーＥ′，ＦーＦ′を
示している。
ら見た平面図で図４（ｂ）は、その側面図である。図５
（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ）は、
それぞれ図４（ａ）の一括積層導体８の断面ＡーＡ′，
ＢーＢ′，ＣーＣ′，ＤーＤ′，ＥーＥ′，ＦーＦ′を
示している。
【００１３】次に、一括積層導体８について説明する。
図２及び図３に示すように、絶縁板２０ｂには穴Ｉ1 〜
Ｉ12及びＩ50〜Ｉ53が、絶縁板２１ｂには穴Ｉ13〜Ｉ24
及びＩ54〜Ｉ57が、絶縁板２２ｂには穴Ｉ25〜Ｉ36及び
Ｉ58〜Ｉ61が、絶縁板２３ｂには穴Ｉ37〜Ｉ48及びＩ62
〜Ｉ65が開けられている。これらの穴は直流導体３ｂ，
４ｂ及び交流導体５ｂと素子１ａ〜１ｃ及び電解コンデ
ンサ１５の各端子とを接続する後述の導体カラーを貫通
させるためのものである。又、絶縁板２０ｂには穴ＩA
〜ＩD が、絶縁板２１ｂには穴ＩE 〜ＩH が、絶縁板２
２ｂには穴ＩI〜ＩL が、絶縁板２３ｂには穴ＩM 〜ＩP
が開けられている。これらの穴は、一括積層導体８全
体を固定する固定用絶縁ボルト１４のためのものであ
る。（図４（ａ）と図５（ｂ）参照） 図２において直流導体３ｂには導体カラーＰＢ1 〜ＰＢ
10が取付けられている。導体カラーＰＢ1 及びＰＢ4 ，
ＰＢ2 及びＰＢ5 ，ＰＢ3 及びＰＢ6 ，ＰＢ7及びＰＢ9
，ＰＢ8 及びＰＢ10はそれぞれ一体化され、その中心
に端子接続ボルト１３，１６を通すための空洞を備え
る。尚、後述する導体カラーも、端子接続ボルト１３，
１６を通すための空洞を備えている。
図２及び図３に示すように、絶縁板２０ｂには穴Ｉ1 〜
Ｉ12及びＩ50〜Ｉ53が、絶縁板２１ｂには穴Ｉ13〜Ｉ24
及びＩ54〜Ｉ57が、絶縁板２２ｂには穴Ｉ25〜Ｉ36及び
Ｉ58〜Ｉ61が、絶縁板２３ｂには穴Ｉ37〜Ｉ48及びＩ62
〜Ｉ65が開けられている。これらの穴は直流導体３ｂ，
４ｂ及び交流導体５ｂと素子１ａ〜１ｃ及び電解コンデ
ンサ１５の各端子とを接続する後述の導体カラーを貫通
させるためのものである。又、絶縁板２０ｂには穴ＩA
〜ＩD が、絶縁板２１ｂには穴ＩE 〜ＩH が、絶縁板２
２ｂには穴ＩI〜ＩL が、絶縁板２３ｂには穴ＩM 〜ＩP
が開けられている。これらの穴は、一括積層導体８全
体を固定する固定用絶縁ボルト１４のためのものであ
る。（図４（ａ）と図５（ｂ）参照） 図２において直流導体３ｂには導体カラーＰＢ1 〜ＰＢ
10が取付けられている。導体カラーＰＢ1 及びＰＢ4 ，
ＰＢ2 及びＰＢ5 ，ＰＢ3 及びＰＢ6 ，ＰＢ7及びＰＢ9
，ＰＢ8 及びＰＢ10はそれぞれ一体化され、その中心
に端子接続ボルト１３，１６を通すための空洞を備え
る。尚、後述する導体カラーも、端子接続ボルト１３，
１６を通すための空洞を備えている。
【００１４】図５（ｃ）に示すように、導体カラーＰＢ
1 とＰＢ4 とを貫通する図示していない端子接続ボルト
１３を素子１ｃの正極側の端子ｃに設けられているネジ
穴に差込んで締付けることにより直流導体３ｂと素子１
ｃ正極側端子ｃとは電気的に接続される。同様に導体カ
ラーＰＢ2 とＰＢ5 とを貫通する端子接続ボルト１３に
よって素子１ｂの正極側の端子ｃが直流導体３ｂに電気
的に接続され、導体カラーＰＢ3 及びＰＢ6 を貫通する
端子接続ボルト１３よって素子１ａの正極側の端子ｃが
直流導体３ｂに電気的に接続され導体カラーＰＢ8 及び
ＰＢ10，ＰＢ7及びＰＢ9 を貫通する端子接続ボルト１
６によって電解コンデンサ１５の正極側端子が直流導体
３ｂに電気的に接続される。又、直流導体３ｂには、穴
Ｐ5 〜Ｐ7 及びＰ1 ，Ｐ3 が開けられている。これらの
穴は、それぞれ後述する導体カラーＡＣＢ1 〜ＡＣＢ3
と導体カラーＮＢ7 ，ＮＢ8 とを貫通させるためのもの
であり、これらの導体カラーが直流導体３ｂから絶縁さ
れるように両者が接触しない大きさで設けられている。
更に直流導体３ｂには固定用絶縁ボルト１４用の穴Ｐ
2 ，Ｐ4 が開けられている。
1 とＰＢ4 とを貫通する図示していない端子接続ボルト
１３を素子１ｃの正極側の端子ｃに設けられているネジ
穴に差込んで締付けることにより直流導体３ｂと素子１
ｃ正極側端子ｃとは電気的に接続される。同様に導体カ
ラーＰＢ2 とＰＢ5 とを貫通する端子接続ボルト１３に
よって素子１ｂの正極側の端子ｃが直流導体３ｂに電気
的に接続され、導体カラーＰＢ3 及びＰＢ6 を貫通する
端子接続ボルト１３よって素子１ａの正極側の端子ｃが
直流導体３ｂに電気的に接続され導体カラーＰＢ8 及び
ＰＢ10，ＰＢ7及びＰＢ9 を貫通する端子接続ボルト１
６によって電解コンデンサ１５の正極側端子が直流導体
３ｂに電気的に接続される。又、直流導体３ｂには、穴
Ｐ5 〜Ｐ7 及びＰ1 ，Ｐ3 が開けられている。これらの
穴は、それぞれ後述する導体カラーＡＣＢ1 〜ＡＣＢ3
と導体カラーＮＢ7 ，ＮＢ8 とを貫通させるためのもの
であり、これらの導体カラーが直流導体３ｂから絶縁さ
れるように両者が接触しない大きさで設けられている。
更に直流導体３ｂには固定用絶縁ボルト１４用の穴Ｐ
2 ，Ｐ4 が開けられている。
【００１５】図３において、直流導体４ｂには導体カラ
ーＮＢ1 〜ＮＢ10が取付けられている。導体カラーＮＢ
1 及びＮＢ4 ，ＮＢ2 及びＮＢ5 ，ＮＢ3 及びＮＢ6 ，
ＮＢ7 及びＮＢ9 ，ＮＢ8 及びＮＢ10，はそれぞれ一体
化されてる。
ーＮＢ1 〜ＮＢ10が取付けられている。導体カラーＮＢ
1 及びＮＢ4 ，ＮＢ2 及びＮＢ5 ，ＮＢ3 及びＮＢ6 ，
ＮＢ7 及びＮＢ9 ，ＮＢ8 及びＮＢ10，はそれぞれ一体
化されてる。
【００１６】図５（ｆ）に示すように、導体カラーＮＢ
1 及びＮＢ4 を貫通する図示していない端子接続ボルト
１３によって、前述のように素子２ｃの負極側の端子Ｅ
が直流導体４ｂに電気的に接続される。同様に、導体カ
ラーＮＢ2 及びＮＢ5 を貫通する端子接続ボルト１３に
よって、素子２ｂの負極側の端子Ｅが直流導体４ｂに電
気的に接続され、導体カラーＮＢ3 及びＮＢ6 を貫通す
る端子接続ボルト１３によって、素子２ａの負極側の端
子Ｅが直流導体４ｂに電気的に接続され、導体カラーＰ
Ｂ7 及びＰＢ9 ，ＰＢ8 及びＰＢ10を貫通する端子接続
ボルト１６によって電解コンデンサ１５の負極側端子が
直流導体４ｂに電気的に接続される。又、直流導体４ｂ
には、穴Ｎ5 〜Ｎ7 及びＮ2 ，Ｎ4 が開けられている。
これらの穴は、それぞれ後述する導体カラーＡＣＢ10〜
ＡＣＢ12と導体カラーＡＣＢ4 〜ＡＣＢ6 と前述した導
体カラーＰＢ4 〜ＰＢ6 及びＰＢ9 ，ＰＢ10とを貫通さ
せるためのものであり、これらの導体カラーが直流導体
４ｂから絶縁されるように、両者が接触しない大きさで
設けられている。更に、直流導体４ｂには固定用絶縁ボ
ルト１４用の穴Ｎ1 ，Ｎ3 が開けられている。
1 及びＮＢ4 を貫通する図示していない端子接続ボルト
１３によって、前述のように素子２ｃの負極側の端子Ｅ
が直流導体４ｂに電気的に接続される。同様に、導体カ
ラーＮＢ2 及びＮＢ5 を貫通する端子接続ボルト１３に
よって、素子２ｂの負極側の端子Ｅが直流導体４ｂに電
気的に接続され、導体カラーＮＢ3 及びＮＢ6 を貫通す
る端子接続ボルト１３によって、素子２ａの負極側の端
子Ｅが直流導体４ｂに電気的に接続され、導体カラーＰ
Ｂ7 及びＰＢ9 ，ＰＢ8 及びＰＢ10を貫通する端子接続
ボルト１６によって電解コンデンサ１５の負極側端子が
直流導体４ｂに電気的に接続される。又、直流導体４ｂ
には、穴Ｎ5 〜Ｎ7 及びＮ2 ，Ｎ4 が開けられている。
これらの穴は、それぞれ後述する導体カラーＡＣＢ10〜
ＡＣＢ12と導体カラーＡＣＢ4 〜ＡＣＢ6 と前述した導
体カラーＰＢ4 〜ＰＢ6 及びＰＢ9 ，ＰＢ10とを貫通さ
せるためのものであり、これらの導体カラーが直流導体
４ｂから絶縁されるように、両者が接触しない大きさで
設けられている。更に、直流導体４ｂには固定用絶縁ボ
ルト１４用の穴Ｎ1 ，Ｎ3 が開けられている。
【００１７】図２において、交流導体５ｂには導体カラ
ーＡＣＢ1 〜ＡＣＢ6 とＡＣＢ7 〜ＡＣＢ12が取付けら
れている。導体カラーＡＣＢ1 及びＡＣＢ4 ，ＡＣＢ2
及びびＡＣＢ5 ，ＡＣＢ3 及びＡＣＢ6 ，ＡＣＢ7 及び
びＡＣＢ10，ＡＣＢ8 及びＡＣＢ11，ＡＣＢ9 及びＡＣ
Ｂ12は、それぞれ一体化されている。
ーＡＣＢ1 〜ＡＣＢ6 とＡＣＢ7 〜ＡＣＢ12が取付けら
れている。導体カラーＡＣＢ1 及びＡＣＢ4 ，ＡＣＢ2
及びびＡＣＢ5 ，ＡＣＢ3 及びＡＣＢ6 ，ＡＣＢ7 及び
びＡＣＢ10，ＡＣＢ8 及びＡＣＢ11，ＡＣＢ9 及びＡＣ
Ｂ12は、それぞれ一体化されている。
【００１８】図５（ｄ），（ｅ）に示すように、導体カ
ラーＡＣＢ1 及びＡＣＢ4 を貫通する図示していない端
子接続ボルト１３によって、前述のように素子１ｃの負
極側の端子Ｅが交流導体５ｂに電気的に接続される。同
様に導体カラーＡＣＢ2 及びＡＣＢ5 を貫通する端子接
続ボルト１３によって素子１ｂの負極側の端子Ｅが交流
導体５ｂに電気的に接続され、導体カラーＡＣＢ3 及び
ＡＣＢ6 を貫通する端子接続ボルト１３によって素子１
ａの負極側の端子Ｅが交流導体５ｂに電気的に接続され
る。同様に導体カラーＡＣＢ7 及びＡＣＢ10と導体カラ
ーＡＣＢ8 及びＡＣＢ11と導体カラーＡＣＢ9 及びＡＣ
Ｂ12と、それぞれを貫通する端子接続ボルト１３によっ
て、交流導体５ｂに素子２ｃの正極端子ｃと、素子２ｂ
の正極端子ｃと素子２ａの正極端子ｃが接続される。ま
た、交流導体５ｂには穴ＡＣ19〜ＡＣ21と穴ＡＣ22〜Ａ
Ｃ24とが開けられている。これらの穴は、それぞれ前述
した導体カラーＮＢ1 〜ＮＢ3 と導体カラーＰＢ4 〜Ｐ
Ｂ6 とを貫通させるためのものであり、これらの導体カ
ラーが交流導体５ｂから絶縁されるように両者が接触し
ない大きさで設けられている。更に交流導体５ｂには固
定用絶縁ボルト１４用の穴ＡＣ1 〜ＡＣ4 と交流端子用
穴１１とが開けられている。
ラーＡＣＢ1 及びＡＣＢ4 を貫通する図示していない端
子接続ボルト１３によって、前述のように素子１ｃの負
極側の端子Ｅが交流導体５ｂに電気的に接続される。同
様に導体カラーＡＣＢ2 及びＡＣＢ5 を貫通する端子接
続ボルト１３によって素子１ｂの負極側の端子Ｅが交流
導体５ｂに電気的に接続され、導体カラーＡＣＢ3 及び
ＡＣＢ6 を貫通する端子接続ボルト１３によって素子１
ａの負極側の端子Ｅが交流導体５ｂに電気的に接続され
る。同様に導体カラーＡＣＢ7 及びＡＣＢ10と導体カラ
ーＡＣＢ8 及びＡＣＢ11と導体カラーＡＣＢ9 及びＡＣ
Ｂ12と、それぞれを貫通する端子接続ボルト１３によっ
て、交流導体５ｂに素子２ｃの正極端子ｃと、素子２ｂ
の正極端子ｃと素子２ａの正極端子ｃが接続される。ま
た、交流導体５ｂには穴ＡＣ19〜ＡＣ21と穴ＡＣ22〜Ａ
Ｃ24とが開けられている。これらの穴は、それぞれ前述
した導体カラーＮＢ1 〜ＮＢ3 と導体カラーＰＢ4 〜Ｐ
Ｂ6 とを貫通させるためのものであり、これらの導体カ
ラーが交流導体５ｂから絶縁されるように両者が接触し
ない大きさで設けられている。更に交流導体５ｂには固
定用絶縁ボルト１４用の穴ＡＣ1 〜ＡＣ4 と交流端子用
穴１１とが開けられている。
【００１９】このように、スイッチング素子と電解コン
デンサに配置される各直流導体と交流導体と絶縁物とを
一体化した一括積層導体とすることによって、各素子の
端子と電解コンデンサとの間の渡りを２分割せずに、導
体間の接続距離を最短にすることができるため、配線の
インダクタンスを小さくし、スイッチング動作時のサー
ジ電圧を抑えることができる。更に、各導体を一括積層
導体として一体化しているため、接続導体のための作業
時間も短縮することができる。尚、実施例では板状にし
た直流導体３ｂ、直流導体４ｂ、交流導体５ｂ及び複数
の絶縁物を重ね合せて一括積層導体を構成したが、独立
の絶縁物シ―トを用いることなく、各導体表面に絶縁物
をコ―テングした積層構成にしても良い。又、実施例で
は、正極側端子が１つずつあるスイッチング素子に対し
て使用し、従って合計４つの端子を外部に導出している
ものをとりあげたが、全体としての正極側端子及び負極
側端子の他に共通接続端子を導出した合計３つの端子が
付いている２イン１タイプのスイッチング素子について
も同様な一括積層導体を用いることができる。
デンサに配置される各直流導体と交流導体と絶縁物とを
一体化した一括積層導体とすることによって、各素子の
端子と電解コンデンサとの間の渡りを２分割せずに、導
体間の接続距離を最短にすることができるため、配線の
インダクタンスを小さくし、スイッチング動作時のサー
ジ電圧を抑えることができる。更に、各導体を一括積層
導体として一体化しているため、接続導体のための作業
時間も短縮することができる。尚、実施例では板状にし
た直流導体３ｂ、直流導体４ｂ、交流導体５ｂ及び複数
の絶縁物を重ね合せて一括積層導体を構成したが、独立
の絶縁物シ―トを用いることなく、各導体表面に絶縁物
をコ―テングした積層構成にしても良い。又、実施例で
は、正極側端子が１つずつあるスイッチング素子に対し
て使用し、従って合計４つの端子を外部に導出している
ものをとりあげたが、全体としての正極側端子及び負極
側端子の他に共通接続端子を導出した合計３つの端子が
付いている２イン１タイプのスイッチング素子について
も同様な一括積層導体を用いることができる。
【００２０】又、実施例では、三相回路中の一相のみで
表現したが交流導体５ｂを２分割又は３分割することに
より単相回路及び三相回路を構成することが可能であり
本発明の効果が得られるものである。
表現したが交流導体５ｂを２分割又は３分割することに
より単相回路及び三相回路を構成することが可能であり
本発明の効果が得られるものである。
【００２１】
【発明の効果】以上説明のように、本発明によれば回路
の配線インダクタンスがより小さく各素子のスイッチン
グ動作時のサージ電圧を更に抑えることが可能な半導体
スタックを実現することができる。
の配線インダクタンスがより小さく各素子のスイッチン
グ動作時のサージ電圧を更に抑えることが可能な半導体
スタックを実現することができる。
【図１】本発明の一実施例を示す平面図及び側面図。
【図２】［図１］に示した実施例の一括積層導体の一部
を示す分解斜視図。
を示す分解斜視図。
【図３】［図１］に示した実施例の一括積層導体の他の
一部を示す分解斜視図。
一部を示す分解斜視図。
【図４】一括積層導体の平面図及び側面図。
【図５】［図４］に示した一括積層導体をそれぞれの断
面で見た断面図。
面で見た断面図。
【図６】半導体スタックに組み込まれるスイッチング素
子とコンデンサの回路図。
子とコンデンサの回路図。
【図７】従来の半導体スタックを示す平面図及び側面
図。
図。
1a〜1c ……スイッチング素子 2a〜2c ……
スイッチング素子 ３ｂ ……直流導体 ４ｂ ……
直流導体 ５ｂ ……交流導体 ６ ……
ヒートシンク ８ ……一括積層導体 ９，１０ ……
直流端子 １１ ……交流端子 １２ ……
絶縁板 １３ ……端子接続ボルト １４ ……
固定用絶縁ボルト １５ ……コンデンサ 21b 〜23b ……
絶縁板
スイッチング素子 ３ｂ ……直流導体 ４ｂ ……
直流導体 ５ｂ ……交流導体 ６ ……
ヒートシンク ８ ……一括積層導体 ９，１０ ……
直流端子 １１ ……交流端子 １２ ……
絶縁板 １３ ……端子接続ボルト １４ ……
固定用絶縁ボルト １５ ……コンデンサ 21b 〜23b ……
絶縁板
Claims (2)
- 【請求項１】 同一面上に正極端子、負極端子、交
流端子を導出した少くとも直列接続された１対のスイッ
チング素子及び正極端子、負極端子を導出したコンデン
サを有する半導体スタックにおいて、前記スイッチング
素子とコンデンサの端子上に配置される板状の絶縁物で
挟まれ且つそれぞれの相互間にも板状の絶縁物を挟んで
積層構成された板状の第１、第２、第３の導体から成る
一括積層導体と、前記第１の導体は、前記１対のスイッ
チング素子の正極端子と前記コンデンサの正極端子に電
気的に接続され、前記第２、第３の導体から絶縁された
状態で前記一括積層導体を貫通する第１の接続手段を備
え、前記第２の導体は、前記１対のスイッチング素子の
交流端子と電気的に接続され、前記第１、第３の導体か
ら絶縁された状態で前記一括積層導体を貫通する第２の
接続手段を備え、前記第３の導体は、前記１対のスイッ
チング素子の負極端子と前記コンデンサの負極端子に電
気的に接続され、前記第１、第２の導体から絶縁された
状態で前記一括積層導体を貫通する第３の接続手段を備
えたことを特徴とする半導体スタック。 - 【請求項２】 前記一括積層導体の絶縁物は、各導
体の面上に形成された絶縁コーテング層から成っている
請求項１に記載の半導体スタック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14372794A JPH0819245A (ja) | 1994-06-27 | 1994-06-27 | 半導体スタック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14372794A JPH0819245A (ja) | 1994-06-27 | 1994-06-27 | 半導体スタック |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0819245A true JPH0819245A (ja) | 1996-01-19 |
Family
ID=15345603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14372794A Pending JPH0819245A (ja) | 1994-06-27 | 1994-06-27 | 半導体スタック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0819245A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490187B2 (en) | 2000-09-06 | 2002-12-03 | Hitachi, Ltd. | Semiconductor electric power conversion device |
| JP2009100514A (ja) * | 2007-10-15 | 2009-05-07 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2020022263A (ja) * | 2018-07-31 | 2020-02-06 | 富士電機株式会社 | 電力変換装置および鉄道車両用電力変換装置 |
| JP2020064913A (ja) * | 2018-10-15 | 2020-04-23 | 富士電機株式会社 | 半導体装置 |
-
1994
- 1994-06-27 JP JP14372794A patent/JPH0819245A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490187B2 (en) | 2000-09-06 | 2002-12-03 | Hitachi, Ltd. | Semiconductor electric power conversion device |
| JP2009100514A (ja) * | 2007-10-15 | 2009-05-07 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2020022263A (ja) * | 2018-07-31 | 2020-02-06 | 富士電機株式会社 | 電力変換装置および鉄道車両用電力変換装置 |
| JP2020064913A (ja) * | 2018-10-15 | 2020-04-23 | 富士電機株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670833A (en) | Semiconductor module for a high-speed switching arrangement | |
| JP2531928B2 (ja) | 半導体スタック | |
| US20140117495A1 (en) | Switch circuit package module | |
| US20230171909A1 (en) | Semiconductor device with stacked terminals | |
| JPH07245951A (ja) | 半導体スタック | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| JP4476465B2 (ja) | 電力変換装置 | |
| US11087924B2 (en) | Capacitor, particularly intermediate circuit capacitor for a multiphase system | |
| JP2004165309A (ja) | コンデンサユニット及びこのコンデンサユニットを有する半導体電力変換装置 | |
| US10079094B2 (en) | Capacitor, in particular an intermediate circuit capacitor for a multi-phase system | |
| JPH0819245A (ja) | 半導体スタック | |
| JPH10304680A (ja) | 電力変換装置 | |
| JPH05292756A (ja) | 電力変換装置 | |
| JP3873743B2 (ja) | 電力変換装置 | |
| US5675466A (en) | Assembly structure of self-turn-off switching device and snubber circuit therefor | |
| EP2858230A1 (en) | Power conversion apparatus | |
| US10304770B2 (en) | Semiconductor device with stacked terminals | |
| CN217720186U (zh) | 一种一体化层叠母排结构 | |
| US5313363A (en) | Low impedance interconnection assembly for high frequency switching power semiconductor devices and low inductance modular capacitor | |
| JPH08140363A (ja) | 電力変換装置 | |
| JP2568218B2 (ja) | コンデンサの並列接続方法 | |
| JPH11299240A (ja) | 電力変換装置 | |
| JPH10146065A (ja) | 電力変換装置 | |
| JP2005065414A (ja) | インバータ装置 | |
| JP2002320391A (ja) | 大容量電力変換装置の導体構造 |