JPH08190458A

JPH08190458A - 計算機システムの入出力制御装置

Info

Publication number: JPH08190458A
Application number: JP7000082A
Authority: JP
Inventors: Nobukazu Kirigatani; 信和桐ヶ谷
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-01-04
Filing date: 1995-01-04
Publication date: 1996-07-23
Anticipated expiration: 2016-01-15
Also published as: JP3124201B2

Abstract

(57)【要約】【目的】磁気記憶装置とキャッシュメモリを使用する
計算機システムの入出力制御装置に関し、キャッシュメ
モリのバックアップ用のバッテリの消耗を防止してホス
トコンピュータの処理速度を向上させる。【構成】装置電源制御部31, 41と装置状態監視部32,
42とキャッシュメモリ管理部33, 43を持つ２系統の入出
力制御装置30, 40内に、装置状態監視部32, 42から装置
電源制御部31, 41に装置動作状態を通知可能な通信イン
タフェース34, 44、バッテリユニット５にバックアップ
を行うか否かを指示する信号線35, 45、両系の電源の遮
断を判定する電源遮断検出手段31a, 41a、両系の電源遮
断時にキャッシュメモリ６のバックアップの要否を判定
するバックアップ判定手段31b, 41b、及び、バックアッ
プ必要時に信号線35, 45を通じてバッテリユニット５に
バックアップ指示を出力するバックアップ指示手段31c,
41cを設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計算機システムの入出力
制御装置に関し、特に、磁気記憶装置の前段に設けられ
て一時的にデータを記憶するキャッシュメモリを利用す
る計算機システムの入出力制御装置に関する。従来、ホ
ストコンピュータと磁気記憶装置との間に設けられた入
出力装置が二重化されたものが知られている。この二重
化された入出力装置は、一般に、各系が各々独立の電源
で動作するようになっていると共に、それぞれの系から
アクセス可能なキャッシュメモリを備えている。このキ
ャッシュメモリは磁気記憶装置に格納するデータを同時
に、或いは前もって記憶させるためのものであり、バッ
テリユニットによってバックアップ可能になっており、
いずれか一方の系が電源断となった場合でも他方の系と
キャッシュメモリは動作可能となっている。また、この
キャッシュメモリは、両方の系の電源が遮断された時に
バッテリによりバックアップされるようになっている。
ところが、、キャッシュメモリ上にバックアップすべき
データが存在しない場合でもバックアップされてしまう
ので、バッテリが不要に消費されるという問題があり、
この解決が望まれている。

【０００２】

【従来の技術】図７はバッテリユニット５にバックアッ
プされたキャッシュメモリ６をもつ従来の計算機システ
ム９の構成を示すものである。従来の計算機システム９
では、ホストコンピュータ１と記憶デバイスとしての磁
気ディスク装置２との間のデータの遣り取りが、二重化
された入出力制御装置３０，４０を介して行われるよう
になっている。そして、バッテリユニット５にバックア
ップされたキャッシュメモリ６は、二重化された入出力
制御装置３０，４０に共通に使用されるようになってお
り、磁気ディスク装置２に書き込まれるデータを一時的
に蓄えておいて、データの読み書きの速度を向上させる
ために使用される。

【０００３】図８は図７の入出力制御装置３０，４０の
内部構成を説明するものである。図８において、３１，
４１は装置電源制御部（ＵＰＣ：ユニット・パワー・コ
ントローラ）、３２，４２は装置状態監視部（ＳＡ：サ
ービスアダプタ）、３３，４３はキャッシュメモリ管理
部（ＣＦＥ：キャッシュ・ファンクション・エンジ
ン）、３６，４６はホストコンピュータとのインタフェ
ース部であるチャネル・アダブタ（ＣＡ）、３７，４７
はデバイス（一般に磁気ディスク装置）とのインタフェ
ース部であるデバイス・アダプタ（ＤＡ）、３８，４８
は電源、３９，４９は電源スイッチである。そして、装
置状態監視部３２，４２、キャッシュメモリ管理部３
３，４３、チャネル・アダブタ３６，４６、デバイス・
アダプタ３７，４７、およびキャッシュメモリ６はデー
タバス３Ｂによって相互に連絡されており、また、装置
状態監視部３２，４２、キャッシュメモリ管理部３３，
４３、チャネル・アダブタ３６，４６、およびデバイス
・アダプタ３７，４７は通信バス３Ｔによって相互に連
絡されている。

【０００４】通常のデータ転送は上位ホストコンピュー
タから二系統の入出力制御装置３０，４０のチャネル・
アダプタ３６，４６を介して行われる。データはチャネ
ル・アダプタ３６，４６からデバイス・アダプタ３７，
４７を通じて、デバイスである磁気ディスク装置に書き
込まれる。その際に同時にキャッシュメモリ６にも書き
込まれ、キャッシュメモリ管理部３３，４３に磁気ディ
スク装置のどのブロックが書かれたかが記憶される。

【０００５】次に、ホストコンピュータからデータの読
み込み要求が来ると、チャネル・アダプタ３６，４６は
キャッシュメモリ管理部３３，４３にキャッシュメモリ
６上に読むべきデータが存在するかを問い合わせる。そ
して、キャッシュメモリ６上に読むべきデータが存在す
る場合には、データの読み込みが磁気ディスク装置から
行われずに、キャッシュメモリ６から読み込まれる。こ
れは、データの読み込みを磁気ディスク装置から行うよ
りも、キャッシュメモリ６から行った方が読み込み速度
が速いからである。

【０００６】このキャッシュメモリ６と磁気ディスク装
置への同時書き込みは、ライト・スルー動作と呼ばれ
る。また、その後の読み込みで、読み込みデータがキャ
ッシュメモリ６上に存在した場合は、リード・ヒットと
呼ばれる。このようなキャッシュメモリ６の使い方は、
ライト・スルーモードと呼ばれる。更に、キャッシュメ
モリ６の利用法として、ライト・ヒット動作及びライト
・バック動作がある。ライト・ヒット動作は、磁気ディ
スク装置の書換えを行う部分がキャッシュメモリ６上に
存在した場合、ホストコンピュータの書き換え処理を高
速で行うために、先にキャッシュメモリ６上のデータの
みを書き換える動作のことである。ライト・バック動作
は、その後、書き換えられたキャッシュメモリ６上のデ
ータを、ホストコンピュータとの動作とは関係なく、磁
気ディスク装置に書き込む動作のことである。

【０００７】このように、キャッシュメモリ６を利用し
てライト・ヒット及びライト・バック動作を行う機能
は、高速書き込みモードと呼ばれる。この機能を実現す
るためには、キャッシュメモリ６がバッテリユニット５
によってバックアップされている必要がある。この理由
は、停電等によって不用意に入出力制御装置３０，４０
の電源が遮断された場合や、入出力制御装置３０，４０
の電源スイッチ３９，４９がＯＦＦされた場合等に、キ
ャッシュメモリ６上のまだライト・バック動作が行われ
ていないデータが失われてしまうからである。

【０００８】キャッシュメモリ６をバックアップする従
来の方法は、電源が遮断された時に装置電源制御部３
１，４１から出力されるPOWER STATE 信号（電源状態信
号）♯０，♯１の両方がゼロとなった状態をバッテリユ
ニット５が検出した場合に、バッテリユニット５がキャ
ッシュメモリ６をバックアップする仕組みとなってい
る。

【０００９】

【発明が解決しようとする課題】しかしながら、前記従
来のキャッシュメモリのバックアップ方法では、各入出
力制御装置の電源スイッチがＯＦＦされた通常の電源断
シーケンスにおいても、キャッシュメモリはバッテリユ
ニットによってバックアップされるため、キャッシュメ
モリ上にバックアップすべきデータが存在しない場合で
もキャッシュメモリがバッテリユニットによってバック
アップされてしまい、バッテリの消耗が早いという課題
がある。このようにバッテリの消耗が早いと、次に各入
出力制御装置の電源スイッチがＯＮされた場合に、消耗
したバッテリが充電完了となるまではキャッシュメモリ
を使用した高速書き込みモードが使用できず、ライト・
スルーモードのみで動作しなくてはならないので、動作
速度が遅くなるという欠点がある。

【００１０】そこで、本発明は、前記従来の計算機シス
テムの入出力制御装置におけるバッテリの消耗の課題を
解消し、各入出力制御装置の電源スイッチのＯＦＦや、
停電によって、入出力装置の電源が遮断された場合に、
不必要にキャッシュメモリをバッテリユニットによって
バックアップすることなく、バッテリの消耗を防止する
ことができる計算機システムの入出力制御装置を提供す
ることを目的としている。

【００１１】

【課題を解決するための手段】前記目的を達成する本発
明の計算機システムの入出力制御装置の原理構成が図１
に示される。本発明は、図１に示すように、ホストコン
ピュータ１と磁気記憶装置２とを備えた計算機システム
１０の入出力制御装置３，４であって、この入出力制御
装置３，４は各々独立の電源で動作する２つの系に分か
れており、それぞれの系はバッテリユニット５によって
バックアップ可能な共用のキャッシュメモリ６にアクセ
ス可能となっていると共に、装置電源制御部３１，４
１、装置状態監視部３２，４２、及びキャッシュメモリ
管理部３３，４３とを備えており、一方の系の電源が遮
断された場合でも他方の系とキャッシュメモリ６は動作
可能になっているものにおいて適用される。そして、本
発明の計算機システムの入出力制御装置３，４には、各
系の装置電源制御部３１，４１と装置状態監視部３２，
４２との間に設けられて、装置状態監視部３２，４２か
ら装置電源制御部３１，４１に装置動作の状態を通知可
能な通信インタフェース３４，４４と、装置電源制御部
３１，４１とバッテリユニット５の間に設けられ、バッ
テリユニット５にバックアップを行うか否かを指示する
信号線３５，４５と、装置電源制御部３１，４１内に設
けられ、両方の系の電源が遮断されたか否かを判定する
電源遮断検出手段３１ａ，４１ａと、装置電源制御部３
１，４１内に設けられ、両方の系の電源が遮断された時
に通信インタフェース３４，４４からの情報によってキ
ャッシュメモリ６内の情報がバックアップされるべきか
否かを判定するバックアップ判定手段３１ｂ，４１ｂ、
及び、装置電源制御部３１，４１内に設けられ、両方の
系の電源が遮断された時にキャッシュメモリ６内の情報
がバックアップされるべきである時に、信号線３５，４
５を通じてバッテリユニット５にキャッシュメモリ６の
バックアップ指示を出力するバックアップ指示手段３１
ｃ，４１ｃとを備えることを特徴としている。

【００１２】なお、この計算機システムの入出力制御装
置において、バッテリユニットを二重化構造としても良
く、この場合には、各バッテリユニット内にはバッテリ
交換の検出の有無を検出して装置電源制御部に出力する
バッテリ交換検出手段を設けると共に、装置電源制御部
内には片方のバッテリユニットのバッテリが交換されて
も、交換されたバッテリがバックアップモードに入らな
いようにするバックアップ禁止手段を設けるようにすれ
ば良い。

【００１３】

【作用】本発明の計算機システムの入出力制御装置によ
れば、各系にある装置状態監視部と装置電源制御部との
間に通信インタフェースが設けられ、更に、装置電源制
御部とバッテリとの間にも信号線が追加されているの
で、バッテリユニットに対してバックアップするか否か
の指示が各系の装置状態監視部から装置電源制御部を介
してバッテリユニットに通知される。バッテリユニット
内では、各系からの情報を解析することにより、バック
アップするか否かが判断される。更に、バッテリユニッ
ト内でその情報が保持できるようになっているので、入
出力制御装置の片方の系の電源が先にＯＦＦとなった
後、他方の系の電源がＯＦＦとなった場合でも対処が可
能となる。また、バッテリユニットを二重化構造とした
場合には、キャッシュメモリのバックアップ時には両方
のバッテリからバックアップされ、バッテリユニットの
内の片方が故障した時には、故障した方が交換可能とな
っているので、バッテリユニットに設けたリセット手段
によって、バッテリの交換後には新しいバッテリユニッ
トの誤動作が発生しない。

【００１４】

【実施例】以下図面を用いて本発明の実施例を詳細に説
明する。図２は本発明の計算機システムの入出力制御装
置の一実施例の構成を示すブロック図である。図２にお
いては、ホストコンピュータ１と磁気記憶装置である磁
気ディスク装置２の図示は省略してある。また、従来の
計算機システムの入出力制御装置と同じ構成部材には同
じ符号を付してある。

【００１５】図２に示すように、この実施例の入出力制
御装置は、各々独立の電源３８，４８で動作する２つの
系に入出力制御装置３，４に分かれており、それぞれの
系はバッテリユニット５によってバックアップ可能な共
用のキャッシュメモリ６にアクセス可能となっている。
また、入出力制御装置３，４内には、装置電源制御部３
１，４１、装置状態監視部３２，４２、キャッシュメモ
リ管理部３３，４３、チャネルアダプタ３６，４６、デ
バイスアダプタ３７，４７が設けられており、スイッチ
３９，４９を介してこれらの部材には電源が供給される
ようになっている。なお、オペレータによってＯＮ／Ｏ
ＦＦされる入出力装置３，４の電源スイッチ（図示せ
ず）はこのスイッチ３９，４９とは別に設けられてお
り、この電源スイッチがＯＦＦされてもスイッチ３９，
４９が直ちにＯＦＦされる訳ではなく、スイッチ３９，
４９は装置電源制御部３１，４１によってＯＦＦされる
ようになっている。また、装置状態監視部３２，４２、
キャッシュメモリ管理部３３，４３、チャネル・アダブ
タ３６，４６、デバイス・アダプタ３７，４７、および
キャッシュメモリ６はデータバス３Ｂによって相互に連
絡されており、更に、装置状態監視部３２，４２、キャ
ッシュメモリ管理部３３，４３、チャネル・アダブタ３
６，４６、およびデバイス・アダプタ３７，４７は通信
バス３Ｔによって相互に連絡されている。また、バッテ
リユニット５内には制御回路５１と、バッテリ５２とが
ある。

【００１６】以上のような構成に加えて、この実施例の
入出力制御装置３，４には、各系の装置電源制御部３
１，４１と装置状態監視部３２，４２との間に、装置状
態監視部３２，４２から装置電源制御部３１，４１に装
置動作の状態を通知可能な通信インタフェース３４，４
４が設けられていると共に、装置電源制御部３１，４１
とバッテリユニット５の間に、バッテリユニット５にバ
ックアップを行うか否かを指示する信号線３５，４５が
設けられている。

【００１７】そして、装置電源制御部３１，４１は、両
方の系の電源が遮断されたか否かを判定する機能を備え
ていると共に、通信インタフェース３４，４４から入力
される情報によって、両方の系の電源が遮断された時
に、キャッシュメモリ６内の情報がバックアップされる
べきか否かを判定する機能をもっている。更に、装置電
源制御部３１，４１内には、両方の系の電源が遮断さ
れ、かつ、キャッシュメモリ６内の情報がバックアップ
されるべきである時に、信号線３５，４５を通じてバッ
テリユニット５にキャッシュメモリ６のバックアップ指
示を出力する機能を備えている。

【００１８】装置電源制御部３１，４１とバッテリユニ
ット５の間に設けられた信号線３５，４５は、この実施
例では、従来からあるその系の電源がＯＮかＯＦＦかを
示すPOWER STATE ♯０, ♯１信号が送られる信号線に
加えて、バックアップを有効にするSET BACKUP MODE ♯
０, ♯１信号が送られる信号線と、バックアップを無
効にするRESET BACKUP MODE ♯０, ♯１信号が送られる
信号線が設けられている。

【００１９】各系の装置状態監視部３２，４２，キャッ
シュメモリ管理部３３，４３、チャネルアダプタ３６，
４６、及びデバイスアダプタ３７，４７、は通信バスを
介して相互に通信をすることが可能であり、キャッシュ
メモリ管理部３３，４３はキャッシュメモリ６上のデー
タが全てライトバック出来たか出来ないかを装置状態監
視部３２，４２に通知することが可能である。すなわ
ち、キャッシュメモリ６上に有効なデータがあるか否か
を装置状態監視部３２，４２に通知することが可能であ
る。

【００２０】図３は図２のバッテリユニット５内にある
制御回路５１の回路構成を示すものである。両系の電源
がＯＮかＯＦＦかを示すPOWER STATE 信号♯０, ♯
１はＡＮＤ回路５１１の２つの入力端子に入力され、バ
ックアップを有効にするSETBACKUP MODE 信号♯０,
♯１はＯＲ回路５１２に入力され、バックアップを無
効にするRESET BACKUP MODE 信号♯０, ♯１はＯＲ
回路５１３に入力される。POWER STATE 信号♯０,
♯１、SET BACKUP MODE 信号♯０, ♯１、及びRESE
T BACKUP MODE 信号♯０, ♯１は、"1" のときにＯ
ＦＦ状態であり、"0" のときにＯＮ状態である。

【００２１】ＡＮＤ回路５１１からの信号は反転されて
ＡＮＤ回路５１４とＡＮＤ回路５１５の一方の入力端子
に入力され、このＡＮＤ回路５１４の他方の入力端子に
はＯＲ回路５１２からの信号が入力され、ＡＮＤ回路５
１５の他方の入力端子にはＯＲ回路５１３からの信号が
入力される。そして、ＡＮＤ回路５１４からの信号がラ
ッチ回路５１６のセット端子に入力され、ＡＮＤ回路５
１５からの信号がラッチ回路５１６のリセット端子に入
力される。更に、ＡＮＤ回路５１１からの信号と、ラッ
チ回路５１６からの信号がＡＮＤ回路５１７に入力され
る。そして、ＡＮＤ回路５１７の出力によってバッテリ
ユニット５内のスイッチ５３がＯＮされると、バッテリ
５２からキャッシュメモリ６に電源が供給されることに
なる。

【００２２】図４は図２のバッテリユニット５が二重化
されて２つのバッテリユニット５Ａ，５Ｂが設けられて
いる場合の構成を示すものである。２つのバッテリユニ
ット５Ａ，５Ｂ内にはそれぞれ制御回路５１Ａ，５１Ｂ
とバッテリ５２Ａ，５２Ｂとがある。また、バッテリ５
２Ａ，５２Ｂには、バッテリ交換検出回路５４Ａ，５４
Ｂが設けられており、このバッテリ交換検出回路５４
Ａ，５４Ｂは信号線５５Ａ，５５Ｂによって両系の装置
電源制御部３１，４１に接続されている。そして、バッ
テリ５２Ａ，５２Ｂの何れかが交換された時には、交換
されたという情報を装置電源制御部３１または４１に伝
えることができるようになっている。また、両系の装置
電源制御部３１，４１は、バッテリユニット５Ａ，５Ｂ
に対してバッテリが交換された時にはINSTALL 信号♯
０, ♯１を出力するようになっている。

【００２３】図５は、図４に示した二重化されたバッテ
リユニット５Ａ，５Ｂの内の一方の制御回路、例えば、
制御回路５１Ａの回路構成を示すものであり、図３で説
明したバッテリユニット５１内の回路と同じ構成部材に
は、末尾にＡを付けた同じ符号を付してその説明を省略
する。二重化されたバッテリユニット５Ａの制御回路５
１Ａ内の回路構成が図３のバッテリユニット５の制御回
路５１内の回路構成と異なる点は、ＡＮＤ回路５１５Ａ
からの信号と、装置電源制御部３１からのINSTALL 信号
♯０の論理和をとるＯＲ回路５１８Ａが設けられてい
る点である。このＯＲ回路５１８Ａからの信号は、ラッ
チ回路５１６Ａのリセット端子に入力される。

【００２４】ここで、以上のように構成された実施例
の、通常の電源ＯＦＦのときのシーケンスを図６を用い
て説明する。まず、電源スイッチがＯＮされると（Ｓ
１）、通常、ライトバックモード時には装置状態監視部
は装置電源制御部にそれを通知し、装置電源制御部はSE
T BACKUP MODE をＯＮとして、バックアップを有効にし
ておく（Ｓ２）。

【００２５】電源スイッチがＯＦＦされると（Ｓ３）、
まず、装置電源制御部がこれを認識し、装置電源制御部
は装置状態監視部に対して電源スイッチＯＦＦを通知す
る（Ｓ４）。装置状態監視部はそれを受け取り、キャッ
シュメモリ管理部に対して電源スイッチＯＦＦを通知す
る（Ｓ５）。キャッシュメモリ管理部はチャネルアダプ
タに対して新たなホストコンピュータとの転送ストップ
を指示し（Ｓ６）、デバイスアダプタに対してはキャッ
シュメモリ上のデータのライトバックを指示する（Ｓ
７）。このライトバック指示はブロック単位で行われ
る。チャネルアダプタはライトバック指示を受けると、
ホストコンピュータとの連絡を絶ち、ホストコンピュー
タからの新たな要求は受け付けない状態となる。

【００２６】そして、デバイスアダプタは指示されたブ
ロックの、キャッシュメモリ上のデータをライトバック
処理を実行する（Ｓ８）。全てのブロックのデータのラ
イトバックが完了し、キャッシュメモリ上に有効なデー
タが存在しなくなったならば、デバイスアダプタがキャ
ッシュメモリ管理部にライトバック動作の完了を通知し
（Ｓ９）、これを受けてキャッシュメモリ管理部は装置
状態監視部にライトバック動作完了を通知する（Ｓ１
０）。

【００２７】装置状態監視部はキャッシュメモリ管理部
よりライトバック完了指示を受けたならば、装置電源制
御部に対してバックアップ必要なし（バックアップモー
ドＯＦＦ）を通知する（Ｓ１１）。装置電源制御部はこ
れを受信すると、バッテリユニットにバックアップモー
ドの解除を指示した後（Ｓ１２）、内部電源のスイッチ
をＯＦＦして電源ＯＦＦを行う（Ｓ１３）。その際にバ
ッテリユニットに対して、RESET BACKUP MODE 信号を
ＯＮとする。この後、バッテリユニットは他系の状態待
ちの状態となる（Ｓ１４）。また、この時はPOWER STAT
E 信号がＯＦＦとなるので、バッテリユニットはその
系の電源がＯＦＦであることを認識する。バッテリユニ
ットではこの時点でバックアップは行わないこととな
る。実際に、キャッシュメモリは片系の電源がＯＮの場
合には電源ＯＮの状態であるので、バッテリバックアッ
プは不要である。

【００２８】また、電源スイッチＯＦＦ時の異常とし
て、データのライトバック動作が完了せず、データがキ
ャッシュメモリ上に残った場合がある。この場合には、
装置状態監視部に対する電源スイッチＯＦＦの通知に対
して装置状態監視部は何の応答もしない。すると、装置
電源制御部の内部タイマにより所定時間後に電源ＯＦＦ
となり、バッテリユニットはバックアップモードがセッ
トされたままの状態となるので、他系の電源スイッチが
ＯＦＦとなった場合に、キャッシュメモリのバックアッ
プ動作が行われる。

【００２９】さらに異常な電源ＯＦＦ状態として、停電
時がある。このときは装置電源制御部は装置状態監視部
に対して電源スイッチＯＦＦの通知を行わないのに電源
ＯＦＦとなる。このとき、バッテリユニットはバックア
ップモードがセットされたままの状態であるので、他系
の電源がＯＦＦとなった場合に、バックアップ動作を行
う。このときは、結果的には、電源スイッチＯＦＦ時の
異常と同じ処理となる。

【００３０】２つの系の状態とBACK UP MODEの関係をバ
ッテリユニットが１つの場合を表１に、バッテリユニッ
トが二重化されている場合を表２に示す。

【００３１】

【表１】

【００３２】

【表２】

【００３３】(1) は両系がＯＮの場合であり、この時は
BACK UP MODEに関係なく、単独のバッテリユニット、及
び両系のバッテリユニット共にバックアップ動作を行わ
ない。(2) は０系がＯＮ、１系がＯＦＦの場合であり、
この時もBACK UP MODEに関係なく、単独のバッテリユニ
ット、及び両系のバッテリユニット共にバックアップ動
作を行わない。（キャッシュメモリはどちらか一方の系
がＯＮの場合全ての電源が入っている。） (3) は０系がＯＦＦ、０系がＯＮの場合であり、この時
もBACK UP MODEに関係なく、単独のバッテリユニット、
及び両系のバッテリユニット共にバックアップ動作を行
わない。（キャッシュメモリはどちらか一方の系がＯＮ
の場合全ての電源が入っている。） (4) は０系／１系共にＯＦＦの場合に、０系／１系とも
にBACK UP MODEがＯＮの場合であり、この時は、単独の
バッテリユニット、及び両系のバッテリユニット共にバ
ックアップ動作を行う。

【００３４】(5) は０系／１系ともにＯＦＦの場合に、
０系のBACK UP MODEがＯＮ、１系のBACK UP MODEがＯＦ
Ｆの場合であり、この時は、単独のバッテリユニット、
及び０系のバッテリユニットのみがバックアップ動作を
行う。(6) は０系／１系ともにＯＦＦの場合に、０系の
BACK UP MODEがＯＦＦ、１系のBACK UP MODEがＯＮの場
合であり、このときは、単独のバッテリユニット、及び
１系のバッテリユニットのみがバックアップ動作を行
う。

【００３５】(7) は０系／１系ともにＯＦＦの場合に、
０系／１系ともにBACK UP MODEがＯＦＦの場合であり、
このときは、単独のバッテリユニット、及び両系のバッ
テリユニット共にバックアップ動作を行う。以上の(1)
〜(7) の７つの状態は、図３、図５で説明したバッテリ
ユニット内の制御回路５１，５１Ａを用いることによっ
て実現できる。すなわち、図３に示した回路によれば、
POWER STATE 信号がＯＮのときにSET BACKUP MODE 信号
がＯＮでその系のバックアップモードがＯＮとなり、両
系がパワーオフの時に、バッテリオン信号が有効にな
る。

【００３６】また、バッテリユニットが二重化されてい
て、バッテリバックアップ中や片系運用中にその片方が
交換されるとき、交換されたバッテリユニットは動作し
ないような構成の図５に示す回路では、バッテリが装置
に組み込まれたことを示すINSTALL 信号がＯＦＦからＯ
Ｎに変わった際に動作中のラッチがリセットされて、誤
動作をしない構造となっている。

【００３７】

【発明の効果】以上説明したように、本発明によればキ
ャッシュメモリ上にバックアップすべきデータが存在す
る場合にのみキャッシュメモリはバッテリバックアップ
されるため、次に電源ＯＮした場合にバッテリが消耗さ
れておらず、直ちに高速書き込み機能で動作することが
可能であり、システムの高機能動作が可能となり、動作
効率が向上するという効果がある。

【００３８】また、バッテリを二重化して持つことが可
能であり、より信頼性の高いシステムを構築することが
可能となる。

【図面の簡単な説明】

【図１】本発明の計算機システムの入出力制御装置の原
理構成を示す原理構成図である。

【図２】本発明の計算機システムの入出力制御装置の一
実施例の構成を示すブロック図である。

【図３】図２のバッテリユニット内の制御回路内の回路
構成を示す回路構成図である。

【図４】図２のバッテリユニットが二重化された場合の
構成を示すブロック回路図である。

【図５】図４の二重化されたバッテリユニットの一方の
制御回路内の回路構成を示す回路構成図である。

【図６】本発明の計算機システムの入出力制御装置の制
御動作のシーケンスを説明するシーケンス図である。

【図７】従来のキャッシュメモリを用いた計算機システ
ムの構成を示すブロック構成図である。

【図８】従来の計算機システムの入出力制御装置の構成
例を示すブロック構成図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０６Ｆ 13/10 ３４０Ｂ 7368−5Ｅ

Claims

【特許請求の範囲】

【請求項１】ホストコンピュータ(1) と磁気記憶装置
(2) とを備えた計算機システム(10)の入出力制御装置
(3, 4)であって、この入出力制御装置(3, 4)は各々独立
の電源で動作する２つの系に分かれており、それぞれの
系はバッテリユニット(5) によってバックアップ可能な
共用のキャッシュメモリ(6) にアクセス可能となってい
ると共に、装置電源制御部(31, 41)、装置状態監視部(3
2, 42)、及びキャッシュメモリ管理部(33, 43)とを備え
ており、一方の系の電源が遮断された場合でも他方の系
とキャッシュメモリ(6) は動作可能になっているものに
おいて、各系の前記装置電源制御部(31, 41)と前記装置状態監視
部(32, 42)との間に設けられ、装置状態監視部(32, 42)
から装置電源制御部(31, 41)に装置動作の状態を通知可
能な通信インタフェース(34, 44)と、前記装置電源制御部(31, 41)と前記バッテリユニット
(5) の間に設けられ、バッテリユニット(5) にバックア
ップを行うか否かを指示する信号線(35, 45)と、前記装置電源制御部(31, 41)内に設けられ、前記両方の
系の電源が遮断されたか否かを判定する電源遮断検出手
段(31a, 41a)と、前記装置電源制御部(31, 41)内に設けられ、前記両方の
系の電源が遮断された時に前記通信インタフェース(34,
44)からの情報によって前記キャッシュメモリ(6) 内の
情報がバックアップされるべきか否かを判定するバック
アップ判定手段(31b, 41b)と、前記装置電源制御部(31, 41)内に設けられ、前記両方の
系の電源が遮断された時に前記キャッシュメモリ(6) 内
の情報がバックアップされるべきである時に、前記信号
線(35, 45)を通じて前記バッテリユニット(5) に前記キ
ャッシュメモリ(6) のバックアップ指示を出力するバッ
クアップ指示手段(31c, 41c)と、を備えることを特徴とする計算機システムの入出力制御
装置。
【請求項２】請求項１に記載の計算機システムの入出
力制御装置であって、前記バッテリユニットが二重化構
造となっており、各バッテリユニット内にはバッテリ交
換の検出の有無を検出して前記装置電源制御部に出力す
るバッテリ交換検出手段が設けられていると共に、前記
装置電源制御部内には片方のバッテリユニットのバッテ
リが交換されても、交換されたバッテリがバックアップ
モードに入らないようにするバックアップ禁止手段が設
けられていることを特徴とする計算機システムの入出力
制御装置。