JPH081883B2 - Semiconductor process flow creation system - Google Patents

Semiconductor process flow creation system

Info

Publication number
JPH081883B2
JPH081883B2 JP11506187A JP11506187A JPH081883B2 JP H081883 B2 JPH081883 B2 JP H081883B2 JP 11506187 A JP11506187 A JP 11506187A JP 11506187 A JP11506187 A JP 11506187A JP H081883 B2 JPH081883 B2 JP H081883B2
Authority
JP
Japan
Prior art keywords
rule
unit
name
accumulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11506187A
Other languages
Japanese (ja)
Other versions
JPS63280411A (en
Inventor
茂 松本
豪弥 江崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11506187A priority Critical patent/JPH081883B2/en
Publication of JPS63280411A publication Critical patent/JPS63280411A/en
Publication of JPH081883B2 publication Critical patent/JPH081883B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数個の単位工程を順次処理する手続きを規
定するプロセスフローを作成するシステムに関するもの
で、特に半導体プロセスへの適用を主目的としたもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system for creating a process flow that defines a procedure for sequentially processing a plurality of unit processes, and is mainly applied to a semiconductor process. Is.

従来の技術 半導体プロセスがその他一般の製造工程と異なる点
は、あるロットの投入から完成までに何度も同一装置で
の処理工程を繰返すことである。もしどの装置も1回だ
けしか通らないのであれば、ロットの動線は1本の単純
な線となる。しかし半導体プロセスに於てはロットの動
線は極めて複雑であり、しかも製品により変化する。
2. Description of the Related Art A semiconductor process is different from other general manufacturing processes in that a process step in the same apparatus is repeated many times from the introduction of a certain lot to the completion thereof. If any device is passed only once, the lot flow line is a simple line. However, in the semiconductor process, the flow line of the lot is extremely complicated, and changes depending on the product.

また設計寸法の微細化・高集積化に伴ないデバイスを
完成するまでのひとつのロットの単位工程数が増加して
おりその数は100〜200工程に達する。
In addition, the number of unit processes in one lot is increasing until the device is completed with the miniaturization and high integration of design dimensions, and the number reaches 100 to 200 processes.

製品開発の過程で多数のロットを流す際にプロセスフ
ローを作成するが、上述の背景により勘違い・不注意を
引起すことがありロット不良につながる誤ったプロセス
フローが作成されることがある。
A process flow is created when a large number of lots are flown in the process of product development. However, due to the above background, misunderstanding and carelessness may be caused, and an erroneous process flow leading to a lot defect may be created.

従来その対策としては主として技術者の注意力に頼っ
ていた。
Conventionally, the countermeasures have mainly relied on the attention of engineers.

発明が解決しようとする問題点 本発明は、誤ったプロセスフローが作成され、そのロ
ットが不良になるだけでなく、例えばフォトレジストを
塗布した後で清浄度の要求される熱酸化工程に入れて電
気炉を汚染することで他のロットへも重大な悪影響を及
ぼすといった従来の問題点を解決しようとするものであ
る。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention The present invention not only creates an erroneous process flow and makes the lot defective, but also puts it in a thermal oxidation process requiring cleanliness after applying a photoresist, for example. This is to solve the conventional problem that the electric furnace is contaminated and seriously adversely affects other lots.

問題点を解決するための手段 本発明は、複数個の単位工程名が処理順に1ロット分
格納されたメモリーの集合であるプロセスフローメモリ
ー群と、特定の単位工程毎にその直前あるいは直後に存
在すべき必須工程名および存在してはならない禁止工程
名が格納されたメモリーの集合であるシーケンスルール
メモリー群と、上記プロセスフローメモリー群内の単位
工程とシーケンスルールメモリー群内の工程名との一致
・不一致を検出する存在検出回路と第1,第2の累算器を
含むルール照合回路を有しているシステム構成のもので
ある。
Means for Solving the Problems The present invention includes a process flow memory group, which is a set of memories in which a plurality of unit process names are stored in a processing order for one lot, and a process flow memory group exists immediately before or after each specific unit process. Matches the sequence rule memory group, which is a set of memories storing the required process names that should be present and the prohibited process names that should not exist, with the unit process in the process flow memory group and the process name in the sequence rule memory group. A system configuration having a presence detection circuit that detects a mismatch and a rule matching circuit that includes first and second accumulators.

作用 プロセスフローメモリー群(PFM)内のあるメモリー
のj番目の単位工程に関するシーケンスルールメモリー
群(SRM)内のメモリーが存在するか否かを検索し、存
在する場合そのメモリー内の必須工程名および禁止工程
名を順次読出し、PFM内の(j−1)番目あるいは(j
+1)番目の単位工程と一致すれば“1"を不一致ならば
“0"を上記存在検出回路から出力し、上記ルール照合回
路内の第1の累算器には必須工程名のときのみ、第2の
累算器には禁止工程名のときのみ上記一致出力信号を加
算し、上記j番目の単位工程に関するSRM内の上記メモ
リーの全工程に関する加算の結果、上記第1の累算器の
出力が零なら必須工程欠落信号を、上記第2の累算器の
出力が零でなければ禁止工程削除信号を出力する。
Action Sequence Flow regarding the jth unit step of a memory in the process flow memory group (PFM) Searches for the existence of the memory in the memory group (SRM), and if there is, the required process name in that memory and The forbidden process names are sequentially read out, and the (j-1) th or (j-1) th in the PFM is read.
+1) If there is a match with the unit process, "1" is output from the existence detection circuit if there is no match, and the first accumulator in the rule matching circuit outputs the required process name only to the first accumulator. The coincidence output signal is added to the second accumulator only when the process name is prohibited, and as a result of the addition for all steps of the memory in the SRM for the jth unit step, the result of the first accumulator is added. If the output is zero, the essential process missing signal is output, and if the output of the second accumulator is not zero, the prohibited process deletion signal is output.

実施例 本発明の一実施例システムの基本構成を第1図に示
す。
Embodiment FIG. 1 shows the basic configuration of an embodiment system of the present invention.

単位工程毎の工程名(KP NAME),条件パラメータ名
やそのデオフォルト値等の工程情報を各レコード(R1,R
2,R3…)毎に格納した単位工程メモリー1から任意のレ
コードを入力選択回路2により選択してプロセスフロー
メモリー(PFM)3へ転送する。PFM3はロット毎の情報
を格納するメモリー(PFM)31,32,33…等から成ってい
る。あるひとつのメモリー例えばPFM31には処理順に単
位工程名を格納しておくことでプロセスフローを作成し
ていく。PEM3内の指定されたレジスター内の単位工程名
は選択回路4により存在検出回路7に読出される。
Process information such as process name (KP NAME) for each unit process, condition parameter name and its default value is recorded in each record (R1, R
2, R3 ...), an arbitrary record is selected from the unit process memory 1 stored by the input selection circuit 2 and transferred to the process flow memory (PFM) 3. The PFM3 is composed of a memory (PFM) 31, 32, 33 ... Which stores information for each lot. A process flow is created by storing unit process names in a certain memory, such as PFM31, in the order of processing. The unit process name in the designated register in PEM3 is read by the selection circuit 4 to the presence detection circuit 7.

特定の単位工程毎にシーケンスルールが書込まれたメ
モリー51,52,53…等の集合であるシーケンスルールメモ
リー(SRM)群5の情報は選択回路6によりルール存在
検出回路7の他方の入力となる。
The information of the sequence rule memory (SRM) group 5 which is a set of memories 51, 52, 53, etc. in which the sequence rules are written for each specific unit process is input by the selection circuit 6 to the other input of the rule existence detection circuit 7. Become.

SRMのひとつのメモリー51は、ある特定の単位工程に
関するシーケンスルール情報を有している。例えば第1
行(R1)には注目すべき単位工程名(注目工程名)が書
込まれている。その注目工程の直前あるいは直後に存在
すべき必須工程や存在してはならない禁止工程名が第2
行(R2)以下に書込まれている。第2行目以下の各レコ
ード(R2,R3…)は少くとも2桁の数字と単位工程名か
ら成っている。この例では、各レコードの第1・第2列
(C1・C2)に2桁の数字があててある。シーケンスルー
ルを表現するためにこれらの桁C1,C2を用いる。例え
ば、 C1=“0":注目工程の直前の工程に関する(PRE) “1":注目工程の直後の工程に関する(POST) ことを表わし、 C2=“0":存在禁止工程である(NOT) “1":存在必須工程である(MUST) ことを表わす。この組合せによる4個のルールを第2図
に示す。
One memory 51 of the SRM has sequence rule information regarding a specific unit process. For example, the first
In the line (R1), the name of the unit process to be noted (target process name) is written. The essential process name that must exist immediately before or after the process of interest or the prohibited process name that must not exist is the second
Written below line (R2). Each record (R2, R3 ...) on and after the second line consists of at least two digits and a unit process name. In this example, a two-digit number is assigned to the first and second columns (C1 and C2) of each record. These digits C1 and C2 are used to express the sequence rule. For example, C1 = “0”: Process immediately before the process of interest (PRE) “1”: Process related to the process immediately after the process of interest (POST), and C2 = “0”: Process that does not exist (NOT) “1”: Indicates that it is a mandatory process (MUST). FIG. 2 shows four rules based on this combination.

第2行以下の各レコード(R2,R3…)に於て第1・第2
列C1,C2でルールを表現し、第3列以降(C3,C4…)でそ
のルール対象となる単位工程名(EP NAME)を表わす。
例えば第1レコードR1=EP007で、第2レコードR2=10E
P035であるとき注目工程(R1)EP007にとって、その直
後にEP035が存在してはならない。すなわち、プロセス
フローの中に〔EP007〕→〔EP035〕という処理手順が含
れることを禁止する。これは例えば、EP007がレジスト
現像工程で、EP035が高温酸化工程の様な場合に相当す
る。
1st and 2nd in each record (R2, R3 ...) below the 2nd line
The columns C1 and C2 represent the rules, and the third and subsequent columns (C3, C4 ...) Represent the unit process names (EP NAME) to be the rules.
For example, the first record R1 = EP007 and the second record R2 = 10E
When it is P035, EP035 must not be present immediately after the attention process (R1) EP007. That is, it is prohibited to include the processing procedure of [EP007] → [EP035] in the process flow. This corresponds, for example, to the case where EP007 is the resist developing step and EP035 is the high temperature oxidation step.

さて、SRM内に書込まれたこの様なシーケンスルール
に照らして、PFM内に作成したプロセスフローが正しい
か否かをチェックするために、ルール存在検出回路7お
よび、それからの出力を累算するための累算器ACCM1お
よび累算器ACCM0を含むルール照合回路12が本システム
に含まれている。
Now, in order to check whether or not the process flow created in PFM is correct in light of such a sequence rule written in SRM, the rule existence detection circuit 7 and the output from it are accumulated. A rule matching circuit 12 including an accumulator ACCM1 and an accumulator ACCM0 for is included in the system.

ひとつのロットを指定する、すなわちひとつのPFM例
えばPFM31を指定する。次にPFM31内のシーケンス順に単
位工程に注目し、その前後の工程がシーケンスルールに
合致しているか否かをチェックしていく。
Specify one lot, ie one PFM, eg PFM31. Next, pay attention to the unit processes in the sequence order in the PFM 31, and check whether the processes before and after the process match the sequence rule.

今PFM31内のj番目の単位工程に注目する。それがSRM
内のR1に書込まれているか否かを全SRMについて調べ、
それがSRM51に書込まれていた、すなわちシーケンスル
ールがあったとする(もしなければ、次にj+1番目の
単位工程に注目する)。j番目の工程の直前と直後につ
いてそれぞれ調べなければならないが、まず直後のルー
ルについて調べることにする。そこでPFM31内の(j+
1)番目の単位工程名を選択回路4により検出回路7の
一方へ入力する。その際、SRM51のレコードR2,R3,…を
順次選択回路6により検出回路7の他方へ入力し、相互
の単位工程名が一致すれば“1",不一致ならば“0"を検
出回路7から出力する。但し、今は選択回路6で取り出
すレコードはC1=“1"のもののみである。検出回路7か
らの出力信号は、スイッチトランジスタ8または10を介
して累算器ACCM1またはACCM0に加算される。スイッチト
ランジスタ8または10は、SRM51の第2列C2の値が“1"
のとき(存在必須)および“0"のとき(存在禁止)のと
きのみ開き、それぞれの累算器ACCM1およびACCM0には、
存在必須ルールが満足された回数および存在禁止ルール
が違反された回数が記録されていく(第3図参照)。SR
M51内の各レコードに書込まれた単位工程名は同一のも
のはない様にできるから、存在必須ルールが満足される
のは最高1回しかないので、ACCM1のデータはSRM51内の
全ルール(全レコード)にわたる累算後も1か0の値し
かない。存在必須ルールがR4,R5と2工程書いてあって
も、両方を同時に満たすことは不可能であり、どちらか
一方を満たせばよいのである。他方、存在禁止ルールに
ついては、それがR2,R3と2工程あればそのいずれにも
違反してはならないのである。
Attention is now paid to the j-th unit process in PFM31. That is SRM
Check whether all SRM is written in R1 in
Suppose that it was written in SRM51, that is, there was a sequence rule (if not, then pay attention to the j + 1th unit process). Although it is necessary to examine the rules immediately before and immediately after the j-th step, first, let us examine the rule immediately after. So (j + in PFM31
The selection circuit 4 inputs the 1) th unit process name to one of the detection circuits 7. At that time, the records R2, R3, ... Of the SRM51 are sequentially input to the other of the detection circuits 7 by the selection circuit 6, and if the unit process names of the two coincide with each other, "1" is output, and if they do not coincide, "0" is output from the detection circuit 7. Output. However, at the present time, the records fetched by the selection circuit 6 are only those having C1 = "1". The output signal from the detection circuit 7 is added to the accumulator ACCM1 or ACCM0 via the switch transistor 8 or 10. For the switch transistor 8 or 10, the value in the second column C2 of the SRM51 is "1".
When (presence is required) and when it is “0” (presence is not present), it is opened, and the accumulators ACCM1 and ACCM0 have
The number of times the existence mandatory rule is satisfied and the number of times the existence prohibition rule is violated are recorded (see FIG. 3). SR
Since the unit process name written in each record in M51 can be the same, the existence mandatory rule can be satisfied only once. Even after accumulating over records, there is only a value of 1 or 0. Even if the mandatory rules for existence are R4 and R5 and two steps are written, it is not possible to satisfy both of them at the same time, and only one of them should be satisfied. On the other hand, the existence prohibition rule must not violate any of the two steps, R2 and R3.

従って、SRM51内の全レコードについての累算結果、A
CCM1が零でなければ、存在必須ルールは満足(OK)さ
れ、ACCM0が零ならば存在禁止ルールは満足(OK)され
るので、すべてのシーケンスルールが満足された事にな
り、次に注目工程の直前の工程(C1=0;j−1)につい
て調べる。しかしもし、ACCM1が零ならば存在必須ルー
ルは満足されないので、“必須工程の欠落警告信号W1"
を出力し、ACCM0が1以上ならば存在禁止ルールは満足
されないので、“禁止工程の削除警告信号W0"を出力
し、PFM31の修正待ちの状態にはいる。あるいはその警
告信号を特定のルールチェック結果を格納するメモリー
を用意して書込んでもよい。
Therefore, the accumulation result for all records in SRM51, A
If CCM1 is not zero, the existence mandatory rule is satisfied (OK), and if ACCM0 is zero, the existence prohibition rule is satisfied (OK), which means that all sequence rules are satisfied. The process (C1 = 0; j-1) immediately before is investigated. However, if ACCM1 is zero, the existence essential rule is not satisfied, so "missing warning signal W1 of essential process"
Is output. If ACCM0 is 1 or more, the existence prohibition rule is not satisfied. Therefore, the “prohibition process deletion warning signal W0” is output, and the PFM31 is in the correction waiting state. Alternatively, the warning signal may be written by preparing a memory for storing a specific rule check result.

発明の効果 本発明によれば、プロセスフローにおける各単位工程
間の前後関係をシーケンスルールとして予め用意してお
くことにより、任意の単位工程を直列に接続する際の不
注意によるミスを防止することが出来る。
EFFECTS OF THE INVENTION According to the present invention, by preparing in advance the sequence relation between each unit process in the process flow as a sequence rule, it is possible to prevent an inadvertent mistake when connecting arbitrary unit processes in series. Can be done.

従って正しいプロセスフローが作成され、単にそのロ
ットが間違いなく流れるだけでなく、ミスによる装置の
汚染を防止でき他のロットもまた間違いなく流れるとい
う効果が生じ、工程全体の効率向上に寄与するものであ
る。
Therefore, the correct process flow is created, and not only the lot definitely flows, but also the contamination of the device due to a mistake can be prevented and other lots will definitely flow, which contributes to the improvement of the efficiency of the whole process. is there.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の基本構成を示す一実施例のシステム
図、第2図はシーケンスルールを示す図、第3図はルー
ル照合条件を示す図である。 1……単位工程メモリー、2……入力選択回路、3……
プロセスフローメモリー群、4,6……選択回路、5……
シーケンスルールメモリー群、7……ルール存在検出回
路、9,11……累算器、12……ルール照合回路。
FIG. 1 is a system diagram of an embodiment showing a basic configuration of the present invention, FIG. 2 is a diagram showing a sequence rule, and FIG. 3 is a diagram showing rule matching conditions. 1 ... Unit process memory, 2 ... Input selection circuit, 3 ...
Process flow memory group, 4,6 …… Selection circuit, 5 ……
Sequence rule memory group, 7 ... rule existence detection circuit, 9,11 ... accumulator, 12 ... rule matching circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数個の単位工程名が処理順に1ロット分
格納されたメモリーの集合であるプロセスフローメモリ
ー群と,特定の単位工程に関しその直前あるいは直後の
工程として存在すべき必須工程名および存在してはなら
ない禁止工程名が格納されたメモリーの集合であるシー
ケンスルールメモリー群と,上記プロセスフローメモリ
ー群内のあるメモリーのj番目の単位工程に関しシーケ
ンスルールメモリー群内の工程名を検索し、(j−1)
番目または(j+1)番目の単位工程名との一致・不一
致を検出するルール存在検出回路と,上記存在検出回路
からの一致出力信号を必須工程名のときのみ加算する第
1の累算器と禁止工程名のときのみ加算する第2の累算
器とを含むルール照合回路を有し、上記j番目の単位工
程に関するシーケンスルールメモリー群内の全工程名に
対する第1の累算器の出力が零なら必須工程欠落信号を
第2の累算器の出力が零でなければ禁止工程削除信号を
出力するように構成した半導体プロセスフロー作成シス
テム。
1. A process flow memory group, which is a set of memories in which a plurality of unit process names are stored in a processing order for one lot, and an essential process name that should exist as a process immediately before or immediately after a specific unit process. The sequence rule memory group, which is a set of memories in which prohibited process names that must not exist, and the process name in the sequence rule memory group are searched for the jth unit step of a memory in the process flow memory group. , (J-1)
A rule presence detection circuit that detects a match / mismatch with the th or (j + 1) th unit process name, and a first accumulator that adds a match output signal from the above presence detection circuit only when the process name is essential A rule collating circuit including a second accumulator that adds only when the process name is present, and the output of the first accumulator for all process names in the sequence rule memory group for the j-th unit process is zero. Then, the semiconductor process flow creation system configured to output the essential process missing signal and the prohibited process deletion signal unless the output of the second accumulator is zero.
JP11506187A 1987-05-12 1987-05-12 Semiconductor process flow creation system Expired - Fee Related JPH081883B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11506187A JPH081883B2 (en) 1987-05-12 1987-05-12 Semiconductor process flow creation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11506187A JPH081883B2 (en) 1987-05-12 1987-05-12 Semiconductor process flow creation system

Publications (2)

Publication Number Publication Date
JPS63280411A JPS63280411A (en) 1988-11-17
JPH081883B2 true JPH081883B2 (en) 1996-01-10

Family

ID=14653205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11506187A Expired - Fee Related JPH081883B2 (en) 1987-05-12 1987-05-12 Semiconductor process flow creation system

Country Status (1)

Country Link
JP (1) JPH081883B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3604533A1 (en) 2008-04-11 2020-02-05 Arbutus Biopharma Corporation Site-specific delivery of nucleic acids by combining targeting ligands with endosomolytic components
EP3705125A1 (en) 2007-12-04 2020-09-09 Alnylam Pharmaceuticals, Inc. Carbohydrate conjugates as delivery agents for oligonucleotides

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624156B2 (en) * 1993-12-24 1997-06-25 日本電気株式会社 Information processing equipment for production control
KR100243806B1 (en) * 1996-06-07 2000-02-01 가네꼬 히사시 Process flow working system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3705125A1 (en) 2007-12-04 2020-09-09 Alnylam Pharmaceuticals, Inc. Carbohydrate conjugates as delivery agents for oligonucleotides
EP4223299A2 (en) 2007-12-04 2023-08-09 Alnylam Pharmaceuticals, Inc. Carbohydrate conjugates as delivery agents for oligonucleotides
EP3604533A1 (en) 2008-04-11 2020-02-05 Arbutus Biopharma Corporation Site-specific delivery of nucleic acids by combining targeting ligands with endosomolytic components

Also Published As

Publication number Publication date
JPS63280411A (en) 1988-11-17

Similar Documents

Publication Publication Date Title
JPH081883B2 (en) Semiconductor process flow creation system
US6496423B2 (en) Chip ID register configuration
JPS63220513A (en) Data management method for monitor wafer
JPS5967638A (en) Manufacturing system of semiconductor device
JP2731047B2 (en) Program operand check method
TW589693B (en) System and method for merging wafer test results
JPS5827537B2 (en) History information storage processing method
JP3219066B2 (en) Analog part deletion information addition system
JPH0729797A (en) Semiconductor circuit manufacturing process control system
JP2925667B2 (en) Process flow creation system
JP3109546B2 (en) Manufacturing process control method
JP2608166B2 (en) How to process multi-chip data
JP2763829B2 (en) How to manage a reticle or mask
JPH07306881A (en) Analysis support device for logical siomulation
JPH05160262A (en) Method of verifying integrated circuit mask pattern
JP2786017B2 (en) Method for manufacturing semiconductor integrated circuit
JPH09153072A (en) Circuit data verifying method
JPS6155756A (en) Register protecting system
JPS61199168A (en) Automatic converting device for logic circuit
JPH05119123A (en) Shift path circuit
JPH05312905A (en) Circuit simulating apparatus
JPH05289927A (en) File transfer system
JPS597156B2 (en) Magnetic bubble storage method
SE441871B (en) Device for monitoring of a data processing system
JPH10289260A (en) Electrostatic failure verifying tool

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees