JPH08179726A - Plasma display panel - Google Patents

Plasma display panel

Info

Publication number
JPH08179726A
JPH08179726A JP6317383A JP31738394A JPH08179726A JP H08179726 A JPH08179726 A JP H08179726A JP 6317383 A JP6317383 A JP 6317383A JP 31738394 A JP31738394 A JP 31738394A JP H08179726 A JPH08179726 A JP H08179726A
Authority
JP
Japan
Prior art keywords
electrode
display
red
address
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6317383A
Other languages
Japanese (ja)
Inventor
Takashi Nakano
隆 仲埜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP6317383A priority Critical patent/JPH08179726A/en
Publication of JPH08179726A publication Critical patent/JPH08179726A/en
Pending legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: To realize a bright screen by providing two display electrodes for each picture element, and reducing the number of the sub-fields arranged in series of one field by half. CONSTITUTION: In the red part of a picture element 1 constituting a plasma display panel, a red electrode 2 which is a red address electrode, an X1 display electrode 4 and a Y11 display electrode 5 which are a pair of display electrodes on a prescribed position of a first scanning line, and an X2 display electrode 6 and a Y12 display electrode 7 which are a pair of other display electrodes on the other position of the first scanning line are arranged in matrix.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報装置やパソコンの
ディスプレイ、あるいはテレビジョンの画像表示等に用
いられるプラズマディスプレイ(PDP)に係わり、特
に、アドレス・表示分離型サブフィールド駆動法によっ
て表示するPDPパネルに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display (PDP) used for a display of an information device or a personal computer, an image display of a television, etc., and particularly, an address / display separation type subfield driving method is used for display. Regarding PDP panel.

【0002】[0002]

【従来の技術】PDPパネルはフラットディスプレイの
中でも大画面化が容易、応答速度が速い、視野角が広い
などの特徴を備えていて、大画面ディスプレイに適して
いる。特に、AC型PDPパネルはメモリ特性を有し高
効率、長寿命なパネルであり、多階調でフルカラー表示
を実現した表示装置が既に商品化されている。
2. Description of the Related Art A PDP panel is suitable for a large screen display because it has features such as a large screen, a quick response speed, and a wide viewing angle among flat displays. In particular, the AC type PDP panel is a panel having memory characteristics, high efficiency, and long life, and a display device that realizes full-color display with multiple gradations has already been commercialized.

【0003】図4に従来のPDPパネルの構造を示す。
同図によれば、1画素はRGBのストライプ状3セルか
らなる。表示面側のガラス基板上に対になるX,Yサス
テイン(放電維持)電極を透明電極と補助電極で形成す
る。それらのサステイン(放電維持)電極の上に誘電体
層を設け、その上に各セル間の結合を分離するためにバ
リアリブを形成する。さらに酸化マグネシウム(Mg
O)膜を蒸着する。一方、対向する背面ガラス基板上に
はアドレス電極を形成する。R(赤)、G(緑)、B
(青)の各アドレス電極間にストライプ状の隔壁を設
け、さらに、同アドレス電極を被覆する形で、R、G、
Bの蛍光体を塗り分けて形成する。放電空間には、Ne
とXeの混合ガスが封入されている。
FIG. 4 shows the structure of a conventional PDP panel.
According to the figure, one pixel consists of three RGB stripe cells. A pair of X and Y sustain (discharge sustaining) electrodes are formed on the glass substrate on the display surface side by a transparent electrode and an auxiliary electrode. A dielectric layer is provided on the sustain (discharge sustaining) electrodes, and barrier ribs are formed on the dielectric layer to separate the coupling between the cells. Furthermore, magnesium oxide (Mg
O) Deposit the film. On the other hand, address electrodes are formed on the opposing rear glass substrate. R (red), G (green), B
Stripe-shaped partition walls are provided between the (blue) address electrodes, and R, G, and
The phosphor of B is separately formed. Ne in the discharge space
And a mixed gas of Xe are enclosed.

【0004】上記したPDPパネルは、以下に述べるア
ドレス・表示分離型サブフィールド法と呼ばれる表示駆
動方法を使って表示制御している。256階調表示のア
ドレス・表示分離型サブフィールド法の駆動シーケンス
の例を、図5に示し、同図を参照して説明する。1フレ
ームは、輝度の相対比が、1、2、4、8、16、3
2、64、128の8個のサブフィールドで構成され、
8画面の輝度の組み合わせで256階調の表示を行う。
それぞれのサブフィールドは、リフレッシュした1画面
分のデータの書き込みを行うアドレス期間とそのサブフ
ィールドの輝度レベルを決めるサステイン期間で構成さ
れる。
The above-mentioned PDP panel controls display using a display driving method called an address / display separation type subfield method described below. An example of the driving sequence of the address / display separation type sub-field method of 256 gradation display is shown in FIG. 5 and described with reference to FIG. One frame has a relative luminance ratio of 1, 2, 4, 8, 16, 3
It consists of 8 subfields of 2, 64, and 128,
256 gradations are displayed by combining the brightness of 8 screens.
Each subfield is composed of an address period for writing refreshed data for one screen and a sustain period for determining the brightness level of the subfield.

【0005】アドレス期間では、最初全画面同時に各画
素に初期的に壁電荷が形成され、その後、サステインパ
ルスが全画面に与えられ表示が行う。サブフィールドの
明るさはサステインパルスの数に比例し、所定の輝度に
設定される。
In the address period, wall charges are initially formed in each pixel at the same time on the entire screen, and then a sustain pulse is applied to the entire screen for display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness.

【0006】各サブフィールドはアドレス期間とサステ
イン期間とで構成され、アドレス期間はそれぞれ1.5
ミリ秒であり、1フレームのアドレス期間の合計時間は
1.5ミリ秒×8であり、12ミリ秒となる。1フレー
ム期間(約16.7ミリ秒)の残り4.7ミリ秒がサス
テイン期間に使われる。輝度はサステインサイクルに比
例している。例えば、サブフィールド:SF1のサステ
インサイクル数は2サイクル、つぎのサブフィールド:
SF2のサステインサイクル数は4サイクル、8枚目の
サブフィールド:SF8のサステインサイクル数は25
6サイクルである。
Each subfield is composed of an address period and a sustain period, and each address period is 1.5.
It is milliseconds, and the total time of the address period of one frame is 1.5 milliseconds × 8, which is 12 milliseconds. The remaining 4.7 milliseconds of one frame period (about 16.7 milliseconds) is used for the sustain period. Brightness is proportional to the sustain cycle. For example, the subfield: SF1 has two sustain cycles, and the following subfield:
The number of sustain cycles in SF2 is 4 cycles, and the number of sustain cycles in the eighth subfield: SF8 is 25.
6 cycles.

【0007】アドレスの方法は、以下の手順で行われ
る。全画面消去、全画面点灯(書き込み放電)全
画面消去、線順次書き込みアドレス(3マイクロ秒×
480行)以上のサイクルを繰り返す。
The address method is performed in the following procedure. All screen erase, all screen lit (write discharge) All screen erase, line sequential write address (3 microsecond ×
(480 lines) and the above cycles are repeated.

【0008】駆動波形図を図6に示す。最初の全画面
消去では、前のサブフィールドのサステイン期間におけ
る点灯状態の影響を受けないようにするため、すべての
セルの消去放電が行われる。つぎの全画面点灯(書き
込み放電)はXとYの電極間で行われる。この瞬間、ア
ドレス電極が0Vに維持されているので、イオンの一部
が蛍光体の表面に蓄積する。さらに全画面消去では、
つぎの書き込みアドレスに不要な壁電荷を消去する。こ
の消去パルスは、放電終了後もアドレス電極上の蛍光体
表面の壁電荷が残留する。最後は、線順次の選択書き
込みを行う。Y電極としてアドレス電極間のアドレス放
電は、蛍光体表面に残留しているイオンとY電極側のM
gO面に残留している電子が、外部印加電圧に積み重な
った形で効果的に放電に関与するため、非常に低いアド
レス電圧での書き込み放電が可能となる。
FIG. 6 shows a drive waveform diagram. In the first full-screen erase, erase discharge of all cells is performed in order not to be affected by the lighting state in the sustain period of the previous subfield. The next full screen lighting (writing discharge) is performed between the X and Y electrodes. At this moment, since the address electrodes are maintained at 0V, some of the ions accumulate on the surface of the phosphor. Furthermore, in full screen deletion,
Unnecessary wall charges are erased at the next write address. In this erase pulse, the wall charges on the surface of the phosphor on the address electrode remain even after the discharge is completed. Finally, line-sequential selective writing is performed. The address discharge between the address electrodes as the Y electrodes is caused by the ions remaining on the surface of the phosphor and the M on the Y electrode side.
The electrons remaining on the gO surface effectively participate in the discharge in the form of being piled up with the externally applied voltage, so that the writing discharge at a very low address voltage becomes possible.

【0009】ところが、上述したようにサブフィールド
のアドレス期間では、第1走査線から第480走査線ま
で全てのアドレス走査を行うため、アドレス期間の長さ
が1.5ミリ秒かかる。多階調表示するためにサブフィ
ールドの数を増やすと、アドレス期間の合計時間は1.
5ミリ秒×サブフィールドの数の関係から増大する。一
方、表示期間は1フィールド(約16.7秒)からアド
レス期間の合計時間を引いた時間であるから、サブフィ
ールドの数を増加させるとサステイン(放電維持)期間
が少なくなる。従って、サブフィールドの数を増加さ
せ、多階調表示にすればするほどパネル画面が暗くなる
問題があった。
However, as described above, in the address period of the subfield, all the address scans from the first scanning line to the 480th scanning line are performed, and therefore the length of the address period takes 1.5 milliseconds. When the number of subfields is increased for multi-gradation display, the total address period is 1.
It increases from the relation of 5 ms × number of subfields. On the other hand, since the display period is the time obtained by subtracting the total time of the address period from one field (about 16.7 seconds), increasing the number of subfields shortens the sustain (discharge maintaining) period. Therefore, there is a problem that the panel screen becomes darker as the number of subfields is increased and the multi-gradation display is performed.

【0010】[0010]

【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、多階調でしかも画面が明るいプラ
ズマディスプレイパネルを提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a plasma display panel having multiple gradations and a bright screen.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、走査線方向と垂直に各画素を構成する三原色の赤色
と緑色と青色と毎に設けられた赤電極と、緑電極と、青
電極とでなるアドレス電極と、走査線に相応する位置毎
に設けられたX1電極とY1電極とでなる第一表示電極
と、走査線に相応する位置毎に設けられたX2電極とY
2電極とでなる第二表示電極とで構成した。
In order to achieve the above object, a red electrode, a green electrode, and a blue electrode are provided for each of the three primary colors red, green, and blue that constitute each pixel in a direction perpendicular to the scanning line direction. Address electrodes composed of electrodes, first display electrodes composed of X1 electrodes and Y1 electrodes provided at respective positions corresponding to the scanning lines, and X2 electrodes provided at respective positions corresponding to the scanning lines and Y
The second display electrode is composed of two electrodes.

【0012】また、走査線方向と垂直に各画素を構成す
る三原色の赤色と緑色と青色と毎に設けられた第一赤電
極と、同第二赤電極と、第一緑電極と、同第二緑電極
と、第一青電極と、同第二青電極とでなるアドレス電極
と、走査線に相応する位置毎に設けられたX1電極とY
1電極とでなる第一表示電極と、走査線に相応する位置
毎に設けられたX2電極とY2電極とでなる第二表示電
極とでなる。
The first red electrode, the second red electrode, the first green electrode, and the first green electrode, which are provided for each of the three primary colors red, green, and blue that constitute each pixel perpendicularly to the scanning line direction, An address electrode composed of two green electrodes, a first blue electrode, and a second blue electrode, and an X1 electrode and a Y electrode provided at each position corresponding to the scanning line.
The first display electrode is composed of one electrode, and the second display electrode is composed of an X2 electrode and a Y2 electrode provided at each position corresponding to the scanning line.

【0013】[0013]

【作用】以上のように構成したので、図2に示す256
階調表示の駆動シーケンスを参照して説明する。例え
ば、1フィールド(画面)の明るさを「144」の輝度
レベルで表示する場合は以下のようにして実現される。
走査線毎に設けられた第一表示電極は、1フィールド中
の3番目のサブフィールド(SF3)のみが点灯するよ
うに、アドレス電極と、X1電極と、Yn1電極とに所
要のパルスが供給され制御される。また、同第二表示電
極は、1フィールド中の4番目のサブフィールド(SF
4)のみが点灯するよう、アドレス電極と、X2電極
と、Yn2電極とが制御される。従って、1フィールド
では、前記SF3とSF4だけが点灯することになり、
それぞれの明るさ「16」と、「128」とが加算され
て「144」の明るさが実現する。なお、Yn1電極は
nが走査線番号1から走査線番号480までの各Y1電
極を示す。
With the above-mentioned structure, 256 shown in FIG.
This will be described with reference to a driving sequence for gradation display. For example, when displaying the brightness of one field (screen) at the brightness level of "144", it is realized as follows.
The first display electrode provided for each scanning line is supplied with a required pulse to the address electrode, the X1 electrode, and the Yn1 electrode so that only the third subfield (SF3) in one field is lit. Controlled. In addition, the second display electrode is a fourth subfield (SF) in one field.
The address electrode, the X2 electrode, and the Yn2 electrode are controlled so that only 4) lights up. Therefore, in one field, only SF3 and SF4 are turned on,
The respective brightnesses "16" and "128" are added to realize the brightness "144". In the Yn1 electrode, n represents each Y1 electrode from scanning line number 1 to scanning line number 480.

【0014】[0014]

【実施例】以下、本発明によるプラズマディスプレイパ
ネルについて、図を用いて詳細に説明する。図1は本発
明によるプラズマディスプレイパネルの実施例の電極構
造を示す図である。1はプラズマディスプレイパネルを
構成する、赤色、緑色、青色のストライプ状のセルを備
えた画素である。2は赤色のアドレス電極である赤アド
レス電極である。4と5は第一走査線の、例えば、上半
分側に設けられた、第一表示電極のX1表示電極及びY
11表示電極である。6と7は第一走査線の、例えば、
下半分側に設けられた、第二表示電極のX2表示電極及
びY12表示電極である。尚、1つの画素部分を取り上
げて説明したが、他の画素についても同様であり、例え
ば、走査線番号nの画素では、Y1電極及びY2電極は
それぞれ、Yn1電極及びYn2電極で表す。
The plasma display panel according to the present invention will be described in detail below with reference to the drawings. FIG. 1 is a diagram showing an electrode structure of an embodiment of a plasma display panel according to the present invention. Reference numeral 1 is a pixel having a red, green, and blue stripe-shaped cell that constitutes a plasma display panel. Reference numeral 2 is a red address electrode which is a red address electrode. 4 and 5 are X1 display electrodes of the first display electrode and Y provided on the upper half side of the first scanning line, for example.
11 display electrodes. 6 and 7 are the first scanning lines, for example,
The X2 display electrode and the Y12 display electrode of the second display electrode provided on the lower half side. Although one pixel portion has been described, the same applies to other pixels. For example, in the pixel with the scanning line number n, the Y1 electrode and the Y2 electrode are represented by the Yn1 electrode and the Yn2 electrode, respectively.

【0015】本発明によるプラズマディスプレイパネル
の動作を図1、図2に従い説明する。図2は本発明によ
るプラズマディスプレイパネルにおける256階調表示
の駆動シーケンスを示す図である。図1の第一表示電極
及び第二表示電極は、サブフィールドSF1、SF2、
SF3、SF4の順に駆動される。第一表示電極で表示
するSF1〜SF4のサブフィールドは、2の偶数乗の
明るさで、1(=2の0乗)、4(=2の2乗)、16
(=2の4乗)、64(=2の6乗)を表示する。一
方、上記第二表示電極で表示するSF1〜SF4のサブ
フィールドは、2の奇数乗の明るさで、2(=2の1
乗)、8(=2の3乗)、32(=2の5乗)、128
(=2の7乗)を表示する。前記第一表示電極及び第二
表示電極は、並列に、独立に点灯制御される。従って、
第一表示電極及び第二表示電極を点灯制御することによ
り、直列に並ぶ4つのサブフィールドで、明るさ1から
256までを任意に表示することができる。
The operation of the plasma display panel according to the present invention will be described with reference to FIGS. FIG. 2 is a diagram showing a driving sequence for displaying 256 gradations in the plasma display panel according to the present invention. The first display electrode and the second display electrode of FIG. 1 have subfields SF1, SF2,
It drives in order of SF3 and SF4. The sub-fields SF1 to SF4 displayed on the first display electrode have an even power of 2 and a brightness of 1 (= 2 to the power of 0), 4 (= 2 to the power of 2), 16
(= 2 to the 4th power) and 64 (= 2 to the 6th power) are displayed. On the other hand, the sub-fields SF1 to SF4 displayed by the second display electrode have a brightness of an odd power of 2 and 2 (= 1 of 2).
Power), 8 (= 2 power of 3), 32 (= 2 power of 5), 128
(= 2 to the 7th power) is displayed. The first display electrode and the second display electrode are controlled in parallel and independently. Therefore,
By controlling the lighting of the first display electrode and the second display electrode, it is possible to arbitrarily display the brightness of 1 to 256 in four subfields arranged in series.

【0016】例えば、第一表示電極及び第二表示電極を
同時に全て点灯するように制御すると、1フィールドの
明るさは256とすることができる。また、第一表示電
極だけを全て点灯するように制御すると、1フィールド
の明るさは85となり、第二表示電極だけを全て点灯す
るように制御すると、1フィールドの明るさは170と
することができる。
For example, if the first display electrode and the second display electrode are all controlled to be turned on at the same time, the brightness of one field can be set to 256. Further, if all the first display electrodes are controlled to be lit, the brightness of one field is 85. If all the second display electrodes are controlled to be lit, the brightness of one field is 170. it can.

【0017】従って、従来は図5に示したように、直列
に8つのサブフィールドで、256階調の表示を行って
いた方法を、本発明によるプラズマディスプレイパネル
では直列の4つのサブフィールドで実行できる。アドレ
ス期間の合計時間は1.5ミリ秒×4で6ミリ秒であ
る。表示期間は1フィールド(約16.7ミリ秒)の残
りの期間で約10・7ミリ秒となる。従来はアドレス期
間の合計時間は1.5ミリ秒×8で12ミリ秒である。
表示期間は6ミリ秒増加するので、その分サステインパ
ルスの実効的なパルス幅を増やすことができる。尚、2
の奇数乗の明るさを点灯制御する第二表示電極のサステ
インパルスの周波数は、表示電極1のサステインパルス
の周波数の2倍の関係にある。
Therefore, as shown in FIG. 5, the conventional method of displaying 256 gradations in 8 subfields in series is executed in 4 subfields in series in the plasma display panel according to the present invention. it can. The total time of the address period is 1.5 ms × 4 = 6 ms. The display period is about 10.7 milliseconds in the remaining period of one field (about 16.7 milliseconds). Conventionally, the total time of the address period is 1.5 milliseconds × 8 = 12 milliseconds.
Since the display period is increased by 6 milliseconds, the effective pulse width of the sustain pulse can be increased accordingly. 2
The frequency of the sustain pulse of the second display electrode for controlling the lighting of the odd power of 2 is twice as high as the frequency of the sustain pulse of the display electrode 1.

【0018】図3は本発明によるプラズマディスプレイ
パネルの他の実施例の電極構造を示す図である。尚、図
1の実施例と同一の箇所は同じ番号を付し、説明を省略
する。12と13は赤色のアドレス電極である第一赤電
極及び第二赤電極である。この実施例では、各色毎に2
つのアドレス電極を設けることにより、アドレス時に第
一赤電極12と、第二赤電極13に別々にアドレス信号
を供給できるので、Y11電極5及びY12電極7に同
一のパルスを供給して、第一赤電極及び第二赤電極を個
別にアドレスが可能である。従って、Y11電極5及び
Y12電極7に供給するパルスの数を、例えば、1から
480までの走査線をアドレスする480とすることが
でき、図1に示した1つのアドレス電極の場合の1/2
とすることができる。
FIG. 3 is a view showing an electrode structure of another embodiment of the plasma display panel according to the present invention. The same parts as those in the embodiment of FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. Reference numerals 12 and 13 are a first red electrode and a second red electrode which are red address electrodes. In this example, 2 for each color
By providing one address electrode, the address signal can be separately supplied to the first red electrode 12 and the second red electrode 13 at the time of addressing, so that the same pulse is supplied to the Y11 electrode 5 and the Y12 electrode 7, The red electrode and the second red electrode can be individually addressed. Therefore, the number of pulses supplied to the Y11 electrode 5 and the Y12 electrode 7 can be set to, for example, 480 for addressing scan lines 1 to 480, which is 1/1 of the case of one address electrode shown in FIG. Two
Can be

【0019】[0019]

【発明の効果】以上説明したように、本発明は多階調で
しかも画面が明るいプラズマディスプレイパネルを提供
する。従って、例えば、256階調の画面を実現する場
合、従来は8つのサブフィールドで実行し、表示期間は
約4.7ミリ秒であったが、本発明のプラズマディスプ
レイパネルでは、表示期間は約10.7ミリ秒となり、
約2倍の明るさを得られるメリットがある。
As described above, the present invention provides a plasma display panel having multiple gradations and a bright screen. Therefore, for example, in the case of realizing a screen of 256 gradations, conventionally, it was executed in eight subfields and the display period was about 4.7 milliseconds. However, in the plasma display panel of the present invention, the display period is about 10.7 milliseconds,
There is a merit that you can get about twice the brightness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるプラズマディスプレイパネルの実
施例の電極構造を示す図である。
FIG. 1 is a diagram showing an electrode structure of an embodiment of a plasma display panel according to the present invention.

【図2】本発明によるプラズマディスプレイパネルにお
ける256階調表示の駆動シーケンスを示す図である。
FIG. 2 is a diagram showing a driving sequence of 256 gradation display in the plasma display panel according to the present invention.

【図3】本発明によるプラズマディスプレイパネルの他
の実施例の電極構造を示す図である。
FIG. 3 is a view showing an electrode structure of another embodiment of the plasma display panel according to the present invention.

【図4】従来のPDPパネルの構造を示す。FIG. 4 shows a structure of a conventional PDP panel.

【図5】従来のアドレス・表示分離型サブフィールド法
の256階調表示の駆動シーケンスを示す図である。
FIG. 5 is a diagram showing a driving sequence of 256 gradation display of a conventional address / display separation type subfield method.

【図6】アドレス・表示分離型サブフィールド法の駆動
波形図である。
FIG. 6 is a drive waveform diagram of the address / display separation type subfield method.

【符号の説明】[Explanation of symbols]

1 画素 2 赤電極 4 X1表示電極 5 Y11表示電極 6 X2表示電極 7 Y12表示電極 12 第一赤電極 13 第二赤電極 1 Pixel 2 Red Electrode 4 X1 Display Electrode 5 Y11 Display Electrode 6 X2 Display Electrode 7 Y12 Display Electrode 12 First Red Electrode 13 Second Red Electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 走査線方向と垂直に各画素を構成する三
原色の赤色と緑色と青色と毎に設けられた赤電極と、緑
電極と、青電極とでなるアドレス電極と、走査線に相応
する位置毎に設けられたX1電極とY1電極とでなる第
一表示電極と、走査線に相応する位置毎に設けられたX
2電極とY2電極とでなる第二表示電極とで構成したこ
とを特徴とするプラズマディスプレイパネル。
1. A red electrode provided for each of the three primary colors red, green, and blue constituting each pixel perpendicular to the scanning line direction, an address electrode composed of a green electrode and a blue electrode, and a scanning line. The first display electrode composed of the X1 electrode and the Y1 electrode provided at each position to be provided, and the X provided at each position corresponding to the scanning line.
A plasma display panel comprising a second display electrode composed of two electrodes and a Y2 electrode.
【請求項2】 走査線方向と垂直に各画素を構成する三
原色の赤色と緑色と青色と毎に設けられた第一赤電極
と、同第二赤電極と、第一緑電極と、同第二緑電極と、
第一青電極と、同第二青電極とでなるアドレス電極と、
走査線に相応する位置毎に設けられたX1電極とY1電
極とでなる第一表示電極と、走査線に相応する位置毎に
設けられたX2電極とY2電極とでなる第二表示電極と
でなることを特徴としたプラズマディスプレイパネル。
2. A first red electrode, a second red electrode, a first green electrode, and a first green electrode which are provided for each of the three primary colors red, green, and blue constituting each pixel perpendicularly to the scanning line direction. Two green electrodes,
An address electrode composed of the first blue electrode and the second blue electrode,
A first display electrode composed of an X1 electrode and a Y1 electrode provided at each position corresponding to the scanning line, and a second display electrode composed of an X2 electrode and a Y2 electrode provided at each position corresponding to the scanning line. Plasma display panel characterized by becoming.
【請求項3】 上記第一表示電極と第二表示電極とで並
列に階調表示を行うことを特徴とした請求項1あるいは
請求項2記載のプラズマディスプレイパネル。
3. The plasma display panel according to claim 1, wherein gradation display is performed in parallel with the first display electrode and the second display electrode.
【請求項4】 上記第一表示電極で行う階調表示をサブ
フィールド毎に2の偶数乗の明るさで表示するととも
に、上記第二表示電極で行う階調表示をサブフィールド
毎に2の奇数乗の明るさで表示することを特徴とした請
求項1あるいは請求項2記載のプラズマディスプレイパ
ネル。
4. The gradation display performed by the first display electrode is displayed with an even power of 2 for each subfield, and the gradation display performed by the second display electrode is displayed by an odd number of 2 for each subfield. 3. The plasma display panel according to claim 1, wherein the plasma display panel is displayed with a power of brightness.
【請求項5】 上記第一表示電極に供給するサステイン
パルスの周波数と、第二表示電極に供給するサステイン
パルスの周波数とを異なる周波数とした請求項1あるい
は請求項2記載のプラズマディスプレイパネル。
5. The plasma display panel according to claim 1, wherein the frequency of the sustain pulse supplied to the first display electrode is different from the frequency of the sustain pulse supplied to the second display electrode.
JP6317383A 1994-12-20 1994-12-20 Plasma display panel Pending JPH08179726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6317383A JPH08179726A (en) 1994-12-20 1994-12-20 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6317383A JPH08179726A (en) 1994-12-20 1994-12-20 Plasma display panel

Publications (1)

Publication Number Publication Date
JPH08179726A true JPH08179726A (en) 1996-07-12

Family

ID=18087642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6317383A Pending JPH08179726A (en) 1994-12-20 1994-12-20 Plasma display panel

Country Status (1)

Country Link
JP (1) JPH08179726A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886601A (en) * 1997-02-06 1999-03-23 Matsushita Electric Works, Ltd. Electromagnetic relay assembly
KR19990031630A (en) * 1997-10-13 1999-05-06 전주범 4-electrode PD drive
US6304031B1 (en) 1997-08-01 2001-10-16 Matsushita Electric Industrial Co., Ltd. Plasma display panel
JP2003068208A (en) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd Plasma display panel and its driving method
US6727869B1 (en) 1998-02-23 2004-04-27 Fujitsu Limited Display panel and its driving method
JP2007310062A (en) * 2006-05-17 2007-11-29 Advanced Pdp Development Corp Driving method of plasma display panel
JP4776078B2 (en) * 1999-02-24 2011-09-21 三星エスディアイ株式会社 Color display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886601A (en) * 1997-02-06 1999-03-23 Matsushita Electric Works, Ltd. Electromagnetic relay assembly
US6304031B1 (en) 1997-08-01 2001-10-16 Matsushita Electric Industrial Co., Ltd. Plasma display panel
KR19990031630A (en) * 1997-10-13 1999-05-06 전주범 4-electrode PD drive
US6727869B1 (en) 1998-02-23 2004-04-27 Fujitsu Limited Display panel and its driving method
JP4776078B2 (en) * 1999-02-24 2011-09-21 三星エスディアイ株式会社 Color display device
JP2003068208A (en) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd Plasma display panel and its driving method
JP2007310062A (en) * 2006-05-17 2007-11-29 Advanced Pdp Development Corp Driving method of plasma display panel

Similar Documents

Publication Publication Date Title
JP2801893B2 (en) Plasma display panel driving method and plasma display device
US6020687A (en) Method for driving a plasma display panel
KR100329536B1 (en) Plasma display device and driving method of pdp
EP1406235A1 (en) Plasma display panel driving method and plasma display panel driver
JPH1195718A (en) Ac type pdp driving method and plasma display device
JPH10307561A (en) Driving method of plasma display panel
JPH10247456A (en) Plasma display panel, plasma display device, and driving method for plasma display panel
JPH07175439A (en) Driving method for display device
JP3421578B2 (en) Driving method of PDP
JP4322101B2 (en) Plasma display device
JP3430593B2 (en) Display device driving method
JP3457173B2 (en) Driving method of plasma display panel
JP4089759B2 (en) Driving method of AC type PDP
JPH11316571A (en) Method for driving ac pdp
JP2765154B2 (en) Driving method of plasma display panel
JPH08179726A (en) Plasma display panel
JP4240160B2 (en) AC type PDP driving method and plasma display device
JP2801909B1 (en) Plasma display panel, driving method thereof, and plasma display device
KR20040010768A (en) Image display and its drive method
KR100643747B1 (en) Display apparatus and method for driving display panel
JP3259279B2 (en) Driving method of plasma display panel
JP2000066637A (en) Assigning intesity levels method of prasma display panel
EP2031574A1 (en) Plasma display device
KR100842550B1 (en) AC Type Plasma Display Panel And Method For Driving The Same
JP2000148085A (en) Method and device for controlling display of plasma display panel