JPH0817968A - 封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法 - Google Patents

封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法

Info

Publication number
JPH0817968A
JPH0817968A JP7047956A JP4795695A JPH0817968A JP H0817968 A JPH0817968 A JP H0817968A JP 7047956 A JP7047956 A JP 7047956A JP 4795695 A JP4795695 A JP 4795695A JP H0817968 A JPH0817968 A JP H0817968A
Authority
JP
Japan
Prior art keywords
carrier
insulating layer
chip
molding material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7047956A
Other languages
English (en)
Other versions
JP3641002B2 (ja
Inventor
Thomas B Gorczyca
トマス・バート・ゴルジカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Martin Marietta Corp
Original Assignee
Martin Marietta Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Martin Marietta Corp filed Critical Martin Marietta Corp
Publication of JPH0817968A publication Critical patent/JPH0817968A/ja
Application granted granted Critical
Publication of JP3641002B2 publication Critical patent/JP3641002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 チップ相互接続層の一体部分を構成するよう
な完全に硬化した高分子フィルムで封止されている埋封
プラスチック基板を低温で製造する。 【構成】 ウェルをもつキャリア１０を用意し、そのウ
ェルの中に基板成形材料１８を入れ、基板成形材料１８
に複数のチップ２０を配置し、次いで積層可能な絶縁層
２６を基板成形材料１８が流動してチップ２０を封入す
るような温度及び圧力で積層する。底のないキャリア１
０にベースシート１４及びベース２４を取付けてウェル
の底面を形成することもできるし、或いはウェルをもつ
底付キャリアを使用してもよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全般的にはマルチチッ
プモジュールに関するものであり、より詳細には、埋封
チップ基板の製造技術に関する。
【０００２】関連出願の相互参照 本願は、１９９３年１０月２９日出願の名称を「Ｅｎｃ
ａｓｅｄ Ｉｎｔｅｇｒａｌ Ｍｏｌｄｅｄ Ｐｌａｓ
ｔｉｃ Ｍｕｌｔｉ−ｃｈｉｐ ＭｏｄｕｌｅＳｕｂｓ
ｔｒａｔｅ ａｎｄ Ｆａｂｒｉｃａｔｉｏｎ Ｐｒｏ
ｃｅｓｓ（封止型一体成形プラスチックマルチチップモ
ジュール基板並びに作製方法）」とするＴ．Ｇｏｒｃｚ
ｙｃａの米国出願番号第０８／１４３５１９号の部分継
続出願である。本願は、同一譲受人に譲渡された下記の
係属中の出願：１９９３年２月８日出願の米国出願番号
第０８／０１４４８１号の部分継続出願として１９９３
年７月９日に出願された名称を「Ｅｍｂｅｄｄｅｄ Ｓ
ｕｂｓｔｒａｔｅ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃ
ｉｒｃｕｉｔ Ｍｏｄｕｌｅｓ（集積回路モジュール用
埋封基板）」とするＦｉｌｌｉｏｎ他の米国出願番号第
０８／０８７４３４号、並びに１９９３年１０月２９日
出願の名称を「Ｃｏｎｔａｃｔ Ａｒｅａｓ ｆｏｒ
Ｐｌａｓｔｉｃ Ｍｕｌｔｉ−ｃｈｉｐ Ｍｏｄｕｌｅ
Ｓｕｂｓｔｒａｔｅｓ（プラスチックマルチチップモ
ジュール基板用の接触領域）」とするＧｏｒｃｚｙｃａ
他の米国出願番号第０８／１４３０９２号の部分継続出
願と関連している。
【０００３】
【従来の技術】従来の高密度相互接続（ｈｉｇｈ ｄｅ
ｎｓｉｔｙ ｉｎｔｅｒｃｏｎｎｅｃｔ；ＨＤＩと略
す）法では、チップの上面が基板表面と基本的に同一平
面になるように、チップ設置用の基板ベースにキャビテ
ィーを形成したものを利用することが多い。基板は一般
にセラミック又は複合構造体である。基板にキャビティ
ーを作るための通例のＨＤＩ技術は、コンピューター制
御されたダイヤモンドビットでキャビティー材料を機械
加工又は切削することである。この時間のかかる方法で
は、チップ用キャビティーがいつも所望通りの深さで得
られるとは限らず、また、亀裂が生じて基板が使いもの
にならなくなってしまうこともある。
【０００４】従来のＨＤＩ法では、チップは、機械的、
熱的及び電気的マウンティングのためのダイ接着剤を数
滴滴下したキャビティーの中に設置される。この方法で
設置したチップは、チップとダイ接着剤との境界面に不
均一な表面張力が存在するので、それ以降の加工処理の
際に位置ずれを起こしてしまうことがある。このような
ずれが生じるとチップ位置の精度が低下するだけでな
く、チップの配置のずれに対して個々の電気的相互接続
を適合させるためのさらに多くの処理段階が必要にな
る。さらに、個々のチップとその各々のウェルの側壁と
の間に隙間（谷間）が残る。
【０００５】従来のＨＤＩ技術では、接着剤を塗布した
ポリマーフィルムのオーバーレイで、下にある基板上の
チップウェルに収納された複数の集積回路チップをカバ
ーする。このポリマーフィルムは絶縁層を与えるが、こ
の絶縁層の上に、個々の回路チップを相互接続するため
のメタライゼーションパターンを付着させる。オーバー
レイを用いるＨＤＩプロセスの実施方法は、１９８８年
１１月８日発行の米国特許第４７８３６９５号（Ｅｉｃ
ｈｅｌｂｅｒｇｅｒ他）並びに１９９０年６月１２日発
行の米国特許第４９３３０４２号（Ｅｉｃｈｅｌｂｅｒ
ｇｅｒ他）に記載されている。これらの開示内容は文献
の援用によって本明細書の内容の一部をなす。また、こ
のようなポリマーフィルムのオーバーレイ中にバイア開
口すなわちアパチャを設けて一チップ内の部分間又は幾
つかのチップ間を電気的に接続できるようにするのが望
ましい。１９９０年１月１６日発行の米国特許第４８９
４１１５号（Ｅｉｃｈｅｌｂｅｒｇｅｒ他）には、この
ようなアパチャを設けるための具体的方法が開示されて
いる。この米国特許第４８９４１１５号の開示内容は文
献の援用によって本明細書の内容の一部をなす。さら
に、不良集積回路チップにアクセスしそれを交換する方
法が１９８９年１１月７日発行の米国特許第４８７８９
９１号（Ｅｉｃｈｅｌｂｅｒｇｅｒ他）並びに１９９２
年１０月１３日発行の米国特許第５１５４７９３号（Ｗ
ｏｊｎａｒｏｗｓｋｉ他）に記載されている。これらの
開示内容は文献の援用によって本明細書の内容の一部を
なす。
【０００６】従来の基板ではチップの周囲に隙間が存在
していて、チップ周縁部でポリマーフィルムの接着剤が
稀薄化したり、隙間の上でポリマーフィルムが弛んだり
することがあるので、チップウェル近傍でのバイアの位
置取り及び相互接続パターンの形成がさらに難しくな
る。さらに、セラミック基板の熱膨脹率とポリマーオー
バーレイの熱膨脹率が調和していないと、接着剤層に応
力が生じることがあり、そのため、基板からのポリマー
フィルムの剥離が助長される傾向がみられる。
【０００７】１９９２年２月２５日発行の米国特許第５
０９１７６９号（Ｅｉｃｈｅｌｂｅｒｇｅｒ他）には、
基板上に集積回路チップの裏側を下にして載置して、チ
ップの両面と側面を封入し、検査及びバーンイン処理用
の接触パッドとのバイア及び相互接続部を封入材の中に
形成して、検査後に封入材を取り除くという方法によっ
て製造した集積回路パッケージが記載されている。厚さ
の異なる複数のチップを１個のマルチチップモジュール
（ＭＣＭ）に使用する場合、これらのチップのパッドは
同一平面上に位置しないので、この方法では、幾つかの
チップの厚さを薄くするか或いはバイアの深さを変える
ことが必要になる。さらに、この方法では、表面を平坦
にするための機械的研磨段階並びに検査後に取り除かな
くてはならない封入材の使用を要する。
【０００８】前述のＦｉｌｌｉｏｎ他の米国出願番号第
０８／０８７４３４号には、ＨＤＩフィルム上に載せた
チップの周囲にプラスチックを成形することによって基
板を製作する方法が開示されており、この方法では、研
削プロセスは必要なく、チップと基板の間の隙間の存在
しない平坦な表面が得られる。簡単に述べると、この方
法では、ベース上に絶縁性ベースシートを設ける。この
ベースシート上に接触パッドを有するチップを裏返しに
して１個以上載せる。１個以上のチップを取り囲むよう
に所望の場所に型枠を置く。この型枠内に基板成形材料
を加えて固化させる。次に、型枠とベースを取り外し、
基板を裏返して、チップを相互接続する。
【０００９】
【発明が解決しようとする課題】型枠が基板の一体部分
となって化学物質暴露から基板を保護することのできる
プラスチック成形プロセスが望まれる。また、成形プロ
セス及びチップ相互接続プロセスの間、基板を終始同じ
向きに保つことのできる方法が望まれる。
【００１０】したがって、本発明の目的の一つは、化学
耐性を増大させかつチップ相互接続層の一体部分を構成
するような完全に硬化した高分子フィルムで封止されて
いる埋封プラスチックチップ基板を製造するための低温
方法を提供することである。
【００１１】本発明のもう一つの目的は、基板の一体部
分となるような埋封チップ基板を製造するための、成形
用ポケットを用いるチップ埋封法を提供することであ
る。
【００１２】本発明のまた別の目的は、規格の同じキャ
リアを用いて様々な大きさのポケット及び基板を製造し
て後段の相互接続段階で加工処理するというチップの埋
封及び相互接続法を提供することである。
【００１３】
【課題を解決するための手段】以上の課題を解決すべ
く、本発明は、その好ましい実施態様において、以下の
段階：ウェルをもつキャリアを用意する段階；上記キャ
リアウェル中に基板成形材料を入れる段階；上記基板成
形材料に複数のチップを配置する段階；及び上記基板成
形材料の上に積層可能な絶縁層を、上記基板成形材料が
流動して上記複数チップを封入するような所定温度及び
所定圧力で、積層する段階を含んでなることを特徴とす
るマルチチップモジュール基板の製造方法を提供する。
【００１４】新規であると思われる本発明の様々な態様
は特許請求の範囲に詳細に記載されている。ただし、本
発明の構成及び実施方法並びに本発明の上記以外の目的
及び利点については、以下の記載を添付図面とともに参
照することによって、さらに理解を深めることができる
ものと思われる。添付図面において、同じ符号は同種の
構成部材を示している。まず図面について説明する。
【００１５】図１は、ウェルをもつキャリア、ベースシ
ートを支持するベース、及び保護絶縁層の断面図であ
る。この図では、ベースシートはキャリアに取り付ける
前の状態にあり、また、保護絶縁層もキャリアに取り付
ける前の状態にある。
【００１６】図２は、図１と類似した断面図であるが、
キャリアにベースシート及び保護絶縁層が取り付けられ
た状態を示している。
【００１７】図３は、図２と類似した断面図であるが、
キャリアウェル中に基板成形材料を入れた状態を示して
いる。
【００１８】図４は、図３と類似した断面図であるが、
さらに、基板成形材料の表面上にチップを載置した状態
を示すもので、キャリア及び基板成形材料の上に積層す
べき積層可能な絶縁層についても示してある。
【００１９】図５は、図４と類似した断面図であるが、
基板成形材料中にチップが埋封され、基板成形材料上に
積層可能な絶縁層が積層された状態を示している。
【００２０】図６は、図３と類似した断面図であるが、
キャリアに底が付いていて、ベースシートのない別の実
施態様を示している。
【００２１】図７は、図３と類似した断面図であるが、
ベースシートのない別の実施態様を示している。
【００２２】図８は、図３と類似した断面図であるが、
ベースシートが存在するもののそのベースシートがキャ
リアに接していない別の実施態様を示している。
【００２３】図９は、図３と類似した断面図であるが、
保護絶縁層のない別の実施態様を示している。
【００２４】図１０は、図６と類似した断面図である
が、保護絶縁層のない別の実施態様を示している。
【００２５】図１１は、図５と類似した断面図である
が、積層可能な絶縁層及び外側絶縁層の中にバイア及び
相互接続部を設けた状態を示してある。
【００２６】図１２は、図１１と類似した断面図である
が、チップの裏面にバイア及びサーマルパスを設けた状
態を示してある。
【００２７】図１３は、積層可能な絶縁層中に埋込まれ
たチップを示す図である。
【００２８】図１４〜図１７は、基板成形材料上に積層
可能な金属パターンを形成する方法を示す図である。
【００２９】図１８〜図２１は、チップの被覆を取り去
って積層可能な金属パターンを形成する方法を示す図で
ある。
【００３０】発明の好ましい実施態様についての説明 図１は、本発明で用いるウェル１２をもつ底なしキャリ
ア１０の断面図である。キャリア１０はどんな適当な構
造材からなるものであってもよいが、好ましくはセラミ
ック又は金属（例えばチタン）からなる。ウェル１２は
例えば金属薄板を穴あけすることによって形成すること
ができる。ベース２４はベースシート１４を支持し、こ
のベースシート１４にキャリア１０が取り付けられる
（それにより、ウェル１２の底面が形成される）。保護
絶縁層１６はキャリア１０に取り付けられる。ベース２
４は、２００℃の高温に耐え得る適当な構造材であれば
どのような材料からなるものであってもよく、具体例と
してはチタン又はステンレス鋼が挙げられる。ベースシ
ート１４及び保護絶縁層１６は、各々、後段での加工処
理の際にキャリア及びその内容物を保持することのでき
る材料（例えば熱可塑性ポリマーや熱硬化性ポリマー）
からなる。保護絶縁層１６の材料は、さらに、ベースシ
ート１４の表面及びキャリアのウェルに適用し得るもの
でなければならない。
【００３１】図２は、図１のキャリア１０にベースシー
ト１４及び保護絶縁層１６が取り付けられた状態を示す
図である。一つの実施態様では、ＵＬＴＥＭ（登録商
標，米国コネティカット州フェアフィールドのＧｅｎｅ
ｒａｌ Ｅｌｅｃｔｒｉｃ Ｃｏ.製）というポリエー
テルイミドからなる熱可塑性接着剤コーティングで被覆
した厚さ５ミルのＫＡＰＴＯＮ（カプトン）と呼ばれる
ポリイミド（登録商標，米国デラウェア州ウィルミント
ンのＥ．Ｉ． ｄｕ Ｐｏｎｔ ｄｅ Ｎｉｍｏｕｒｓ
ａｎｄ Ｃｏ.製）からなるベースシート上にキャリ
ア１０を置く。このベースシートの上にキャリアを置い
た後、キャリア上に保護絶縁層１６を載せるが、この保
護絶縁層１６は好ましくはＵＬＴＥＭポリエーテルイミ
ド系熱可塑性接着剤コーティングで被覆した厚さ２ミル
のＫＡＰＴＯＮポリイミド層からなる。この構造物全体
をＵＬＴＥＭポリエーテルイミド接着剤層の軟化点（約
２１５℃）よりも高温の約３００℃に加熱しながら構造
物の上面に圧力を加えてＫＡＰＴＯＮポリイミドフィル
ムをキャリア１０に接着させ、ウェル１２を作り上げ
る。ウェル１２の形成には、上記以外の熱可塑性又は熱
硬化性接着剤をＫＡＰＴＯＮポリイミドフィルムと共に
使用することもできるが、ただし、それらの接着剤が後
段のモジュール組立て段階で安定であることが条件とな
る。
【００３２】次に、接着性を促進するため、保護絶縁層
の表面を酸素プラズマ処理に付す。この時点で、ベース
シート及び保護絶縁層は剛性をもっていて成形用ポケッ
トを既に形成しており後段での加工処理に際してそれ以
上の支持を必要としないので、所望によりベースからキ
ャリアを取り外してもよい。保護絶縁層に加えてベース
シートを使用することの利点は、後段の成形プロセスの
間に保護絶縁層を適所に保持しておくのにベースシート
が役立つことである。
【００３３】図３は、図２のキャリアウェル中に基板成
形材料１８を入れた状態を示している。本発明の一つの
実施態様では、この基板成形材料はエポキシ／ポリイミ
ド溶液を含んでなる。この場合、選択すべきエポキシ及
びポリイミドは、互いに相溶性であると同時に両成分を
溶解する溶剤に対しても相溶性でなければならない。ま
た、エポキシ及びポリイミドは後段で用いるすべての加
工温度に耐え得るものでなければならない。例えば、シ
ロキサン系及びポリエーテルイミド系のポリイミドは共
に脂環式、ビスフェノールＡ型及びノボラック型エポキ
シ樹脂のようなエポキシ樹脂と相溶性である。基板成形
材料と保護絶縁層１６が同種の材料でできていてそれら
を低温で同時に硬化させた場合、パッケージに生じる応
力を最小限に抑えることができる。
【００３４】基板成形材料の添加の前後にキャリアを秤
量する。次に材料を加熱して溶液を部分的に硬化させ溶
剤を除去する。溶液の添加と部分硬化をさらに繰返す必
要性は所望とする基板の厚さによって異なる。これらの
操作を繰返すごとにキャリア１０を秤量することによっ
て、溶剤減量を極めて正確に測定することができる。
【００３５】基板成形材料は、成形材料１８のアブレー
ション（又は紫外線吸収）操作を用いない実施態様で
は、脂環式、ビスフェノールＡ型及びノボラック型樹脂
のようなエポキシドだけからも調製することができ、そ
うすると、部分硬化を行う必要がなくなる。また、エポ
キシ溶液はポリイミド以外のポリマー（例えばポリスル
ホン）と組合わせて製造することもできる。室温で約１
００センチポアズ（ｃＰ）の粘度の液体であるような脂
環式エポキシ樹脂から、温度１５０℃で５００００ｃＰ
を超える粘度の半固形物であるような高分子量ビスフェ
ノールＡまで、大幅に異なる粘度をもつ種々のエポキシ
樹脂を調製することができる。未硬化基板成形材料の粘
度特性並びにその最終硬化特性を調整するために、これ
らの樹脂を互いにブレンドしたり或いは高分子量、高粘
度ポリマーと併用してもよい。
【００３６】本発明の好ましい実施態様では、基板成形
材料は無溶剤で加工処理してもよい。「無溶剤」とは、
本明細書中では、成形材料が混合されかつ加熱されて実
質的に均一な部材を生じることを意味する。加工処理に
際して、これらの材料の溶剤を使用する必要は全くな
い。例えば、微粉砕したシロキサンポリイミド粉末（例
えば米国インディアナ州ヴァーノンのＧＥ Ｐｌａｓｔ
ｉｃｓ， ＭＴ.製のＤ９０００など）をエポキシ樹脂
粉末（例えば米国ミシガン州ミッドランドのＤｏｗ Ｃ
ｈｅｍｉｃａｌ Ｃｏ.製のＤＥＲ６６２など）及び触
媒（例えば米国ニューヨーク州ウォーターフォードのＧ
Ｅ Ｓｉｌｉｃｏｎｅｓ社製のＯｃｔａｃａｔなど）と
混合すれば、ＨＤＩ基板用の成形材料として使用するこ
とのできる乾燥粉末ブレンドが得られる。このような乾
燥粉末ブレンドをキャリアに入れた後、加熱してフレー
ムプレス又は真空／圧縮ラミネーターを用いて加圧すれ
ば、基板を形成することができる。混合粉末の加熱によ
って、そのすべての成分の融解及び混合が起こり、材料
同士が完全にブレンディングされ、続いて触媒の存在に
よってエポキシの硬化が起こる。このプロセスでは溶剤
を除去する必要がないので、製造プロセスが格段に低コ
スト化及び迅速化され、しかも環境に優しいものとな
る。また、ポリマーとエポキシ材を任意の比率で使用す
ることができるようになるので、ポリマー（１種類又は
それ以上）とエポキシ樹脂（１種類又はそれ以上）の間
の不相溶性並びにこれら各成分に適した溶剤の特異性に
ついての問題が解消する。
【００３７】エポキシ樹脂又はエポキシ樹脂とポリマー
のブレンドにセラミック粉体や金属酸化物粉体のような
充填剤を配合すると、熱伝導性や熱膨脹率などの硬化基
板材料の諸特性をさらに調整することができる。ブレン
ドに添加することのできる一般的な充填剤には、ヒュー
ムドシリカ、溶融シリカ、窒化ケイ素、酸化チタン、酸
化マグネシウム、酸化亜鉛、酸化アルミニウム及び窒化
アルミニウムの粉体が含まれる。
【００３８】成形材料の硬化特性は、エポキシブレンド
に対する触媒の使用量並びに硬化温度プロフィールを変
化させることによって、制御することができる。硬化温
度を上昇させると硬化時間を短縮することができ、硬化
時間を延ばすと硬化温度を低くすることができる。ま
た、触媒含有量を増やすと硬化時間の短縮又は硬化温度
の低下が可能になるが、触媒含有量を減らすためにはよ
り高温で硬化時間を長くする必要がある。多種多様な相
溶性のポリマーとエポキシの混合物を調製することがで
きて、それらの硬化特性を調節することができるので、
未硬化状態及び最終硬化状態における基板の特性を思い
通りに設計することができる。
【００３９】一つの実施態様では、基板成形材料の厚さ
は挿入すべきチップの厚さと同じくらいであり、それに
より、極めて丈夫な可撓性基板が得られるが、この基板
は回路に使用する際にキャリアから取り外すこともでき
るし或いはキャリアに装着したままにしておくこともで
きる。
【００４０】図４は、図３と同様の実施態様を示す図で
あるが、さらに、基板成形材料１８の表面上に載置した
複数の集積回路チップ２０、並びにキャリア１０と基板
成形材料１８の上に積層する前の状態の積層可能な絶縁
層２６についても示してある。これらのチップ２０はす
べて同じ厚さである必要はなく、それらの裏面にチップ
接着用の接着剤が付いたものであってもよいし、或いは
キャリアを加温すれば粘着性の成形材料表面にチップを
直接付着させることができる。
【００４１】積層可能な絶縁層２６は、例えば部分硬化
したポリイミド／エポキシ接着剤被膜をもつＫＡＰＴＯ
Ｎポリイミドフィルムのような、電気的相互接続パター
ンの支持材として好適なアブレーション（融蝕）可能な
材料からなるのが好ましい。
【００４２】成形材料に取り付けるチップの位置はその
周りのウェルの縁に合わせることができる。チップの洗
浄又は表面処理は、所望により、チップ設置後に酸素プ
ラズマ処理又は２−プロパノールなどの溶剤洗浄を行う
ことにより、遂行することができる。
【００４３】図５は、図４の実施態様のチップを基板成
形材料１８の中に埋封して積層可能な絶縁層２６を取り
付けた状態を示す図である。一つの実施態様では、周囲
温度８０℃に設定したラミネーターの中に積層可能な絶
縁層を入れ、積層可能な絶縁層２６の上面及び底面を真
空にして脱気する。１００ミリトール（ｍＴｏｒｒ）の
基本真空度に達するまでの十分な時間（通常約２０分）
真空排気した後、約１０〜２０ｐｓｉ（ポンド毎平方イ
ンチ）窒素の圧力を絶縁層２６の上面に加えて、絶縁層
２６をチップ及び成形材料１８及び保護絶縁層１６に対
してプレスする。次いで、圧力を維持しながら積層温度
を１８０℃に上げるが、これにより、まず最初に成形材
料１８の軟化が起こって、チップの周囲に流れて隙間を
満たすようになり、続いてエポキシの硬化が起こって硬
質の基板を形成する。温度を１８０℃に約１時間保って
エポキシ／ポリイミドブレンドの硬化を完了させる。次
に基板を１００℃未満の温度まで冷却し、圧力を解放
し、基板をラミネーターから取り出して、図５に示す基
板、すなわち成形材料１８の中にチップ２０が埋封され
ていて、それらの上面に積層可能な絶縁層２６が積層さ
れた基板を得る。
【００４４】成形材料及び積層可能な絶縁層接着剤の双
方について粘度及び硬化速度を適切に選択することによ
って、最小限度の横すれしか起こさずに完全に封入され
たチップと平坦で隙間のない積層体が得られる。初期積
層時に起こり得るチップのずれに適応するためにチップ
位置の精度を僅かに緩和することができる。１９８９年
５月３０日発行の米国特許第４８３５７０４号（Ｅｉｃ
ｈｅｌｂｅｒｇｅｒ他）には、相互接続を形成するため
の適応型リソグラフィー装置が記載されている。その開
示内容は文献の援用によって本明細書の内容の一部をな
す。
【００４５】本発明は、底なしキャリアにベースシート
及び保護絶縁層が取付けられた実施態様に限定されるも
のではない。例えば、図６は、図３と類似した断面図で
あるが、キャリア１０ａに保護絶縁層１６を支持する底
が付いており、図３に示すようなベースシート１４をも
たない別の実施態様を示している。図７は、図３と類似
した断面図であるが、ベースシートのない別の実施態様
を示している。図８は、図３と類似した断面図である
が、キャリア１０と接触していないセラミック製のベー
スシート１４ａをもつ別の実施態様を示している。図９
は、図３と類似した断面図であるが、前述の実施態様で
用いる層１６のような保護絶縁層をもたない別の実施態
様を示している。図１０は、キャリア１０ａに底が付い
ている図６と類似した断面図であるが、保護絶縁層をも
たない別の実施態様を示している。図１０に示す実施態
様では、基板１８はキャリア１０ａから取り外すのは難
しく、基板は所望によりキャリア内に残したままにして
おいてもよい。図１１〜図２１について述べる以下の説
明は、図３及び図６〜図１０に示すそれぞれの実施態様
に対しても適用し得る。
【００４６】図１１は、図５の実施態様の積層可能な絶
縁層２６を貫通して形成した複数のバイア３０及び導電
性相互接続部３２のパターンを示す図である。バイア３
０はレーザー又はマスクエッチング法によって形成する
ことができるが、好ましい技法は前述の米国特許第４８
９４１１５号に記載されているものである。これらのバ
イアはチップパッド２２と整合している。導電性相互接
続部３２のパターンは、例えばスパッタリングやプレー
ティングで導電性被膜を形成して標準的なフォトレジス
ト及びエッチング法でパターン形成することによって形
成できる。前述の米国特許第４８３５７０４号（Ｅｉｃ
ｈｅｌｂｅｒｇｅｒ他）には相互接続部の形成に有用な
適応型リソグラフィー装置が記載されている。好ましい
相互接続材はチタン：銅：チタンの複合構造材である。
所望により、バイア及び導電性相互接続部の支持パター
ン（図示せず）を有する多層絶縁材料を設けてもよい。
好ましい実施態様では、相互接続部の緩衝材として外側
絶縁層２８を設ける。外側絶縁層２８は、例えばポリイ
ミド／エポキシ被膜をもつＫＡＰＴＯＮポリイミドフィ
ルムで構成することができる。外側相互接続部３８は、
導電性相互接続部のパターンと同様の手段で形成するこ
とができる。
【００４７】図１２は、図１１と類似した断面図である
が、チップの裏面に背面バイア３４及び導電性サーマル
パス３６を設けた状態を示す。これらの背面バイア及び
サーマルパスは、図１１に示す実施態様のバイア３０及
び導電性相互接続部３２に関して述べたものと同じ手段
で形成することができる。好ましくは、サーマルパスは
チタン：銅：チタン複合構造材のような材料からなる。
【００４８】図１３は、積層可能な絶縁層２６に埋込ま
れたチップ２０を示す図である。背面に接着剤を塗布し
た個々のチップを基板成形材料（図４に示す実施態様に
関して説明した）に載置するための別法は次の通りであ
る。チップを所定位置に保持しておくための部分硬化し
た積層可能な絶縁層２６の上の所定の位置にチップを裏
返しに載せ、次にこの積層可能な絶縁層を図４に示すキ
ャリア１０のようなキャリアに取付けてチップを図４に
示す基板成形材料１８に接しさせ、積層可能な絶縁層２
６をキャリアに積層する。
【００４９】また、チップは、熱可塑性接着剤又は部分
硬化した熱硬化性接着剤を用いることにより、基板上の
チップ及びデバイスの高さがある程度等しくなるような
平坦な又は部分的に切削したセラミック基板の表面にチ
ップの表を上にして取付けることもでき、この接着剤を
ホットプレート上で加熱し、次いで部分硬化した積層可
能な絶縁層の接着剤塗布面に押し込む。チップ及び積層
可能な絶縁層を冷却すると、チップと積層可能な絶縁層
との良好な接着が得られる。
【００５０】例えば図１１及び図１２の実施態様に示し
たような基板は、所望により、ベースシート１４のみな
らず積層可能な絶縁層２６及び外側絶縁層２８並びに保
護絶縁層１６を基板周縁部で切断するか或いは融蝕（ア
ブレーション）することによって、キャリア１０から取
り外すことができる。一つのウェルの中で数個の基板を
作製することもでき、個々の回路アセンブリを得るには
後段の最終製造工程で切断すればよい。
【００５１】図１４〜図１７は、基板成形材料１８の上
に初期金属パターンを設ける方法を示す図である。チッ
プ間の部分的な相互接続を形成するためだけでなく、必
要とされる上部相互接続層の数を低減するために、成形
基板自体に金属パターンを設けることが望ましい。金属
処理段階の際に成形材料を保護するため、図１４に示す
ように、部分硬化した成形材料の上に、所望により、例
えば４ミクロン厚のＳＰＩ（シロキサンポリイミド）ポ
リマーのような薄い保護被膜４０を設けることもでき
る。この保護被膜は、ガラス転移点の低い材料であっ
て、その溶液を成形材料を硬化させずにベーキング（熱
硬化）することのできる材料からなる。次に、保護被膜
４０の上に直接基板金属４２を付着させパターン形成す
る。図１５に示すように、基板金属４２の中にパターン
形成した開口部内の保護被膜表面上にチップ２０を載せ
る。その後の積層可能な絶縁層２６の積層の際に、保護
被膜が軟化してポリイミド／エポキシ系成形材料と混じ
り合い、その結果、図１６に示すように、チップが成形
材料の中に沈み込んでチップが封入される。次いで、図
１１の実施態様に関して述べたものと同じ手段を用い
て、図１７に示すように、チップパッド２２を相互に接
続するとともに基板金属とも接続する。
【００５２】図１８〜図２１は、チップの被覆を取り去
って初期金属パターンを設ける方法を示す図である。最
初の積層及び基板硬化の段階では、図４に示す積層可能
な絶縁層２６のような初期絶縁層として、ＴＥＦＬＯＮ
（テフロン）と呼ばれるポリテトラフルオロエチレン層
（ＴＥＦＬＯＮはＥ．Ｉ． ｄｕ Ｐｏｎｔ ｄｅＮｉ
ｍｏｕｒｓ ａｎｄ Ｃｏ.の登録商標である）を用い
る。このＴＥＦＬＯＮ材は積層後に簡単に剥離すること
ができ、図１８に示す構造体が残る。所望により、チッ
プが被覆されたまま残るようにＴＥＦＬＯＮポリテトラ
フルオロエチレンを取り去ることもできるし、或いは図
１９に示すようにＫＡＰＴＯＮポリイミドフィルムのよ
うな別の材料４４をチップ上に付着させて、図２０に示
すようにパターン形成することもできる。図２０にさら
に図示した通り、このパターン形成した材料４４及び基
板成形材料１８の上に金属層４２を付着させることもで
きる。次に、金属４２を図２１に示すようにパターン形
成すればよい。
【００５３】以下の実施例は本発明の適用法及び用途を
例示するためのものであり、本発明を限定するためのも
のではない。
【００５４】
【実施例】実施例１ 図５に示す実施態様を、溶剤法を用いて以下に述べるよ
うにして実行に移した。
【００５５】厚さ５０ミルの平らなチタン金属板に２.
１インチ四方の穴を開けて、直径約６インチのキャリア
を得た。次の手順を用いて、ＵＬＴＥＭポリエーテルイ
ミド接着剤で被覆されたＫＡＰＴＯＮポリイミドフィル
ムを窒素圧縮積層法によりキャリアの両側に同時に積層
した。温度１５０℃に設定したラミネーターの中に、キ
ャリア、２枚の接着剤被覆ＫＡＰＴＯＮポリイミドフィ
ルム（各々ベースシート及び保護絶縁層を構成する）及
びベースを入れた。ラミネーターを密閉し、１００ｍＴ
ｏｒｒの基本真空度に達するまで真空にして脱気した。
次に、温度を３００℃に上げてＵＬＴＥＭポリエーテル
イミド接着剤を溶融させつつ、保護絶縁層の上面に３０
ｐｓｉの圧を加えて、保護絶縁層をキャリア及びベース
シートに押し付けてウェルを形成した。ラミネーターを
３００℃の温度に３０分間保持し、加圧下で冷却した
後、ラミネーターを開けてキャリアを取り出し、図２に
示すものを得た。
【００５６】基板成形材料の溶液は、５０ｇのシロキサ
ンポリイミドＤ９０００（ＧＥ Ｐｌａｓｔｉｃｓ，
ＭＴ.製）、１０ｇのエポキシＣＹ１７９（米国ニュー
ヨーク州ホーソーンのＣｉｂａ Ｇｅｉｇｙ Ｃｏｒ
ｐ.から入手可能）、４０ｇのエポキシＤＥＲ６６２
（Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏ.製）、１ｇのオク
チルオキシフェニル（フェニル）ヨードニウムヘキサフ
ルオロアンチモネート触媒、１００ｇのアニソール溶剤
及び２０ｇのシクロペンタノン溶剤（アニソール及びシ
クロペンタノンの両溶剤は米国ウィスコンシン州ミルウ
ォーキーのＡｌｄｒｉｃｈ Ｃｈｅｍｉｃａｌ Ｃｏ.
から入手可能）からなるものであった。この溶液を、上
記のＫＡＰＴＯＮポリイミドフィルムで被覆されたウェ
ルに２回に分けて注入した（１度目と２度目の添加の間
に１００℃のホットプレートで約２時間ベーキングし
た）。最終的な部分硬化ベーキング操作の手順は、ホッ
トプレート上で１００℃で１５時間、続いて１００Ｔｏ
ｒｒに減圧した真空オーブン中で１００℃で２４時間と
いうものであり、その結果、ウェル内に２.２ｇの部分
硬化ポリイミド／エポキシが厚さ３０ミルで得られた。
この成形材料の表面に、厚さ２０ミルの複数のチップを
エポキシ接着剤を使って直接添付し、接着剤を温度１０
０℃で３０分間部分硬化した。チップとキャリアの上
に、厚さ１５ミクロンの部分硬化ポリイミド／エポキシ
接着剤層で被覆された厚さ１ミルのＫＡＰＴＯＮポリイ
ミドフィルムをオーバーレイした。これらの部材を、周
囲温度８０℃に設定したラミネーターの中に入れ、上記
オーバーレイ絶縁層の上面及び底面を真空にして脱気し
た。１００ｍＴｏｒｒの基本真空度に達するまでの十分
な時間（通常約２０分）真空排気した後、圧力２０ｐｓ
ｉの窒素ガスを上記オーバーレイ絶縁層の上面に加え
て、オーバーレイ層をチップ及び成形材料及びその下の
保護絶縁層に対してプレスした。圧力を維持しながら積
層温度を１８０℃に上げ、約１時間その温度に保持し
て、エポキシ／ポリイミドブレンドの硬化を完了させ
た。キャリアを１００℃未満の温度まで冷却し、圧力を
解放し、ラミネーターからキャリアを取り出して、図５
に示すように、空隙のない成形材料の中にチップが埋封
されていて、それらの上面に積層可能な絶縁層が積層さ
れた基板を得た。
【００５７】実施例２ 図５に示す実施態様を、無溶剤法を用いて以下に述べる
ようにして実行に移した。
【００５８】９ｇのＤＥＲ６６２エポキシ樹脂フレーク
を乳鉢と乳棒で粉砕して粉末とした。この粉末に、９ｇ
のＤ９０００シロキサンポリイミドポリマーと０.０９
ｇのＯｃｔａｃａｔ触媒を加えた。この混合物をさらに
混合して、その一部を、底なしキャリアにＫＡＰＴＯＮ
フィルムを積層して形成したポケットに加えた。このイ
ミド／エポキシ粉末と鏡像形の成形鋳型（チップ設置用
の空間を形成するために用いる）の間に１ミルのＴＥＦ
ＬＯＮフィルム剥離層を設けて、真空／圧縮ラミネータ
ーに入れた。これらの集成体を１１０℃で３０分間真空
加熱した。次に、上記成形鋳型に圧力を加えて１０分間
１５０℃に加熱し、室温に冷却した。
【００５９】ラミネーターから取り出した後、上記のよ
うにして成形したポケットにシリコンチップを載置し、
チップ上にＤ９０００／エポキシ部分硬化フレームをオ
ーバーレイして標準的な多層積層法で部品に積層した。
これにより、チップが完全に埋封されたが、積層時のダ
イの移動は無視できる程度のものであった。キャリアか
ら部品を取り外して、チップの埋封されたオールプラス
チック製ＫＡＰＴＯＮ封止ＨＤＩモジュールを得た。
【００６０】本発明の幾つかの好ましい態様についての
み例示・説明してきたが、これらに数々の修正及び変更
を加えることは当業者が容易になし得ることである。よ
って、本願特許請求の範囲は、そのような修正及び変更
がすべて本願発明の技術的範囲に属するものとして解す
るべきである。
【図面の簡単な説明】
【図１】ウェルをもつキャリア、ベースシートを支持す
るベース、及び保護絶縁層を示す断面図。
【図２】キャリアにベースシート及び保護絶縁層を取り
付けた状態を示す断面図。
【図３】キャリアウェル中に基板成形材料を入れた状態
を示す断面図。
【図４】基板成形材料の表面にチップを載置した状態を
示す断面図。
【図５】基板成形材料上に積層可能な絶縁層を積層して
チップを封止した状態を示す断面図。
【図６】ベースシートを用いずに、底の付いたキャリア
を用いる実施態様を示す断面図。
【図７】ベースシートを用いない実施態様を示す断面
図。
【図８】キャリアと接していないベースシートを用いる
実施態様を示す断面図。
【図９】保護絶縁層を用いない実施態様を示す断面図。
【図１０】保護絶縁層を用いない実施態様を示す断面
図。
【図１１】積層可能な絶縁層及び外側絶縁層の中にバイ
ア及び相互接続部を設けた状態を示す断面図。
【図１２】チップの裏面にバイア及びサーマルパスを設
けた状態を示す断面図。
【図１３】チップを積層可能な絶縁層中に埋込む実施態
様を示す断面図。
【図１４】基板成形材料の上に、保護被膜及び基板金属
層を設けた状態を示す断面図。
【図１５】基板金属層の中に形成した開口部内の保護被
膜表面上にチップを載せた状態を示す断面図。
【図１６】保護被膜及びチップの上に積層可能な絶縁層
を積層して、チップを封止した状態を示す断面図。
【図１７】相互接続した状態を示す断面図。
【図１８】ポリテトラフルオロエチレン製の保護絶縁層
を積層後に剥離した状態を示す断面図。
【図１９】ポリテトラフルオロエチレン製の保護絶縁層
の剥離後に、別の材料を付着させた状態を示す断面図。
【図２０】金属層を付着させた状態を示す断面図。
【図２１】金属層にパターン形成した状態を示す断面
図。
【符号の説明】
１０ キャリア １２ ウェル １４ ベースシート １６ 保護絶縁層 １８ 基板成形材料 ２０ チップ ２４ ベース ２６ 積層可能な絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/04 25/18

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 マルチチップモジュール基板を製造する
    ための方法にして、以下の段階：キャリアウェルを中に
    もつキャリアを用意する段階；上記キャリアウェル中に
    基板成形材料を入れる段階；複数の回路チップを配置す
    る段階；及び上記基板成形材料上に積層可能な絶縁層
    を、上記基板成形材料が流動して上記複数のチップの少
    なくとも１つを封入するような所定温度及び所定圧力
    で、積層する段階を含んでなることを特徴とする方法。
  2. 【請求項２】 請求項１記載の方法において、前記複数
    のチップの各々が前記基板成形材料の中で上向きのチッ
    プパッドを有していることを特徴とする方法。
  3. 【請求項３】 請求項２記載の方法において、前記キャ
    リアが底なしキャリアからなり、前記キャリアを用意す
    る段階がその底なしキャリアの一方の面にベースシート
    を設ける段階を含んでなり、当該ベースシートを設ける
    段階が絶縁材料からなるシートを設ける段階を含んでな
    ることを特徴とする方法。
  4. 【請求項４】 請求項３記載の方法において、当該方法
    が、前記キャリアウェル中に基板成形材料を入れる前
    に、前記キャリアウェルの内面に保護絶縁層を設ける段
    階をさらに含んでなることを特徴とする方法。
  5. 【請求項５】 請求項２記載の方法において、前記キャ
    リアを用意する段階が、前記ウェルの底面を画定する底
    付キャリアを用意する段階を含んでなることを特徴とす
    る方法。
  6. 【請求項６】 請求項５記載の方法において、当該方法
    が、前記キャリアウェル中に基板成形材料を入れる前
    に、前記キャリアウェルの内面に保護絶縁層を設ける段
    階をさらに含んでなることを特徴とする方法。
  7. 【請求項７】 請求項２記載の方法において、前記基板
    成形材料の中に複数のチップを配置する段階が、前記積
    層可能な絶縁層を積層する段階の前に、次の段階：前記
    積層可能な絶縁層の中に前記複数のチップの各々を裏返
    して置く段階；上記積層可能な絶縁層を硬化して上記複
    数のチップを所定位置に保持しておく段階；及び上記積
    層可能な絶縁層をチップ側を下にして前記キャリアの上
    に載せて、上記複数のチップが前記基板成形材料の底面
    の上の空間に位置するようにする段階、を含んでなるこ
    とを特徴とする方法。
  8. 【請求項８】 請求項２記載の方法において、前記基板
    成形材料が、エポキシ／ポリイミド、ポリイミド、エポ
    キシ／ポリスルホン及びエポキシからなる群のいずれか
    であることを特徴とする方法。
  9. 【請求項９】 請求項８記載の方法において、前記基板
    成形材料の各成分を共通の溶剤に溶解させることを特徴
    とする方法。
  10. 【請求項１０】 請求項８記載の方法において、前記基
    板成形材料が無溶剤であることを特徴とする方法。
  11. 【請求項１１】 請求項２記載の方法において、 当該方法が、前記基板成形材料の中に複数の回路チップ
    を配置する段階の前に、次の段階：上記基板成形材料の
    上に保護被膜を設ける段階；及び上記保護被膜の上に金
    属層を形成して、当該金属層を貫通して上記保護コーテ
    ィングまで達する複数の開口部が形成されるようにパタ
    ーン形成する段階、をさらに含んでなること、並びに前
    記基板成形材料の中に複数のチップを配置する段階が、
    上記保護被膜上の金属層の複数の開口部のいずれかに上
    記複数のチップの少なくとも１個を配置する段階を含ん
    でなること、さらに、 前記積層可能な絶縁層を積層する段階での温度及び圧力
    の高さが、前記保護被膜が前記基板成形材料との混合を
    起こすのに足るものであることを特徴とする方法。
  12. 【請求項１２】 請求項２記載の方法において、当該方
    法が、次の段階：、前記チップパッドのうちの所定のも
    のとそれぞれ整合した複数のバイアを前記積層可能な絶
    縁層の中に形成する段階；及び当該複数のバイアを通し
    て上記チップパッドのうちの所定のものを相互接続する
    ための導電体のパターンを形成する段階をさらに含んで
    なることを特徴とする方法。
  13. 【請求項１３】 請求項１２記載の方法において、当該
    方法が、次の段階：、前記チップの裏面に整合したバイ
    アを前記積層可能な絶縁層の中に形成する段階；及び当
    該バイアを通して上記チップの背面に到達する導電体を
    付着させる段階をさらに含んでなることを特徴とする方
    法。
  14. 【請求項１４】 請求項２記載の方法において、前記積
    層可能な絶縁層がポリテトラフルオロエチレンからなる
    ものであって、当該方法が、当該ポリテトラフルオロエ
    チレンの積層後に当該ポリテトラフルオロエチレンを取
    り去る段階をさらに含んでなることを特徴とする方法。
  15. 【請求項１５】 請求項１４記載の方法において、当該
    方法が、前記チップパッドの上にパターン化されたマス
    クを形成する最終段階をさらに含んでなることを特徴と
    する方法。
  16. 【請求項１６】 請求項２記載の方法において、前記キ
    ャリアウェルを中にもつキャリアを用意する段階が、ウ
    ェルをもつ底なしキャリアをベース上に置いて、そのベ
    ース上のウェルの中にセラミック板を置くことを含んで
    なることを特徴とする方法。
JP04795695A 1994-06-24 1995-02-14 封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法 Expired - Fee Related JP3641002B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/265,051 1994-06-24
US08/265,051 US5492586A (en) 1993-10-29 1994-06-24 Method for fabricating encased molded multi-chip module substrate

Publications (2)

Publication Number Publication Date
JPH0817968A true JPH0817968A (ja) 1996-01-19
JP3641002B2 JP3641002B2 (ja) 2005-04-20

Family

ID=23008746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04795695A Expired - Fee Related JP3641002B2 (ja) 1994-06-24 1995-02-14 封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法

Country Status (4)

Country Link
US (1) US5492586A (ja)
EP (1) EP0689242B1 (ja)
JP (1) JP3641002B2 (ja)
DE (1) DE69522151T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522394A (ja) * 2004-11-29 2008-06-26 シーメンス アクチエンゲゼルシヤフト 面状接触形成のためのメタライズされた箔
JP2014500632A (ja) * 2010-12-22 2014-01-09 インテル コーポレイション 上下に埋め込まれた複数のダイを有する基板を持つマルチチップパッケージ、及びその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172779B1 (ko) * 1995-03-29 1999-03-20 김주용 감광막 제거 방법
US5762853A (en) * 1996-04-01 1998-06-09 Morton International, Inc. Method of encapsulating a sensor into a panel body
EP0946861B1 (de) * 1996-12-17 2002-03-13 Laboratorium für Physikalische Elektronik Verfahren zum aufbringen eines mikrosystems oder wandlers auf ein substrat und nach diesem verfahren herstellbare vorrichtung
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6034441A (en) * 1997-11-26 2000-03-07 Lucent Technologies, Inc. Overcast semiconductor package
US6160714A (en) * 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
JP2004506309A (ja) * 1997-12-31 2004-02-26 エルパック（ユーエスエー）、インコーポレイテッド モールドされた電子パッケージ、製作方法およびシールディング方法
US6412971B1 (en) 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
JP3454748B2 (ja) * 1999-02-26 2003-10-06 三洋電機株式会社 パック電池
JP2001168400A (ja) * 1999-12-09 2001-06-22 Rohm Co Ltd ケース付チップ型発光装置およびその製造方法
JP3669429B2 (ja) * 2001-03-27 2005-07-06 信越化学工業株式会社 電極用組成物及び電極材
US6601753B2 (en) * 2001-05-17 2003-08-05 Visteon Global Technologies, Inc. Void-free die attachment method with low melting metal
US6748650B2 (en) * 2001-06-27 2004-06-15 Visteon Global Technologies, Inc. Method for making a circuit assembly having an integral frame
US6602739B1 (en) 2001-10-31 2003-08-05 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
US6737002B1 (en) * 2002-02-04 2004-05-18 Lockheed Martin Corporation Fabrication of plastic module with exposed backside contact
US6756662B2 (en) * 2002-09-25 2004-06-29 International Business Machines Corporation Semiconductor chip module and method of manufacture of same
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
DE10317018A1 (de) * 2003-04-11 2004-11-18 Infineon Technologies Ag Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
TWI283467B (en) * 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
DE102005002814B3 (de) * 2005-01-20 2006-10-12 Siemens Ag Halbleitersensorbauteil mit geschützten Zuleitungen und Verfahren zur Herstellung desselben
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
US7851266B2 (en) * 2008-11-26 2010-12-14 Micron Technologies, Inc. Microelectronic device wafers including an in-situ molded adhesive, molds for in-situ molding adhesives on microelectronic device wafers, and methods of molding adhesives on microelectronic device wafers
US7944029B2 (en) * 2009-09-16 2011-05-17 Sandisk Corporation Non-volatile memory with reduced mobile ion diffusion

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364567A (en) * 1965-09-14 1968-01-23 Bell Telephone Labor Inc Encapsulated electrical device and method of fabricating same
US4933042A (en) 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US4913930A (en) * 1988-06-28 1990-04-03 Wacker Silicones Corporation Method for coating semiconductor components on a dielectric film
US5154793A (en) 1988-09-27 1992-10-13 General Electric Company Method and apparatus for removing components bonded to a substrate
US4878991A (en) 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
US4894115A (en) 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
WO1991000618A1 (en) * 1989-07-03 1991-01-10 General Electric Company Electronic systems disposed in a high force environment
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5063177A (en) * 1990-10-04 1991-11-05 Comsat Method of packaging microwave semiconductor components and integrated circuits
US5091769A (en) 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5149387A (en) * 1991-05-06 1992-09-22 Administrator Of The National Aeronautics And Space Administration Flush mounting of thin film sensors
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008522394A (ja) * 2004-11-29 2008-06-26 シーメンス アクチエンゲゼルシヤフト 面状接触形成のためのメタライズされた箔
JP2014500632A (ja) * 2010-12-22 2014-01-09 インテル コーポレイション 上下に埋め込まれた複数のダイを有する基板を持つマルチチップパッケージ、及びその製造方法
US9559088B2 (en) 2010-12-22 2017-01-31 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same

Also Published As

Publication number Publication date
DE69522151D1 (de) 2001-09-20
US5492586A (en) 1996-02-20
EP0689242A1 (en) 1995-12-27
EP0689242B1 (en) 2001-08-16
DE69522151T2 (de) 2001-11-22
JP3641002B2 (ja) 2005-04-20

Similar Documents

Publication Publication Date Title
JP3641002B2 (ja) 封止型一体成形プラスチックマルチチップモジュール基板並びに作製方法
EP0611129B1 (en) Embedded substrate for integrated circuit modules
EP0465199B1 (en) Multiple lamination high density interconnect process and structure
US5548099A (en) Method for making an electronics module having air bridge protection without large area ablation
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
US5866952A (en) High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US6706553B2 (en) Dispensing process for fabrication of microelectronic packages
US5757072A (en) Structure for protecting air bridges on semiconductor chips from damage
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
US7202570B2 (en) Circuit tape having adhesive film semiconductor device and a method for manufacturing the same
US5546654A (en) Vacuum fixture and method for fabricating electronic assemblies
EP0987760B1 (en) Multichip-module fabrication process
US7550843B2 (en) Semiconductor device including a base member and a semiconductor constructing body directly fixed to thermosetting resin of the base member
JP6425062B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP3312876B2 (ja) 半導体パッケージ及びその製造方法
KR101025404B1 (ko) 열 경화성 접착제 조성물, 물품, 반도체 장치 및 방법
JP2006032478A (ja) 半導体装置の製造方法
US6791194B1 (en) Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP3855900B2 (ja) 半導体装置の製造方法
TW565898B (en) Method for producing a package for semiconductor chips
JP2005247953A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
JP2000239355A (ja) エポキシ樹脂組成物及び半導体装置
JP3895920B2 (ja) 半導体装置
JP2002270744A (ja) リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法
CA2049272C (en) Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees