JPH08172769A - インバータ装置 - Google Patents

Abstract

(57)【要約】 【目的】 リカバリー時に生じるサージ電圧を確実に抑
制できるインバータ装置の提供。 【構成】 バッテリに対して二個づつ直列接続した三組
のＭＯＳ入力形のトランジスタ２１〜２６がターンオン
に移行する際に、帰還ダイオードに流れるリカバリー電
流の最大値を検出するピーク検出回路４７と、リカバリ
ー電流が最大となる時点までは遅いターンオン速度と
し、到達した後は速いターンオン速度にするターンオン
速度変更回路４８とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はインバータ装置に関す
る。

【０００２】

【従来の技術】インバータ装置は、例えば、バッテリ１
に接続される、ＭＯＳ入力形のパワートランジスタ２１
〜２６と、帰還ダイオード３１〜３６と、パワートラン
ジスタ２１〜２６を駆動するゲート駆動回路４１〜４６
と、Ｕ相、Ｗ相のインバータ出力電流を検出する電流セ
ンサ５１、５２と、電流センサ５１、５２のセンサ信号
を増幅する信号増幅回路６と、アクセル開度センサ７か
らの開度信号７１と検出出力電流６１１とに基づき、接
続点Ｕ、Ｖ、Ｗに結線される三相電動機８が所定のトル
クを出すようにゲート駆動回路４１〜４６を制御する制
御回路９とを具備する（図１参照）。

【０００３】負荷電流Ｉ_L が矢印５００の方向に流れて
いる状態で、パワートランジスタ２１、２２をオン・オ
フさせた時の状態を、図４の（ａ）、（ｂ）に示す。パ
ワートランジスタ２２がオフになると、負荷電流Ｉ_L は
帰還ダイオード３１へ転流して矢印５１０の向きに流れ
る。

【０００４】つぎに、パワートランジスタ２２が再びオ
ンになると、ダイオード３１がキャリアを放出して逆回
復するまで、配線によるインダクタンス１１（実際は図
示の場所以外にも存在する）、ダイオード３１、および
パワートランジスタ２２からなる回路を通じてバッテリ
１が瞬間短絡状態となる。

【０００５】直ぐに帰還ダイオード３１に逆回復電流が
流れてダイオード３１は逆方向特性を回復するが、逆回
復電流の減衰が急になると、インダクタンス１１による
サージ電圧Ｖｄが上昇し、ダイオード３１やパワートラ
ンジスタ２１に印加される。

【０００６】上記逆回復電流は電流ｉを観測することに
より見分けることができ、時刻ｔ１でパワートランジス
タ２２がオンすると、電流ｉは−Ｉ_L の大きさから減少
してゼロになり、その後、逆方向電流が流れると急激に
ゼロとなる。この時点で、インダクタンス１１によって
パワートランジスタ２１やダイオード３１に大きなサー
ジ電圧Ｖｄが印加される。

【０００７】そして、例えば、パワートランジスタ２２
を急速にオンさせると、急激に電流ｉが立ち上がり、サ
ージ電圧Ｖｄは高くなる｛図４（ｂ）のカーブ５２０参
照｝。また、例えば、パワートランジスタ２２を緩やか
にオンさせると、電流ｉの立ち上がりは遅く、ｄｉ／ｄ
ｔは小さく、サージ電圧Ｖｄは低くなる｛図４（ｂ）の
カーブ５３０参照｝。

【０００８】上記サージ電圧Ｖｄは、−Ｌ・ｄｉ／ｄｔ
で決まるので、Ｌ（インダクタンス１１）の大きさを減
少させるか、ｄｉ／ｄｔを低下させるかの何れかによっ
てサージ電圧Ｖｄを低下させることができるが、Ｌを減
少させることは配線上から限界があるので、一般にはｄ
ｉ／ｄｔを減少させる方法が有効である。

【０００９】ｄｉ／ｄｔを減少させるには、以下に示す
様な方法が知られているが、部品代が高価になるととも
に、限界がある。 リカバリー時間が短いダイオードを使用する。耐圧数
十Ｖでは３０〜５０ｎｓ、耐圧１０００Ｖでは３００〜
８００ｎｓのものが開発されている。 リカバリー電流が緩やかに減少するソフトリカバリー
ダイオードを使用する。

【００１０】ところで、パワートランジスタ２１〜２６
を、独立して駆動するゲート駆動回路４１〜４６の一例
として図５に示すものがある。４０１はフォトカプラ、
４０２はターンオン用のＦＥＴ、４０３はターンオフ用
のＦＥＴ、４０４はターンオン用のゲート抵抗、４０５
はターンオフ用のゲート抵抗、４０６はＦＥＴ４０２、
４０３を駆動およびオフさせるためのＦＥＴ、４０７、
４０８、４０９、４１０は抵抗、４１１、４１２は電源
である。なお、図６に、そのゲート駆動回路４１〜４６
における、ゲート電位、リカバリー電流、サージ電圧の
各波形図を示す。

【００１１】図５において、パワートランジスタ２１〜
２６をオフする場合、フォトカプラ４０１内のフォトト
ランジスタをオフし、抵抗４０７、４０８を介してＦＥ
Ｔ４０６のゲートに電圧を印加し、ＦＥＴ４０６をオン
させる。ＦＥＴ４０６がオンすると、ＦＥＴ４０３のゲ
ートが充電されるため、ＦＥＴ４０３がオンする。ＦＥ
Ｔ４０３がオンすると、ゲート抵抗４０５を通じてパワ
ートランジスタ２１〜２６のゲート電荷が放電するた
め、パワートランジスタ２１〜２６がオフする。

【００１２】又、パワートランジスタ２１〜２６をオン
する場合、フォトカプラ４０１内のフォトトランジスタ
をオンし、ＦＥＴ４０６をオフさせる。ＦＥＴ４０６が
オフすると、抵抗４０９、４１０を介してＦＥＴ４０２
のゲートが充電されるため、ＦＥＴ４０２がオンする。
ＦＥＴ４０２がオンすると、ゲート抵抗４０４を通じて
パワートランジスタ２１〜２６のゲートに電荷が充電さ
れるため、パワートランジスタ２１〜２６がオンする。

【００１３】このときのパワートランジスタ２１〜２６
のターンオン時間は、パワートランジスタ２１〜２６の
ゲート電荷の充電時間に依存するので、パワートランジ
スタ２１〜２６のターンオン時間を長くするには、ゲー
ト抵抗４０４の抵抗値を大きくして、ゲート電荷の充電
時間を長くすれば良い。

【００１４】しかし、ゲート抵抗４０４の抵抗値を大き
くすると、ｄｉ／ｄｔは減少するが、パワートランジス
タ２１〜２６のスイッチングスピードが遅くなり、スイ
ッチング素子の損失が増大し、インバータ装置の効率低
下を招く。

【００１５】特開平３- ９３４５７号公報（図７に示
す）では、上記不具合｛スイッチングスピードが遅くな
る｝を以下のように対策している。ＭＯＳ入力形のトラ
ンジスタ１０１のターンオン時にゲート電圧の大きさを
時間的に切り換える切換回路｛コンデンサ１０２、抵抗
１０３、１０４による積分回路｝を設け、ターンオンの
瞬間に低いゲート電圧を加えてトランジスタ１０１をア
ナログ動作させ、リカバリー後は高いゲート電圧を加え
てトランジスタ１０１を完全にオン状態にして損失を低
減している。

【００１６】

【発明が解決しようとする課題】しかし、この従来技術
は、トランジスタ１０１に低いゲート電圧を加える期間
を、上記切換回路に依存しているため、トランジスタ１
０１のゲート・エミッタ間容量１０５や動作状態等によ
り、常に適正時点でゲート電圧が切り換わらないという
欠点がある。

【００１７】例えば、高いゲート電圧の印加時期がリカ
バリー前にずれると、トランジスタ１０１が早期にター
ンオンしてリカバリー時のサージ電圧が助長し、トラン
ジスタ１０１の耐圧破壊を招く。

【００１８】本発明の目的は、リカバリー時に生じるサ
ージ電圧を確実に抑制できるインバータ装置の提供にあ
る。

【００１９】

【課題を解決するための手段】上記課題を解決する為、
本発明は、以下の構成を採用した。 （１）直流電源に対して直列接続した複数組の、電圧駆
動形の半導体スイッチング素子と、該半導体スイッチン
グ素子の各出力端に逆並列接続した帰還ダイオードと、
上記各半導体スイッチング素子をオン・オフ制御する制
御回路とを有し、前記半導体スイッチング素子の各直列
接続点に結線される負荷を通電制御するインバータ装置
において、前記制御回路に、前記直列接続した一方の半
導体スイッチング素子がターンオンに移行する際に、前
記直列接続した他方の半導体スイッチング素子に逆並列
接続した帰還ダイオードに流れるリカバリー電流を検出
するリカバリー電流検出手段と、前記リカバリー電流が
略最大となる時点までは遅いターンオン速度とし、到達
した後は速いターンオン速度にするターンオン速度変更
手段とを設けた。

【００２０】（２）上記(1) の構成を有し、前記半導体
スイッチング素子は、ＭＯＳ入力形のトランジスタであ
り、前記リカバリー電流検出手段は、ゲート- エミッタ
間に並列接続される、ダイオードとコンデンサによる直
列回路と、前記トランジスタのゲート電位と、ダイオー
ドとコンデンサとの接続点の電位とを比較する比較器と
を有する。

【００２１】（３）上記(1) の構成を有し、前記半導体
スイッチング素子は、ＭＯＳ入力形のトランジスタであ
り、前記リカバリー電流検出手段は、前記ＭＯＳ入力形
のトランジスタのゲート電位が、オンゲート信号を印加
後、ミラー効果によりゲート電位が一時的に降下する時
点を検出する。

【００２２】

【作用】

〔請求項１について〕電圧駆動形の半導体スイッチング
素子がターンオンする際、帰還ダイオードにはリカバリ
ー電流が流れ、該リカバリー電流と配線インダクタンス
とによりサージ電圧が上昇していく。

【００２３】リカバリー電流検出手段は、半導体スイッ
チング素子がターンオンに移行する際に、帰還ダイオー
ドに流れるリカバリー電流が略最大となる時点を検出す
る。ターンオン速度変更手段は、リカバリー電流がピー
クになる時点までは、半導体スイッチング素子のターン
オン速度を遅くし、到達した後はターンオン速度を速く
する。

【００２４】〔請求項２、３について〕ＭＯＳ入力形の
トランジスタがターンオンする際、帰還ダイオードには
リカバリー電流が流れ、該リカバリー電流と配線インダ
クタンスとによりサージ電圧が上昇していく。ダイオー
ドの電圧降下により、リカバリー電流がピークになる時
点までは、ゲート電位が上昇局面にあるので、ダイオー
ドとコンデンサとの接続点の電位はゲート電位より低
く、比較器は接続点の電位の方が低いことを検知する。

【００２５】リカバリー電流のピーク点において、ＭＯ
Ｓ入力形のトランジスタのゲート電位はミラー効果によ
り一時的に降下する。この時、ダイオードとコンデンサ
との接続点の電位は、ダイオードにより降下しないの
で、ゲート電位の方が低くなり、比較器は接続点の電位
の方が高いことを検知する。

【００２６】ターンオン速度変更手段は、リカバリー電
流が略ピークになる時点までは、半導体スイッチング素
子のターンオン速度を遅くし、到達した後はターンオン
速度を速くする。

【００２７】

【発明の効果】

〔請求項１について〕リカバリー電流検出手段がリカバ
リー電流の略ピークを検出するまでは、ターンオン速度
変更手段は、半導体スイッチング素子のターンオン速度
を遅くし、到達した後はターンオン速度を速くする構成
である。

【００２８】このため、リカバリー時のサージ電圧を確
実に抑制でき、帰還ダイオードや半導体スイッチング素
子の耐圧破壊を防止できる。また、半導体スイッチング
素子のスイッチング速度低下を招かないのでスイッチン
グ素子の損失が増大せず、インバータ装置の効率低下を
招かない。

【００２９】〔請求項２、３について〕リカバリー電流
が略ピークとなる時点を、ＭＯＳ入力形のトランジスタ
のゲート電位がミラー効果により一時的に降下する現象
に基づいて比較器が検知し、ターンオン速度変更手段
は、リカバリー電流が略ピークとなる時点まで半導体ス
イッチング素子のターンオン速度を遅くし、到達した後
にターンオン速度を速くする構成である。

【００３０】このため、リカバリー時のサージ電圧を確
実に抑制でき、帰還ダイオードやＭＯＳ入力形のトラン
ジスタの耐圧破壊を防止できる。また、ＭＯＳ入力形の
トランジスタのスイッチング速度低下を招かないのでト
ランジスタの損失が増大せず、インバータ装置の効率低
下を招かない。

【００３１】また、ＭＯＳ入力形のトランジスタのゲー
ト・エミッタ間容量のバラつきや動作状態に影響され
ず、常に適正時点で半導体スイッチング素子のターンオ
ン速度を切り換える事ができ、常にリカバリー時のサー
ジ電圧を抑制する事ができる。

【００３２】

【実施例】本発明の一実施例（請求項１、２に対応）を
図１〜図３に基づいて説明する。図１に示す様に、イン
バータ装置Ａは、バッテリ１に接続されるＭＯＳ入力形
のパワートランジスタ２１〜２６と、帰還ダイオード３
１〜３６と、図２に示す構成のゲート駆動回路４１〜４
６と、Ｕ相、Ｗ相のインバータ出力電流を検出する電流
センサ５１、５２と、電流センサ５１、５２のセンサ信
号を増幅する信号増幅回路６と、アクセル開度センサ７
からの開度信号７１と検出出力電流６１１とに基づき、
接続点ｕ、ｖ、ｗに結線される三相電動機８が所定のト
ルクを出すようにゲート駆動回路４１〜４６を制御する
制御回路９とを具備し、電気自動車（図示せず）に組み
付けられている。

【００３３】バッテリ１は、大容量の鉛蓄電池等であ
る。パワートランジスタ２１、２３、２５は、各コレク
タをバッテリ１のプラスラインに接続し、各エミッタを
パワートランジスタ２２、２４、２６の各コレクタに接
続している。パワートランジスタ２２、２４、２６は、
各エミッタをバッテリ１のマイナスラインに接続してい
る。

【００３４】帰還ダイオード３１〜３６は、カソードを
パワートランジスタ２１〜２６の各コレクタに接続し、
アノードをパワートランジスタ２１〜２６の各エミッタ
に接続している。

【００３５】ゲート駆動回路４１〜４６において、４２
１はフォトカプラ、４２２はターンオン用のＦＥＴ、４
２３はターンオフ用のＦＥＴ、４２４はターンオン用の
ゲート抵抗、４２５はターンオフ用のゲート抵抗、４２
６はＦＥＴ４２２、４２３を駆動およびオフさせるため
のＦＥＴ、４２７、４２８、４２９、４３０は抵抗、４
３１、４３２は電源、４７はピーク検出回路、４８はタ
ーンオン速度変更回路である（図２参照）。

【００３６】ピーク検出回路４７は、トランジスタ２１
〜２６のゲート- エミッタ間に並列接続されるダイオー
ド４７１およびコンデンサ４７２と、接続点４７３の電
位検出用の抵抗４７４と、ゲート電位検出用の抵抗４７
５と、コンパレータ４７６と、プルアップ用の抵抗４７
７とで構成される。ターンオン速度変更回路４８は、Ｆ
ＥＴ４８１、抵抗４８２、ダイオード４８３〜４８５と
で構成される。

【００３７】つぎに、トランジスタ２１〜２６のターン
オンについて説明する。図３において、“ａ”はフォト
カプラ４２１内のトランジスタのコレクタ- エミッタ間
の電圧Ｖ₀ の推移である。フォトカプラ４２１内のフォ
トトランジスタが制御回路９からの制御信号によりオン
になると、フォトカプラの出力がＬｏレベルとなり、Ｆ
ＥＴ４２６がオフし、ＦＥＴ４２２がオンし、高抵抗
｛抵抗４８２より抵抗値大｝の抵抗４２４を介してトラ
ンジスタ２１〜２６のゲートに電荷の充電が行なわれる
ので、トランジスタ２１〜２６のゲート- エミッタ間の
電位Ｖｇｅは図３の“ｆ”に示すようにゆっくりと上昇
していく。なお、ｔ１はリカバリー電流が最大になる時
刻である。

【００３８】図３において、“ｃ”はコンデンサ４７２
の電位Ｖｃ（接続点４７３の電位）であり、ダイオード
４７１による順方向電圧降下のため、時刻ｔ１近傍ま
で、電位Ｖｃは、ゲート- エミッタ間の電位Ｖｇｅより
も低い値を維持して上昇推移する。

【００３９】このため、コンパレータ４７６の出力は略
時刻ｔ１までＬｏレベルを維持し、ＦＥＴ４８１のゲー
トがバイアスされず、ＦＥＴ４８１はオフの状態を維持
（略時刻ｔ１まで）する。

【００４０】時刻ｔ１において、リカバリー電流がピー
クになると、ミラー効果のため、ゲート- エミッタ間の
電位Ｖｇｅは一時的に降下する｛図３の（ｆ）参照｝。
しかし、コンデンサ４７２の電位Ｖｃはダイオード４７
１により低下せず、最大値で保持される｛図３の（ｃ）
参照｝。

【００４１】このため、コンデンサ４７２の電位Ｖｃの
方がゲート- エミッタ間の電位Ｖｇｅより高くなり、コ
ンパレータ４７６の出力がＬｏ→Ｈｉになり｛図３の
“ｄ”の波形｝、この時点で、ピーク検出回路４７はリ
カバリー電流のピークポイントを正確に検出する。

【００４２】コンパレータ４７６の出力がＬｏ→Ｈｉに
なると、ＦＥＴ４８１のゲートにはダイオード４８４を
介して正の電圧が印加されるので、ＦＥＴ４８１がオン
状態になる｛図３の“ｅ”の波形｝。

【００４３】ＦＥＴ４８１がオン状態になると、低抵抗
｛抵抗４２４より抵抗値小｝の抵抗４８２を通してゲー
ト・エミッタ間容量４９１およびコンデンサ４７２に電
荷の充電が急速に行なわれる。この充電により、ゲート
- エミッタ間の電位Ｖｇｅの方がコンデンサ４７２の電
位Ｖｃより高くなるので、コンパレータ４７６の出力が
Ｈｉ→Ｌｏに戻るが｛図３の（ｄ）｝、ダイオード４８
４が挿入されているのでＦＥＴ４８１のゲート容量に充
電された電荷は放電せず、ＦＥＴ４８１はオン状態を維
持する｛図３の“ｅ”の波形｝。

【００４４】つぎに、トランジスタ２１〜２６のターン
オフについて説明する。フォトカプラ４２１内のフォト
トランジスタが制御回路９からの制御信号によりオフに
なると、フォトカプラの出力がＨｉレベルとなり、ＦＥ
Ｔ４２６がオンし、ＦＥＴ４２２がオフし、ＦＥＴ４２
３がオンするため、抵抗４２５を介してゲート・エミッ
タ間容量４９１の電荷の放電を行ない電位Ｖｇｅを下
げ、トランジスタ２１〜２６をターンオフする。なお、
ダイオード４８３、抵抗４３０、ＦＥＴ４２６を介して
ゲート・エミッタ間容量４９１の電荷が放電されるので
ＦＥＴ４８１がオフ状態に維持される。

【００４５】つぎに、本実施例のインバータ装置Ａの利
点を述べる。 〔あ〕インバータ装置Ａは、リカバリー電流がピークポ
イントに達する前は、高抵抗値の抵抗４２４を介して、
ＭＯＳ入力形のトランジスタ２１〜２６のゲート電位を
遅い速度で上げていってサージ電圧の上昇を抑え、ピー
クポイントに達した後は、低抵抗値の抵抗４８２を介し
てＭＯＳ入力形のトランジスタ２１〜２６のゲート電位
を速い速度で上げていく構成であるので、トランジスタ
２１〜２６のスイッチングスピードを殆ど遅くする事無
くｄｉ／ｄｔを減少させる事ができる。

【００４６】このため、サージ電圧が低く抑えられ、ダ
イオード３１〜３６やトランジスタ２１〜２６の耐圧破
壊を防止できる。また、スイッチング素子の損失増大が
防止できるので、インバータ装置Ａは高効率で動作す
る。

【００４７】〔い〕インバータ装置Ａは、リカバリー電
流がピークポイントを、ＭＯＳ入力形のトランジスタ２
１〜２６のゲート電位Ｖｇｅがミラー効果により一時的
に降下する現象に基づいてピーク検出回路４７が検知す
る構成である。

【００４８】このため、トランジスタ２１〜２６のゲー
ト・エミッタ間容量４９１や動作状態等に関わらず、常
に適正時点でターンオン速度変更回路４８がトランジス
タ２１〜２６のターンオン速度を高速側に切り替える事
ができる。

【００４９】本発明は、上記実施例以外に、つぎの実施
態様を含む。 ａ．順方向電圧を降下させるダイオード４７１を複数
個、直列接続して分解能を高めても良い。 ｂ．ＦＥＴ４２２、４２３、４２６に、バイポーラトラ
ンジスタを使用しても良い。 ｃ．ダイオード４８４とＦＥＴ４８１の組み合わせの代
わりに、単安定マルチバイブレータやフリップ・フロッ
プ等の記憶回路とバイポーラトランジスタの組み合わせ
でも良い。

【図面の簡単な説明】

【図１】本発明の一実施例に係るインバータ装置の構成
図である。

【図２】そのインバータ装置におけるゲート駆動回路の
電気回路図である。

【図３】そのインバータ装置における各部位の波形図で
ある。

【図４】（ａ）は負荷電流の方向を示す説明図、（ｂ）
は電流ｉおよびサージ電圧Ｖ_Dの時間的変化を示す波形
図である。

【図５】半導体スイッチング素子を独立して駆動するゲ
ート駆動回路の一例を示すゲート駆動回路の電気回路図
である。

【図６】そのゲート駆動回路における、ゲート電位、リ
カバリー電流、サージ電圧の各波形図である。

【図７】従来のインバータ装置におけるゲート駆動回路
の電気回路図である。

【符号の説明】

Ａ インバータ装置 １ バッテリ（直流電源） ８ 三相電動機（負荷） ９ 制御回路 ２１〜２６ パワートランジスタ（電圧駆動形の半導体
スイッチング素子） ３１〜３６ 帰還ダイオード ４１〜４６ ゲート駆動回路（制御回路） ４７ ピーク検出回路（リカバリー電流ピーク検出手
段） ４８ ターンオン速度変更回路（ターンオン速度変更手
段） ４７１ ダイオード ４７２ コンデンサ ４７６ コンパレータ（比較器）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 直流電源に対して直列接続した複数組
   の、電圧駆動形の半導体スイッチング素子と、 該半導体スイッチング素子の各出力端に逆並列接続した
   帰還ダイオードと、 上記各半導体スイッチング素子をオン・オフ制御する制
   御回路とを有し、前記半導体スイッチング素子の各直列
   接続点に結線される負荷を通電制御するインバータ装置
   において、 前記制御回路に、前記直列接続した一方の半導体スイッ
   チング素子がターンオンに移行する際に、前記直列接続
   した他方の半導体スイッチング素子に逆並列接続した帰
   還ダイオードに流れるリカバリー電流を検出するリカバ
   リー電流検出手段と、 前記リカバリー電流が略最大となる時点までは遅いター
   ンオン速度とし、到達した後は速いターンオン速度にす
   るターンオン速度変更手段とを設けた事を特徴とするイ
   ンバータ装置。
2. 【請求項２】 前記半導体スイッチング素子は、ＭＯＳ
   入力形のトランジスタであり、 前記リカバリー電流検出手段は、ゲート- エミッタ間に
   並列接続される、ダイオードとコンデンサによる直列回
   路と、 前記トランジスタのゲート電位と、ダイオードとコンデ
   ンサとの接続点の電位とを比較する比較器とを有する請
   求項１記載のインバータ装置。
3. 【請求項３】 前記半導体スイッチング素子は、ＭＯＳ
   入力形のトランジスタであり、 前記リカバリー電流検出手段は、前記ＭＯＳ入力形のト
   ランジスタのゲート電位が、オンゲート信号を印加後、
   ミラー効果によりゲート電位が一時的に降下する時点を
   検出する請求項１記載のインバータ装置。