JPH08172201A - Manufacture of thin film and thin film transistor - Google Patents
Manufacture of thin film and thin film transistorInfo
- Publication number
- JPH08172201A JPH08172201A JP31659194A JP31659194A JPH08172201A JP H08172201 A JPH08172201 A JP H08172201A JP 31659194 A JP31659194 A JP 31659194A JP 31659194 A JP31659194 A JP 31659194A JP H08172201 A JPH08172201 A JP H08172201A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- fluorine
- amorphous
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置等に応用さ
れる薄膜の製造方法、およびこの製造方法を用いた液晶
表示装置やイメージセンサ等に応用される薄膜トランジ
スタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film manufacturing method applied to a semiconductor device and the like, and a thin film transistor applied to a liquid crystal display device, an image sensor and the like using this manufacturing method.
【0002】[0002]
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ(Thin Film Transistor:以下、TFT
と略記する)がよく用いられている。2. Description of the Related Art In recent years, liquid crystal display devices have been installed in viewfinders of home video cameras and notebook computers. Among these liquid crystal display devices, active matrix type liquid crystal display devices capable of high image quality display. Is especially attracting attention. In this active matrix type liquid crystal display device, as a switching element of the pixel electrode,
Thin Film Transistor (TFT)
Abbreviated) is often used.
【0003】このようなTFTの例が、アクティブ・マ
トリックス・リキッド・クリスタル・ディスプレイズ’
93シンポジウム・プロシーディングスの第2頁から第
5頁(ACTIVE MATRIX LIQUID CRYSTAL DISPLAYS '93 SY
MPOSIUM PROCEEDINGS,p.2-5)に記載されている。以下
に、その一例として図3に示したTFTの製造方法につ
いて説明する。まず、結晶シリコン基板12上に二酸化
シリコン13を製膜する。その上に減圧CVD法により
非晶質シリコンを製膜した後、600℃の熱アニールに
より結晶化して多結晶シリコンの活性半導体層4を形成
し、島状に加工する。その上に、ゲート絶縁層5を製膜
する。次に、ゲート電極6を形成した後、ゲート電極6
をマスクとしてイオン注入法により不純物を導入しソ−
ス領域7およびドレイン領域8を形成する。そして、層
間絶縁層9を製膜した後、コンタクトホール、ソース電
極10、ドレイン電極11を形成してTFTが完成す
る。An example of such a TFT is Active Matrix Liquid Crystal Displays'.
Page 2 to 5 of the 93 symposium proceedings (ACTIVE MATRIX LIQUID CRYSTAL DISPLAYS '93 SY
MPOSIUM PROCEEDINGS, p.2-5). As an example thereof, a method of manufacturing the TFT shown in FIG. 3 will be described below. First, a silicon dioxide film 13 is formed on the crystalline silicon substrate 12. An amorphous silicon film is formed thereon by a low pressure CVD method, and then crystallized by thermal annealing at 600 ° C. to form an active semiconductor layer 4 of polycrystalline silicon, which is processed into an island shape. A gate insulating layer 5 is formed thereon. Next, after forming the gate electrode 6, the gate electrode 6
The impurities are introduced by ion implantation using the mask as a mask
The drain region 7 and the drain region 8 are formed. Then, after forming the interlayer insulating layer 9, a contact hole, a source electrode 10 and a drain electrode 11 are formed to complete the TFT.
【0004】[0004]
【発明が解決しようとする課題】従来の製造方法では、
活性半導体層の欠陥を減少させるために、水素を添加す
ることによってシリコンの未結合手を終端する手法を用
いていた。しかし、TFTの作製工程による熱ストレス
や、TFTの動作による発熱や印加電界などの影響によ
り、活性半導体層において水素離脱などが起こり、欠陥
が増加して特性が変化することがあった。したがって、
熱ストレスや電界ストレスなどによる特性変化の小さい
TFTを製造する方法が求められていた。In the conventional manufacturing method,
In order to reduce defects in the active semiconductor layer, a method of terminating dangling bonds of silicon by adding hydrogen has been used. However, due to the heat stress caused by the manufacturing process of the TFT, the heat generation due to the operation of the TFT, the applied electric field, and the like, hydrogen desorption occurs in the active semiconductor layer, and defects may increase and characteristics may change. Therefore,
There has been a demand for a method of manufacturing a TFT that has a small characteristic change due to heat stress, electric field stress, and the like.
【0005】本発明は、特性変化を起こしにくい非単結
晶の結晶性シリコン薄膜を形成し、それを活性半導体層
とした特性変化を起こしにくい薄膜トランジスタを提供
することを目的としている。An object of the present invention is to provide a thin film transistor in which a non-single-crystal crystalline silicon thin film which hardly changes its characteristics is formed and which is used as an active semiconductor layer and which hardly changes its characteristics.
【0006】[0006]
【課題を解決するための手段】弗素を含んだ非晶質シリ
コン薄膜を結晶化して非単結晶の結晶性シリコン薄膜を
形成し、それを活性半導体層として薄膜トランジスタを
作製する。A non-single crystalline crystalline silicon thin film is formed by crystallizing an amorphous silicon thin film containing fluorine, and a thin film transistor is manufactured by using it as an active semiconductor layer.
【0007】[0007]
【作用】弗素を含んだ非晶質シリコン薄膜を結晶化して
非単結晶の結晶性シリコン薄膜を形成することによっ
て、以下の作用がある。それは、シリコンと弗素の結合
は強いために、熱ストレスなどによる弗素の離脱が起こ
りにくく、このように作製した非単結晶の結晶性シリコ
ン薄膜は、特性の変化が起りにくいということである。
従って、弗素を含んだ非晶質シリコン薄膜を結晶化して
非単結晶の結晶性シリコン薄膜を形成し、それを活性半
導体層とすることによって、特性変化の起りにくい薄膜
トランジスタを提供することができる。The following effects are obtained by crystallizing the amorphous silicon thin film containing fluorine to form a non-single crystal crystalline silicon thin film. That is, since the bond between silicon and fluorine is strong, fluorine is less likely to be released due to thermal stress, and the non-single-crystal crystalline silicon thin film thus manufactured is less likely to change in characteristics.
Therefore, by crystallizing an amorphous silicon thin film containing fluorine to form a non-single-crystal crystalline silicon thin film and using it as an active semiconductor layer, it is possible to provide a thin film transistor in which characteristic changes do not easily occur.
【0008】[0008]
【実施例】以下、本発明の実施例について述べる。EXAMPLES Examples of the present invention will be described below.
【0009】(実施例1)図1(a)〜(d)は本発明
によるトップゲート型TFTの製造工程の一例の断面図
である。以下に、この図を用いて第1の実施例を説明す
る。まず、透光性ガラス基板1上に、活性半導体層4の
前駆体として、例えばプラズマCVD法により膜厚10
0nmの弗化非晶質シリコン2を製膜し(図(a))、
フォトリソグラフィーおよびエッチングを用いて島状に
加工する。次に、例えば波長308nmのXeClレー
ザを照射し、結晶化させて活性半導体層4としてたとえ
ば弗化多結晶シリコンを形成する(図1(b))。その
上に、ゲート絶縁層5として例えば常圧CVD法により
膜厚100nmの二酸化シリコンを形成する。さらに、
ゲート電極6として膜厚200nmのクロムをスパッタ
法により製膜し、フォトリソグラフィーおよびエッチン
グを用いて加工する。次に、ゲート電極6をマスクとし
て、例えばイオン注入法によドナーとなる燐を不純物と
して導入して、ソース領域7およびドレイン領域8を形
成する(図1(c))。その上に、層間絶縁層9として
例えば常圧CVD法により膜厚300nmの二酸化シリ
コンを形成した後、フォトリソグラフィーおよびエッチ
ングによってコンタクトホールを形成する。さらに、ソ
ース電極10およびドレイン電極11を例えば膜厚70
0nmのチタンを製膜し、加工してTFTが完成する
(図1(d))。(Embodiment 1) FIGS. 1A to 1D are sectional views showing an example of a manufacturing process of a top gate type TFT according to the present invention. The first embodiment will be described below with reference to this drawing. First, as a precursor of the active semiconductor layer 4, a film thickness of 10 is formed on the translucent glass substrate 1 by, for example, a plasma CVD method.
A film of 0 nm of fluorinated amorphous silicon 2 is formed (Fig. (A)),
It is processed into islands by using photolithography and etching. Next, for example, XeCl laser having a wavelength of 308 nm is irradiated and crystallized to form, for example, polycrystalline silicon fluoride as the active semiconductor layer 4 (FIG. 1B). Silicon dioxide having a film thickness of 100 nm is formed thereon as the gate insulating layer 5 by, for example, the atmospheric pressure CVD method. further,
Chromium having a film thickness of 200 nm is formed as the gate electrode 6 by a sputtering method and processed by using photolithography and etching. Next, using the gate electrode 6 as a mask, phosphorus serving as a donor is introduced as an impurity by, for example, an ion implantation method to form a source region 7 and a drain region 8 (FIG. 1C). After that, silicon dioxide having a film thickness of 300 nm is formed as the interlayer insulating layer 9 by, for example, an atmospheric pressure CVD method, and then a contact hole is formed by photolithography and etching. Further, the source electrode 10 and the drain electrode 11 are formed with a film thickness of 70, for example.
A 0 nm titanium film is formed and processed to complete a TFT (FIG. 1D).
【0010】この第1の実施例により作製したトップゲ
ート型TFTには、次の効果がある。それは、活性半導
体層の欠陥であるシリコンの未結合手が、シリコンとの
結合力の強い弗素で終端されているために弗素が離脱し
にくく、特性変化が起りにくい薄膜トランジスタを形成
することができる。The top gate type TFT manufactured according to the first embodiment has the following effects. This is because the dangling bond of silicon, which is a defect of the active semiconductor layer, is terminated by fluorine having a strong bonding force with silicon, so that it is difficult for fluorine to be released and a characteristic change is unlikely to occur.
【0011】(実施例2)図2(a)〜(e)は本発明
によるトップゲート型TFTの製造工程の一例の断面図
である。以下に、この図を用いて第1の実施例を説明す
る。まず、透光性ガラス基板1上に、活性半導体層4の
前駆体として、例えばプラズマCVD法により膜厚10
0nmの弗化多結晶シリコン3を製膜する(図2
(a))。そして、弗化多結晶シリコン3にシリコンお
よび弗素をイオン注入法により導入して非晶質化させた
後(図2(b))、フォトリソグラフィーおよびエッチ
ングを用いて島状に加工する。次に、例えば波長308
nmのXeClレーザを照射し(図2(c))、結晶化
させて活性半導体層4としてたとえば弗化多結晶シリコ
ンを形成する。その上に、ゲート絶縁層5として例えば
常圧CVD法により膜厚100nmの二酸化シリコンを
形成する。さらに、ゲート電極6として膜厚200nm
のクロムをスパッタ法により製膜し、フォトリソグラフ
ィーおよびエッチングを用いて加工する。次に、ゲート
電極6をマスクとして、例えばイオン注入法によドナー
となる燐を不純物として導入して、ソース領域7および
ドレイン領域8を形成する(図2(d))。その上に、
層間絶縁層9として例えば常圧CVD法により膜厚30
0nmの二酸化シリコンを形成した後、フォトリソグラ
フィーおよびエッチングによってコンタクトホールを形
成する。さらに、ソース電極10およびドレイン電極1
1を例えば膜厚700nmのチタンを製膜し、加工して
TFTが完成する(図2(e))。(Embodiment 2) FIGS. 2A to 2E are sectional views showing an example of a manufacturing process of a top gate type TFT according to the present invention. The first embodiment will be described below with reference to this drawing. First, as a precursor of the active semiconductor layer 4, a film thickness of 10 is formed on the translucent glass substrate 1 by, for example, a plasma CVD method.
A film of 0 nm of fluorinated polycrystalline silicon 3 is formed (FIG. 2).
(A)). Then, after silicon and fluorine are introduced into the fluorinated polycrystalline silicon 3 by an ion implantation method to make it amorphous (FIG. 2B), it is processed into an island shape by using photolithography and etching. Next, for example, the wavelength 308
XeCl laser of nm (FIG. 2C) is irradiated and crystallized to form, for example, polycrystalline silicon fluoride as the active semiconductor layer 4. Silicon dioxide having a film thickness of 100 nm is formed thereon as the gate insulating layer 5 by, for example, the atmospheric pressure CVD method. Further, the gate electrode 6 has a film thickness of 200 nm.
Chromium is formed into a film by the sputtering method and processed by using photolithography and etching. Next, using the gate electrode 6 as a mask, phosphorus serving as a donor is introduced as an impurity by, for example, an ion implantation method to form a source region 7 and a drain region 8 (FIG. 2D). in addition,
As the interlayer insulating layer 9, for example, a film thickness of 30 is formed by the atmospheric pressure CVD method.
After forming 0 nm silicon dioxide, contact holes are formed by photolithography and etching. Furthermore, the source electrode 10 and the drain electrode 1
Titanium having a film thickness of 700 nm, for example, is formed and processed to complete the TFT (FIG. 2E).
【0012】この第2の実施例により作製したトップゲ
ート型TFTには、次の効果がある。それは、活性半導
体層の欠陥であるシリコンの未結合手が、シリコンとの
結合力の強い弗素で終端されているために弗素が離脱し
にくく、特性変化が起りにくい薄膜トランジスタを形成
することができる。The top gate type TFT manufactured according to the second embodiment has the following effects. This is because the dangling bond of silicon, which is a defect of the active semiconductor layer, is terminated by fluorine having a strong bonding force with silicon, so that it is difficult for fluorine to be released and a characteristic change is unlikely to occur.
【0013】第2の実施例では活性半導体層の前駆体と
して、弗化多結晶シリコンを用いたが、これは弗化非晶
質シリコン、弗化微結晶シリコンや、または弗素を含ま
ない非晶質シリコン、微結晶シリコン、多結晶シリコン
などでもよい。In the second embodiment, fluorinated polycrystalline silicon was used as the precursor of the active semiconductor layer, but this may be fluorinated amorphous silicon, fluorinated microcrystalline silicon, or fluorine-free amorphous. Quality silicon, microcrystalline silicon, polycrystalline silicon, etc. may be used.
【0014】第2の実施例では活性半導体層の前駆体を
非晶質化するためにイオン注入法によりシリコンおよび
弗素を導入したが、これは高周波放電により分解生成し
たシリコンおよび弗素を含むイオンを質量分離せずに加
速して導入する方法を用いてもよい。また、活性半導体
層の前駆体が弗素を含んでいる場合には、前駆体を非晶
質化するのに少なくともシリコンを導入すればよい。In the second embodiment, silicon and fluorine are introduced by an ion implantation method in order to amorphize the precursor of the active semiconductor layer. This is because the ions containing silicon and fluorine decomposed and produced by high frequency discharge are introduced. A method of accelerating and introducing without mass separation may be used. When the precursor of the active semiconductor layer contains fluorine, at least silicon may be introduced to make the precursor amorphous.
【0015】第1および第2の実施例では活性半導体層
の前駆体の製膜方法としてプラズマCVD法を用いた
が、減圧CVD法、スパッタ法、真空蒸着法や光CVD
法など所定の前駆体を形成できるものなら何でもよい。In the first and second embodiments, the plasma CVD method is used as the method for forming the precursor of the active semiconductor layer, but the low pressure CVD method, the sputtering method, the vacuum deposition method and the photo CVD method are used.
Any method such as a method that can form a predetermined precursor may be used.
【0016】第1および第2の実施例では活性半導体層
の前駆体を結晶化するためにXeClレーザを照射した
が、前駆体を結晶化できる方法ならば何でもよくArイ
オンレーザの照射や炉による熱アニールなどでもよい。In the first and second embodiments, the XeCl laser was irradiated to crystallize the precursor of the active semiconductor layer. However, any method that can crystallize the precursor may be applied by Ar ion laser irradiation or a furnace. Thermal annealing or the like may be used.
【0017】第1および第2の実施例では活性半導体層
として弗化多結晶シリコンを用いたが、これは弗素を含
む非単結晶の結晶性シリコンならば何でもよく弗化微結
晶シリコンなどでもよい。In the first and second embodiments, polycrystalline silicon fluoride is used as the active semiconductor layer. However, any non-single crystalline crystalline silicon containing fluorine may be used, and microcrystalline silicon fluoride or the like may be used. .
【0018】第1および第2の実施例では活性半導体層
として多結晶シリコンを用いたが、結晶化した後に多結
晶シリコンの粒界のエネルギー障壁をさらに低くするた
めに弗素を含むプラズマの照射や弗素の注入をすると一
層良い。In the first and second embodiments, polycrystalline silicon is used as the active semiconductor layer. However, after crystallizing, irradiation of plasma containing fluorine or irradiation of plasma containing fluorine in order to further lower the energy barrier of grain boundaries of polycrystalline silicon. It is even better to inject fluorine.
【0019】第1および第2の実施例ではゲート絶縁層
として常圧CVD法により420℃で形成した二酸化シ
リコンを用いたが、これはゲート絶縁層として働くもの
なら何でもよく、例えば減圧CVD法、プラズマCVD
法、スパッタ法、またはECR−CVD法などの製膜手
法を用いて形成した窒化シリコンや酸化タンタルなどで
もよい。In the first and second embodiments, silicon dioxide formed by the atmospheric pressure CVD method at 420 ° C. is used as the gate insulating layer, but any material may be used as long as it functions as the gate insulating layer, for example, low pressure CVD method, Plasma CVD
Alternatively, silicon nitride, tantalum oxide, or the like formed by a film formation method such as a sputtering method, a sputtering method, or an ECR-CVD method may be used.
【0020】第1および第2の実施例ではゲート電極と
してクロムを用いたが、これは電極として働くものなら
何でもよく、たとえばチタン、タンタル、モリブデン、
アルミニウムなどの金属や不純物を大量にドープした多
結晶シリコンやITO等の透明導電層等でもよい。In the first and second embodiments, chromium is used as the gate electrode, but any material that acts as an electrode may be used, such as titanium, tantalum, molybdenum,
A transparent conductive layer such as polycrystalline silicon or ITO doped with a large amount of metal such as aluminum or impurities may be used.
【0021】第1および第2の実施例ではソース電極お
よびドレイン電極としてチタンを用いたが、これは電極
として働くものなら何でもよく、たとえばクロム、タン
タル、モリブデン、アルミニウムなどの金属や不純物を
大量にドープした多結晶シリコンやITO等の透明導電
層等でもよい。In the first and second embodiments, titanium is used as the source electrode and the drain electrode, but any material that works as an electrode may be used. For example, a large amount of metal or impurities such as chromium, tantalum, molybdenum and aluminum. A transparent conductive layer such as doped polycrystalline silicon or ITO may be used.
【0022】第1および第2の実施例では層間絶縁層と
して常圧CVD法により形成した二酸化シリコンを用い
たが、これは絶縁層として働くものなら何でもよく、例
えば減圧CVD法、プラズマCVD法、スパッタ法、ま
たはECR−CVD法などの製膜手法を用いて形成した
窒化シリコンや酸化タンタルなどでもよい。In the first and second embodiments, silicon dioxide formed by the atmospheric pressure CVD method is used as the interlayer insulating layer, but any material may be used as long as it functions as an insulating layer, for example, low pressure CVD method, plasma CVD method, Alternatively, silicon nitride, tantalum oxide, or the like formed by a film formation method such as a sputtering method or an ECR-CVD method may be used.
【0023】第1および第2の実施例ではソース・ドレ
イン領域を形成する不純物として燐を用いたが、これは
nチャネルのTFTを作製する場合には砒素などドナー
として働くものならなんでもよく、pチャネルのTFT
を作製する場合にはアルミニウムやほう素などアクセプ
ターとして働くものならば何でもよい。In the first and second embodiments, phosphorus is used as an impurity for forming the source / drain regions. However, in the case of manufacturing an n-channel TFT, any substance such as arsenic that acts as a donor may be used. Channel TFT
In the case of manufacturing, any material that works as an acceptor such as aluminum or boron may be used.
【0024】第1および第2の実施例では不純物を添加
する方法として、イオン注入法用いたが、これは不純物
を添加できる方法ならば何でもよく、高周波放電により
分解生成した不純物を含むイオンを質量分離せずに加速
して導入する方法やプラズマドーピング法などでもよ
い。In the first and second embodiments, the ion implantation method is used as a method for adding impurities, but any method can be used as long as the impurities can be added. A method of accelerating and introducing without separation or a plasma doping method may be used.
【0025】第1および第2の実施例では透光性ガラス
基板を用いたが、これは表面が絶縁性のものならば何で
もよく、表面に二酸化シリコンを形成した結晶シリコン
基板や金属板などでもよい。In the first and second embodiments, the translucent glass substrate is used, but any material having an insulating surface may be used, and a crystalline silicon substrate having a surface formed with silicon dioxide or a metal plate may be used. Good.
【0026】第1および第2の実施例ではトップゲート
型TFTの製造工程の一例を示したが、ボトムゲート型
や縦型のTFTなどでもよい。In the first and second embodiments, an example of the manufacturing process of the top gate type TFT is shown, but a bottom gate type or vertical type TFT may be used.
【0027】[0027]
【発明の効果】以上説明したように、本発明によれば弗
素を含んだ非晶質シリコン薄膜を結晶化して非単結晶の
結晶性シリコン薄膜を形成することによって、以下の効
果が得られる。それは、シリコンと弗素の結合は強いた
めに、熱ストレスなどによる弗素の離脱が起こりにく
く、このように作製した非単結晶の結晶性シリコン薄膜
は特性の変化が起りにくい。また、それを活性半導体層
に用いることによって特性変化の起りにくい薄膜トラン
ジスタを提供することができる。As described above, according to the present invention, the following effects can be obtained by crystallizing an amorphous silicon thin film containing fluorine to form a non-single crystalline crystalline silicon thin film. Since the bond between silicon and fluorine is strong, fluorine is less likely to be released due to heat stress, and the non-single-crystal crystalline silicon thin film thus manufactured is less likely to change in characteristics. Further, by using it for the active semiconductor layer, it is possible to provide a thin film transistor in which the characteristic change hardly occurs.
【図1】(a)〜(d)は本発明によるトップゲート型
TFTの製造工程の断面図1A to 1D are cross-sectional views of a manufacturing process of a top gate type TFT according to the present invention.
【図2】(a)〜(e)は本発明によるトップゲート型
TFTの製造工程の断面図2A to 2E are cross-sectional views of a manufacturing process of a top gate type TFT according to the present invention.
【図3】従来の薄膜トランジスタの断面図FIG. 3 is a cross-sectional view of a conventional thin film transistor.
1 透光性ガラス基板 2 弗化非晶質シリコン 3 弗化多結晶シリコン 4 活性半導体層 5 ゲート絶縁層 6 ゲート電極 7 ソース領域 8 ドレイン領域 9 層間絶縁層 10 ソース電極 11 ドレイン電極 12 結晶シリコン基板 13 二酸化シリコン 1 Transparent Glass Substrate 2 Amorphous Silicon Fluoride 3 Polycrystalline Silicon Fluoride 4 Active Semiconductor Layer 5 Gate Insulating Layer 6 Gate Electrode 7 Source Region 8 Drain Region 9 Interlayer Insulating Layer 10 Source Electrode 11 Drain Electrode 12 Crystalline Silicon Substrate 13 Silicon dioxide
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 R (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication location H01L 27/12 R (72) Inventor Yutaka Miyata 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Co., Ltd. Within
Claims (14)
膜を形成した後、前記非晶質シリコン薄膜を結晶化させ
ることによって、0.01atomic%以上20at
omic%以下の弗素を含んだ非単結晶の結晶性シリコ
ン薄膜を形成することを特徴とする薄膜の製造方法。1. An amorphous silicon thin film containing at least fluorine is formed and then the amorphous silicon thin film is crystallized to obtain 0.01 atomic% or more and 20 at.
A method for producing a thin film, which comprises forming a non-single-crystal crystalline silicon thin film containing ommic% or less of fluorine.
法、減圧CVD法、またはスパッタリング法により直接
堆積されることを特徴とする請求項1記載の薄膜の製造
方法。2. An amorphous silicon thin film is formed by plasma CVD.
The method for producing a thin film according to claim 1, wherein the thin film is directly deposited by a vacuum method, a low pressure CVD method, or a sputtering method.
晶シリコン薄膜、微結晶シリコン薄膜、または非晶質シ
リコン薄膜を、少なくともシリコンを含むイオンを電界
で加速して導入して非晶質化することにより形成される
ことを特徴とする請求項1記載の薄膜の製造方法。3. An amorphous silicon thin film is amorphous by introducing a fluorine-containing polycrystalline silicon thin film, a microcrystalline silicon thin film, or an amorphous silicon thin film by accelerating ions containing at least silicon by an electric field. The thin film manufacturing method according to claim 1, wherein the thin film is formed by qualification.
膜、微結晶シリコン薄膜、または非晶質シリコン薄膜
を、少なくともシリコンおよび弗素を含むイオンを電界
で加速して導入して非晶質化することにより形成される
ことを特徴とする請求項1記載の薄膜の製造方法。4. An amorphous silicon thin film is made amorphous by introducing a polycrystalline silicon thin film, a microcrystalline silicon thin film, or an amorphous silicon thin film by accelerating ions containing at least silicon and fluorine by an electric field. The thin film manufacturing method according to claim 1, wherein the thin film is formed by:
元素を含むイオンを高周波放電プラズマにより生成し、
前記イオンを質量分離をせずに電界により加速して前記
薄膜に導入することによりなされることを特徴とする請
求項3または4に記載の薄膜の製造方法。5. Amorphization of the thin film generates ions containing at least an element to be introduced by high frequency discharge plasma,
The thin film manufacturing method according to claim 3 or 4, wherein the ions are accelerated by an electric field and introduced into the thin film without mass separation.
ニールにより行うことを特徴とする請求項1〜5のいず
れか1項に記載の薄膜の製造方法。6. The method for producing a thin film according to claim 1, wherein the crystallization is performed by laser beam irradiation or thermal annealing.
シリコン薄膜、または微結晶シリコン薄膜であることを
特徴とする請求項1〜6のいずれか1項に記載の薄膜の
製造方法。7. The method for producing a thin film according to claim 1, wherein the non-single-crystal crystalline silicon thin film is a polycrystalline silicon thin film or a microcrystalline silicon thin film.
膜を形成した後、前記非晶質シリコン薄膜を結晶化させ
ることにより形成した0.01atomic%以上20
atomic%以下の弗素を含んだ非単結晶の結晶性シ
リコン薄膜を活性半導体層として用いることを特徴とす
る薄膜トランジスタ。8. An amorphous silicon thin film containing at least fluorine is formed, and then the amorphous silicon thin film is crystallized to form 0.01 atomic% or more 20.
A thin film transistor comprising a non-single crystalline crystalline silicon thin film containing atomic% or less of fluorine as an active semiconductor layer.
法、減圧CVD法、またはスパッタリング法により直接
堆積されたことを特徴とする請求項8記載の薄膜トラン
ジスタ。9. An amorphous silicon thin film is formed by plasma CVD.
9. The thin film transistor according to claim 8, wherein the thin film transistor is directly deposited by a sputtering method, a low pressure CVD method, or a sputtering method.
結晶シリコン薄膜、微結晶シリコン薄膜、または非晶質
シリコン薄膜を、少なくともシリコンを含むイオンを電
界で加速して導入して非晶質化することにより形成され
たことを特徴とする請求項8記載の薄膜トランジスタ。10. The amorphous silicon thin film is amorphous by introducing a fluorine-containing polycrystalline silicon thin film, a microcrystalline silicon thin film, or an amorphous silicon thin film by accelerating ions containing at least silicon by an electric field. The thin film transistor according to claim 8, wherein the thin film transistor is formed by qualification.
薄膜、微結晶シリコン薄膜、または非晶質シリコン薄膜
を、少なくともシリコンおよび弗素を含むイオンを電界
で加速して導入して非晶質化することにより形成された
ことを特徴とする請求項8記載の薄膜トランジスタ。11. An amorphous silicon thin film is made amorphous by introducing a polycrystalline silicon thin film, a microcrystalline silicon thin film, or an amorphous silicon thin film by accelerating ions containing at least silicon and fluorine by an electric field. The thin film transistor according to claim 8, wherein the thin film transistor is formed by:
き元素を含むイオンを高周波放電プラズマにより生成
し、前記イオンを質量分離をせずに電界により加速して
前記薄膜に導入することによりなされたことを特徴とす
る請求項10または11記載の薄膜トランジスタ。12. Amorphization of a thin film is performed by generating ions containing at least an element to be introduced by high frequency discharge plasma, and accelerating the ions by an electric field without mass separation to introduce them into the thin film. The thin film transistor according to claim 10 or 11, which is made.
アニールにより行うことを特徴とする請求項8〜12の
いずれか1項に記載の薄膜トランジスタ。13. The thin film transistor according to claim 8, wherein the crystallization is performed by laser beam irradiation or thermal annealing.
晶シリコン薄膜、または微結晶シリコン薄膜であること
を特徴とする請求項8〜13のいずれか1項に記載の薄
膜トランジスタ。14. The thin film transistor according to claim 8, wherein the non-single-crystal crystalline silicon thin film is a polycrystalline silicon thin film or a microcrystalline silicon thin film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31659194A JPH08172201A (en) | 1994-12-20 | 1994-12-20 | Manufacture of thin film and thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31659194A JPH08172201A (en) | 1994-12-20 | 1994-12-20 | Manufacture of thin film and thin film transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08172201A true JPH08172201A (en) | 1996-07-02 |
Family
ID=18078792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31659194A Pending JPH08172201A (en) | 1994-12-20 | 1994-12-20 | Manufacture of thin film and thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08172201A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024946A (en) * | 2004-07-08 | 2006-01-26 | Samsung Electronics Co Ltd | Manufacturing method of polycrystalline silicon and manufacturing method of semiconductor element utilizing the same |
-
1994
- 1994-12-20 JP JP31659194A patent/JPH08172201A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024946A (en) * | 2004-07-08 | 2006-01-26 | Samsung Electronics Co Ltd | Manufacturing method of polycrystalline silicon and manufacturing method of semiconductor element utilizing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
JP3325992B2 (en) | Method for manufacturing semiconductor device | |
JPH06275807A (en) | Semiconductor circuit and its manufacture | |
US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
JPH08293609A (en) | Method of manufacturing semiconductor device | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
JP3347340B2 (en) | Method for manufacturing thin film transistor | |
JP2003168690A (en) | Transistor and its manufacturing method | |
JPH08172201A (en) | Manufacture of thin film and thin film transistor | |
KR100470021B1 (en) | Method for crystallizing of silicon and method for fabricating of Thin film transistor | |
KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
KR100452444B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
JP4123410B2 (en) | Manufacturing method of semiconductor device | |
JPH0828509B2 (en) | Method of forming active region of thin film transistor | |
JPH11135797A (en) | Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same | |
JP3094542B2 (en) | Active matrix substrate manufacturing method | |
JPS63250178A (en) | Manufacture of thin film semiconductor device | |
JP3465772B2 (en) | Method for manufacturing semiconductor device | |
JPH0411226A (en) | Manufacture of display device | |
JP2001135822A (en) | Thin film transistor, manufacturing method thereof and liquid crystal display device | |
JP3331642B2 (en) | Method for manufacturing thin film transistor | |
KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
JP2003149677A (en) | Thin film transistor array substrate | |
JPH11163368A (en) | Substrate with conducting film and its manufacture |