JPH08172158A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH08172158A
JPH08172158A JP6317299A JP31729994A JPH08172158A JP H08172158 A JPH08172158 A JP H08172158A JP 6317299 A JP6317299 A JP 6317299A JP 31729994 A JP31729994 A JP 31729994A JP H08172158 A JPH08172158 A JP H08172158A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
wiring board
printed wiring
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6317299A
Other languages
Japanese (ja)
Inventor
Toshiaki Ishii
俊明 石井
Atsushi Sasaki
淳 佐々木
Masamichi Takagi
正道 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP6317299A priority Critical patent/JPH08172158A/en
Publication of JPH08172158A publication Critical patent/JPH08172158A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To make electric noise hard to be generated, and make short-circuit between wires and printed wirings hard to be generated, by a method wherein at least one out of wirings electrically connected with the power supply electrode or the ground electrode of a mounted semiconductor chip is led out form a chip connection electrode toward the inside direction and the others are led out toward the outside direction. CONSTITUTION: Connection electrodes 14 are formed in the peripheral part of a semiconductor chip mounting part 16. Wirings 10, 17 to be connected with a power supply electrode 20 and a ground electrode 19 out of the connection electrodes 14 are led out from the chip connection electrodes 14 toward the inside direction, and the other wirings 15 are led out toward the outside. Thereby influence between the wirings can be reduced, so that impedance matching with the external circuit is facilitated, electric noise is made hard to be generated, and electric short-circuit can be made hard to be generated when wire bonding is performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プリント配線板上に半
導体チップが直接搭載され、プリント配線板上の電極と
ワイヤボンディングされるプリント配線板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board in which a semiconductor chip is directly mounted on the printed wiring board and is wire-bonded to electrodes on the printed wiring board.

【0002】[0002]

【従来の技術】プリント配線板上に半導体チップを直接
搭載し、ボンディングワイヤで半導体チップの電極と、
プリント配線板上の半導体チップ接続用の電極を電気的
に接続する技術はCOB(Chip on boar
d)として、従来から知られている。この技術は、リー
ドフレーム等の部品を不要にしており、また、半導体チ
ップを直接実装し、ボンディングワイヤで接続するた
め、部品の実装密度を向上させることが可能となる。ま
た、小型のプリント配線板に単数もしくは複数の半導体
チップを搭載し、プリント配線板の周囲や側面あるいは
裏面に外部接続用電極を設け、半導体チップの電極と、
外部接続用電極を、プリント配線板に設けられた配線
で、電気的に接続し、半導体モジュール化するというも
のも従来から知られている。
2. Description of the Related Art A semiconductor chip is directly mounted on a printed wiring board, and a bonding wire is used to connect the electrodes of the semiconductor chip.
A technology for electrically connecting electrodes for connecting a semiconductor chip on a printed wiring board is COB (Chip on boar).
Conventionally known as d). This technique does not require components such as lead frames, and directly mounts semiconductor chips and connects them with bonding wires, so that the packaging density of components can be improved. In addition, a single or a plurality of semiconductor chips are mounted on a small printed wiring board, electrodes for external connection are provided on the periphery, side surfaces or back surface of the printed wiring board, and electrodes of the semiconductor chip,
It is also known in the related art to electrically connect external connection electrodes with wiring provided on a printed wiring board to form a semiconductor module.

【0003】このようなCOBや半導体モジュールに用
いられるプリント配線板においては、半導体チップ搭載
部の周囲に半導体チップ接続用の電極が設けられ、さら
にその電極から半導体チップ搭載部とは反対側に向けて
配線が引き出され、他の部品接続用電極や、外部接続用
電極と電気的に接続されている。上述のような、プリン
ト配線板の例として、半導体モジュールの場合のもの
が、半導体チップが単数の場合であるが、特開昭59−
172758号公報に記載されている。
In such a printed wiring board used for a COB or a semiconductor module, an electrode for connecting a semiconductor chip is provided around the semiconductor chip mounting portion, and the electrode is directed from the electrode to the side opposite to the semiconductor chip mounting portion. Wiring is drawn out and electrically connected to other component connection electrodes and external connection electrodes. As an example of the printed wiring board as described above, the case of the semiconductor module is the case of the single semiconductor chip.
No. 172758.

【0004】[0004]

【発明が解決しようとする課題】ところで、近年の半導
体チップのコストダウン、高機能化のための小型化、多
ピン化、さらに半導体チップとプリント配線板の電極の
間を接続するボンディングワイヤ長は金、アルミニウム
等のボンディングワイヤの材料の節約によるコストダウ
ン及び接続信頼性向上のために、短縮化が望ましく、そ
れに伴い、半導体チップ搭載部の周囲では、半導体チッ
プ接続用電極の多ピン化、狭ピッチ化が進んでいる。そ
れに伴い、その電極から引き出される配線も、それぞれ
の配線の間が非常に狭い距離で、近接して配線されるこ
ととなる。さらに、半導体チップの高密度化、信号の高
速化に伴い、電気ノイズ、誤動作等の防止のため、半導
体チップの電源、接地電位を安定させることは非常に重
要であり、半導体チップの電極のうち、電源、接地電極
の占める割合は、高まっており、多いものでは、1/2
以上を占めるものもある。
By the way, in recent years, cost reduction of semiconductor chips, downsizing for higher performance, higher pin count, and further, the bonding wire length for connecting between the semiconductor chip and the electrodes of the printed wiring board is Shortening is desirable in order to reduce the cost and improve the connection reliability by saving the material of the bonding wire such as gold and aluminum. Along with this, the number of electrodes for connecting the semiconductor chip is increased and the electrodes for connecting the semiconductor chip are narrowed around the semiconductor chip mounting part. Pitching is progressing. Along with this, the wirings drawn from the electrodes are also closely arranged with a very narrow distance between the respective wirings. Furthermore, it is very important to stabilize the power supply and ground potential of the semiconductor chip in order to prevent electrical noise, malfunctions, etc. as the density of semiconductor chips increases and the speed of signals increases. , The ratio of power source and ground electrode is increasing, and in many cases, it is 1/2
Some occupy the above.

【0005】なお、本明細書において、「電源電位」と
は、半導体チップの動作電源の電位を意味する。
In this specification, the "power supply potential" means the potential of the operating power supply of the semiconductor chip.

【0006】以上のような背景のもと、従来のように、
半導体チップ搭載部の周囲に半導体チップ接続用の電極
が設けられ、さらにその電極から周囲に向けて配線が引
き出されている、という構造のものでは、COBあるい
は半導体モジュールの基板としてプリント配線板を用い
た場合、配線の中で、電源、接地電位を有する配線が増
加する。そのため、電源、接地電位を有する配線以外の
配線、即ち一般の信号配線は、電源、接地電位に隣接
し、あるいは挟まれる信号配線が多くなる。その一方
で、信号配線が複数本隣接する構造になる部分もある。
その場合、COBあるいは半導体モジュールを、それら
が接続される外部のプリント配線板あるいは電子回路の
側から考えた場合に、特性インピーダンスが、各配線毎
にばらつく、という状態になる。
Under the above background, as in the conventional case,
In the structure in which electrodes for connecting semiconductor chips are provided around the semiconductor chip mounting portion, and wiring is drawn from the electrodes toward the periphery, a printed wiring board is used as the substrate of the COB or the semiconductor module. In such a case, among the wirings, the wirings having the power supply and the ground potential increase. Therefore, in the wirings other than the wirings having the power supply and the ground potential, that is, the general signal wirings, many signal wirings are adjacent to or sandwiched between the power supply and the ground potential. On the other hand, there is also a portion where a plurality of signal wirings are adjacent to each other.
In that case, when the COB or the semiconductor module is considered from the side of the external printed wiring board or the electronic circuit to which they are connected, the characteristic impedance varies from wiring to wiring.

【0007】ある配線に着目して特性インピーダンスを
考えた場合、その配線の周囲にどのような電位の配線が
存在するかによって、また、周囲の配線との距離によっ
て特性インピーダンスは大きく異なるからである。即
ち、周囲に電源電位あるいは接地電位を有する配線が存
在すると、配線の特性インピーダンスは低下し、さらに
その電源電位あるいは接地電位を有する配線との距離が
近接していると、配線の特性インピーダンスは低下す
る。COBあるいは半導体モジュールを、それらが接続
される外部のプリント配線板あるいは電子回路の側から
考えた場合の特性インピーダンスと、逆に外部のプリン
ト配線板あるいは電子回路を、COBあるいは半導体モ
ジュールの側から考えた場合の特性インピーダンスとが
整合していないと、接合部で電気信号の反射が生じ、電
気ノイズの原因となる。
When the characteristic impedance is considered by paying attention to a certain wiring, the characteristic impedance greatly differs depending on what kind of potential wiring exists around the wiring and the distance from the surrounding wiring. . That is, if there is a wiring having a power supply potential or a ground potential in the surroundings, the characteristic impedance of the wiring decreases, and if the distance to the wiring having the power supply potential or the ground potential is close, the characteristic impedance of the wiring decreases. To do. Characteristic impedance when the COB or the semiconductor module is considered from the side of the external printed wiring board or the electronic circuit to which they are connected, and conversely, the external printed wiring board or the electronic circuit is considered from the side of the COB or the semiconductor module. If they do not match the characteristic impedance in the case of the above, electrical signals will be reflected at the junction, causing electrical noise.

【0008】上述のように、COBあるいは半導体モジ
ュールを、それらが接続される外部のプリント配線板あ
るいは電子回路の側から考えた場合に、特性インピーダ
ンスが、各配線毎にばらつく、という状態の場合、特性
インピーダンスを整合させることが困難になるという問
題があった。そのため、結果的に電気ノイズが多くな
り、COBあるいは半導体モジュールが用いられる電子
機器の信頼性が低下することになる。
As described above, when the COB or the semiconductor module is considered from the side of the external printed wiring board or the electronic circuit to which they are connected, the characteristic impedance varies from wiring to wiring. There is a problem that it is difficult to match the characteristic impedances. Therefore, as a result, electrical noise increases and the reliability of the electronic device using the COB or the semiconductor module decreases.

【0009】本発明は、外部回路との特性インピーダン
スの整合が行ないやすく、電気的ノイズの発生しにくい
電気機器を得ることができるプリント配線板を提供する
ことを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed wiring board which makes it easy to match the characteristic impedance with an external circuit and to obtain an electric device in which electrical noise is unlikely to occur.

【0010】また本発明は、半導体チップを搭載し、ワ
イヤボンディングを行なった場合に、ボンディングワイ
ヤとプリント配線板の間で、電気的ショートが生じにく
いプリント配線板を提供することを目的とする。
It is another object of the present invention to provide a printed wiring board on which a semiconductor chip is mounted and when wire bonding is performed, an electrical short circuit is unlikely to occur between the bonding wire and the printed wiring board.

【0011】[0011]

【課題を解決するための手段】前記課題を解決するた
め、請求項1記載の発明では、絶縁基板上に、半導体チ
ップ搭載部と、前記半導体チップ搭載部の周囲に形成さ
れる半導体チップ接続用の電極と、前記電極に電気的に
接続される配線と、配線の表面を保護する保護層とを備
えるプリント配線板において、前記配線のうち、搭載さ
れる半導体チップの、電源電極または接地電極と電気的
に接続される配線のうち少なくとも一方は、半導体チッ
プ接続用の電極から内側方向に引き出され、他の配線
は、半導体チップ接続用の電極から外側方向に引き出さ
れていることを特徴としている。
In order to solve the above problems, according to the invention of claim 1, a semiconductor chip mounting portion is formed on an insulating substrate, and a semiconductor chip connecting portion is formed around the semiconductor chip mounting portion. Of the wiring, a wiring electrically connected to the electrode, and a protective layer for protecting the surface of the wiring, in the wiring, a power electrode or a ground electrode of a semiconductor chip to be mounted. At least one of the electrically connected wirings is drawn inward from the electrode for semiconductor chip connection, and the other wiring is drawn out in the outward direction from the electrode for semiconductor chip connection. .

【0012】なおこの構成で、絶縁性基材としては、従
来のプリント配線板に用いられている材料が適用でき
る。例えば、ガラス−エポキシ基材、ガラス−ポリイミ
ド基材、ガラス−ビスマレイミドトリアジン基材、セラ
ミック基材等を例示することができる。また、配線材料
としては、銅、アルミニウム、金等があげられる。半導
体チップ接続用電極は、配線と同じ材料からなっていて
も、さらに、その上にニッケルメッキ及び金メッキ等が
施されていてもよい。半導体チップ搭載部は、前記絶縁
基材が露出していても、保護層で覆われていてもよい。
また、ノイズを低減し、電気的特性を向上させ、あるい
は、半導体チップから発生する熱を効率的に逃がすため
に、金属層を設けてもよい。また、半導体チップ接続用
の電極から内側方向に引き出される配線は、電源電極ま
たは接地電極の少なくとも一方であり、電源電極と接地
電極の両方が、半導体チップ接続用の電極から内側方向
に引き出されているほうが、後述する本発明の効果を高
めるためには、より好ましい。
In this structure, the material used in the conventional printed wiring board can be applied as the insulating base material. For example, a glass-epoxy base material, a glass-polyimide base material, a glass-bismaleimide triazine base material, a ceramic base material and the like can be exemplified. Further, examples of the wiring material include copper, aluminum, gold and the like. The semiconductor chip connecting electrode may be made of the same material as the wiring, or may be further plated with nickel, gold or the like. The semiconductor chip mounting portion may have the insulating base material exposed or covered with a protective layer.
Further, a metal layer may be provided in order to reduce noise, improve electric characteristics, or efficiently dissipate heat generated from the semiconductor chip. Further, the wiring drawn inward from the electrode for connecting the semiconductor chip is at least one of a power electrode and a ground electrode, and both the power electrode and the ground electrode are drawn inward from the electrode for connecting the semiconductor chip. This is more preferable in order to enhance the effect of the present invention described later.

【0013】ところで、上記のような構成を採用した場
合、搭載される半導体チップの電源電極または接地電極
と電気的に接続される配線は、半導体チップ接続用の電
極から内側方向に引き出されているため、半導体チップ
接続用の電極と半導体チップの電極との間をワイヤボン
ディングにより接続した場合、電源電極または接地電極
と電気的に接続される配線をまたぐようにワイヤボンデ
ィングが行なわれる構造になる。そのため、配線とボン
ディングワイヤの間の絶縁が十分でなくなったり、極端
な場合には接触する可能性さえあった。そこで、半導体
チップ接続用の電極から内側方向に引き出された配線
と、ボンディングワイヤの間の絶縁性が低下するおそれ
のないプリント配線板が望まれていた。
By the way, when the above-mentioned structure is adopted, the wiring electrically connected to the power supply electrode or the ground electrode of the mounted semiconductor chip is drawn inward from the electrode for connecting the semiconductor chip. Therefore, when the electrode for connecting the semiconductor chip and the electrode of the semiconductor chip are connected by wire bonding, the wire bonding is performed so as to straddle the wiring electrically connected to the power supply electrode or the ground electrode. Therefore, the insulation between the wiring and the bonding wire may become insufficient, or even contact may occur in an extreme case. Therefore, there has been a demand for a printed wiring board in which the insulation between the wiring pulled out inward from the electrode for connecting a semiconductor chip and the bonding wire is not deteriorated.

【0014】請求項2記載の発明はこのような要求に基
づいてなされたものである。即ち請求項2記載の発明
は、請求項1記載の発明において、前記保護層が少なく
とも、前記半導体チップ搭載部と前記半導体チップ接続
用電極の間の部位に形成されていることを特徴としてい
る。このような保護層としては、通常のプリント配線板
の表面保護層として用いられている材料でよい。即ち、
エポキシ樹脂等である。
The invention according to claim 2 is based on such a demand. That is, the invention of claim 2 is characterized in that, in the invention of claim 1, the protective layer is formed at least at a portion between the semiconductor chip mounting portion and the semiconductor chip connecting electrode. As such a protective layer, a material used as a surface protective layer of a general printed wiring board may be used. That is,
An epoxy resin or the like.

【0015】[0015]

【作用】請求項1記載の発明によれば、配線の中で、搭
載される半導体チップの、電源電極または接地電極と電
気的に接続される配線のうち少なくとも一方は、半導体
チップ接続用の電極から内側方向に引き出され、他の配
線は、半導体チップ接続用の電極から外側方向に引き出
されているため、前記他の配線の特性インピーダンス
が、電源電極や接地電極と電気的に接続される配線によ
って影響を受けることがない。また、半導体チップ接続
用の電極から外側方向に引き出される配線の配線間の距
離が広がることによっても、他の配線の特性インピーダ
ンスが、配線の相互間で受ける影響を小さくすることが
できる。
According to the present invention, at least one of the wirings electrically connected to the power supply electrode or the ground electrode of the mounted semiconductor chip is an electrode for connecting the semiconductor chip. From the electrode for connecting the semiconductor chip to the outer side, the characteristic impedance of the other wiring is electrically connected to the power supply electrode or the ground electrode. Not affected by. Further, the influence of the characteristic impedances of the other wirings on the other wirings can be reduced by increasing the distance between the wirings of the wirings drawn outward from the electrodes for connecting the semiconductor chip.

【0016】そして、請求項2記載の発明によれば、前
記保護層が少なくとも、前記半導体チップ搭載部と前記
半導体チップ接続用電極の間の部位に形成されているた
め、半導体チップを搭載し、ワイヤボンディングを行な
った場合に、配線とボンディングワイヤの間の絶縁性を
高めることが可能となる。
According to the second aspect of the invention, since the protective layer is formed at least at a portion between the semiconductor chip mounting portion and the semiconductor chip connecting electrode, a semiconductor chip is mounted, When wire bonding is performed, it is possible to improve the insulation between the wiring and the bonding wire.

【0017】[0017]

【実施例】以下、実施例により、本発明を詳述する。EXAMPLES The present invention will be described in detail below with reference to examples.

【0018】〔実施例1〕図1は、本発明の一実施例に
係るプリント配線板の上面図である。図2は、本発明の
一実施例に係るプリント配線板の下面図である。ガラス
−エポキシ等の基材からなる絶縁基板11上に、サブト
ラクティブ法を用いて、銅からなる配線15、スルーホ
ール12、13等が形成されている。なお、製造方法は
サブトラクティブ法に限定されず、アディティブ法や転
写法を用いてもよい。半導体チップ搭載部16は、本実
施例では、放熱性を良好にするため、銅箔をエッチング
せず、残存させてある。なお、半導体チップ搭載部16
は、本実施例では、一か所であるが、搭載される半導体
チップの数と同数設けられるものである。そして、半導
体チップ搭載部16の周囲に、半導体チップ接続用電極
14が形成されている。
[Embodiment 1] FIG. 1 is a top view of a printed wiring board according to an embodiment of the present invention. FIG. 2 is a bottom view of the printed wiring board according to the embodiment of the present invention. On the insulating substrate 11 made of a base material such as glass-epoxy, the wiring 15 made of copper and the through holes 12 and 13 are formed by the subtractive method. The manufacturing method is not limited to the subtractive method, and an additive method or a transfer method may be used. In this embodiment, the semiconductor chip mounting portion 16 is left without etching the copper foil in order to improve the heat dissipation. The semiconductor chip mounting portion 16
In this embodiment, although the number is one, it is provided in the same number as the number of mounted semiconductor chips. The semiconductor chip connection electrode 14 is formed around the semiconductor chip mounting portion 16.

【0019】そして半導体チップ接続用の電極のうち電
源電極20および接地電極19と接続される配線10、
17は、半導体チップ接続用の電極から内側方向に引き
出されている。そして、他の配線15は、外側方向に引
き出されている。なお本明細書において、「内側」およ
び「外側」という意味は、半導体チップ接続用の電極か
ら、半導体チップ搭載部の側を「内側」と称し、半導体
チップ搭載部とは反対の側を「外側」と称する。また、
半導体チップ接続用の電源電極、接地電極とは、半導体
チップの電源電極、接地電極とそれぞれ接続される電極
である。このように配線15、10、17を形成するこ
とにより、配線が電極から引き出された後、電源電極、
接地電極と接続される配線と、その他の電位の配線が、
隣り合って設けられることがなく、また電源電極、接地
電極の近傍の、その他の配線同士も、その間の距離が広
がることになり、お互いに特性インピーダンスに影響を
及ぼすことがない。
Of the electrodes for connecting the semiconductor chip, the wiring 10 connected to the power supply electrode 20 and the ground electrode 19,
Reference numeral 17 is drawn inward from the electrode for connecting the semiconductor chip. Then, the other wiring 15 is drawn outward. In the present specification, the meanings of "inside" and "outside" mean that the side of the semiconductor chip mounting portion from the electrode for connecting the semiconductor chip is referred to as "inside" and the side opposite to the semiconductor chip mounting portion is "outside". ". Also,
The power supply electrode and the ground electrode for connecting the semiconductor chip are electrodes respectively connected to the power supply electrode and the ground electrode of the semiconductor chip. By forming the wirings 15, 10, and 17 in this manner, after the wirings are drawn out from the electrodes, the power supply electrode,
The wiring connected to the ground electrode and the wiring of other potentials,
The adjacent wires are not provided adjacent to each other, and the distance between other wires near the power supply electrode and the ground electrode is increased, so that the characteristic impedances are not affected by each other.

【0020】なお、上記の例では、電源電極20および
接地電極19と接続される配線10、17の両方を半導
体チップ接続用の電極から内側に引き出してあるが、ど
ちらか一方でもかなりの効果を得ることができる。もち
ろん上記のように両方を引き出したほうがより効果的で
あることはいうまでもない。一方、下面には、上面の配
線15からスルーホール12を通して接続される配線2
6、さらにその配線から接続される外部接続用電極21
が形成されている。そして、電源電極、接地電極と接続
される配線は、スルーホール13、配線25を介して裏
面の外部接続用電極23と接続される。また本実施例で
は、接地電極19と接続される配線は半導体チップ搭載
部16の銅箔とも接続した。このことにより半導体チッ
プ接続用の電極の内側のスルーホール13の数を削減し
ている。そして、半導体チップ搭載部16の銅箔は、ス
ルーホール18で、下面の中央部に設けられた銅箔22
と電気的に接続されている。そして銅箔22は配線24
で外部接続用電極23と接続されている。配線24は、
電気的抵抗を低下させ、安定した接地電位が供給可能な
ように、太く形成した。このように、下面にも銅箔22
を形成することにより、半導体チップから発生する熱を
効率的に発散している。
In the above example, both the wirings 10 and 17 connected to the power supply electrode 20 and the ground electrode 19 are drawn inward from the electrodes for connecting the semiconductor chip, but either one of them has a considerable effect. Obtainable. Of course, it is more effective to bring out both of them as described above. On the other hand, on the lower surface, the wiring 2 connected from the wiring 15 on the upper surface through the through hole 12
6. External connection electrode 21 connected from the wiring
Are formed. The wiring connected to the power supply electrode and the ground electrode is connected to the external connection electrode 23 on the back surface through the through hole 13 and the wiring 25. Further, in this embodiment, the wiring connected to the ground electrode 19 is also connected to the copper foil of the semiconductor chip mounting portion 16. This reduces the number of through holes 13 inside the electrodes for connecting semiconductor chips. The copper foil of the semiconductor chip mounting portion 16 is the through hole 18 and the copper foil 22 provided in the central portion of the lower surface.
Is electrically connected to. And the copper foil 22 is the wiring 24
And is connected to the external connection electrode 23. The wiring 24 is
It was formed thick so that the electric resistance was lowered and a stable ground potential could be supplied. In this way, the copper foil 22
By forming the, the heat generated from the semiconductor chip is efficiently dissipated.

【0021】プリント配線板としては、上述のように、
両面板に限定されず、多層のものを用いてもよい。即
ち、電源、接地の電位を有することとなる電源層、接地
層をそれぞれ有し、上面、下面の層とあわせて四層の配
線板としたり、あるいは前記電源層、接地層をあわせて
一層して、三層の配線板としてもよい。さらに、電源、
接地以外の信号の配線を上面、下面の他に、層を一層あ
るいはそれ以上設けて配線を行ってもよい。電源、接地
以外の信号の配線を層数を増加して、設ける必要性は、
特に、半導体チップが複数個搭載されるプリント配線板
の場合に要求が高い。また、半導体チップの電源が数種
にわたる場合は、異なる電位の電源層が、複数存在する
こともある。搭載する半導体チップが複数で、それぞれ
の動作電源の電位が異なる場合にも、電源を多層化する
ことは考えられる。このように、半導体チップ接続用の
電源電極20、接地電極19は、内層に設けられた電源
層や接地層と接続されることもある。
As the printed wiring board, as described above,
The present invention is not limited to the double-sided plate, and a multi-layered plate may be used. That is, each has a power supply layer and a grounding layer that have a power supply and a ground potential, and a wiring board of four layers including the upper and lower layers, or a combination of the power supply layer and the grounding layer. Thus, a three-layer wiring board may be used. In addition, the power supply,
The wiring for signals other than the ground may be provided by providing one or more layers in addition to the upper surface and the lower surface. It is necessary to increase the number of layers and provide signal wiring other than power supply and ground.
In particular, there is a high demand for a printed wiring board on which a plurality of semiconductor chips are mounted. In addition, when there are several types of power supplies for the semiconductor chip, there may be a plurality of power supply layers having different potentials. Even when a plurality of semiconductor chips are mounted and the potentials of the respective operating power supplies are different, it is conceivable to make the power supplies multilayer. As described above, the power supply electrode 20 and the ground electrode 19 for connecting the semiconductor chip may be connected to the power supply layer or the ground layer provided in the inner layer.

【0022】そして、上面の半導体チップ接続用電極1
4、19、20及び半導体チップ搭載部16を除く部
分、下面の外部接続用電極21、23を除く部分には、
保護層(図示せず)が形成されている。なお、半導体チ
ップ搭載部16には保護層を形成してもよい。保護層
は、通常のプリント配線板に用いられているソルダーレ
ジストでよく、エポキシ系等の材料が一般に用いられて
いる。上面側には、図3のような形状で設けた。このよ
うに半導体チップ接続用電極の外側の部分の保護層31
だけでなく、半導体チップ搭載部33と半導体チップ接
続用電極部34の間の部位にも、保護層32を設けるこ
とにより、半導体チップの電極と半導体チップ接続用電
極14、19、20との間をボンディングワイヤで接続
した場合に、半導体チップ搭載部と半導体チップ接続用
電極の間の配線やスルーホールと、ボンディングワイヤ
の間で絶縁不良となる恐れがなくなる。
The electrode 1 for connecting the semiconductor chip on the upper surface
4, 19, 20 and the portion excluding the semiconductor chip mounting portion 16, and the portion excluding the external connection electrodes 21 and 23 on the lower surface,
A protective layer (not shown) is formed. A protective layer may be formed on the semiconductor chip mounting portion 16. The protective layer may be a solder resist used in a usual printed wiring board, and an epoxy-based material or the like is generally used. The upper surface side was provided with a shape as shown in FIG. In this way, the protective layer 31 on the outside of the semiconductor chip connecting electrode is formed.
Not only this, by providing the protective layer 32 also at a portion between the semiconductor chip mounting portion 33 and the semiconductor chip connecting electrode portion 34, the semiconductor chip electrode and the semiconductor chip connecting electrodes 14, 19, 20 are provided. When the bonding wires are connected to each other, there is no risk of insulation failure between the bonding wire and the wiring or through hole between the semiconductor chip mounting portion and the semiconductor chip connecting electrode.

【0023】このようにして得られた配線基板に半導体
チップを搭載し、ワイヤボンディングで、半導体チップ
の電極と半導体チップ接続用電極14、19、20を接
続し、必要に応じて半導体チップ搭載部16及びボンデ
ィングワイヤ、半導体チップ接続用電極付近をエポキシ
等の樹脂で封止し、半導体モジュール化し、例えば、親
基板となるプリント配線板上に搭載して用いる。親基板
のプリント配線板との接続は、プリント配線板上に設け
た電極と、上記の配線基板の外部接続用電極21、23
との間をハンダバンプを用いて接続することが可能であ
る。具体的には、一例をあげれば、外部接続用電極2
1、23上にハンダバンプを形成し、プリント配線基板
上に搭載し、赤外線等で加熱し、ハンダバンプを溶融さ
せ、接続することができる。また上記のように、半導体
モジュール化しない場合で、COBとして用いる場合に
も、本発明は適用可能である。
A semiconductor chip is mounted on the wiring board thus obtained, and the electrodes of the semiconductor chip and the electrodes 14, 19 and 20 for connecting the semiconductor chip are connected by wire bonding, and the semiconductor chip mounting portion is provided if necessary. 16 and bonding wires and the vicinity of electrodes for connecting semiconductor chips are sealed with a resin such as epoxy to form a semiconductor module, which is mounted on, for example, a printed wiring board serving as a parent board. The connection of the parent board to the printed wiring board is performed by connecting the electrodes provided on the printed wiring board to the external connection electrodes 21 and 23 of the wiring board.
It is possible to connect between and using a solder bump. Specifically, as an example, the external connection electrode 2
Solder bumps can be formed on Nos. 1 and 23, mounted on a printed wiring board, heated by infrared rays, etc. to melt the solder bumps for connection. Further, as described above, the present invention can be applied even when not used as a semiconductor module and used as a COB.

【0024】〔実施例2〕実施例1と同様の方法で、絶
縁基板11上に、図4に示すような配線板を形成した。
図4は上面図である。半導体チップ搭載部46として、
銅箔を残存させた部位を設け、その周囲に半導体チップ
接続用電極44を設けた。電源電極、接地電極からの配
線は、内側に向かって引き出され、スルーホール43を
介して、実施例1と同様に、下面側に設けた外部接続用
端子に接続した。そして、電源、接地電極以外からの配
線は、外側に向かって配線45を引き出し、周囲部に設
けられた外部接続用電極42に接続した。また、保護層
は、実施例1と同様に、図3に示すような形状で、形成
すればよい。
Example 2 By the same method as in Example 1, a wiring board as shown in FIG. 4 was formed on the insulating substrate 11.
FIG. 4 is a top view. As the semiconductor chip mounting portion 46,
A portion where the copper foil remained was provided, and a semiconductor chip connecting electrode 44 was provided around it. The wiring from the power electrode and the ground electrode was drawn out toward the inside and connected to the external connection terminal provided on the lower surface side through the through hole 43, as in the first embodiment. Then, the wirings other than the power source and the ground electrode were led out to the outside and connected to the external connection electrodes 42 provided in the peripheral portion. Further, the protective layer may be formed in a shape as shown in FIG. 3 as in the first embodiment.

【0025】そして、実施例1と同様に、半導体チップ
を搭載し、ワイヤボンディングで、半導体チップの電極
と半導体チップ接続用電極44を接続し、必要に応じて
半導体チップ搭載部46及びボンディングワイヤ、半導
体チップ接続用電極44付近をエポキシ等の樹脂で封止
し、プリント配線板上に搭載して用いる。本発明のプリ
ント配線板と、プリント配線板との接続は、配線基板の
外部接続用電極42と、プリント配線板の電極との間
を、ワイヤボンディングで接続したり、外部接続用電極
42に、リードフレームを熱圧着や、ハンダを用いて接
続し、リードフレームを介して、プリント配線板に接続
するというような方法が採られる。電源、接地電極と接
続された、裏面の外部接続用電極は、プリント配線板
と、ハンダバンプ等を用いて接続される。
Then, as in the first embodiment, the semiconductor chip is mounted, the electrodes of the semiconductor chip and the electrodes for connecting the semiconductor chip 44 are connected by wire bonding, and if necessary, the semiconductor chip mounting portion 46 and the bonding wire, The semiconductor chip connecting electrode 44 is sealed with a resin such as epoxy and mounted on a printed wiring board for use. The printed wiring board of the present invention and the printed wiring board are connected to each other by wire bonding between the external connection electrode 42 of the wiring board and the electrode of the printed wiring board, or to the external connection electrode 42. A method of connecting the lead frame by thermocompression bonding or using solder and then connecting the lead frame to the printed wiring board is adopted. The external connection electrode on the back surface, which is connected to the power supply and the ground electrode, is connected to the printed wiring board using a solder bump or the like.

【0026】[0026]

【発明の効果】本発明によれば、他の配線の特性インピ
ーダンスが、電源電極や接地電極と電気的に接続される
配線によって影響を受けることがなく、また、半導体チ
ップ接続用の電極から外側方向に引き出される配線の配
線間の距離が広がることによっても、他の配線の特性イ
ンピーダンスが、配線の相互間で受ける影響を小さくす
ることができため、外部回路との特性インピーダンスの
整合が行ないやすく、電気的ノイズの発生しにく電気機
器を得ることができるプリント配線板を得ることができ
る。
According to the present invention, the characteristic impedance of the other wiring is not affected by the wiring electrically connected to the power supply electrode or the ground electrode, and the characteristic impedance of the other wiring is outside the electrode for connecting the semiconductor chip. Even if the distance between the wirings that are drawn out in the same direction is increased, the effect of the characteristic impedances of other wirings on each other can be reduced, making it easier to match the characteristic impedances with external circuits. Therefore, it is possible to obtain a printed wiring board from which electrical equipment is unlikely to generate electrical noise.

【0027】さらに、半導体チップを搭載し、ワイヤボ
ンディングを行なった場合に、配線とボンディングワイ
ヤの間の絶縁性を高めることが可能となるため、半導体
チップを搭載し、ワイヤボンディングを行なった場合
に、電気的ショートが生じにくいプリント配線板を得る
ことができる。
Furthermore, when a semiconductor chip is mounted and wire bonding is performed, it is possible to enhance the insulation between the wiring and the bonding wire. Therefore, when the semiconductor chip is mounted and wire bonding is performed. Thus, it is possible to obtain a printed wiring board that is unlikely to cause an electrical short.

【0028】[0028]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係るプリント配線板の上面
図である。
FIG. 1 is a top view of a printed wiring board according to a first embodiment of the present invention.

【図2】本発明の実施例1に係るプリント配線板の下面
図である。
FIG. 2 is a bottom view of the printed wiring board according to the first embodiment of the present invention.

【図3】本発明の実施例1に係るプリント配線板の上面
の保護層形状の説明図である。
FIG. 3 is an explanatory diagram of a protective layer shape on the upper surface of the printed wiring board according to the first embodiment of the present invention.

【図4】本発明の実施例2に係るプリント配線板の上面
図である。
FIG. 4 is a top view of a printed wiring board according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10、25 電源配線 11 絶縁基板 12、13、18、43 スルーホール 14、44 半導体チップ接続用電極 15、26、45 配線 16、33、46 半導体チップ搭載部 17、24、47 接地配線 19 接地電極 20 電源電極 21、23、42 外部接続用電極 22 銅箔 31、32 保護層 34 半導体チップ接続用電極部 10, 25 Power supply wiring 11 Insulating substrate 12, 13, 18, 43 Through hole 14, 44 Semiconductor chip connecting electrode 15, 26, 45 Wiring 16, 33, 46 Semiconductor chip mounting portion 17, 24, 47 Ground wiring 19 Ground electrode 20 power supply electrode 21, 23, 42 external connection electrode 22 copper foil 31, 32 protective layer 34 semiconductor chip connection electrode part

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に、半導体チップ搭載部と、前
記半導体チップ搭載部の周囲に形成される半導体チップ
接続用の電極と、前記電極に電気的に接続される配線
と、配線の表面を保護する保護層とを備えるプリント配
線板において、 前記配線のうち、搭載される半導体チップの、電源電極
または接地電極と電気的に接続される配線のうち少なく
とも一方は、半導体チップ接続用の電極から内側方向に
引き出され、他の配線は、半導体チップ接続用の電極か
ら外側方向に引き出されていることを特徴とするプリン
ト配線板。
1. A semiconductor chip mounting portion, an electrode for connecting a semiconductor chip formed around the semiconductor chip mounting portion, a wiring electrically connected to the electrode, and a surface of the wiring on an insulating substrate. In a printed wiring board having a protective layer for protecting the semiconductor chip, at least one of the wirings electrically connected to a power supply electrode or a ground electrode of a mounted semiconductor chip is an electrode for connecting a semiconductor chip. The printed wiring board is characterized in that it is drawn inward from the other wiring and the other wiring is drawn outward from the electrode for connecting the semiconductor chip.
【請求項2】前記保護層が少なくとも、前記半導体チッ
プ搭載部と前記半導体チップ接続用電極の間の部位に形
成されていることを特徴とする請求項1記載のプリント
配線板。
2. The printed wiring board according to claim 1, wherein the protective layer is formed at least at a portion between the semiconductor chip mounting portion and the semiconductor chip connecting electrode.
JP6317299A 1994-12-20 1994-12-20 Printed wiring board Pending JPH08172158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6317299A JPH08172158A (en) 1994-12-20 1994-12-20 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6317299A JPH08172158A (en) 1994-12-20 1994-12-20 Printed wiring board

Publications (1)

Publication Number Publication Date
JPH08172158A true JPH08172158A (en) 1996-07-02

Family

ID=18086679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6317299A Pending JPH08172158A (en) 1994-12-20 1994-12-20 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH08172158A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400673B1 (en) * 1999-09-07 2003-10-08 앰코 테크놀로지 코리아 주식회사 printed circuit board for semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400673B1 (en) * 1999-09-07 2003-10-08 앰코 테크놀로지 코리아 주식회사 printed circuit board for semiconductor package

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US5468994A (en) High pin count package for semiconductor device
US5866942A (en) Metal base package for a semiconductor device
US6084777A (en) Ball grid array package
US6396141B2 (en) Tape ball grid array with interconnected ground plane
US7411278B2 (en) Package device with electromagnetic interference shield
US9955581B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US5394298A (en) Semiconductor devices
JP2910670B2 (en) Semiconductor mounting structure
KR19990029348A (en) Semiconductor devices
JPH0234184B2 (en)
JPH11312756A (en) Semiconductor device
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
US20020063331A1 (en) Film carrier semiconductor device
US7705445B2 (en) Semiconductor package with low and high-speed signal paths
JP4934915B2 (en) Semiconductor device
JPH10214928A (en) Printed wiring board
JPH08172158A (en) Printed wiring board
JPH10125721A (en) Semiconductor device
JPH11163217A (en) Semiconductor device
JP4099072B2 (en) Built-in module
JP2004072113A (en) Thermally strengthened integrated circuit package
JPH05335364A (en) Multilayer board for mounting electronic component
JP2001267486A (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Effective date: 20031229

Free format text: JAPANESE INTERMEDIATE CODE: A61

LAPS Cancellation because of no payment of annual fees