JP4099072B2 - Built-in module - Google Patents

Built-in module Download PDF

Info

Publication number
JP4099072B2
JP4099072B2 JP2003001836A JP2003001836A JP4099072B2 JP 4099072 B2 JP4099072 B2 JP 4099072B2 JP 2003001836 A JP2003001836 A JP 2003001836A JP 2003001836 A JP2003001836 A JP 2003001836A JP 4099072 B2 JP4099072 B2 JP 4099072B2
Authority
JP
Japan
Prior art keywords
wire connection
component
wire
module
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003001836A
Other languages
Japanese (ja)
Other versions
JP2004214522A (en
Inventor
清久 長谷川
龍三 西川
年匡 岩田
輝代隆 塚田
輝正 二の丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2003001836A priority Critical patent/JP4099072B2/en
Publication of JP2004214522A publication Critical patent/JP2004214522A/en
Application granted granted Critical
Publication of JP4099072B2 publication Critical patent/JP4099072B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a module that incorporates components in which the mounting density of components can be enhanced through a simple arrangement regardless of the shape of respective components or the forming position of wire connecting pads. <P>SOLUTION: The module that incorporates components comprises first components 32<SB>j</SB>having first wire connecting pads 35<SB>j</SB>formed on one surface, an interposer substrate 31<SB>j</SB>having second wire connecting pads 34 formed on one surface and openings 49 shaped to correspond with the forming region of the first wire connecting pads 35<SB>j</SB>in the first component 32<SB>j</SB>and mounting the first component 32<SB>j</SB>on the other surface under a state where the first wire connecting pads 35<SB>j</SB>are located in a region on the other side of the opening 49, second components having third wire connecting pads 35<SB>j+1</SB>formed on one surface and mounted on one surface of the interposer substrate 31<SB>j</SB>, and connecting wires 45 for electrically connecting the first wire connecting pads 35<SB>j</SB>and the second wire connecting pads 34. <P>COPYRIGHT: (C)2004,JPO&amp;NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、部品内蔵モジュールに係り、より詳しくは複数の部品を内蔵した部品内蔵モジュールに関する。
【0002】
【従来の技術】
従来から、電子部品等の部品の高密度実装に対応するために、複数の大規模集積回路(LSI及びVLSIを含むチップ(以下、「LSIチップ」とも記す)を積層させて内部に実装したいわゆるチップスタック型の部品内蔵モジュールが注目されている。こうした部品内蔵モジュールとしては、例えば図10(A)及び図10(B)に総合的に示されるような部品内蔵モジュール80が実用化されている(例えば、非特許文献1参照)。
【0003】
この部品内蔵モジュール80では、所望の配線パターンが形成されたプリント配線基板81の+Z方向側表面上に、LSIチップ821及びLSIチップ822が接着層(図示せず)を介して順次積層されている。そして、LSIチップ821の+Z方向側の表面及びLSIチップ822の+Z方向側の表面に形成されたワイヤ接続用パッド93とプリント配線基板81の+Z方向側表面に形成されたワイヤ接続用パッド92とが配線ワイヤ91により電気的接続されている。かかる配線ワイヤ91により、外部からプリント配線基板81を介して、LSIチップ821及びLSIチップ822の入出力端子に動作用電力や信号が供給されるようになっている。
【0004】
また、部品内蔵モジュール80では、プリント配線基板81の+Z方向側表面上に形成された樹脂等の封止部材87により、LSIチップ821及びLSIチップ822が封止されるようになっている。また、プリント配線基板81の−Z方向側表面には、プリント配線基板81における配線パターンと導通している多数の半田ボール89が形成されており、これらの半田ボール89を介して不図示のマザーボードに装着されるようになっている。
【0005】
なお、図10(A)及び図10(B)では2つのLSIチップが積層された例を示したが、3つ以上のLSIが積層された部品内蔵モジュールも実用化されている。
【0006】
【非特許文献1】
特許庁調査課 著
「IT時代の実装技術 −システム・イン・パッケージ技術−
に関する特許出願技術動向調査」 平成14年4月26日
【0007】
【発明が解決しようとする課題】
上述した従来技術の部品内蔵モジュールは、構成の簡易さ、実現の容易さ及びLSI等の部品の実装密度を向上させるという点では非常に優れたものである。しかし、ワイヤボンディング法を用いて部品のワイヤ接続用パッドとプリント配線板のワイヤ接続用パッドとの間で配線ワイヤによる配線を行うために、封止部材によるモールド前において配線作業のための作業領域を確保することが必要であった。このため、当該作業領域内には部品を配置することができなかった。すなわち、配線ワイヤに対して基板側と反対側の領域には、部品を配置することができなかった。
【0008】
このため、積層される複数の部品には積層時の相互位置関係も含めて様々な制約があり、自由に複数の部品を積層することができなかった。例えば、全く同一の形状を有する複数の部品を積層する場合には、各部品に形成されたワイヤ接続用パッドの形成領域から配線ワイヤが延びる方向側の部品端部までの領域分だけ順次平面的にずらして積層することが必要であった。このため、全く同一の形状を有する複数の部品を積層する場合には、実装面積が大きくなってしまっていた。
【0009】
また、上記のように全く同一の形状を有する複数の部品を積層するために順次平面的にずらして積層する場合は勿論のこと、積層する複数の部品の大きさが積層順に小さくなる場合であっても、実装面積を抑制するためには、部品に形成されたワイヤ接続用パッドの形成領域が、部品の外縁部近傍にあることが必須であった。
【0010】
ところで、近年におけるワイヤボンディング技術の進歩と相俟って、表面の中央部にもワイヤ接続用パッドが形成されたLSIチップ(以下、適宜「センターパッドLSIチップ」と呼ぶ)も実用化されつつある。こうしたセンターパッドLSIチップを複数個積層する際には、上述した従来の部品内蔵モジュールの技術では、部品実装密度の向上という要請には応えることができない。
【0011】
本発明は、かかる事情を鑑みてなされたものであり、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の部品内蔵モジュールは、複数の部品が内蔵された部品内蔵モジュールにおいて、一方側の第1表面に第1のワイヤ接続用パッドが形成された第1の部品と;前記一方側の第2表面に第2のワイヤ接続用パッドが形成されるとともに、前記第1の部品における前記第1のワイヤ接続用パッドの形成領域に応じた形状の開口部が形成され、前記開口部の前記一方側の反対側である他方側の領域内に前記第1のワイヤ接続用パッドが位置する状態で前記他方側の第3表面に前記第1の部品が装着されたインターポーザ基板と;前記インターポーザ基板の前記第2表面に接着層を介して装着された第2の部品と;前記第1のワイヤ接続用パッドと前記第2のワイヤ接続用パッドとを電気的に接続する配線ワイヤと;を備え、前記インターポーザ基板における前記第表面には、前記第2の部品の装着領域の外側に配置され、外部との間のワイヤ配線に利用される第3のワイヤ接続用パッドと、前記第2のワイヤ接続用パッドと前記第3のワイヤ接続用パッドとを電気的に接続する導電経路が形成されている、ことを特徴とする部品内蔵モジュールである。
【0013】
この部品内蔵モジュールでは、インターポーザ基板の他方側に第1部品を装着する。そして、第1の部品の一方側の第1表面に形成された第1のワイヤ接続用パッドと、インターポーザ基板の一方側に形成された第2のワイヤ接続用パッドとが、第1のワイヤ接続用パッドの形成領域の形状に応じてインターポーザ基板に形成された開口を経由して配線される配線ワイヤにより電気的に接続される。この結果、第1の部品及び第2の部品それぞれの形状や第1の部品の一方側の第1表面におけるワイヤ接続用パッドの形成位置にかかわらず、第1の部品の一方側の領域に第2の部品を配置することができる。また、インターポーザ基板の外部のワイヤ接続用端子と第4のワイヤ接続用パッドとを配線することにより、インターポーザ基板の外部と第1の部品との間に、第4のワイヤ接続用パッド、導電経路、第2のワイヤ接続用パッド及び配線ワイヤを介する電気信号経路や電源供給経路を形成することができる。なお、インターポーザ基板の外部と第2の部品との間における電気信号経路や電源供給経路は、インターポーザ基板の外部のワイヤ接続用端子と第3のワイヤ接続用パッドとを配線することにより形成することができる。
【0014】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【0015】
本発明の部品内蔵モジュールでは、前記インターポーザ基板における前記第3表面に放熱用導体パターンを形成されている構成とすることができる。かかる場合には、放熱用導体パターンを介して放熱が可能となるので、動作時における部品の温度上昇を抑制することができる。したがって、部品内蔵モジュールの動作の信頼性を向上することができる。
【0016】
ここで、前記インターポーザ基板には、前記放熱用導体パターンと熱的に接続する少なくとも1つの放熱用スルーホールが形成されている構成とすることができる。かかる場合には、放熱用スルーホールを介して、部品で発生した熱を効率よく放熱用導体パターンに伝導させることが可能となるので、動作時における部品の温度上昇を効率的に抑制することができる。したがって、部品内蔵モジュールの動作の信頼性を効率的に向上することができる。
【0018】
また、本発明の部品内蔵モジュールでは、前記インターポーザ基板に、前記放熱用パターンと前記第4のワイヤ接続用パッドの少なくとも1つとを電気的に接続する導電経路の一部である導電用スルーホールが形成されている構成とすることができる。かかる場合には、例えば放熱用導体パターンを交流的な接地レベルとすることにより、インターポーザ基板に形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターンが電磁気的なシールド層として機能させることができ、放熱用導体パターンの一方側領域と他方側領域との間における電磁気的なクロストークの影響を低減させることができる。
【0019】
【発明の実施の形態】
以下、本発明の一実施形態を、図1〜図9を参照して説明する。
【0020】
図1及び図2には、本実施形態の部品内蔵モジュール10の構成が示されている。ここで、図1(A)は部品内蔵モジュール10の外観を示す斜視図であり、図1(B)は、後述する封止部材17の一部を除去して、部品内蔵モジュール10の内部構造を概略的に示す斜視図である。また、図2は、部品内蔵モジュール10の断面図である。なお、図1(B)においては、後述するLSIチップ321,322,323,324と、接着層131,132,133とを視覚的に容易に区別できるようにするために、接着層131,132,133にその断面を示す場合に使用されるハッチと同様のハッチを付している。
【0021】
図1及び図2で総合的に示されるように、本実施形態の部品内蔵モジュール10は、所望の配線パターンが形成され、+Z方向側表面における部品搭載領域の外側にワイヤ接続用パッド22が形成されたプリント配線板11と、プリント配線板11の+Z側表面の部品搭載領域上に+Z方向に沿って順次配置されたサブモジュール121,122,123と、ダイナミックRAMチップ等のLSIチップ324とを備えている。
【0022】
サブモジュール12j(j=1,2,3)は、図3に示されるように、インターポーザ基板31jと、このインターポーザ基板31jの−Z方向側表面上に搭載された、例えばダイミックRAMチップ等のLSIチップ32jを備えている。ここで、LSIチップ32j及び上記LSIチップ324としては、図4に示されるように、+Z方向側表面のY軸方向の中央部に複数のワイヤ接続用パッド35jが形成されている同一形状のLSIチップが使用されている。なお、図4にはワイヤ接続用パッド35jが二列に配列されている例が示されているが、一列に配列されていてもよい。
【0023】
図3に戻り、インターポーザ基板31jは平板状の基板であり、その中央部に、LSIチップ32jにおけるワイヤ接続用パッド35jの形成領域の形状に応じた形状の開口49が形成されている。そして、開口49の−Z方向側端部の領域内にワイヤ接続用パッド35jが位置するように、LSIチップ32jが接着層46を介してインターポーザ基板31jに装着されている。ここで、接着層46としては、例えば、エポキシ系接着剤等を使用することができる。
【0024】
また、インターポーザ基板31jの+Z方向側表面には、電源供給経路及び電気信号経路(以下、「電気信号等経路」と総称する)ある導体パターン33が形成されている。また、開口49の近傍における導体パターン33の所定位置上にワイヤ接続用パッド34が形成され、また、Y軸方向端部の近傍における導体パターン33の所定位置上にワイヤ接続用パッド23が形成されている。そして、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34との間に配線ワイヤ45が配線されている。これにより、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34ひいては対応するワイヤ接続用パッド23とが電気的に接続されている。ここで、配線ワイヤ45としては、例えば、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【0025】
また、インターポーザ基板31jの−Z方向側表面には、ほぼ全面にわたって銅等の放熱用導体パターン36が形成されている。ここで、放熱用導体パターン36は、ベタパターンであってもよいし、メッシュ状パターンであってもよい。この放熱用導体パターン36により、LSIチップ32jした熱が効率良く放熱される。
【0026】
インターポーザ基板31jには、更に、放熱用導体パターン36と接続された放熱用スルーホール37及び導電用スルーホール38とが形成されている。ここで、放熱用スルーホール37は、上記の導体パターン33とは接続されていないが、サブモジュール12jの+Z方向側表面上に搭載されたLSIチップ32j+1で発生した熱が放熱用スルーホール37を介して放熱用導体パターン36へ伝達されるようになっている。
【0027】
一方、導電用スルーホール38は上記の導体パターン33と接続されおり、導体パターン33を介してワイヤ接続用パッド23の1つ以上と電気的に接続されている。そして、導電用スルーホール38は、後述する配線ワイヤ21及びプリント配線板11を介して、最終的には電気的に接地されるようになっている。このため、放熱用導体パターン36は、その+Z方向側の領域と−Z方向側の領域とを電磁気的に遮蔽するシールド板の機能を果たすようになっている。また、インターポーザ基板31jの−Z方向側表面の放熱用導体パターン36が接地されることにより、インターポーザ基板31jの+Z方向側表面の導体パターン33の特性インピーダンスが整合されたものとなる。なお、導電用スルーホール38は、上記の放熱用スルーホール37と同様に、LSIチップ32j+1で発生した熱の放熱用導体パターン36への伝達経路としても機能する。
【0028】
図1及び図2に戻り、部品内蔵モジュール10では、サブモジュール121が接着層15を介してプリント配線板11に固定され、サブモジュール122が接着層131を介してサブモジュール121に固定されている。また、サブモジュール123が接着層132を介してサブモジュール121に固定されている。そして、LSIチップ324が接着層133を介してサブモジュール123に固定されている。ここで、接着層15としては、例えば、エポキシ系接着剤等を使用することができる。また、接着層131,132,133としては、例えば、エポキシ系接着剤等を使用することができる。
【0029】
また、サブモジュール121,サブモジュール122,サブモジュール123に形成されたワイヤ接続用パッド23及びLSIチップ324に形成されたワイヤ接続用パッド354それぞれと、プリント配線板11の+Z方向側表面に形成された対応するワイヤ接続用パッド22とは、配線ワイヤ21により電気的に接続されている。ここで、配線ワイヤ21としては、金、アルミ等のワイヤを採用することができ、特に金ワイヤを採用することが、細く、曲げにも強く、導電安定性が保証されていることから好ましい。
【0030】
上記のサブモジュール121,122,123、接着層131,132,133、接着層15、配線ワイヤ21及びワイヤ接続用パッド22は、プリント配線板11の+Z方向側に形成された封止部材17によって封止されている。ここで、封止部材17の材料としては、エポキシ系樹脂、シリコーン系樹脂等を使用することができる。
【0031】
プリント配線板11の−Z方向側表面には、導体パターン18が形成されており、その導体パターン18の所定位置上に半田ボール19が配置されている。これらの半田ボール19を介して、部品内蔵モジュール10が、不図示のマザーボードに装着されるようになっている。
【0032】
なお、+Z方向側表面のワイヤ接続用パッド22及び−Z方向側表面の導体パターン18を除いて図示を省略しているが、プリント配線板11の両面及び内層には所定の導体パターンが形成されている。また、プリント配線板11では、層間接続用のバイアホールが形成されている。
【0033】
次に、上述した部品内蔵モジュール10の製造工程について、図5〜図9を参照して説明する。
【0034】
まず、サブモジュール121,122,123の製造について説明する。
サブモジュール12j(j=1,2,3)の製造に際しては、例えば両面にベタで銅の導体パターン41が形成され、絶縁層42がガラスエポキシ材である銅張ガラスエポキシ基板を出発材40Aとする(図5(A)参照)。なお、出発材としては銅張ガラスポリイミド基板を採用することもできる。
【0035】
この出発材40Aに、周知のサブトラクティブ法によるパターン形成法を適用することにより、+Z方向側表面に導体パターン33を、−Z方向側表面に放熱用導体パターン36を形成する。また、周知のスルーホール形成法を適用することにより、放熱用スルーホール37及び導電用スルーホール38を形成する。さらに、周知のワイヤ接続パッド形成法を適用することにより、ワイヤ接続パッド23,34を形成する(図5(B)参照)。
【0036】
引き続き、開口49を打ち抜き加工等により形成する(図5(C)参照)。なお、開口49を、打ち抜き加工等により形成した後に、導体パターン33、放熱用スルーホール37、導電用スルーホール38及びワイヤ接続パッド23,34を形成してもよい。こうして、インターポーザ基板31jが製造される。
【0037】
次に、開口49の−Z方向側端部の領域内にワイヤ接続用パッド35jが位置するように、LSIチップ32jを接着層46を介してインターポーザ基板31jの−Z方向側表面に装着する(図6(A)参照)。引き続き、周知のワイヤボンディング法を使用して、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34との間に配線ワイヤ45を配線する。この結果、ワイヤ接続用パッド35jそれぞれと、対応するワイヤ接続用パッド34とが電気的に接続される(図6(B)参照)。こうして、サブモジュール12jが製造される。
【0038】
一方、上記のサブモジュール12jの製造と並行して、常法により、ワイヤ接続用パッド22及び導体パターン18を含む所定の導体パターン及びバイアホールが形成されたプリント配線板11が作成される(図7(A)参照)。なお、プリント配線板11は、両面のみに導体パターンが形成されたものであってもよいし、両面及び内層に導体パターンが形成されたものであってもよい。
【0039】
次に、接着層15を介して、サブモジュール121をプリント配線板11の+Z方向側表面の部品搭載領域上に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール121のワイヤ接続用パッド23それぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図7(B)参照)。この結果、サブモジュール121のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0040】
次いで、接着層131を介して、サブモジュール122をサブモジュール121の+Z方向側に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール122のワイヤ接続用パッド23それぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図7(C)参照)。この結果、サブモジュール122のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0041】
次に、接着層132を介して、サブモジュール123をサブモジュール122の+Z方向側に装着する。引き続き、周知のワイヤボンディング法を使用して、サブモジュール123のワイヤ接続用パッド23それぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図8(A)参照)。この結果、サブモジュール122のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0042】
次いで、接着層133を介して、LSIチップ324をサブモジュール123の+Z方向側に装着する。引き続き、周知のワイヤボンディング法を使用して、LSIチップ324のワイヤ接続用パッド35jそれぞれと、対応するプリント配線板11に形成されたワイヤ接続用パッド22との間を配線ワイヤ21で配線する(図8(B)参照)。この結果、LSIチップ324のワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22とが電気的に接続される。
【0043】
次に、ポッティングまたは金型を使ったトランスファーモールドを行うことにより、サブモジュール121,122,123、接着層131,132,133、接着層15、配線ワイヤ21、及びワイヤ接続用パッド22を封止する封止部材17を、プリント配線板11の+Z方向側に形成する(図9(A)参照)。この後、プリント配線板11の−Z方向側表面の半田ボール19の形成領域上に半田ボール19を形成する(図9(B)参照)。こうして、本実施形態の部品内蔵モジュール10が製造される。
【0044】
以上説明したように、本実施形態の部品内蔵モジュール10では、インターポーザ基板31j(j=1〜3)の−Z方向側に第1の部品であるLSIチップ32jを搭載する。そして、LSIチップ32j1の+Z方向側表面に形成されたワイヤ接続用パッド35jと、インターポーザ基板31jの+Z方向側表面に形成されたワイヤ接続用パッド34とが、ワイヤ接続用パッド35jの形成領域の形状に応じてインターポーザ基板31jに形成された開口49を経由して配線される配線ワイヤ45により電気的に接続される。また、インターポーザ基板31jの+Z方向側に第2の部品であるLSIチップ32j+1を搭載する。この結果、第1の部品及び第2の部品それぞれの形状や第1の部品の一方側の表面におけるワイヤ接続用パッドの形成位置にかかわらず、第1の部品の一方側の領域に第2の部品を配置することができる。
【0045】
したがって、本発明の部品内蔵モジュールによれば、順次配置される部品の形状の相互関係や部品におけるワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で部品の実装密度を向上することができる。
【0046】
また、本実施形態の部品内蔵モジュール10では、インターポーザ基板31jの−Z方向側表面に放熱用導体パターン36が形成されるとともに、インターポーザ基板31jには放熱用導体パターン36と接続された複数の放熱用スルーホール37が形成されている。このため、放熱用スルーホール37を介して、部品32jで発生した熱を効率よく放熱用導体パターン36に伝導させることが可能となる。したがって、動作時における部品32jの温度上昇を効率的に抑制することができ、部品内蔵モジュールの動作の信頼性を効率的に向上させることができる。
【0047】
また、本実施形態の部品内蔵モジュール10では、放熱用導体パターン36が、導電用スルーホール38を介して、接地されるようになっている。このため、インターポーザ基板31jに形成される信号パターンの特性インピーダンスを整合させることができる。また、放熱用導体パターン36を電磁気的なシールド層として機能させることができ、サブモジュール間における電磁気的なクロストークの影響を低減させることができる。
【0048】
本発明は上記の実施形態に限定されるものではなく、更に様々な変形が可能である。
【0049】
例えば、上記の実施形態では、モジュール123のワイヤ接続用パッド23それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線後、モジュール123の+Z方向側にLSIチップ324を装着した。そして、LSIチップ324に形成されたワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線した。これに対して、モジュール123をモジュール122の+Z方向側に装着後、直ちにモジュール123の+Z方向側にLSIチップ324を装着し、その後、モジュール123のワイヤ接続用パッド23及びLSIチップ324に形成されたワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線することもできる。
【0050】
また、上記の実施形態では、サブモジュール121,122,123のインターポーザ基板311,312,313を互いに同一の形状とした。これに対して、−Z方向側に配置されるインターポーザ基板ほど、Y軸方向(配線ワイヤ21の配線方向)の長さを長くし、プリント配線板11の+Z方向側表面上にインターポーザ基板311,312,313を順次積層したときにおいて、インターポーザ基板311,312,313を形成されたワイヤ接続用パッド23の+Z方向側領域に配線ワイヤ21の配線のための作業領域を確保するようにしてもよい。かかる場合には、プリント配線板11の+Z方向側表面上にサブモジュール121,122,123及びLSI324を順次積層した後、サブモジュール121,122,123のワイヤ接続用パッド23及びLSIチップ324に形成されたワイヤ接続用パッド354それぞれと、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線することもできる。
【0051】
また、上記の実施形態では、サブモジュール121,122,123それぞれの組立てを独立に行った後、サブモジュール121,122,123を順次積層するようにした。これに対し、サブモジュール121,122,123それぞれの組立てを独立に行なわず、LSIチップ321、インターポーザ基板311、LSIチップ322、インターポーザ基板312、LSIチップ323、インターポーザ基板313、及びLSIチップ324を接着層介して順次積層するようにしてもよい。かかる場合には、インターポーザ基板31j(j=1〜3)を積層する度に、LSIチップ32jに形成されたワイヤ接続用パッド35jそれぞれと、対応するインターポーザ基板31jに形成されたワイヤ接続用パッド34との間を配線ワイヤ45で配線するとともに、インターポーザ基板31jに形成されたワイヤ接続用パッド23と、対応するワイヤ接続用パッド22との間を配線ワイヤ21で配線することになる。
【0052】
また、上記の実施形態では、4つの部品を積層して配設した場合を挙げて説明したが、積層して配設する部品の数は任意である。また、積層する部品は同種の部品であってもよいし、異種の部品であってもよい。
【0053】
また、上記の実施形態では、内蔵する複数の部品を、配線ワイヤの配線方向における部品の表面の中央部に全てのワイヤ接続用パッドが形成されているものとした。これに対し、配線ワイヤの配線方向における部品の表面の中央部以外に、ワイヤ接続用パッドが形成された部品を積層することもできる。
【0054】
さらに、複数の部品それぞれにおいて、−Z方向側表面の任意の位置にワイヤ接続用パッドが形成されていても、本発明を適用することができる。
【0055】
また、上記の実施形態では、内蔵する複数の部品が同一の形状を有することとした。これに対し、順次配置する複数の部品それぞれを任意の大きさとすることができる。
【0056】
【発明の効果】
以上詳細に説明したように、本発明の部品内蔵モジュールによれば、複数の部品それぞれの形状やワイヤ接続用パッドの形成位置にかかわらず、簡易な構成で、部品の実装密度を向上することができる部品内蔵モジュールを提供することができるという顕著な効果を奏することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る部品内蔵モジュールの構成を概略的に示す斜視図である。
【図2】図1の部品内蔵モジュールの構成を説明するための断面構成図である。
【図3】図1の部品内蔵モジュールの構成要素であるサブモジュールの構成を説明するための断面図である。
【図4】図1の部品内蔵モジュールに内蔵される部品の構成を説明するための斜視図である。
【図5】図1の部品内蔵モジュールの製造工程を説明するための図(その1)である。
【図6】図1の部品内蔵モジュールの製造工程を説明するための図(その2)である。
【図7】図1の部品内蔵モジュールの製造工程を説明するための図(その3)である。
【図8】図1の部品内蔵モジュールの製造工程を説明するための図(その4)である。
【図9】図1の部品内蔵モジュールの製造工程を説明するための図(その5)である。
【図10】従来例の部品内蔵モジュールの構成を概略的に示す斜視図である。
【符号の説明】
10…部品内蔵モジュール、11…プリント配線板、121,122,123…サブモジュール、131,132,133…接着層、15…接着層、21…配線ワイヤ、22…ワイヤ接続用パッド、23…ワイヤ接続用パッド(第4のワイヤ接続用パッド)、311,312,313…インターポーザ基板、321,322,323,324…LSIチップ(部品)、33…導体パターン、34…ワイヤ接続用パッド(第2のワイヤ接続用パッド)、351,352,353,354…ワイヤ接続用パッド(第1のワイヤ接続用パッド、第3のワイヤ接続用パッド)、36…放熱用パターン、37…放熱用スルーホール、38…導電用スルーホール。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a component built-in module, and more particularly to a component built-in module in which a plurality of components are built.
[0002]
[Prior art]
Conventionally, a plurality of large-scale integrated circuits (chips including LSI and VLSI (hereinafter also referred to as “LSI chips”) are stacked and mounted inside in order to support high-density mounting of components such as electronic components. Chip stack type component built-in modules are attracting attention, and as such a component built-in module, for example, a component built-in module 80 as comprehensively shown in FIGS. (For example, refer nonpatent literature 1).
[0003]
In the component built-in module 80, an LSI chip 82 1 and an LSI chip 82 2 are sequentially stacked via an adhesive layer (not shown) on the + Z direction side surface of the printed wiring board 81 on which a desired wiring pattern is formed. ing. Then, a wire connection pad 93 formed on the surface on the + Z direction side of the LSI chip 82 1 and a surface on the + Z direction side of the LSI chip 82 2 and a wire connection pad formed on the + Z direction side surface of the printed wiring board 81. 92 is electrically connected to the wiring wire 91. The wiring wire 91 supplies operation power and signals to the LSI chip 82 1 and the input / output terminals of the LSI chip 82 2 from the outside via the printed wiring board 81.
[0004]
In the component built-in module 80, the LSI chip 82 1 and the LSI chip 82 2 are sealed by a sealing member 87 such as a resin formed on the surface of the printed wiring board 81 on the + Z direction side. . A large number of solder balls 89 are formed on the surface of the printed wiring board 81 on the −Z direction side so as to be electrically connected to the wiring pattern on the printed wiring board 81, and a mother board (not shown) is connected via the solder balls 89. It comes to be attached to.
[0005]
10A and 10B show an example in which two LSI chips are stacked, a component built-in module in which three or more LSIs are stacked has also been put into practical use.
[0006]
[Non-Patent Document 1]
JPO Research Section, “IT packaging technology in the IT era-system in package technology-
Patent Application Technology Trend Survey "April 26, 2002 [0007]
[Problems to be solved by the invention]
The above-described conventional component built-in module is very excellent in terms of simplicity of configuration, ease of realization, and improvement in mounting density of components such as LSI. However, in order to perform wiring with wiring wires between the wire connection pads of the component and the wire connection pads of the printed wiring board using the wire bonding method, the work area for wiring work before molding by the sealing member It was necessary to ensure. For this reason, parts cannot be arranged in the work area. In other words, the component cannot be arranged in the region opposite to the substrate side with respect to the wiring wire.
[0008]
For this reason, there are various restrictions on the plurality of components to be stacked, including the mutual positional relationship at the time of stacking, and it has been impossible to freely stack a plurality of components. For example, when laminating a plurality of parts having exactly the same shape, the area is sequentially planarized by the area from the formation area of the wire connection pad formed on each part to the end of the part on the side in which the wiring wire extends. It was necessary to stack them with a gap. For this reason, when a plurality of parts having exactly the same shape are stacked, the mounting area is increased.
[0009]
In addition, as described above, in order to stack a plurality of parts having exactly the same shape, the layers are sequentially shifted in a plane, and the plurality of parts to be stacked are reduced in size in the stacking order. However, in order to suppress the mounting area, it is essential that the formation region of the wire connection pad formed on the component is in the vicinity of the outer edge portion of the component.
[0010]
By the way, along with recent advances in wire bonding technology, LSI chips (hereinafter referred to as “center pad LSI chips” where appropriate) having wire connection pads formed at the center of the surface are also being put into practical use. . When a plurality of such center pad LSI chips are stacked, the above-described conventional component built-in module technology cannot meet the demand for improving the component mounting density.
[0011]
The present invention has been made in view of such circumstances, and has a built-in component that can improve the mounting density of components with a simple configuration regardless of the shape of each of the plurality of components and the formation position of the wire connection pads. The purpose is to provide modules.
[0012]
[Means for Solving the Problems]
Component built-in module of the present invention, the component built-in module in which a plurality of components are built, while the first part and the first wire connection pads formed on the first surface side; of the one side second A second wire connection pad is formed on the surface, and an opening having a shape corresponding to a formation region of the first wire connection pad in the first component is formed, and the one side of the opening An interposer substrate in which the first component is mounted on the third surface of the other side in a state where the first wire connection pad is located in a region on the other side which is the opposite side of the interposer substrate; a second component mounted via an adhesive layer on the second surface; and a wiring wires electrically connects the first wire connecting pad and the second wire connection pad; wherein the Interpo The second surface of the substrate, the disposed outside the mounting region of the second component, and a third wire connecting pad utilized in the wire wiring between the external, for the second wire connection The component built-in module is characterized in that a conductive path for electrically connecting the pad and the third wire connecting pad is formed .
[0013]
In this component built-in module, the first component is mounted on the other side of the interposer substrate. The first wire connection pad formed on the first surface on one side of the first component and the second wire connection pad formed on one side of the interposer substrate are connected to each other by the first wire connection. They are electrically connected by wiring wires that are routed through openings formed in the interposer substrate in accordance with the shape of the pad formation region. As a result, regardless of the shape of each of the first component and the second component and the formation position of the wire connection pad on the first surface on one side of the first component, Two parts can be arranged. Further, the fourth wire connection pad and the conductive path are provided between the outside of the interposer substrate and the first component by wiring the wire connection terminal outside the interposer substrate and the fourth wire connection pad. The electric signal path and the power supply path through the second wire connection pad and the wiring wire can be formed. The electric signal path and the power supply path between the outside of the interposer substrate and the second component are formed by wiring the wire connection terminals outside the interposer substrate and the third wire connection pads. Can do.
[0014]
Therefore, according to the component built-in module of the present invention, the mounting density of the components can be improved with a simple configuration regardless of the mutual relationship between the shapes of the components arranged sequentially and the position where the wire connection pads are formed on the components. .
[0015]
In the component built-in module of the present invention, a heat dissipation conductor pattern can be formed on the third surface of the interposer substrate. In such a case, since heat can be radiated through the heat radiating conductor pattern, an increase in the temperature of the component during operation can be suppressed. Therefore, the reliability of the operation of the component built-in module can be improved.
[0016]
Here, the interposer substrate may be configured such that at least one heat radiating through hole that is thermally connected to the heat radiating conductor pattern is formed. In such a case, heat generated in the component can be efficiently conducted to the heat radiating conductor pattern through the heat radiating through hole, so that the temperature rise of the component during operation can be efficiently suppressed. it can. Therefore, the operation reliability of the component built-in module can be improved efficiently.
[0018]
Further, the component built-in module of the present invention, before Symbol interposer substrate, at least one electrically connected to a portion in which the conductive through hole of the conductive path between the heat radiating pattern the fourth wire connection pad It can be set as the structure currently formed. In such a case, the characteristic impedance of the signal pattern formed on the interposer substrate can be matched by, for example, setting the heat dissipating conductor pattern to an AC ground level. Further, the heat dissipating conductor pattern can function as an electromagnetic shield layer, and the influence of electromagnetic crosstalk between the one side region and the other side region of the heat dissipating conductor pattern can be reduced.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
[0020]
1 and 2 show a configuration of the component built-in module 10 of the present embodiment. Here, FIG. 1 (A) is a perspective view showing the appearance of the component built-in module 10, and FIG. 1 (B) shows the internal structure of the component built-in module 10 by removing a part of a sealing member 17 described later. FIG. FIG. 2 is a cross-sectional view of the component built-in module 10. In FIG. 1B, LSI chips 32 1 , 32 2 , 32 3 , and 32 4 , which will be described later, and adhesive layers 13 1 , 13 2 , and 13 3 can be visually distinguished easily. Further, hatching similar to the hatching used when the cross sections are shown in the adhesive layers 13 1 , 13 2 , 13 3 is given.
[0021]
As comprehensively shown in FIGS. 1 and 2, in the component built-in module 10 of this embodiment, a desired wiring pattern is formed, and a wire connection pad 22 is formed outside the component mounting region on the surface in the + Z direction side. Printed wiring board 11, submodules 12 1 , 12 2 , 12 3 sequentially arranged along the + Z direction on the component mounting region on the + Z side surface of printed wiring board 11, and an LSI chip such as a dynamic RAM chip and a 32 4.
[0022]
As shown in FIG. 3, the submodule 12 j (j = 1, 2, 3) includes an interposer substrate 31 j and, for example, a dimic RAM chip mounted on the −Z direction side surface of the interposer substrate 31 j. The LSI chip 32 j is provided. Here, the same as the LSI chip 32 j and the LSI chip 32 4, as shown in FIG. 4, the + Z direction side surface Y-axis direction a plurality of wires connecting pad 35 j in central is formed A shaped LSI chip is used. FIG. 4 shows an example in which the wire connection pads 35 j are arranged in two rows, but they may be arranged in one row.
[0023]
Returning to FIG. 3, the interposer substrate 31 j is a flat substrate, and an opening 49 having a shape corresponding to the shape of the formation region of the wire connection pad 35 j in the LSI chip 32 j is formed in the center thereof. . Then, the LSI chip 32 j is mounted on the interposer substrate 31 j via the adhesive layer 46 so that the wire connection pad 35 j is located in the region of the end portion on the −Z direction side of the opening 49. Here, as the adhesive layer 46, for example, an epoxy-based adhesive or the like can be used.
[0024]
In addition, a conductor pattern 33 having a power supply path and an electric signal path (hereinafter collectively referred to as “electric signal path and the like”) is formed on the surface on the + Z direction side of the interposer substrate 31 j . Further, the wire connection pad 34 is formed on a predetermined position of the conductor pattern 33 in the vicinity of the opening 49, and the wire connection pad 23 is formed on the predetermined position of the conductor pattern 33 in the vicinity of the end portion in the Y-axis direction. ing. A wiring wire 45 is wired between each wire connection pad 35 j and the corresponding wire connection pad 34. As a result, each of the wire connection pads 35 j is electrically connected to the corresponding wire connection pad 34 and thus the corresponding wire connection pad 23. Here, as the wiring wire 45, for example, a wire such as gold or aluminum can be used, and in particular, the use of a gold wire is thin and strong against bending, and the conductive stability is guaranteed. preferable.
[0025]
Further, on the surface in the −Z direction side of the interposer substrate 31 j , a heat radiating conductor pattern 36 such as copper is formed over substantially the entire surface. Here, the heat dissipating conductor pattern 36 may be a solid pattern or a mesh pattern. By the heat radiation conductor pattern 36, the heat generated by the LSI chip 32j is efficiently radiated.
[0026]
The interposer substrate 31 j is further formed with a heat radiating through hole 37 and a conductive through hole 38 connected to the heat radiating conductor pattern 36. Here, the heat dissipation through holes 37, the above conductor pattern 33 is not connected, heat generated in the LSI chip 32 j + 1, which is mounted on the sub-module 12 j of the + Z direction side surface heat dissipation The heat is transmitted to the heat radiating conductor pattern 36 through the through hole 37.
[0027]
On the other hand, the conductive through hole 38 is connected to the conductor pattern 33 and is electrically connected to one or more of the wire connection pads 23 via the conductor pattern 33. The conductive through hole 38 is finally electrically grounded via a wiring wire 21 and a printed wiring board 11 described later. For this reason, the heat radiating conductor pattern 36 functions as a shield plate that electromagnetically shields the + Z direction side region and the −Z direction side region thereof. In addition, since the heat dissipating conductor pattern 36 on the surface in the −Z direction of the interposer substrate 31 j is grounded, the characteristic impedance of the conductor pattern 33 on the surface in the + Z direction of the interposer substrate 31 j is matched. The conductive through hole 38 also functions as a transmission path of heat generated in the LSI chip 32 j + 1 to the heat radiating conductor pattern 36, similarly to the heat radiating through hole 37.
[0028]
1 and 2, in the component built-in module 10, the submodule 12 1 is fixed to the printed wiring board 11 via the adhesive layer 15, and the submodule 12 2 is attached to the submodule 12 1 via the adhesive layer 13 1. It is fixed. Further, the submodule 12 3 is fixed to the submodule 12 1 via the adhesive layer 13 2 . The LSI chip 32 4 is fixed to the submodule 12 3 via the adhesive layer 13 3 . Here, as the adhesive layer 15, for example, an epoxy-based adhesive or the like can be used. Moreover, as the adhesive layers 13 1 , 13 2 , and 13 3 , for example, an epoxy-based adhesive can be used.
[0029]
Further, the wire connection pad 23 formed on the submodule 12 1 , the submodule 12 2 , and the submodule 12 3 and the wire connection pad 35 4 formed on the LSI chip 32 4 , and the + Z direction of the printed wiring board 11, respectively. A corresponding wire connection pad 22 formed on the side surface is electrically connected by a wiring wire 21. Here, as the wiring wire 21, a wire such as gold or aluminum can be used. In particular, it is preferable to use a gold wire because it is thin, strong against bending, and conductive stability is guaranteed.
[0030]
The submodules 12 1 , 12 2 , 12 3 , the adhesive layers 13 1 , 13 2 , 13 3 , the adhesive layer 15, the wiring wires 21, and the wire connection pads 22 are formed on the + Z direction side of the printed wiring board 11. The sealing member 17 is sealed. Here, as a material of the sealing member 17, an epoxy resin, a silicone resin, or the like can be used.
[0031]
A conductor pattern 18 is formed on the surface of the printed wiring board 11 on the −Z direction side, and a solder ball 19 is disposed on a predetermined position of the conductor pattern 18. The component built-in module 10 is mounted on a mother board (not shown) via these solder balls 19.
[0032]
Although illustration is omitted except for the wire connection pad 22 on the + Z direction side surface and the conductor pattern 18 on the −Z direction side surface, a predetermined conductor pattern is formed on both sides and the inner layer of the printed wiring board 11. ing. In the printed wiring board 11, via holes for interlayer connection are formed.
[0033]
Next, the manufacturing process of the above-described component built-in module 10 will be described with reference to FIGS.
[0034]
First, the manufacture of the submodules 12 1 , 12 2 , 12 3 will be described.
In manufacturing the submodule 12 j (j = 1, 2, 3), for example, a copper-clad glass epoxy substrate having a solid copper conductor pattern 41 on both sides and a glass epoxy material as the insulating layer 42 is used as a starting material 40A. (See FIG. 5A). In addition, a copper clad glass polyimide substrate can also be employed as a starting material.
[0035]
By applying a pattern formation method by a well-known subtractive method to the starting material 40A, the conductor pattern 33 is formed on the + Z direction side surface and the heat radiation conductor pattern 36 is formed on the −Z direction side surface. Further, by applying a known through hole forming method, the heat radiating through hole 37 and the conductive through hole 38 are formed. Furthermore, the wire connection pads 23 and 34 are formed by applying a known wire connection pad forming method (see FIG. 5B).
[0036]
Subsequently, the opening 49 is formed by punching or the like (see FIG. 5C). The conductor pattern 33, the heat radiating through hole 37, the conductive through hole 38, and the wire connection pads 23 and 34 may be formed after the opening 49 is formed by punching or the like. Thus, the interposer substrate 31 j is manufactured.
[0037]
Next, the LSI chip 32 j is placed on the −Z direction side surface of the interposer substrate 31 j via the adhesive layer 46 so that the wire connection pad 35 j is located in the region of the −Z direction end of the opening 49. Wear (see FIG. 6A). Subsequently, the wiring wire 45 is wired between each wire connection pad 35 j and the corresponding wire connection pad 34 using a well-known wire bonding method. As a result, each of the wire connection pads 35 j and the corresponding wire connection pad 34 are electrically connected (see FIG. 6B). In this way, the submodule 12 j is manufactured.
[0038]
On the other hand, in parallel with the manufacture of the submodule 12 j , the printed wiring board 11 having the predetermined conductor pattern including the wire connection pad 22 and the conductor pattern 18 and the via hole is formed by a conventional method ( (See FIG. 7A). In addition, the printed wiring board 11 may have a conductor pattern formed on only both sides, or may have a conductor pattern formed on both sides and an inner layer.
[0039]
Then, through the adhesive layer 15, attaching the sub-module 12 1 to the component mounting region in the + Z direction side surface of the printed wiring board 11. Subsequently, using known wire bonding method, and each of the sub-module 12 1 of the wire connection pads 23 and the wiring between the corresponding printed circuit board 11 the wire connection pads 22 formed on the wiring wire 21 (See FIG. 7B). As a result, the respective sub modules 12 1 of the wire connection pads 23, and the corresponding wire connection pads 22 are electrically connected.
[0040]
Next, the submodule 12 2 is mounted on the + Z direction side of the submodule 12 1 via the adhesive layer 13 1 . Subsequently, using known wire bonding method, and each sub-module 12 2 of the wire connection pads 23 and the wiring between the corresponding printed circuit board 11 the wire connection pads 22 formed on the wiring wire 21 (See FIG. 7C). As a result, each of the wire connection pads 23 of the submodule 12 2 is electrically connected to the corresponding wire connection pad 22.
[0041]
Next, the submodule 12 3 is mounted on the + Z direction side of the submodule 12 2 via the adhesive layer 13 2 . Subsequently, using a well-known wire bonding method, wiring wires 21 are used for wiring between the wire connection pads 23 of the submodule 12 3 and the wire connection pads 22 formed on the corresponding printed wiring board 11. (See FIG. 8A). As a result, each of the wire connection pads 23 of the submodule 12 2 is electrically connected to the corresponding wire connection pad 22.
[0042]
Next, the LSI chip 32 4 is mounted on the + Z direction side of the submodule 12 3 via the adhesive layer 13 3 . Subsequently, using known wire bonding method, and each LSI chip 32 4 wire connection pads 35 j, the corresponding wiring lead wire 21 between the wire connection pads 22 formed on the printed wiring board 11 (See FIG. 8B). Consequently, each and LSI chip 32 4 wire connection pads 35 4, and the corresponding wire connection pads 22 are electrically connected.
[0043]
Next, by performing potting or transfer molding using a mold, submodules 12 1 , 12 2 , 12 3 , adhesive layers 13 1 , 13 2 , 13 3 , adhesive layer 15, wiring wire 21, and wire connection A sealing member 17 that seals the pad 22 is formed on the + Z direction side of the printed wiring board 11 (see FIG. 9A). Thereafter, the solder ball 19 is formed on the formation region of the solder ball 19 on the surface on the −Z direction side of the printed wiring board 11 (see FIG. 9B). In this way, the component built-in module 10 of this embodiment is manufactured.
[0044]
As described above, in the component built-in module 10 of the present embodiment, the LSI chip 32 j that is the first component is mounted on the −Z direction side of the interposer substrate 31 j (j = 1 to 3). The wire connection pad 35 j formed on the + Z direction side surface of the LSI chip 32 j1 and the wire connection pad 34 formed on the + Z direction side surface of the interposer substrate 31 j are combined with the wire connection pad 35 j. In accordance with the shape of the formation region, the wires are electrically connected by wiring wires 45 that are routed through the openings 49 formed in the interposer substrate 31 j . Further, the LSI chip 32 j + 1 as the second component is mounted on the + Z direction side of the interposer substrate 31 j . As a result, regardless of the shape of each of the first component and the second component and the formation position of the wire connection pad on the surface of one side of the first component, the second part is formed in the region on one side of the first component. Parts can be placed.
[0045]
Therefore, according to the component built-in module of the present invention, the mounting density of the components can be improved with a simple configuration regardless of the mutual relationship between the shapes of the components arranged sequentially and the position where the wire connection pads are formed on the components. .
[0046]
In the component built-in module 10 of the present embodiment, the heat dissipating conductor pattern 36 is formed on the surface of the interposer substrate 31 j on the −Z direction side, and a plurality of interposer substrates 31 j connected to the heat dissipating conductor pattern 36 are provided. The through-hole 37 for heat dissipation is formed. For this reason, the heat generated in the component 32 j can be efficiently conducted to the heat radiating conductor pattern 36 through the heat radiating through hole 37. Therefore, the temperature rise of the component 32 j during operation can be efficiently suppressed, and the operation reliability of the component built-in module can be efficiently improved.
[0047]
Further, in the component built-in module 10 of the present embodiment, the heat radiation conductor pattern 36 is grounded via the conductive through hole 38. For this reason, the characteristic impedance of the signal pattern formed on the interposer substrate 31 j can be matched. Further, the heat dissipating conductor pattern 36 can function as an electromagnetic shield layer, and the influence of electromagnetic crosstalk between submodules can be reduced.
[0048]
The present invention is not limited to the above-described embodiment, and various modifications can be made.
[0049]
For example, in the above-described embodiment, the wire connection pads 23 of the module 12 3 and the corresponding wire connection pads 22 are wired with the wiring wires 21, and then the LSI chip 32 4 is placed on the + Z direction side of the module 12 3. Attached. Then, the wire connection pads 35 4 formed on the LSI chip 32 4 and the corresponding wire connection pads 22 were wired with the wiring wires 21. In contrast, after mounting the module 12 3 Module 12 2 + Z direction side, immediately mounted LSI chip 32 4 to the module 12 3 + Z direction side, then module 12 3 of the wire connection pads 23 and LSI and the chip 32 4 wire connection pads 35 4 formed respectively, it is also possible to interconnect between the corresponding wire connecting pad 22 in lead wires 21.
[0050]
In the above embodiment, the interposer substrates 31 1 , 31 2 , 31 3 of the submodules 12 1 , 12 2 , 12 3 have the same shape. On the other hand, the length of the Y-axis direction (wiring direction of the wiring wire 21) is increased as the interposer substrate arranged on the −Z direction side, and the interposer substrate 31 1 is formed on the + Z direction side surface of the printed wiring board 11. , 31 2 , 31 3 are sequentially stacked, a work area for wiring the wiring wire 21 is secured in the + Z direction side area of the wire connection pad 23 on which the interposer substrates 31 1 , 31 2 , 31 3 are formed. You may make it do. In such a case, after the submodules 12 1 , 12 2 , 12 3 and the LSI 32 4 are sequentially laminated on the surface of the printed wiring board 11 on the + Z direction side, the wire connection pads of the submodules 12 1 , 12 2 , 12 3 are stacked. 23 and the wire connection pads 35 4 formed on the LSI chip 32 4 and the corresponding wire connection pads 22 can be wired with the wiring wires 21.
[0051]
In the above embodiment, the submodules 12 1 , 12 2 , 12 3 are assembled independently, and then the submodules 12 1 , 12 2 , 12 3 are sequentially stacked. On the other hand, the submodules 12 1 , 12 2 , 12 3 are not assembled independently, and the LSI chip 32 1 , the interposer substrate 31 1 , the LSI chip 32 2 , the interposer substrate 31 2 , the LSI chip 32 3 , the interposer substrate. 31 3 and LSI chip 32 4 may be sequentially stacked via an adhesive layer. In such a case, each time the interposer substrate 31 j (j = 1 to 3) is stacked, each of the wire connection pads 35 j formed on the LSI chip 32 j and the wire formed on the corresponding interposer substrate 31 j. Wiring between the connection pads 34 is performed with the wiring wires 45, and wiring between the wire connection pads 23 formed on the interposer substrate 31 j and the corresponding wire connection pads 22 is performed with the wiring wires 21. Become.
[0052]
Further, in the above-described embodiment, the case where four components are stacked and disposed has been described, but the number of components disposed and stacked is arbitrary. Further, the components to be stacked may be the same type of components or different types of components.
[0053]
Further, in the above-described embodiment, all the wire connection pads are formed in the central part of the surface of the component in the wiring direction of the wiring wires. On the other hand, in addition to the central portion of the surface of the component in the wiring direction of the wiring wire, a component having a wire connection pad can be stacked.
[0054]
Furthermore, the present invention can be applied even if a wire connection pad is formed at an arbitrary position on the −Z direction side surface in each of the plurality of components.
[0055]
In the above embodiment, the plurality of built-in components have the same shape. On the other hand, each of the plurality of components that are sequentially arranged can have an arbitrary size.
[0056]
【The invention's effect】
As described above in detail, according to the component built-in module of the present invention, it is possible to improve the mounting density of components with a simple configuration regardless of the shape of each of the plurality of components and the formation position of the wire connection pads. The remarkable effect that the component built-in module which can be provided can be provided can be produced.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically showing a configuration of a component built-in module according to an embodiment of the present invention.
2 is a cross-sectional configuration diagram for explaining a configuration of a component built-in module in FIG. 1; FIG.
3 is a cross-sectional view for explaining a configuration of a submodule that is a component of the component built-in module in FIG. 1;
4 is a perspective view for explaining a configuration of a component built in the component built-in module of FIG. 1. FIG.
5 is a view (No. 1) for explaining a production step of the component built-in module of FIG. 1; FIG.
6 is a view (No. 2) for explaining a production step of the component built-in module of FIG. 1; FIG.
7 is a view (No. 3) for explaining a production step of the component built-in module of FIG. 1; FIG.
8 is a diagram (No. 4) for explaining a production process of the component built-in module of FIG. 1; FIG.
FIG. 9 is a view (No. 5) for explaining a production step of the component built-in module of FIG. 1;
FIG. 10 is a perspective view schematically showing a configuration of a conventional component built-in module.
[Explanation of symbols]
10 ... component built-in module, 11 ... printed circuit board, 12 1, 12 2, 12 3 ... submodule 13 1, 13 2, 13 3 ... adhesive layer, 15 ... adhesive layer, 21 ... lead wire, 22 ... wire connection , 23... Wire connection pad (fourth wire connection pad), 31 1 , 31 2 , 31 3 ... Interposer substrate, 32 1 , 32 2 , 32 3 , 32 4 ... LSI chip (component), 33 ... Conductor pattern, 34 ... Wire connection pad (second wire connection pad), 35 1 , 35 2 , 35 3 , 35 4 ... Wire connection pad (first wire connection pad, third wire connection) Pad), 36 ... heat dissipation pattern, 37 ... heat dissipation through hole, 38 ... conductive through hole.

Claims (4)

複数の部品が内蔵された部品内蔵モジュールにおいて、
一方側の第1表面に第1のワイヤ接続用パッドが形成された第1の部品と:
前記一方側の第2表面に第2のワイヤ接続用パッドが形成されるとともに、前記第1の部品における前記第1のワイヤ接続用パッドの形成領域に応じた形状の開口部が形成され、前記開口部の前記一方側の反対側である他方側の領域内に前記第1のワイヤ接続用パッドが位置する状態で前記他方側の第3表面に前記第1の部品が装着されたインターポーザ基板と;
前記インターポーザ基板の前記第2表面に接着層を介して装着された第2の部品と:
前記第1のワイヤ接続用パッドと前記第2のワイヤ接続用パッドとを電気的に接続する配線ワイヤと;を備え
前記インターポーザ基板における前記第表面には、前記第2の部品の装着領域の外側に配置され、外部との間のワイヤ配線に利用される第3のワイヤ接続用パッドと、前記第2のワイヤ接続用パッドと前記第3のワイヤ接続用パッドとを電気的に接続する導電経路が形成されている、
ことを特徴とする部品内蔵モジュール。
In a component built-in module that contains multiple components,
A first component having a first wire connection pad formed on a first surface on one side;
A second wire connection pad is formed on the second surface on the one side, and an opening having a shape corresponding to a formation region of the first wire connection pad in the first component is formed. An interposer substrate in which the first component is mounted on the third surface on the other side in a state where the first wire connection pad is located in a region on the other side opposite to the one side of the opening; ;
A second component mounted on the second surface of the interposer substrate via an adhesive layer;
Comprising a; a lead wire for electrically connecting the first wire connecting pad and the second wire connection pad
On the second surface of the interposer substrate, a third wire connection pad that is disposed outside the mounting region of the second component and is used for wire wiring with the outside, and the second wire A conductive path for electrically connecting the connection pad and the third wire connection pad is formed,
This is a module with built-in components.
前記インターポーザ基板における前記第3表面には、放熱用導体パターンが形成されている、ことを特徴とする請求項1に記載の部品内蔵モジュール。The component built-in module according to claim 1, wherein a heat radiating conductor pattern is formed on the third surface of the interposer substrate. 前記インターポーザ基板には、前記放熱用導体パターンと熱的に接続する少なくとも1つの放熱用スルーホールが形成されている、ことを特徴とする請求項2に記載の部品内蔵モジュール。  The component built-in module according to claim 2, wherein the interposer substrate has at least one heat radiating through hole thermally connected to the heat radiating conductor pattern. 前記インターポーザ基板には、前記放熱用パターンと前記第4のワイヤ接続用パッドの少なくとも1つとを電気的に接続する導電経路の一部である導電用スルーホールが形成されている、ことを特徴とする請求項1〜3のいずれか一項に記載の部品内蔵モジュール。The interposer substrate has a conductive through hole that is a part of a conductive path that electrically connects the heat radiation pattern and at least one of the fourth wire connection pads. component built-in module according to any one of claims 1 to 3.
JP2003001836A 2003-01-08 2003-01-08 Built-in module Expired - Lifetime JP4099072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003001836A JP4099072B2 (en) 2003-01-08 2003-01-08 Built-in module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003001836A JP4099072B2 (en) 2003-01-08 2003-01-08 Built-in module

Publications (2)

Publication Number Publication Date
JP2004214522A JP2004214522A (en) 2004-07-29
JP4099072B2 true JP4099072B2 (en) 2008-06-11

Family

ID=32819751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003001836A Expired - Lifetime JP4099072B2 (en) 2003-01-08 2003-01-08 Built-in module

Country Status (1)

Country Link
JP (1) JP4099072B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038142A (en) * 2007-07-31 2009-02-19 Elpida Memory Inc Semiconductor stacked package
US9433075B2 (en) 2012-08-27 2016-08-30 Mitsubishi Electric Corporation Electric power semiconductor device

Also Published As

Publication number Publication date
JP2004214522A (en) 2004-07-29

Similar Documents

Publication Publication Date Title
US6218731B1 (en) Tiny ball grid array package
TWI587759B (en) A three-dimensional package structure and the method to fabricate thereof
TWI692048B (en) Backside drill embedded die substrate
US11800636B2 (en) Electronic substrate having differential coaxial vias
US6992896B2 (en) Stacked chip electronic package having laminate carrier and method of making same
JP4339739B2 (en) Multi-layer board with built-in components
US7161810B2 (en) Stacked chip electronic package having laminate carrier and method of making same
US6440770B1 (en) Integrated circuit package
JP2005515611A (en) High performance low cost micro circuit package with interposer
JP2004537849A (en) Structure of leadless multi-die carrier and method for its preparation
TW201027697A (en) Mount board and semiconductor module
TWI725426B (en) Semiconductor device
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
WO2018098922A1 (en) Chip wiring method and structure
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
JP2001274288A (en) Integrated circuit chip carrier structure
JP5354394B2 (en) Component built-in substrate and manufacturing method thereof
US8829361B2 (en) Wiring board and mounting structure using the same
US6207354B1 (en) Method of making an organic chip carrier package
JP4128440B2 (en) Built-in module
JP4099072B2 (en) Built-in module
JP4090348B2 (en) Built-in module
JP4090354B2 (en) Built-in module
JP2004072113A (en) Thermally strengthened integrated circuit package
KR20050073678A (en) Method for manufacturing bga type package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5